TWI290748B - A system for testing and burning in of integrated circuits - Google Patents
A system for testing and burning in of integrated circuits Download PDFInfo
- Publication number
- TWI290748B TWI290748B TW094144462A TW94144462A TWI290748B TW I290748 B TWI290748 B TW I290748B TW 094144462 A TW094144462 A TW 094144462A TW 94144462 A TW94144462 A TW 94144462A TW I290748 B TWI290748 B TW I290748B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- contactor
- terminals
- power distribution
- power
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 239000003990 capacitor Substances 0.000 claims abstract description 97
- 239000004020 conductor Substances 0.000 claims abstract description 73
- 239000002861 polymer material Substances 0.000 claims abstract description 6
- 230000007423 decrease Effects 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 38
- 239000000523 sample Substances 0.000 description 5
- 238000004090 dissolution Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1290748 九、發明說明： 【發明所屬之技術領域】 本’X月係關於一種用於一未單一化晶圓之積體電路的測 試及預燒的系統。 【先前技術】 諸如具有金氧半導體（MOS)電晶體或雷射二極體之電路 之積體電路通常製造於晶圓基板中及晶圓基板上。接著"分 割，’或，，單一化，，此晶圓基板為獨立晶粒，每一晶粒具有一 個別之積體電路。接著可安裝該晶粒至一支樓基板以達成 提供剛性至該晶粒且以達成提供功率、接地參考電壓及信 號至該晶粒内之積體電路或自該晶粒内之積體電路提供功 率、接地參考電壓及信號的目的。 在運送積體電路至一消費者之前通常要測試且預燒積體 電路。出於判定通常在何處出現缺陷且出於降低後續製造 及封裝之成本的目的，需要在早期識別出有缺陷之積體電 路。理想地，在將-晶圓單一化之前執行若干測試。可執 行預燒以誘發具有潛在辦陷之器件失效，否則在使用該積 體電路一段時間以後該具有潛在缺陷之器件才會失效。 傳統上使用相對複雜之㈣探針之系統在晶a圓位準上進 行積體電路之預燒測試4㈣統通f具有探針接點及一 相對複雜之機制，此機制可在X、yh方向上移動晶圓以 可與探針接點接觸。^ 露於-預定溫度分佈時，藉由該等探針接點提供一測試序 列至每一積體電路。 107253.doc -6 - 1290748 ，年來已取得某些進展以使得可同時接觸—整個未單一 化晶圓之積體電路的晶粒接點（通常稱為"全晶圓探測"）， =著：試該整個晶圓之該等積體電路。-用於預燒或測 °式未早一化晶圓之晶粒陣列之積體電路的系統通常具有 一配電板’其用於在x及y方向上分配功率、接地參考電壓 u至在圓基板上之—x_y區域上方鏡射該等晶粒接 點的配電板接點。一接觸器板位於該配電板與該晶圓之 間"亥接觸益板具有在2方向上互連配電板接觸端子與晶 粒接點的接觸器插腳。 為執行預燒，接著可將此系統與未單一化晶圓一起*** 至一熱官理系統（諸如一烘箱）中。配電板上之一介面連接 至烘箱内之一連接器，以使得可藉由連接器、配電板及接 觸器板提供功率、接地參考電壓及信號至該等積體電路或 自該等積體電路提供功率、接地參考電壓及信號。當控制 晶圓溫度時積體電路經歷預燒測試。 【發明内容】 本發明大體上係關於一種用於測試一未單一化晶圓之複 數個晶粒之積體電路的系統，其大體上包括一配電板，其 包括一具有複數個區域以鏡射該未單一化晶圓之晶粒的配 電基板’母一區域處具有複數個配電板端子，每一區域處 之該等配電板端子包括至少一個信號、功率及參考電壓配 電板端子’該配電基板承載複數個配電板導體，該等導體 包括：分別連接至信號、功率及參考電壓配電板端子的信 號、功率及麥考電壓配電板導體；及在該配電基板上的至 107253.doc 1290748 "亥等配電板導體連接至該至少一個配 根據本發明之一個綠揭 么 〜、樣糸統包括至少一個電容器，其 包括分別連接至該等區域 找之至）一者之功率及參考電壓配 電板：子的-相間隔之功率及參考電壓電容器導體。 了藉由該配電板承載該電容器。 功率及參考電Μ電容器導體可為大體上平的平面導體。
少一個配電板介面 電板介面。 每-大體上平的平面導體可具有—包含—個別區域之大 部分面積的面積。 配電板端子可為接點’在該種狀況下每—大體上平的平 面電备器導體可具有一形成於一個別接點上的部分，該電 谷斋進-步包括-在該等大體上平的平面電容器導體之間 的介電層。 每大體上平的平面導體可形成於該等配電板導體之至 少若干者的上方。 系統可包括複數個電容器，每一者包括相間隔的功率及 麥考電壓電容器導體，其電連接至複數個個別區域的個別 功率及參考電壓配電板端子。 系統可進一步包括一接觸器板，其可包括··一接觸器基 板，其具有一面向配電基板之第一面及一第二相對面，·在 該配電板之該第一面上的第一複數個接觸器板端子，每一 者接觸該等配電板端子的個別一者；及在該接觸器基板之 第二面上的複數個接觸器板端子，每一者連接至該第一複 數個接觸器板端子的一個別一者且每一者用於接觸晶粒之 107253.doc 1290748 一個別一者的一個別晶粒接點。 配電基板與接觸器基板中之一者可為一第一基板，且配 電基板與接觸器基板中之另外一者可為一第二基板，電容 器安裝至該第一基板，至少一個電容器開口形成於該第二 基板中，且該電容器***至該電容器開口中。 配電基板且為該第*-基板。
§亥糸統可包括複數個電容器，每一電容器安裝至該第一 基板’且複數個電容器開口可形成於該第二基板中，每一 電容器***至該等電容器開口之個別一者中。 可不存在自第一複數個接觸器板端子至第二複數個接觸 器板端子的x-y變換。 揍觸器板可進一步包括藉由接觸器基板固持的複數個插 腳，每一插腳具有形成個別第一及第二接觸器板端子的相 對端。 系統可包括自動地限制流向晶粒之至少一者之電流的至 少-個溶線。該料可由—聚合物材料製成，該聚合物材 料在其溫度增加聘限制流經之電流。 在本I月之範驁内，應廣泛地解釋本文所使用之術語” 熔線且其應涵蓋在此項技術中並非稱作”熔線”的組 件，意即，諸如基於感應器之開關的電切斷等。 系、先可包括-安裝於且直立於該配電板上方的離散電組 件在此種狀況下，一開口可形成於接觸器基板之一第一 面中，該離散電組件***至該開口中。 根據本發明之另—態樣，提供-種用於測試-未單-化 107253.doc 1290748 晶圓之複數個晶粒之積體電路的方法，該方法包括：將該 未早-化晶圓之該等晶粒的複數個晶粒接點與複數個接觸 為端子接觸，ϋ由該等接觸器端子之—子集提供電流至該 等曰曰粒，至泫等晶粒之每一者的電流流經一個別熔線，該 熔線在溫度增加時限制流經其之電流且溫度降低時至少部 分地恢復流經其之電流。 【實施方式】 附隨圖式之圖1說明一根據本發明之一實施例之接觸器 系統10的組件，該系統用於一未單一化晶圓14之積體電路 12的預燒測試。系統10包括一功率、接地參考電壓及信號 配電板16、複數個電容器18及一接觸器板2〇。本文並未說 明或描述諸如嵌入式電阻器等之不在本發明之範疇内的其 它組件。 參看圖2，配電板16包括一配電基板22、複數個配電板 接觸端子24、複數個配電板導體26及一配電板介面28。 配電基板22有複數個區域3〇。該等區域3〇以列之方式沿 X方向延伸且以行之方式沿y方向延伸，從而形成—陣 列’每一區域30鏡射積體電路12(圖1}之個別一者。一個以 上之電容器可與一個積體電路相關聯，或者一個電容器可 與一個以上之積體電路相關聯。配電基板22包括多個低匕 值（通常為3至4)之介電材料層，其可由導電金屬層來取 代。 配電板接觸端子24形成於配電基板22内之一較高導電金 屬層之外。每一區域3〇具有至少一個功率配電板接觸端子 ΙΟ Ι 07253.doc 1290748 24P、至少一個接地參考電壓配電板接觸端子24G，及若干 4吕號配電板接觸端子24S。每一區域3 0中之功率配電板接 觸端子24P之位置是相同的，接地參考電壓配電板接觸端 子24G及彳吕號配電板接觸端子24S的位置亦相同。 配電板導體26由界定於配電基板22中之導電金屬層中的 金屬線且由與該等金屬線互連之通道及插塞製成。配電板 接觸端子24之每一者連接至配電板導體26之個別一者。因 此’配電板導體26包括功率、接地參考電壓及信號配電板 導體，其分別連接至功率、接地參考電壓及信號配電板接 觸端子24P、24G及24S。 配電板介面28是一安裝至配電基板22之一邊緣的連接 為。配電板導體26連接至配電板介面28。如此，可藉由配 電板介面28及配電板導體26提供功率、接地參考電壓及信 唬至配電板接觸端子24。雖然僅在區域3〇之兩者中加以說 明，但應瞭解配電板導體26在配電基板22之一表面下方延 伸越過區域30之全部。 母一電容器18包括一接地參考電壓電容器導體32、一介 電層34及一功率電容器導體36。 接也多考電尾電谷器導體32之個別一者首先形成於區域 30之每者上。每一個別接地參考電壓電容器導體32具有 覆蓋個別區域3〇之大部分面積的面積。若空間受到其它 組^諸如插腳）的_，鱗一積體電路需I-個以I之 ^ Γ則個別電谷器導體可覆蓋一較小面積。接地參 考電塵電谷器導聽32形成於若干配電板導體26之上方。接 107253.doc 1290748 地參考電麼電容器導體32之-部分38僅形成於個別區域％ 之接地參考電壓配電板接觸端子24G之—部分上。因此 可藉由接地參考電壓配電板接觸端子24G提供一接地參考 電壓至接地參考電塵電容器導體32。接地參考電壓電容器 導體32並不與功率配電板接觸端子24p或信號配電板㈣ 端子24S之任一者接觸。 隨後一個別介電層34穋成於每一接地參考電壓電容器導 體32上。使用薄膜技術形成介電層34。介電層由一高让值 (通常至少為3〇〇)之介電材料製成。每一介電層34覆蓋7個別 接地參考電壓電容器導體32之大體上之全部，但並非形成 於配電板接觸端子24之任一者上。 接著功率電容器導體36形成於所有介電層34上。每一功 率電容器導體36具有一與個別接地參考電壓導體32之面積 近似相同的面積。功率電容器導體36之一部分4〇並不位於 個別介電層34上且與個別區域30之個別功率配電板接觸端 子24P接觸。功率電容器導體36之所有其它邊緣在介電層 34之周邊内部，以使得功率電容器導體刊並不與接地參考 電壓電谷器導體32或配電板接觸端子24 G與24S之任一者接 觸。在另一實施例中，一個以上之電容器可形成於區域3〇 之每一者處，其中該等電容器在x_y平面内相鄰或在z方向 上彼此重疊。 因此’ 一個別電容器18形成於區域3〇之每一者處。每一 電容器18具有在χ-y平面内大體上平的電容器導體32及 3 6，该等電容器導體在z方向上佔有少量空間。雖然事實 107253.doc -12- 1290748 上形成大體上平的電容考遂 m 。導體32及36(與繞線式導體相 對），但因為電容器導體32另以^ 飞导體相 體2及36可形成於每一區域30夕士 邛分面積的上方，所以電容 一 積的上方形成平行板。以體32及36在—相對大之面 ^大參看圖！，接觸器板2〇包括—接觸器基板42及複數 接觸^聊44。接觸器基板㈣—非導電陶㈣ 成。諸如塑膠材料之" ^ ^ 八匕非導電材料可替代地用於接觸器
。接觸器插腳44藉由接觸器基板42固持，且每一接 觸器插腳44具有延伸自接鎚w / 一 、狎自接觸益基板42之相對面的第一及第 一相對端46及48。每—接觸器插腳44具有-個別之彈簧 (未圖不）’且端46及48可抗彈簧之彈簧力而朝向彼此移 動。可使用其它彈簧替代彈簧插腳，諸如壓力導電橡膠 (:CR)、三部分系統(TPS)或可彎曲彈簧。開口形成於接觸 器基板42中’其中接觸器插腳44位於該等開口中，以使得
等插腳在z方向上延伸，且其佈局與配電板接觸器端子 24之佈局相匹配。 對準機制將接觸器板2〇與配電板16對準，以使得每一 接觸器插腳44之第二端48在配電板接觸端子24之個別一者 的上方。接著將第二端48接觸至配電板接觸端子以。接觸 。。基板42朝向配電板16之進一步移動引起配電板接觸端子 24相對地朝向接觸器基板42壓下第二端48。彈簧之彈簧力 在第二端48與配電板接觸端子24之間產生力，且因此確保 適田之接觸。接著接觸器基板42安裝至配電基板22。 接著所組裝之系統1〇可用以測試未單一化晶圓14之積體 107253.doc -13- 1290748
電路12。未單一化晶圓14包括一其上形成有積體電路12的 半導體晶圓基板50。複數個晶粒接點52形成於積體電路12 上，其中功率、接地參考電壓及信號可提供至該等晶粒接 點52或自積體電路12提供功率、接地參考電壓及信號。測 試後，沿切割道54將晶圓5〇單一化成獨立晶粒。未單一化 晶圓14以面向下之方式置放在接觸器插腳44之第一端46 j。阳粒接點52之一佈局是配電板接觸端子24的一鏡像， 意即，儘管在一不同之實施例中一x_y轉換為可能的，但 不存在自配電板接觸端子24至晶粒接點52的x-y轉換。晶 粒接點52之每-者與—個別接觸插腳44的個別第_端顺 觸接著在接觸器基板42與未單一化晶圓14之間的空間中 生八二。亥真空所致之一減小的壓力產生力以保持晶粒 接點52與接觸器插腳44之第―⑽適當接觸。在另_實施 例中，可利用辅助裝置在外部增大屢力，&而亦在外部與 内部產生一壓力差。 〃 接著可藉由配電板導體26、配電板接觸端子24、接觸器 插腳44及晶粒接點52提供功率、接地參考電壓及信號至積 體電路12或自積體電路12提供供功率、接地參考電麼及信 號。電容H 18將電荷儲存在靠近積體電路12之處以避免功 率大峰並在測試積體電路i 2時提供一減少功率與接地插腳 之間之電壓差中的擾勤的電路。當完成積體電路12之測試 時’釋放該真空所致之壓力差且自系統1()移除未單一化晶 圓14。接著可以類似亨式測試另一未單一化晶圓。 圖3說明系統1()之進一步組件，包括一晶圓载體罩％， 107253.doc -14- 1290748 一彈性0形環密封件58及一閥門60。接觸器 固螺釘61安裝至配電基板22，或在另一實施例中可^至緊 配電基板22。密封件58環繞接觸器板2〇定位於配電板16 上。藉由晶圓載體罩56固持晶圓14。接著將晶圓載體罩％ 定位於密封件58上。形成一吸入通道62且其通過晶圓載體 罩56。除吸入通道62之外，在密封件58、配電板“内部及 晶圓載體罩56下方界定一封閉體。吸入通道62藉由在同一 • 直線上之閥門60與一可釋放式連接器64連接至一泵66或壓 力儲集器。使用中，當連接器64連接上且閥門6〇打開時運 作泵66以使得泵66在晶圓載體罩56下方產生真空。真空產 生後，關閉閥門60,且釋放連接器64，從而藉由閥門6〇保 持該真空。 接著將包括閥門60之系統1〇放置於一熱管理系統（諸如 一烘箱）中，且將配電板介面28連接至該熱管理系統中的 一連接器。熱管理系統亦可具有動態地保持真空的能力。 鲁 當藉由至配電板介面28之連接器提供功率、接地參考電壓 及信號時’熱管理系統控制晶圓丨4之溫度。 如圖4所示，系統10進一步包括複數個熔線7〇。每一溶 線70位於提供功率至功率配電板接觸端子24p之個別一者 的配電板導體26的個別一者中。若空間爰限，則一個以上 之功率配電板接觸端子可與一個別熔線相關聯。溶線7 〇平 行於彼此定位，以使得當熔線7〇之一者減小至其直接連接 至之一個別功率配電板接觸端子24P的電流時，電流仍可 流至其它功率配電板接觸端子24P。 107253.doc -15- 1290748 每溶線7G由-聚合物製成，該聚合物在低溫時具有小 電阻以使得電流可流經其，但該聚合物之溫度增加時其具 有大電阻。其匕非聚合物之可重設之溶線可替代地使用， 例如，雙金屬開關或基於電晶體之開關。圖5以對數標度 T明材料之電阻自點丨幾乎係線性地增大至點2，但接著其 隨著溫度之增加自點2以指數之方式經過點3增大至點4。 若積體電路12之一者在測試期間產生一短路，則所導致之 • 增大的電流會引起熔線70之溫度增加。所增加之溫度增大 熔線7 0之電阻以使得熔線7 〇大體上排除至該短路之積體電 路12的危險或過量電流。當測試終止時熔線7〇之溫度再次 減小並將晶圓移除，且接著熔線7〇之電阻存在一對應之減 小以使得一"正常”量之電流可再次流經熔線7〇。接著在一 隨後之晶圓上之相同位置中的一晶粒可藉由熔線7〇接收功 率電流。 圖1與2所示之電容器18可對熔線7〇作些許修改。可重設 • 之熔線70藉由在兩個電極之間提供一導電基質而工作。在 電谷器18之狀況下，提供一具有高介電常數及高電阻的絕 緣材料34。在熔線70之狀況下，提供具有一低電阻材料 (通常填充聚合物材料）的兩個電極。此材料具有若干電阻 以使得當電流流經時，其表現得如同任何良好電阻一樣且 發熱。若遠電流足以將該材料加熱至足夠高，則該材料變 得更加絕緣且最終（且理想地’突然地）斷開。只要施加一 電壓，足夠之電流就會流動以使得保持足夠高以致可斷開 該材料之溫度。當關閉該電壓時，電流停止流動且熔線70 107253.doc -16- !29〇748 重設。 熔線70允許將接觸器系統1〇***且用於一標準預燒系統 8〇中，思即，不需要提供單獨之功率切斷器件。預燒系統 可具有蚣箱壁且配電板導體26可位於該烘箱壁82内之 一饋通板上。一電源84位於該烘箱壁82之一面上且接觸器 系統10位於該烘箱壁82之一相對面上。
如圖4中進一步所說明之，預燒系統80進一步包括彼此 串聯連接的-使用者介面86、—系統控制器88、—圖案產 生90及-信號源92。一操縱者可利用使用者介面％載入 所要之圖案。接著系統控制器88控制圖案產生器以使 传圖案產生器90提供所要之圖案至信號源92。接著信號源 92提供信號至對應於由圖案產生㈣所提供之圖案的積體 電路12。圖案產生器9〇亦控制電源92。或者，可藉由系統 控制器88控制電源92。 圖6說明根據本發明之另一實施例之系統ιι〇的組件。系 、、先110包括與圖2中之配電板16相同的配電板i 6。將離散 之繞線式電容器118之一陣列而並非將圖2之平面電容器a 安裝配電板16。一離散之繞線式電容器是一現成之組件， 其可簡單地安裝至配電板〗6。 圖7說明一替代之接觸器基板142，其在其之一較低部分 中具有電容器開口 144之一陣列。該等開口 144取決於應為 電谷器提供夕少空間而可替代地延伸通過接觸器基板 142。電谷态開口 144之每一者與離散之繞線式電容器ii8a 之個別一者對準，以使得當接觸器基板142與配電板^组 107253.doc 1290748 裝在一起時，每一電容器118A***至該等電容器開口 ιΐ4 之個別一者内。因此，電容器開口 144容納直立於配電板 16之一上表面之上方的離散之繞線式電容器118 a。進一步 之電容器118B位於接觸器基板142之範圍之外且延伸越過 其之 車父低表面的平面。 如圖7中進一步所說明之，提供一襯底基板148，其中配 電板16安裝至該襯底基板148。該襯底基板148在其之一較 φ 高部分中具有複數個電容器開口 150。離散之繞線式電容 器118 C女裝至配電板16之一較低表面且容納於電容器開口 150之個別一者中。 再次參看圖4，熔線70通常是離散組件，其必須如圖6中 之離散之繞線式電容器118 一樣安裝至接觸器基板（參看圖 1中之數字42或圖7中之數字142)之範®之外。諸如圖4中 之溶線70的離散電組件可替代地安裝於一接觸器基板之範 圍之内且開口可界定於接觸器基板内以容納該等炼線。 # 在本發明之範疇内，應廣泛地解釋本文所使用之術語，， 炼線f’且其應涵蓋在此項技術中並非稱作”熔線”的組件， 思即’諸如基於感應器之開關的電切斷等。亦應瞭解，，積 體電路”包括一不必是一具有MOS電晶體之電路的電路， 諸如一具有雷射二極體之電路。 此外’雖然描述了一未單一化晶圓之測試，應瞭解可測 試其它器件。此種器件可（例如）為一條帶，其包括一其上 安裝有複數個晶粒的基板。另一器件可為一薄膜框架，其 包括一膠帶及該膠帶上固持的複數個晶粒。 107253.doc -18- 1290748 :然已在附隨圖式中描述且展示了某些例示 但應瞭解此等實施例僅為說明性的且不限制本發明， :解由於-般技術者可進行修改，因此本發明不限制= 展不且所描述之此等特定結構及配置。 、厅 【圖式簡單說明】 圖1為根據本發明之一實施例之用於測試_未單一 < 曰 圓之複數個晶粒之積體電路的系統的—部分的橫^面=曰 。圖2為形成系統之—部分之—功率、接地參考電壓及信 號配電板及電容器的俯視平面圖’其中電容器中之若干； 時展示為所有電容器之製造過程的不同階段； ° 圖3為說明該系統之更多組件的橫截面圖； 圖4為表示形成於配電板中之—電路之_部分的俯視平 面圖’且該圖特定地展示用於限制至該等個別積體電路之 電流的熔線； 圖5為以對數標度對照溫度之方式說明該等熔線之一者 之電阻的曲線； 圖6為根據本發明之另一實施例之—系統之組件的透視 圖’其中離散電容器（例如，繞線式電容器）安裝於一配電 板；及 圖7為圖6之系統的橫截面圖，其特定地展示了形成於一 接觸器基板中以適應直立於配電板上方之離散電容器的電 容器開口。 【主要元件符號說明】 10 接觸器系統 107253.doc -19 - 1290748 12 積體電路 14 未單一化晶圓 16 功率、接地參考電壓及信號配電板 18 電容器 20 接觸器板 22 配電基板 24 配電板接觸端子
24G 接地參考電壓配電板接觸端子 24P 功率配電板接觸端子 24S 信號配電板接觸端子 26 配電板導體 28 配電板介面 30 區域 32 接地參考電壓電容器導體 34 介電層 36 功率電容器導體 38 部分 40 部分 42 接觸器基板 44 接觸器插腳 46 第一端 48 第二端 50 半導體晶圓基板 5 2 晶粒接點 107253.doc -20- 1290748 54 切割道 56 晶圓載體罩 58 彈性〇形密封件 60 閥門 61 緊固螺釘 62 吸入通道 64 可釋放式連接器 66 泵 70 熔線 80 預燒系統 82 烘箱壁 84 電源 86 使用者介面 88 系統控制器 90 圖案產生器 92 信號源 110 系統 118 離散之繞線式電容器 118A 離散之繞線式電容器 118B 進一步之電容器 118C 離散之繞線式電容器 142 替代之接觸器基板 144 電容器開口 148 襯底基板 150 電容器開口 107253.doc -21 -
Claims (1)
1290748 十、申請專利範圍： 一種用於測試在一未單一化之基板上之積體電路的系 統，其包含： i) 一配電板，其包括： (1) 一配電基板，其具有對應於該等積體電路的複 數個區域； (2) 在每一區域處之複數個配電板端子，在每_區 域處之該等配電板端子包括至少一個信號、功率及參考 電壓配電板端子； (3) 藉由該配電基板承載的複數個配電板導體，其 包括分別連接至該等信號、功率及參考電壓配電板端子 的信號、功率及參考電壓配電板導體；及 (4) 該配電基板上之至少一個配電板介面，其中該 等配電板導體與其連接；及 ^ Π)至少一個電容器，其包括分別電連接至該等區域之
至少一者之該等功率及參考電壓配電板端子之相間隔的 功率及參考電壓電容器導體。 、 如請求項1之系統，其中該未單一化之基板係一晶圓。 如请求項1之系統，其中該電容器係藉由該配電板承 載。 如明求項1之系統，其中該等功率及參考電壓電容 體係大體上平的平面導體。 D 5’ ：请求項4之系統，《中每一大體上平的平面導體具有 一個別面積，其包含該個縣域之—㈣面積的大部 107253.doc 1290748 分。 6.如請求項4之系統，其中該等配電板端子係接點，且其 中每-大體上平的平面電容器導體具有一形成於一個別 接點上之部分’該電容器進一步包括一在該等大體上平 的電容器導體之間的介電層。
如請求項4之系統，其中每一大體上平的平面導體係形 成於該等配電板導體之至少若干者的上方。 如請求項1之系統，其包含複數個電容器，每一電容器 包括電連接至複數個個別區域之個別功率及參考電壓配 電板端子之相間隔的功率及參考電壓電容器導體。 如請求項1之系統，進一步包含： —接觸器，其包括： (1) 一接觸器基板，其具有一面向該配電基板的第 一面及一第二相對面； (2) 在該第一面上的第一複數個接觸器端子，每一 者接觸該等配電板端子之個別一者；及 (3) 在該接觸器基板之該第二面上的第二複數個接 觸器端+，每一者連接至該第一才复數個接觸器端子之個 別一者，且每一者用於接觸該等積體電路之個別一者的 個別積體電路接點。 1 〇·如明求項9之系統，其中該配電基板與該接觸器基板中 之一者為一第一基板，且該配電基板與該接觸器基板中 之另者為一第二基板，該電容器係安裝至該第一基 板，至少一個電容器開口係形成於該第二基板中，且該 107253.doc 1290748 電谷盗係***至該電容器開口中。 項1〇之系統，其中該配電基板係該第-基板。 /月:、項ίο之系統’其包含··複數個電容器，每—者安 裝至该第一基板；及在該第二 — ^ 土板中的稷數個電容器開 ，母一電容器係***至該等電容器開口之個別一者 之系統’其中不存在自該第一複數個接觸器 鈿子至该弟二複數個接觸器端子的x-y轉換。 14.如請求項13之系統，其中該接觸器進一步包括： (4)藉由該接觸器基板固持的複數個插腳，每—插腳 具有形成該等個別第一及第二接觸器端子的相對端。 1 5 ·如請求項1之系統，進一步包含·· 叫至少-個熔線，其可自動地限制流向 路之至少一者的電流。 谓篮電 16. 如請求項15之系統，其中該溶線係由—聚合物材料製 成’该聚合物材料在其溫度增加時限制流經之電流。 17. 如請求項16之系統，其中該溶線為—大體上平的 件。 〇 1 8· —種用於測試積體電路之系統，其包含： i) 一配電板，其包含： (1) 一配電基板，其具有對應於該等積體電路的複 數個區域； (2) 在每一區域處之複數個配電板端子，在每一區 域處之該等配電板端子包括至少一個功率及參考電壓配 107253.doc 1290748 電端子； (3) 藉由該配電基板承載的複數個配電板導體，其 包括分別連接至該等功率及參考電壓配電板端子的功率 及參考電壓配電板導體；及 (4) 該配電基板上的至少一個配電板介面，其中該 等配電導體與其連接； u)離政電組件，其安裝於且直立於該配電基板的上 方；及 出)一接觸器，其包括： (1) 接觸器基板，其具有一面向該配電基板的第 一面及一第二相對面，該離散電組件延伸越過該接觸器 基板之該第一面的平面，· (2) 在該第一面上的第一複數個接觸器端子，每一 者接觸该等配電板端子之個別一者；及 (3) 在該接觸器基板之該第二面上的第二複數個接 觸器端子’每—者連接至該第—複數個接觸器端子之個 別-者’且每一者接觸該等積體電路之個別一者的個別 積體電路接點。 19. 20. 21. 22. σ明’項18之系統，其巾—開口係形成於該接觸】 之該第一面中，且該離散電組件係***至該開口中 如請求項18之系統’其中該離散電組件係_熔線。 如請求項18之系統，其中該配電基板包括信號導體 一種用於測試積體電路之系統，其包含： 」）-襯底基板，其具有一形成於其中之開口； 107253.doc 1290748 ii)—配電板，其包括： (1) 一配電基板，其具有對應於該等積體電路的複 數個區域； (2) 在每一區域處之複數個配電板端子，在每一區 域處之該等配電板端子包括至少一個功率及參考電壓配 電端子；
(3) 藉由該配電基板承載的複數個配電板導體，其 包括分別連接至該等功率及參考電壓配電板端子的功率 及參考電壓配電板導體；及 (4) 該配電基板上的至少一個配電板介面，其中該 等配電導體與其連接； 叫一離散電組件，其安裝至該配電基板，該配電板係 安裝至該襯底基板，當該離散電組件安裝至該配電基板 時，該離散電組件***至該襯底基板中之該開口中；及 iv) —接觸器，其包括： (1) -接觸器基板’其具有一面向該配電基板的第 一面及一第二相對面； (2) 在該第一面上之第一複數個接觸器端子，每一 者接觸該等配電板端子之個別一者；及 W在該接觸器基板之該第二面上之第二複數個接 觸器端子，每-者連接至該第—複數個㈣器端子之個 別-者’且每-者接觸該等積體電路之個別—者的個別 積體電路接點。 23.如請求項22之系統 其中該配電基板包括信號導體。 107253.doc 1290748 24. —種用於測試積體電路之系統，其包含： i) 一配電板，其包括： (1) 一配電基板，其具有對應於該等積體電路的複 數個區域； (2) 在每一區域處之複數個配電板端子，在每一區 域處之該等配電板端子包括至少一個功率及參考電壓配 電板端子； φ (3)藉由該配電基板承载的複數個配電板導體，其 包括分別連接至每一功率及參考電壓配電板端子的功率 及參考電壓配電板導體；及 (4)該配電基板上的至少一個配電板介面，其中該 等配電導體與其連接；及 ii) 一接觸器，其包括： (1) 一接觸器基板’其具有一面向該配電基板的第 一面及一第二相對面； 鲁 （2)在”亥接觸器基板之該第一面上的第一複數個接 觸器端子，每一者接觸該等配電板端子之個別一者；及 (3)在該接觸器基板之該第二面上的第二複數個接 觸器端子，每一者連接至該第一複數個接觸器端子之個 別一者，且每一者接觸該等積體電路之個別一者的個別 積體電路接點；及 ill)至少一個熔線，其自動地限制流向該等積體電路之 至少一者的電流。 25·如明求項24之系統，其中該配電基板包括信號導體。 107253.doc 1290748 26.如請求項24 '、、 /、中该炫線係由一聚人物封料制 成，該聚合物材粗h 田永口物材枓製 〇7 材科在其溫度增加時限制流經之電流。 7. 一種料測試積體電路之方法，其包含： 削复數個積體電路與複數個接觸器端子接觸；及 藉由β等接觸②端子之—基板，提供電流至該等積體 電路至每積體電路之該電流流經一個別熔線，該熔 線： 1)在該熔線之溫度增加時，限制流經之該電流；及 ii)在該熔線之該溫度減小時，至少部分地恢復流經之 電流。 28·如請求項27之方法，其中該基板係一未單一化之晶圓。
107253.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/013,855 US7053644B1 (en) | 2004-12-15 | 2004-12-15 | System for testing and burning in of integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200627573A TW200627573A (en) | 2006-08-01 |
| TWI290748B true TWI290748B (en) | 2007-12-01 |
Family
ID=36036675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094144462A TWI290748B (en) | 2004-12-15 | 2005-12-15 | A system for testing and burning in of integrated circuits |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7053644B1 (zh) |
| EP (1) | EP1825281B1 (zh) |
| JP (1) | JP4997117B2 (zh) |
| KR (1) | KR101177596B1 (zh) |
| CN (1) | CN101084447B (zh) |
| AT (1) | ATE440290T1 (zh) |
| DE (1) | DE602005016146D1 (zh) |
| TW (1) | TWI290748B (zh) |
| WO (1) | WO2006065621A1 (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7762822B2 (en) | 2005-04-27 | 2010-07-27 | Aehr Test Systems | Apparatus for testing electronic devices |
| CN100460870C (zh) * | 2005-11-02 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 利用熔丝测试栅极氧化物的方法与装置 |
| US8717777B2 (en) | 2005-11-17 | 2014-05-06 | Avx Corporation | Electrolytic capacitor with a thin film fuse |
| US7532457B2 (en) * | 2007-01-15 | 2009-05-12 | Avx Corporation | Fused electrolytic capacitor assembly |
| CN101952733B (zh) * | 2007-04-05 | 2014-02-12 | 雅赫测试***公司 | 测试微电子电路的方法、测试器设备及便携式组装装置 |
| US7800382B2 (en) | 2007-12-19 | 2010-09-21 | AEHR Test Ststems | System for testing an integrated circuit of a device and its method of use |
| US7798867B2 (en) | 2008-11-12 | 2010-09-21 | Interconnect Devices, Inc. | Environmentally sealed contact |
| US8030957B2 (en) | 2009-03-25 | 2011-10-04 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
| US8506307B2 (en) | 2010-12-02 | 2013-08-13 | Interconnect Devices, Inc. | Electrical connector with embedded shell layer |
| US9704809B2 (en) * | 2013-03-05 | 2017-07-11 | Maxim Integrated Products, Inc. | Fan-out and heterogeneous packaging of electronic components |
| CN103723673B (zh) * | 2013-12-30 | 2015-12-16 | 杭州士兰微电子股份有限公司 | 微机电***及检测电路 |
| KR101467383B1 (ko) * | 2014-02-07 | 2014-12-02 | 윌테크놀러지(주) | 커패시터가 구비된 반도체 검사 장치 |
| KR102085731B1 (ko) | 2014-03-31 | 2020-03-09 | 엘에스산전 주식회사 | 배전반 결선 시험 장치 |
| WO2017054241A1 (zh) * | 2015-10-02 | 2017-04-06 | 魏晓敏 | Led芯片老化测试装置 |
| US10466292B2 (en) | 2016-01-08 | 2019-11-05 | Aehr Test Systems | Method and system for thermal control of devices in an electronics tester |
| JP7164539B2 (ja) | 2017-03-03 | 2022-11-01 | エイアー テスト システムズ | 電子試験器 |
| CN111051902B (zh) * | 2017-07-25 | 2022-05-27 | 皇虎科技(加拿大)有限公司 | 集成电路装置上自动老化测试的***和方法 |
| US10261123B2 (en) * | 2017-08-24 | 2019-04-16 | Micron Technology, Inc. | Semiconductor device structures for burn-in testing and methods thereof |
| JP7110817B2 (ja) * | 2018-08-09 | 2022-08-02 | オムロン株式会社 | 検査具、検査ユニットおよび検査装置 |
| TWI808165B (zh) * | 2019-04-26 | 2023-07-11 | 致茂電子股份有限公司 | 用於測試邊射型雷射二極體之治具組件及具備該組件之測試設備 |
| TWI808164B (zh) * | 2019-04-26 | 2023-07-11 | 致茂電子股份有限公司 | 用於測試面射型雷射二極體之治具組件及具備該組件之測試設備 |
| KR20230082672A (ko) | 2020-10-07 | 2023-06-08 | 에어 테스트 시스템즈 | 일렉트로닉스 테스터 |
| TWI812203B (zh) * | 2022-05-05 | 2023-08-11 | 創意電子股份有限公司 | 探針卡裝置及其電路保護組件 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288561B1 (en) * | 1988-05-16 | 2001-09-11 | Elm Technology Corporation | Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
| US5663654A (en) * | 1990-08-29 | 1997-09-02 | Micron Technology, Inc. | Universal wafer carrier for wafer level die burn-in |
| US5798565A (en) * | 1993-08-16 | 1998-08-25 | Micron Technology, Inc. | Repairable wafer scale integration system |
| US5491426A (en) * | 1994-06-30 | 1996-02-13 | Vlsi Technology, Inc. | Adaptable wafer probe assembly for testing ICs with different power/ground bond pad configurations |
| US5600257A (en) * | 1995-08-09 | 1997-02-04 | International Business Machines Corporation | Semiconductor wafer test and burn-in |
| US6677776B2 (en) | 1998-05-11 | 2004-01-13 | Micron Technology, Inc. | Method and system having switching network for testing semiconductor components on a substrate |
| JPH11344509A (ja) * | 1998-05-29 | 1999-12-14 | Hiroshi Katagawa | プローブカード及びプローブピン |
| US6705876B2 (en) * | 1998-07-13 | 2004-03-16 | Formfactor, Inc. | Electrical interconnect assemblies and methods |
| US7143500B2 (en) * | 2001-06-25 | 2006-12-05 | Micron Technology, Inc. | Method to prevent damage to probe card |
| JP3624193B2 (ja) * | 2002-03-29 | 2005-03-02 | 株式会社東芝 | 半導体試験装置 |
| SG107610A1 (en) | 2002-08-16 | 2004-12-29 | Micron Technology Inc | Methods and apparatus for testing and burn-in of semiconductor devices |
| JP2004144742A (ja) * | 2002-10-02 | 2004-05-20 | Renesas Technology Corp | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 |
-
2004
- 2004-12-15 US US11/013,855 patent/US7053644B1/en active Active
-
2005
- 2005-12-07 CN CN2005800432042A patent/CN101084447B/zh active Active
- 2005-12-07 EP EP05853389A patent/EP1825281B1/en active Active
- 2005-12-07 WO PCT/US2005/044459 patent/WO2006065621A1/en active Search and Examination
- 2005-12-07 JP JP2007546763A patent/JP4997117B2/ja active Active
- 2005-12-07 KR KR1020077016269A patent/KR101177596B1/ko not_active IP Right Cessation
- 2005-12-07 AT AT05853389T patent/ATE440290T1/de not_active IP Right Cessation
- 2005-12-07 DE DE602005016146T patent/DE602005016146D1/de active Active
- 2005-12-15 TW TW094144462A patent/TWI290748B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| DE602005016146D1 (de) | 2009-10-01 |
| WO2006065621A1 (en) | 2006-06-22 |
| EP1825281B1 (en) | 2009-08-19 |
| TW200627573A (en) | 2006-08-01 |
| JP2008524850A (ja) | 2008-07-10 |
| CN101084447A (zh) | 2007-12-05 |
| JP4997117B2 (ja) | 2012-08-08 |
| KR20070100741A (ko) | 2007-10-11 |
| US20060125502A1 (en) | 2006-06-15 |
| EP1825281A1 (en) | 2007-08-29 |
| US7053644B1 (en) | 2006-05-30 |
| KR101177596B1 (ko) | 2012-08-27 |
| CN101084447B (zh) | 2010-09-29 |
| ATE440290T1 (de) | 2009-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI290748B (en) | A system for testing and burning in of integrated circuits | |
| JP3142801B2 (ja) | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード | |
| US20040135593A1 (en) | Fabrication method of semiconductor integrated circuit device and its testing apparatus | |
| JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
| CN102194795B (zh) | 金属层下介电层测试结构 | |
| US5391502A (en) | Per-wafer method for globally stressing gate oxide during device fabrication | |
| US9076751B2 (en) | Semiconductor devices with self-heating structures, methods of manufacture thereof, and testing methods | |
| KR20080088653A (ko) | 집적 회로 소자 및 그 제조 방법과, 집적 회로 및 그 제조 방법 | |
| KR101728399B1 (ko) | 켈빈 테스트용 프로브, 켈빈 테스트용 프로브 모듈 및 그 제조방법 | |
| CN105144360B (zh) | 用于监视半导体制作的方法及设备 | |
| US7589546B2 (en) | Inspection apparatus and method for semiconductor IC | |
| JP4192156B2 (ja) | 半導体装置の検査方法 | |
| US20230213567A1 (en) | Electrostatic Withstand Voltage Test Device and Electrostatic Withstand Voltage Test Method | |
| US7135868B1 (en) | Method and apparatus for testing gate oxide with fuse | |
| JPH09199672A (ja) | 半導体集積回路装置及びその検査方法 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPH0629297A (ja) | 半導体装置およびその製造方法 | |
| CN115295533A (zh) | 一种半导体器件测试结构及其测试方法 | |
| US6163063A (en) | Semiconductor device | |
| JPH11145213A (ja) | 半導体装置およびその検査方法 | |
| JPH1073634A (ja) | Ｉｃソケット及びｉｃソケットを用いたｉｃのテスト方 法 | |
| Roesch | Measuring and comparing humidity acceleration factors of compound semiconductors | |
| JPH11121570A (ja) | 半導体装置およびその検査方法 | |
| JPH0714901A (ja) | 評価用半導体装置 | |
| JPH11135580A (ja) | ウェハ一括型プローブカードによる検査に適した半導体ウェハおよび半導体装置の検査方法ならびに半導体装置の製造方法 |