JP4192156B2 - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法 Download PDFInfo
- Publication number
- JP4192156B2 JP4192156B2 JP2005039059A JP2005039059A JP4192156B2 JP 4192156 B2 JP4192156 B2 JP 4192156B2 JP 2005039059 A JP2005039059 A JP 2005039059A JP 2005039059 A JP2005039059 A JP 2005039059A JP 4192156 B2 JP4192156 B2 JP 4192156B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wafer
- inspection
- power
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
電源線VDD1〜VDD14のそれぞれには、バーンイン検査装置の電流許容値に応じて電源線のスイッチSW1〜SW14のオンおよびオフを制御して電源が印加される。図7では、上述の手法により、SW1、SW5、SW10、及び、SW14が導通状態にある場合を示している。図7から明らかなように、電源線VDD1、VDD5、VDD10、及び、VDD14は、それぞれ隣接するチップには接続されていない。
2 ウエハ
3 ウエハトレイ
4 シールリング
11 多層配線基板
12 バンプ付きポリイミド薄膜
13 局在型異方導電性ゴム
21 パッド電極
VDD1〜VDD14 電源線
SW1〜SW14 スイッチ
Claims (5)
- 電源装置と、二次元的に配列された複数の電源用プローブ電極および、前記複数の電源用プローブ電極のうち互いに異なる複数の電源用プローブ電極からなる群のそれぞれに電気的に接続され、前記電源装置から前記それぞれの群に属する前記複数の電源用プローブ電極に電源を印加する複数の電源線とを備えたプローブカードを有する検査装置を用いて、ウエハ上に配列された複数の半導体装置を一括して同時に検査する半導体装置の検査方法であって、
前記複数の電源用プローブ電極を前記ウエハ上に配列された前記複数の半導体装置に接触させるステップ(a)と、
前記電源線および前記電源用プローブ電極を介して前記電源装置から前記複数の半導体装置に電源を印加したとき、前記複数の半導体装置に供給される電流が、前記検査装置の電流供給能力の範囲内における特定の上限電流値以下となるように、前記複数の電源線の中から、前記半導体装置に電源を印加する電源線を選択するステップ(b)と、
前記選択された電源線と電気的に接続された前記電源用プローブ電極から電源を印加することによって複数の前記半導体装置に対して検査を行うステップ(c)と、
を有することを特徴とする半導体装置の検査方法。 - 前記ステップ(c)において、前記電源の印加は、前記選択された電源線に対して1本ずつ順次電源を印加することによって行われることを特徴とする請求項1に記載の半導体装置の検査方法。
- 選択されなかった前記電源線に対して前記ステップ(b)および前記ステップ(c)を実施する検査を第2の検査とし、
前記ウエハ上に配列された検査対象である前記半導体装置の全てに対して前記ステップ(c)の検査がなされるまで前記第2の検査を繰り返し実施するステップをさらに備えることを特徴とする請求項1に記載の半導体装置の検査方法。 - 同一の前記電源線に電気的に接続された各電源用プローブ電極が、前記ウエハ上で互いに隣接しない前記半導体装置に接触することを特徴とする請求項1または3に記載の半導体装置の検査方法。
- 前記検査がバーンイン検査である請求項1から4のいずれかに記載の半導体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005039059A JP4192156B2 (ja) | 2005-02-16 | 2005-02-16 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005039059A JP4192156B2 (ja) | 2005-02-16 | 2005-02-16 | 半導体装置の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006226765A JP2006226765A (ja) | 2006-08-31 |
JP4192156B2 true JP4192156B2 (ja) | 2008-12-03 |
Family
ID=36988278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005039059A Active JP4192156B2 (ja) | 2005-02-16 | 2005-02-16 | 半導体装置の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4192156B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023019558A (ja) * | 2021-07-29 | 2023-02-09 | 東京エレクトロン株式会社 | 検査システムの検査方法、および検査システム |
-
2005
- 2005-02-16 JP JP2005039059A patent/JP4192156B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006226765A (ja) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6215321B1 (en) | Probe card for wafer-level measurement, multilayer ceramic wiring board, and fabricating methods therefor | |
US6696849B2 (en) | Fabrication method of semiconductor integrated circuit device and its testing apparatus | |
US20110204357A1 (en) | Semiconductor device and penetrating electrode testing method | |
JP4387125B2 (ja) | 検査方法及び検査装置 | |
TW200527570A (en) | Fabrication method of semiconductor integrated circuit device | |
JP4615057B1 (ja) | プローブカード | |
US20090058447A1 (en) | Fault analyzer | |
US11408926B2 (en) | Electrical connecting device, inspection apparatus, and method for electrical connection between contact target and contact member | |
JP2008130905A (ja) | 半導体装置の製造方法及びそのテスト装置 | |
JP4192156B2 (ja) | 半導体装置の検査方法 | |
JPH11145216A (ja) | ウェハバーンイン装置、検査用基板及びポゴピン | |
JP6182974B2 (ja) | 基板検査方法 | |
JPH11154694A (ja) | ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法 | |
JP3842879B2 (ja) | ウェハ一括型プローブカードおよび半導体装置の検査方法 | |
JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
JP2002151558A (ja) | 半導体検査装置の製造方法および半導体検査装置、ならびに半導体装置の検査方法 | |
JP2011237398A (ja) | 半導体一括ガラスプローブ及び装置 | |
JP3832945B2 (ja) | 半導体装置の製造方法、半導体ウェハおよびその半導体ウェハを用いて行う半導体装置の検査方法、バーンイン装置 | |
JP2976322B2 (ja) | プローブ装置 | |
JP3792026B2 (ja) | 半導体装置およびその検査方法 | |
JP3771016B2 (ja) | ウェハ一括型プローブカードによる検査に適した半導体装置およびその検査方法ならびにプローブカード | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
JPH11121570A (ja) | 半導体装置およびその検査方法 | |
JP2002313854A (ja) | ウェハ一括型測定検査用プローブカード及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080827 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080919 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |