CN101084447B - 集成电路的测试和老化*** - Google Patents
集成电路的测试和老化*** Download PDFInfo
- Publication number
- CN101084447B CN101084447B CN2005800432042A CN200580043204A CN101084447B CN 101084447 B CN101084447 B CN 101084447B CN 2005800432042 A CN2005800432042 A CN 2005800432042A CN 200580043204 A CN200580043204 A CN 200580043204A CN 101084447 B CN101084447 B CN 101084447B
- Authority
- CN
- China
- Prior art keywords
- contactor
- substrate
- distribution board
- distribution
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 27
- 238000009826 distribution Methods 0.000 claims abstract description 147
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 239000004020 conductor Substances 0.000 claims abstract description 76
- 239000003990 capacitor Substances 0.000 claims abstract description 58
- 239000002861 polymer material Substances 0.000 claims abstract description 6
- 238000005520 cutting process Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 57
- 238000004804 winding Methods 0.000 description 8
- 230000032683 aging Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 230000007306 turnover Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003042 antagnostic effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
公开了一种测试集成电路的***。所述***的接触器板具有引脚，所述引脚具有接触电源和信号配电盘上的端子的端部。引脚的相反端与未分割晶圆上的晶片端子接触。配电盘还携带多个电容，至少一个电容对应于未分割晶圆上的各个晶片。各个电容可以包括两个基本上平坦的平面电容导体以及该电容导体之间的介电层。可替换地，电容可以为安装到配电盘并且位于其上方的分立元件，在此情况下在接触器基底中形成对应的电容开口以在配电盘和接触器板被结合在一起时容纳电容。还提供了由聚合体材料制成的多个保险丝。所述聚合体材料在保险丝温度升高时限制流过其中的电流，并且在保险丝温度降低时增加流过其中的电流。
Description
技术领域
本发明涉及测试和老化未分割晶圆的集成电路的***。
背景技术
集成电路例如具有金属氧化物半导体(MOS)晶体管或者激光二极管的电路通常制造在晶圆基底上。然后这种晶圆基底被“切割”或者“分割”为单独晶片，各个晶片具有各自的集成电路。然后晶片被安装到支撑基底以为晶片提供刚性并且提供电源、接地参考电压和进出晶片中的集成电路的信号。
集成电路在运送给客户之前通常被测试和老化。需要在早期阶段识别有缺陷的集成电路以确定缺陷通常在何处产生并且降低下游制造和封装成本。理想地，在晶圆被分割之前进行一些测试。可以执行老化以导致具有潜在缺陷的设备发生故障，否则故障将会在集成电路被使用一段时间之后产生。
传统地，使用了相对复杂的基于探针的***进行晶圆级的集成电路的老化测试。这些***通常具有探针触头以及能够在x、y和z方向上移动晶圆的相对复杂的装置，从而可以使得连续的集成电路上的晶片触头与探针触头接触。在暴露于预定温度情况时，通过探针触头提供测试序列给各个集成电路。
近年来在同时接触整个未分割晶圆的集成电路的晶片触头方面取得了一定进步，这通常被称为“全晶圆探测”，并且然后测试整个晶圆的集成电路。老化或者测试未分割晶圆的晶片阵列的集成电路的***通常具有用于对配电盘触头在x和y方向上分配电源、接地参考电压以及信号的配电盘，所述配电盘触头在晶圆基底上的x-y区域上将晶片触头镜像。接触器板位于配电盘和晶圆之间，所述接触器板具有接触器引脚，在z方向上将配电盘触头端子与晶片触头进行互连。
为了执行老化，这种***与未分割晶圆一起可以被***热管理***例如加热炉。配电盘上的接口连接到加热炉中的连接器，从而可以通过连接器、配电盘和接触器板提供进出集成电路的电源、接地参考电源和信号。在集成电路经历老化测试的同时，晶圆温度被控制。
发明内容
本发明总体上涉及测试未分割晶圆的多个晶片的集成电路的***，所述***总体上包括配电盘，该配电盘包括具有多个区域以镜像未分割晶圆的晶片的配电基底，各个区域中的多个配电盘端子，各个区域中的配电盘端子包括至少一个信号、电源和参考电压配电盘端子，由所述配电基底携带的多个配电盘导体，包括分别连接到所述信号、电源和参考电压配电盘端子的信号、电源和参考电压配电盘导体，以及所述配电基底上的至少一个配电盘接口，配电盘导体连接到所述配电盘接口。
根据本发明一个方面，所述***包括至少一个电容，该电容包括分别电连接到至少一个区域的电源和参考电压配电盘端子的间隔的电源和参考电压电容导体。
所述电容可以由所述配电盘携带。
所述电源和参考电压电容导体可以为基本上平坦的平面导体。
各个基本上平坦的平面导体具有包括各自区域的大部分各自面积的各自面积。
所述配电盘端子可以为触头，在此情况下各个基本上平坦的平面电容导体可以具有形成在各自触头上的部分，所述电容进一步包括基本上平坦的平面电容导体之间的介电层。
各个基本上平坦的平面导体可以形成在至少一些配电盘导体上。
所述***可以包括多个电容，各个电容包括电连接到多个各自区域的各自电源和参考电压配电盘端子的间隔的电源和参考电压电容导体。
所述***可以进一步包括接触器，所述接触器板可以包括接触器基底，具有朝向所述配电基底的第一侧和相反的第二侧，在所述第一侧上的多个第一接触器端子，各个端子与各自一个配电盘端子接触，以及接触器基底的第二侧上的多个第二接触器端子，各个接触器端子连接到各自多个第一接触器端子中的一者，并且接触各自一个晶片的各自晶片触头。
配电基底和接触器基底中的一者可以为第一基底，并且配电基底和接触器基底中的另一者可以为第二基底，所述电容安装到第一基底，至少一个电容开口形成在第二基底中，并且所述电容***所述电容开口。
优选地，所述配电基底为第一基底。
所述***可以包括多个电容，各个电容安装到第一基底，并且多个电容开口可以形成在第二基底中，各个电容***各自一个电容开口中。
从第一组接触器端子至第二组接触器端子可以不存在x-y转换。
接触器可以进一步包括接触器基底容纳的多个引脚，各个引脚具有形成各自第一和第二接触器端子的相反端部。
所述***可以包括至少一个保险丝，自动限制流向至少一个晶片的电流。所述保险丝可以由聚合体材料制成，当温度增加时限制流过该保险丝的电流。
在本发明的范围内，在此使用的术语“保险丝”应当被广泛理解并且包括在本领域中不被称为“保险丝”的元件，即电子断路器，例如基于传感器的开关等等。
所述***可以包括安装到配电基底并且位于其上方的分立电子元件，在此情况下可以在接触器基底的第一侧中形成开口，并且分立电子元件***所述开口中。
根据本发明另一个方面，提供了一种测试未分割晶圆的多个晶片的集成电路的方法，所述方法包括通过多个接触器端子接触未分割晶圆的晶片的多个晶片触头，通过所述接触器端子的基底提供电流给晶片，至各个晶片的电流流过各自保险丝，所述保险丝在保险丝温度升高时限制流过的电流并且在保险丝温度降低时至少部分恢复流过的电流。
附图说明
下面参考附图通过示例方式进一步描述本发明，其中：
图1为根据本发明的实施例的用于测试未分割晶圆的多个晶片的集成电路的***的局部的截面侧视图；
图2为电源、接地参考电压以及信号配电盘和形成所述***一部分的电容的顶视平面图，其中某些电容同时显示为所有电容的不同制造阶段；
图3为显示***更多元件的截面侧视图；
图4为表示形成在配电盘中的电路的局部的顶视平面图并且特别显示了用于限制各个集成电路的电流的保险丝；
图5为显示对数上的一个保险丝阻值相对于温度的图示；
图6为根据本发明另一个实施例的***元件的透视图，其中分立电容例如缠绕电容安装到配电盘；以及
图7为图6所示的***的截面侧视图，特别显示了形成在接触器基底中用于容纳位于配电盘上方的分立电容的电容开口。
具体实施方式
附图中的图1显示了根据本发明的实施例的用于老化测试未分割晶圆14的集成电路12的接触器***10的元件。***10包括电源、接地参考电压和信号配电盘16，多个电容18，以及接触器板20。本发明范围之外的其他元件例如嵌入电阻等等在此并未显示或者描述。
参考图2，配电盘16包括配电基底22、多个配电盘触头端子24、多个配电盘导体26，以及配电盘接口28。
配电基底22具有多个区域30。区域30具有x方向延伸的行和y方向延伸的列，以形成x-y阵列，各个区域30镜像各自一个集成电路12(图1)。可替换地，超过一个电容可以与一个集成电路关联，或者一个电容可以与超过一个集成电路关联。配电基底22包括多个低k值(通常三至四)介电材料的层，通过导电金属层交替。
配电盘触头端子24形成在配电基底22中的一个导电金属层上。各个区域30具有至少一个电源配电盘触头端子24P、至少一个接地参考电压配电盘触头端子24G，以及多个信号配电盘触头端子24S。电源配电盘触头端子24P的位置从一个区域30到下一个是相同的，接地参考电压配电盘触头端子24G以及信号配电盘触头端子24S的位置也如是。
配电盘导体26通过配电基底22中的导电金属层中定义的金属线路以及互相连接金属线路的通路和接头制成。各个配电盘触头端子24连接到各自一个配电盘导体26。因此，配电盘导体26包括分别连接到电源、接地参考电压和信号配电盘触头端子24P、24G和24S的电源、接地参考电压和信号配电盘导体。
配电盘接口28是安装到配电基底22的边缘的连接器。配电盘导体26连接到配电盘接口28。这样，可以通过配电盘接口28和配电盘导体26提供电源、接地参考电压和信号给配电盘触头端子24。尽管仅在两个区域30中显示，应当理解，配电盘导体26在配电基底22表面的下方延伸，穿过所有区域30。
各个电容18包括接地参考电压电容导体32、介电层34，以及电源电容导体36。
各自一个接地参考电压电容导体32首先在各个区域30上形成。各个各自接地参考电压电容导体32具有覆盖各自区域30大部分面积的区域。如果空间受到其他元件例如引脚的限制，或者如果各个集成电路需要超过一个的电容，则更小的区域可以由各个电容导体覆盖。接地参考电压电容导体32形成在一些配电盘导体26上。接地参考电压电容导体32的局部38仅形成在各个区域30的接地参考电压配电盘触头端子24G的部分上。由此可以通过接地参考电压配电盘触头端子24G提供接地参考电压给接地参考电压电容导体32。接地参考电压电容导体32不与电源配电盘触头端子24P或者任何信号配电盘触头端子24S接触。
接着在各个接地参考电压电容导体32上形成各自介电层34。使用薄膜技术形成介电层34。介电层由高k值(通常至少300)介电材料制成。各个介电层34覆盖几乎所有的各个接地参考电压电容导体32，但是并不形成在任何配电盘触头端子24上。
然后电源电容导体36形成在所有介电层34上。各个电源电容导体36具有与各个接地参考电压导体32的面积大致相同的面积。电源电容导体36的局部40远离各自介电层34并且与各自区域30的各自电源配电盘触头端子24P接触。电源电容导体36的所有其他边缘在介电层34的***内，从而电源电容导体36不与接地参考电压电容导体32或者任何配电盘触头端子24G和24S接触。在另一个实施例中，在各个区域30中可以形成超过一个电容，在x-y平面中互相邻近或者在z方向上一个在另一个上方。
因此在各个区域30中分别形成一个电容18。各个电容18具有x-y平面中的基本上平坦的电容导体32和36，在z方向上占用很小空间。尽管形成了基本上平坦的电容导体32和36(与缠绕导体相对)，电容导体32和36在相对较大面积上形成平行板，因为它们可以在各个区域30的大部分面积上形成。
再次参考图1，接触器板20包括接触器基底42，以及多个接触器引脚44。接触器基底42通过非导电陶瓷材料制成。其他非导电材料例如塑料材料可以可替换地用于接触器基底42。接触器引脚44通过接触器基底42容纳，并且各个接触器引脚44具有从接触器基底42的相反侧延伸的第一和第二相反端46和48。各个接触器引脚44具有各自的弹簧(未显示)，并且端部46和48可以抵抗弹簧弹力而互相相向移动。可以使用其他弹簧替代弹性引脚，例如加压导电橡胶(PCR)，三元***(TPS)，或者可弯曲弹簧。在接触器基底42中形成开口，其中定位接触器引脚44，从而引脚在z方向上延伸并且其布局与配电盘接触端子24的布局匹配。
使用对齐机制以将接触器板20与配电盘16对齐，从而各个接触器引脚44的第二端48位于各个配电盘触头端子24上方。然后第二端48与配电盘触头端子24接触。接触器基底42朝向配电盘16的进一步移动导致第二端48通过配电盘触头端子24朝向接触器基底42被相对压下。弹簧的弹力在第二端48和配电盘触头端子24之间产生作用力，并且由此确保适当的接触。然后接触器基底42被安装到配电基底22。
然后组装的***10可以用于测试未分割晶圆14的集成电路12。未分割晶圆14包括半导体晶圆基底50，其上形成了集成电路12。多个晶片触头52形成在集成电路12上，通过所述触头可以为集成电路12提供进出的电源、接地参考电压和信号。在测试后，晶圆基底50沿着划线路径54被分割为单个晶片。未分割晶圆14面朝下置于接触器引脚44的第一端46上。晶片触头52的布局是配电盘触头端子24的布局的镜像图，即从配电盘触头端子24至晶片触头52没有x-y变换，尽管在不同实施例中可以存在x-y变换。各个晶片触头52与各自触头引脚44的各自第一端46接触。然后在接触器基底42和未分割晶圆14之间的空间中产生真空。由于真空导致的降低的压力产生作用力以维持晶片触头52与接触器引脚44的第一端46的适当接触。在另一个实施例中，利用附加设备在外部增加压力，从而也在内部和外部之间产生压力差。
然后通过配电盘导体26、配电盘触头端子24、接触器引脚44以及晶片触头52为集成电路12提供进出的电源、接地参考电压和信号。电容18存储接近集成电路12的电荷，从而避免电源波动并且提供电路以在测试集成电路12时降低电源和接地引脚之间电压差的扰动。当集成电路12测试完成时，由于真空产生的压力差被释放并且未分割晶圆14从***10中移除。然后按照相似方式测试另一个未分割晶圆。
图3显示了***10的更多元件，包括晶圆载体盖56、弹性O型环密封58，以及阀门60。接触器基底42通过固定螺丝61被安装到配电基底22，或者在另一个实施例中可以被接合。密封58位于配电盘16上围绕接触器板20。晶圆14通过晶圆载体盖56固定。然后晶圆载体盖56位于密封58上。通过晶圆载体盖56形成抽气通道62。除了抽气通道62，在密封58、配电盘16内以及晶圆载体盖56下方定义封闭体。抽气通道62通过阀门60和可释放连接器64内部连接到泵66或者蓄压器。在使用时，当连接器64连接并且阀门60打开时泵66工作，从而泵66在晶圆载体盖56下方产生真空。通过产生的真空，阀门60闭合，并且连接器64释放，通过阀门60保持真空。
然后，包含阀门60的***10被置于热管理***例如加热炉中，并且配电板接口28连接到热管理***的连接器。热管理***还可以具有动态地保持真空的能力。当电源、接地参考电压以及信号通过连接器被提供给配电盘接口28时，热管理***控制晶圆14的温度。
如图4所示，***10进一步包括多个保险丝70。各个保险丝70位于各自一个配电盘导体26中，提供电源给各自一个电源配电盘触头端子24P。如果空间受限，超过一个电源配电盘触头端子可以与各自保险丝关联。保险丝70互相并行定位，从而当一个保险丝70降低提供给其直接连接的电源配电盘触头端子24P的电流时，电流仍然可以流向所有其他电源配电盘触头端子24P。
各个保险丝70由在较低温度下具有很小阻值的聚合体制成，从而电流可以流过，但是当其温度升高时具有较大阻值。可替换地，可以使用其他非聚合体可复位保险丝，例如双金属开关或者基于晶体管的开关。图5显示了在对数下材料阻值从点1至点2几乎线性增加，但是从点2经过点3至点4随着温度升高指数地增加。如果一个集成电路12在测试中产生短路，产生的增加电流将导致保险丝70的温度升高。升高的温度增加保险丝70的阻值，从而保险丝70充分地消除了提供给短路集成电路12的危险或者过大电流。当测试终止并且晶圆移除之后保险丝70的温度再次降低，然后保险丝70的阻值相应降低，从而“正常”大小的电流可以再次流过保险丝70。然后后续晶圆的相同位置上的晶片可以通过保险丝70接收电源电流。
针对电容18的图1和图2可以针对保险丝70进行略微修改。可复位的保险丝70通过在两个电极之间提供导电矩阵而工作。在电容18的情况下，绝缘材料34提供了高介电常数和高阻值。在保险丝70情况下，提供了低阻值材料(通常为填充聚合体材料)的两个电极。该材料具有一定阻值，从而当电流流过时，它表现为类似于任何良好的电阻并且发热。如果电流足以加热材料至足够高温度，材料变得更加绝缘并且最终(并且理想地突发性地)开路。只要提供了电压，流过足够的电流以保持温度足够高以维持开路。当电压关断时，电流停止流过并且保险丝70复位。
保险丝70允许接触器***10被***标准老化***80中并且被使用，即不需要提供单独的电源关断设备。老化***80可以具有加热炉壁并且配电盘导体26可以位于加热炉壁82中的贯通板上。电源84位于加热炉壁82的一侧上并且接触器***10位于加热炉壁82的另一侧上。
如图4所示，老化***80进一步包括互相串联的用户接口86、***控制器88、图案发生器90，以及信号源92。操作员可以使用用户接口86以加载所需图案。然后***控制器88控制图案发生器90从而图案发生器90提供所需图案给信号源92。然后信号源92提供对应于通过图案发生器90所提供图案的信号给集成电路12。图案发生器90还控制电源84。可替换地，电源84可以通过***控制器88控制。
图6显示了根据本发明另一个实施例的***110的元件。***110包括配电盘16，与图2所示配电盘16相同。取代了图2所示的平面电容18，分立缠绕电容118的阵列被安装到配电盘16。分立缠绕电容是不需定制的元件，可以简单的安装到配电盘16。
图7显示了可替换的具有其较低部分内的电容开口144的阵列的接触器基底142。依赖于应当为电容提供多少空间，开口144可以可替换地延伸贯穿接触器基底142。各个电容开口144分别与各个分立缠绕电容118A对齐，从而当接触器基底142和配电盘16结合在一起时，各个电容118A分别被***各个电容开口144。由此电容开口144容纳位于配电盘16的上部表面上方的分立缠绕电容118A。更多电容118B位于接触器基底142的区域外侧并且延伸通过其下部表面平面。
如图7所示，提供了支撑基底148，配电盘16安装到其上。支撑基底148在其上部中具有多个电容开口150。分立缠绕电容118C安装到配电盘16的下部表面，并且分别容纳在各自一个电容开口150中。
再次参考图4，保险丝70通常为分立元件，与图6中的分立缠绕电容118一样必须安装在接触器基底(参考图1中的附图标记42或者图7中的附图标记142)的区域外侧。图4中的分立电子元件例如保险丝70可以可替换地安装在接触器基底的区域内并且在接触器基底中可以定义开口以容纳保险丝。
在本发明的范围内，在此使用的术语“保险丝”应当被广泛理解并且包括在本领域中不被称为“保险丝”的元件，即电子断路器，例如基于传感器的开关等等。还应当理解，“集成电路”包括不必具有MOS晶体管的电路，例如具有激光二极管的电路。
而且，尽管描述了未分割晶圆的测试，应当理解，也可以测试其他设备。例如，这种设备可以为插座条，其中包括安装了多个晶片的基底。另一个设备可以为薄膜框架，包括粘性带以及固定在粘性带上的多个晶片。
尽管在附图中描述并且显示了某些示例实施例，应当理解，这些实施例仅是示例性的并且并不限制本发明，并且本发明并不限于所显示和描述的特定构造和装置，因为本领域技术人员可以作出各种修改。
Claims (25)
1.一种用于测试未分割基底上的集成电路的***，该***包括：
i)配电盘，该配电盘包括：
(1)具有对应于所述集成电路的多个区域的配电基底；
(2)各个区域中的多个配电盘端子，该各个区域中的配电盘端子包括多个信号配电盘端子、至少一个电源配电盘端子和至少一个接地参考电压配电盘端子；
(3)由所述配电基底携带的多个配电盘导体，包括分别连接到所述信号、电源和接地参考电压配电盘端子的信号、电源和接地参考电压配电盘导体；以及
(4)所述配电基底上的至少一个配电盘接口，配电盘导体连接到所述配电盘接口；以及
ii)至少一个电容，包括分别电连接到所述区域的至少一者的电源和接地参考电压配电盘端子的相间隔的电源电容导体和接地参考电压电容导体。
2.根据权利要求1所述的***，其中所述未分割基底为晶圆。
3.根据权利要求1所述的***，其中所述电容由所述配电盘携带。
4.根据权利要求1所述的***，其中所述电源电容导体和接地参考电压电容导体为基本上平坦的平面导体。
5.根据权利要求4所述的***，其中所述各个基本上平坦的平面导体所具有的面积分别包含各个相对应的区域的大部分面积。
6.根据权利要求4所述的***，其中所述配电盘端子为触头，并且其中各个基本上平坦的平面电容导体具有形成在各自触头上的部分，所述电容进一步包括所述基本上平坦的电容导体之间的介电层。
7.根据权利要求4所述的***，其中所述各个基本上平坦的平面导体形成在一些所述配电盘导体上。
8.根据权利要求1所述的***，该***还包括多个所述电容，各个电容包括电连接到各自区域的各自电源和接地参考电压配电盘端子的相间隔的电源电容导体和接地参考电压电容导体。
9.根据权利要求1所述的***，进一步包括：
iii)接触器，该接触器包括：
(1)接触器基底，具有朝向所述配电基底的第一侧和相反的第二侧；
(2)在所述第一侧上的多个第一接触器端子，各个第一接触器端子分别与配电盘端子的相应的一者进行接触；以及
(3)接触器基底的第二侧上的多个第二接触器端子，各个第二接触器端子连接到所述多个第一接触器端子中的相应的一者，并且接触所述集成电路中的相应的一者的相应的集成电路触头。
10.根据权利要求9所述的***，其中所述配电基底和接触器基底中的一者为第一基底，并且配电基底和接触器基底中的另一者为第二基底，所述电容安装到所述第一基底，至少一个电容开口形成在所述第二基底中，并且所述电容***所述电容开口。
11.根据权利要求10所述的***，其中所述配电基底为第一基底。
12.根据权利要求10所述的***，该***还包括多个所述电容，各个电容安装到所述第一基底，并且多个电容开口形成在所述第二基底中，各个电容***所述电容开口中的相应的一者。
13.根据权利要求9所述的***，其中所述接触器进一步包括：
(4)由接触器基底容纳的多个引脚，各个引脚具有形成各自的第一和第二接触器端子的相反端部。
14.根据权利要求1所述的***，进一步包括：
iii)至少一个保险丝，自动限制流向至少一个集成电路的电流。
15.根据权利要求14所述的***，其中所述保险丝由聚合体材料制成，当温度增加时限制流过该保险丝的电流。
16.根据权利要求15所述的***，其中所述保险丝为基本上平坦的平面设备。
17.一种用于测试集成电路的***，该***包括：
i)配电盘，该配电盘包括：
(1)具有对应于所述集成电路的多个区域的配电基底；
(2)各个区域中的多个配电盘端子，该各个区域中的配电盘端子包括电源和接地参考电压配电盘端子；
(3)由所述配电基底携带的多个配电盘导体，包括分别连接到所述电源和接地参考电压配电盘端子的电源和接地参考电压配电盘导体；以及
(4)所述配电基底上的至少一个配电盘接口，配电盘导体连接到所述配电盘接口；
ii)安装到所述配电基底并且位于其上方的分立电子元件；以及
iii)接触器，该接触器包括：
(1)接触器基底，具有朝向所述配电基底的第一侧和相反的第二侧，所述分立电子元件延伸通过所述接触器基底的第一侧的平面；
(2)在所述第一侧上的多个第一接触器端子，各个第一接触器端子分别与所述配电盘端子的相应的一者进行接触；以及
(3)接触器基底的第二侧上的多个第二接触器端子，各个第二接触器端子连接到所述多个第一接触器端子中的相应的一者，并且接触所述集成电路中的相应的一者的相应的集成电路触头。
18.根据权利要求17所述的***，其中在所述接触器基底的第一侧中形成有开口，并且所述分立电子元件***所述开口。
19.根据权利要求17所述的***，其中所述分立电子元件为保险丝。
20.根据权利要求17所述的***，其中所述配电基底包括信号导体。
21.一种用于测试集成电路的***，该***包括：
i)支撑基底，具有形成在其中的开口；
ii)配电盘，该配电盘包括：
(1)具有对应于所述集成电路的多个区域的配电基底；
(2)各个区域中的多个配电盘端子，该各个区域中的配电盘端子包括电源和接地参考电压配电盘端子；
(3)由所述配电基底携带的多个配电盘导体，包括分别连接到所述电源和接地参考电压配电盘端子的电源和接地参考电压配电盘导体；以及
(4)所述配电基底上的至少一个配电盘接口，配电盘导体连接到所述配电盘接口；
iii)安装到所述配电基底的分立电子元件，所述配电盘安装到所述支撑基底，其中所述分立电子元件***到所述支撑基底中的开口中；以及
iv)接触器，该接触器包括：
(1)接触器基底，具有朝向所述配电基底的第一侧和相反的第二侧；
(2)在所述第一侧上的多个第一接触器端子，各个第一接触器端子分别与所述配电盘端子的相应的一者进行接触；以及
(3)接触器基底的第二侧上的多个第二接触器端子，各个第二接触器端子连接到所述多个第一接触器端子中的相应的一者，并且接触所述集成电路中的相应的一者的相应的集成电路触头。
22.根据权利要求21所述的***，其中所述配电基底包括信号导体。
23.一种用于测试集成电路的***，该***包括：
i)配电盘，该配电盘包括：
(1)具有对应于所述集成电路的多个区域的配电基底；
(2)各个区域中的多个配电盘端子，该各个区域中的配电盘端子包括电源和接地参考电压配电盘端子；
(3)由所述配电基底携带的多个配电盘导体，包括分别连接到所述电源和接地参考电压配电盘端子的电源和接地参考电压配电盘导体；以及
(4)所述配电基底上的至少一个配电盘接口，配电盘导体连接到所述配电盘接口；以及
ii)接触器，该接触器包括：
(1)接触器基底，具有朝向所述配电基底的第一侧和相反的第二侧；
(2)在所述第一侧上的多个第一接触器端子，各个第一接触器端子分别与所述配电盘端子的相应的一者进行接触；以及
(3)接触器基底的第二侧上的多个第二接触器端子，各个第二接触器端子连接到所述多个第一接触器端子中的相应的一者，并且接触所述集成电路中的相应的一者的相应的集成电路触头；以及
iii)至少一个保险丝，自动限制流向至少一个集成电路的电流。
24.根据权利要求23所述的***，其中所述配电基底包括信号导体。
25.根据权利要求23所述的***，其中所述保险丝由聚合体材料制成，当其温度升高时限制流过其中的电流。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/013,855 | 2004-12-15 | ||
| US11/013,855 US7053644B1 (en) | 2004-12-15 | 2004-12-15 | System for testing and burning in of integrated circuits |
| PCT/US2005/044459 WO2006065621A1 (en) | 2004-12-15 | 2005-12-07 | A system for testing and burning in of integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101084447A CN101084447A (zh) | 2007-12-05 |
| CN101084447B true CN101084447B (zh) | 2010-09-29 |
Family
ID=36036675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800432042A Active CN101084447B (zh) | 2004-12-15 | 2005-12-07 | 集成电路的测试和老化*** |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7053644B1 (zh) |
| EP (1) | EP1825281B1 (zh) |
| JP (1) | JP4997117B2 (zh) |
| KR (1) | KR101177596B1 (zh) |
| CN (1) | CN101084447B (zh) |
| AT (1) | ATE440290T1 (zh) |
| DE (1) | DE602005016146D1 (zh) |
| TW (1) | TWI290748B (zh) |
| WO (1) | WO2006065621A1 (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006116767A1 (en) | 2005-04-27 | 2006-11-02 | Aehr Test Systems | Apparatus for testing electronic devices |
| CN100460870C (zh) * | 2005-11-02 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 利用熔丝测试栅极氧化物的方法与装置 |
| US8717777B2 (en) | 2005-11-17 | 2014-05-06 | Avx Corporation | Electrolytic capacitor with a thin film fuse |
| US7532457B2 (en) * | 2007-01-15 | 2009-05-12 | Avx Corporation | Fused electrolytic capacitor assembly |
| CN103295949B (zh) | 2007-04-05 | 2016-12-28 | 雅赫测试***公司 | 测试微电子电路的方法、测试器设备及便携式组装 |
| US7800382B2 (en) | 2007-12-19 | 2010-09-21 | AEHR Test Ststems | System for testing an integrated circuit of a device and its method of use |
| US7798867B2 (en) | 2008-11-12 | 2010-09-21 | Interconnect Devices, Inc. | Environmentally sealed contact |
| US8030957B2 (en) | 2009-03-25 | 2011-10-04 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
| US8506307B2 (en) | 2010-12-02 | 2013-08-13 | Interconnect Devices, Inc. | Electrical connector with embedded shell layer |
| US9704809B2 (en) * | 2013-03-05 | 2017-07-11 | Maxim Integrated Products, Inc. | Fan-out and heterogeneous packaging of electronic components |
| CN103723673B (zh) * | 2013-12-30 | 2015-12-16 | 杭州士兰微电子股份有限公司 | 微机电***及检测电路 |
| KR101467383B1 (ko) * | 2014-02-07 | 2014-12-02 | 윌테크놀러지(주) | 커패시터가 구비된 반도체 검사 장치 |
| KR102085731B1 (ko) | 2014-03-31 | 2020-03-09 | 엘에스산전 주식회사 | 배전반 결선 시험 장치 |
| CN206038837U (zh) * | 2015-10-02 | 2017-03-22 | 魏晓敏 | Led芯片老化测试装置 |
| JP7045995B2 (ja) * | 2016-01-08 | 2022-04-01 | エイアー テスト システムズ | 電子試験装置における装置の熱制御のための方法及びシステム |
| EP4290243A3 (en) | 2017-03-03 | 2024-02-28 | AEHR Test Systems | Electronics tester |
| CN111051902B (zh) * | 2017-07-25 | 2022-05-27 | 皇虎科技(加拿大)有限公司 | 集成电路装置上自动老化测试的***和方法 |
| US10261123B2 (en) * | 2017-08-24 | 2019-04-16 | Micron Technology, Inc. | Semiconductor device structures for burn-in testing and methods thereof |
| JP7110817B2 (ja) * | 2018-08-09 | 2022-08-02 | オムロン株式会社 | 検査具、検査ユニットおよび検査装置 |
| TWI808165B (zh) * | 2019-04-26 | 2023-07-11 | 致茂電子股份有限公司 | 用於測試邊射型雷射二極體之治具組件及具備該組件之測試設備 |
| TWI808164B (zh) * | 2019-04-26 | 2023-07-11 | 致茂電子股份有限公司 | 用於測試面射型雷射二極體之治具組件及具備該組件之測試設備 |
| KR20230082672A (ko) | 2020-10-07 | 2023-06-08 | 에어 테스트 시스템즈 | 일렉트로닉스 테스터 |
| TWI812203B (zh) * | 2022-05-05 | 2023-08-11 | 創意電子股份有限公司 | 探針卡裝置及其電路保護組件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5491426A (en) * | 1994-06-30 | 1996-02-13 | Vlsi Technology, Inc. | Adaptable wafer probe assembly for testing ICs with different power/ground bond pad configurations |
| US6087845A (en) * | 1990-08-29 | 2000-07-11 | Micron Technology, Inc. | Universal wafer carrier for wafer level die burn-in |
| US6288561B1 (en) * | 1988-05-16 | 2001-09-11 | Elm Technology Corporation | Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
| US20020003432A1 (en) * | 1995-08-09 | 2002-01-10 | James Marc Leas | Semiconductor wafer test and burn-in |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5682064A (en) * | 1993-08-16 | 1997-10-28 | Micron Technology, Inc. | Repairable wafer scale integration system |
| US6677776B2 (en) | 1998-05-11 | 2004-01-13 | Micron Technology, Inc. | Method and system having switching network for testing semiconductor components on a substrate |
| JPH11344509A (ja) * | 1998-05-29 | 1999-12-14 | Hiroshi Katagawa | プローブカード及びプローブピン |
| US6705876B2 (en) * | 1998-07-13 | 2004-03-16 | Formfactor, Inc. | Electrical interconnect assemblies and methods |
| US7143500B2 (en) * | 2001-06-25 | 2006-12-05 | Micron Technology, Inc. | Method to prevent damage to probe card |
| JP3624193B2 (ja) * | 2002-03-29 | 2005-03-02 | 株式会社東芝 | 半導体試験装置 |
| SG107610A1 (en) | 2002-08-16 | 2004-12-29 | Micron Technology Inc | Methods and apparatus for testing and burn-in of semiconductor devices |
| JP2004144742A (ja) * | 2002-10-02 | 2004-05-20 | Renesas Technology Corp | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 |
-
2004
- 2004-12-15 US US11/013,855 patent/US7053644B1/en active Active
-
2005
- 2005-12-07 AT AT05853389T patent/ATE440290T1/de not_active IP Right Cessation
- 2005-12-07 EP EP05853389A patent/EP1825281B1/en active Active
- 2005-12-07 DE DE602005016146T patent/DE602005016146D1/de active Active
- 2005-12-07 WO PCT/US2005/044459 patent/WO2006065621A1/en active Search and Examination
- 2005-12-07 CN CN2005800432042A patent/CN101084447B/zh active Active
- 2005-12-07 KR KR1020077016269A patent/KR101177596B1/ko not_active IP Right Cessation
- 2005-12-07 JP JP2007546763A patent/JP4997117B2/ja active Active
- 2005-12-15 TW TW094144462A patent/TWI290748B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288561B1 (en) * | 1988-05-16 | 2001-09-11 | Elm Technology Corporation | Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
| US6087845A (en) * | 1990-08-29 | 2000-07-11 | Micron Technology, Inc. | Universal wafer carrier for wafer level die burn-in |
| US5491426A (en) * | 1994-06-30 | 1996-02-13 | Vlsi Technology, Inc. | Adaptable wafer probe assembly for testing ICs with different power/ground bond pad configurations |
| US20020003432A1 (en) * | 1995-08-09 | 2002-01-10 | James Marc Leas | Semiconductor wafer test and burn-in |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101084447A (zh) | 2007-12-05 |
| TWI290748B (en) | 2007-12-01 |
| TW200627573A (en) | 2006-08-01 |
| US7053644B1 (en) | 2006-05-30 |
| JP4997117B2 (ja) | 2012-08-08 |
| KR20070100741A (ko) | 2007-10-11 |
| JP2008524850A (ja) | 2008-07-10 |
| EP1825281A1 (en) | 2007-08-29 |
| US20060125502A1 (en) | 2006-06-15 |
| KR101177596B1 (ko) | 2012-08-27 |
| WO2006065621A1 (en) | 2006-06-22 |
| ATE440290T1 (de) | 2009-09-15 |
| EP1825281B1 (en) | 2009-08-19 |
| DE602005016146D1 (de) | 2009-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101084447B (zh) | 集成电路的测试和老化*** | |
| CN101191811B (zh) | 基板检查装置和基板检查方法 | |
| CN102759688B (zh) | 高电压检查装置 | |
| CN103488333A (zh) | 触控面板及触控显示面板的制造方法 | |
| CN100432687C (zh) | 检验方法及检验装置 | |
| CN100461381C (zh) | 半导体晶片 | |
| US7132839B2 (en) | Ultra-short low-force vertical probe test head and method | |
| CN104701327A (zh) | 阵列基板、阵列基板的制造方法和显示装置 | |
| CN102969301A (zh) | 具有自加热结构的半导体器件、其制造方法和测试方法 | |
| JP2010244719A (ja) | 二次電池集合体及びその異常検出方法 | |
| CN107393916A (zh) | 用于具有静电放电保护的mosfet的方法、装置及*** | |
| CN108445294A (zh) | 电阻检测装置、电阻检测***及绝缘性检测方法 | |
| US5148102A (en) | Apparatus for the electrical function testing of wiring matrices, particularly of printed circuit boards | |
| CN109788632B (zh) | 一种线路板及其使用方法 | |
| US20230213567A1 (en) | Electrostatic Withstand Voltage Test Device and Electrostatic Withstand Voltage Test Method | |
| US7589546B2 (en) | Inspection apparatus and method for semiconductor IC | |
| CN216351117U (zh) | 一种电容器高低温测试装置 | |
| CN111584386B (zh) | 测试结构、测试方法以及半导体结构 | |
| CN108469580A (zh) | 电阻检测装置及***、绝缘性检测方法 | |
| CN220473650U (zh) | 一种适用于sot23-3封装芯片老炼试验的老炼板 | |
| CN115032430B (zh) | 探针结构及其制作方法 | |
| CN117949817B (zh) | 一种集成电路芯片测试设备及测试方法 | |
| CN115295533A (zh) | 一种半导体器件测试结构及其测试方法 | |
| CN104752396B (zh) | 电熔丝结构 | |
| CN114895170A (zh) | 电性测试结构及电性测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |