TWI278937B - A method of rapidly thermally annealing multilayer wafers with an edge - Google Patents
A method of rapidly thermally annealing multilayer wafers with an edge Download PDFInfo
- Publication number
- TWI278937B TWI278937B TW092130768A TW92130768A TWI278937B TW I278937 B TWI278937 B TW I278937B TW 092130768 A TW092130768 A TW 092130768A TW 92130768 A TW92130768 A TW 92130768A TW I278937 B TWI278937 B TW I278937B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- edge
- annealing
- heating
- heat absorption
- Prior art date
Links
- 238000000137 annealing Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 39
- 235000012431 wafers Nutrition 0.000 title claims description 168
- 238000010521 absorption reaction Methods 0.000 claims abstract description 44
- 238000010438 heat treatment Methods 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 230000006978 adaptation Effects 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 210000003298 dental enamel Anatomy 0.000 claims 1
- 239000010410 layer Substances 0.000 description 51
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Formation Of Insulating Films (AREA)
Description
1278937 五、發明說明 【發明所屬之技術領域】 本I月6、關於-種施加熱處3里至具有邊緣之多層 晶圓之方法’該晶圓係由選自於半導體材料之材 構成。 【先前技術】 ;此所使用之專門用語”具有邊緣之多層晶圓,,意 才曰顯現出下述兩個特徵之半導體材料 之晶圓 10 15 20 •此晶圓係為"多層"晶圓 層之組合所構成;以及 •此多層晶圓具有一"邊緣",亦即,其具有厚度 出現段m邊邊緣(吾人理解到與本發明有關之 這種晶圓之形狀通常為圓形)_其乃—般因為晶圓 之至少-上層並未出現在周邊邊緣中,而只有下層係 出現在其中。 又’本發明之一個較佳(而非限制)應用係關於包 含組合層之絕緣層上有外顧)型式的晶圓,如下: •一矽之工作上層; •由一氧化物所組成之一絕緣中間層;以及 •一下支撐層。 相當適合獲得這種晶圓之方法係為建立弱地帶之 轉移方法。在這種情況之下,石夕之工作層係從已建立 弱地帶之矽基板獲得。 這種方法之一例係為Smartcut®型式之方法。 亦即,其係由至少兩 本紙張尺度適用中國國家標準(CNS)A4規格(2丨〇 χ 297公釐) 1278937
五、發明說明( 當SOI之晶圓係在弱地帶與其基板分離時,實際 上只有石夕層之中央部分(從i方看纟,其 ϋ' 的部分)與基板分離。 付义 在晶圓之周邊區域中,實際上並未產生分離,以 使所產生之SOI晶圓出現以向下段差之型式存在的,, 邊緣"。 10 15 經濟部智慧財產局員工消费合作社印製 20 這係以尚度圖表方式顯示於圖1中,其中可看到 分離後之SOI之晶圓10,該晶圓包含一支撐層1〇〇、 一絕緣層101、以及一矽之工作層102,層1〇1與 Ϊ02界定出幾公釐寬的周邊邊緣1〇2〇。 吾人要強調的是SOI構成本發明之唯一 一個應 用’且其在本文中僅被使用作為舉例說明。本發明係 適用於由選自於半導體材料之材料所構成之任何型式 之具有邊緣之多層晶圓。 例如為了修改晶圓之一層或多層之成分'穩定兩 層之間的接合介面、固化構造缺陷,及/或改善晶圓 之表面狀態等等,一般會對這種晶圓進行熱處理。 這種熱處理(或退火操作)可以多樣化的方式來實 施。 因此’對本發明之應用而言,某些退火操作係在 被稱為低”溫度範圍内執行。 在本發明之上下文中,”低”溫係由小於大約500 。(:至600°C之數值之常規所定義。 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(21ϋ χ 297公釐) 五、發明說明
1278937
這個定義儀彳蓄A ^ X . ·”’本說明而提供,而吾人應理解 '於本發明之領域中普遍被接受之定義。 ㈣Γ可於^溫(亦即,於大於約實a 6〇〇t之 數值)下進行退火。 5 rpj χβ ^)c ^ _ S^r 種特別模式已知為快速熱處理 (K 1 〇 。在RTf核式中,處理溫度通常很高(一般大約 950 C或更同)’而退火時間被限制至大約為幾分鐘之 期間。 10 因此吾人知道使S0I型式之晶圓遭受溫度達到大 約1100C至1250。(:之數值之快速熱退火(RTA),退火 之總期間大約只有幾十秒。 這種退火之效果係用以使晶圓之表面平坦。 15 通常可以發現到這種晶圓之粗糙度規格在均方根 (rms)值上必須不超過5埃(A)。 經濟部智慧財產局員工消費合作社印製 曰曰圓(尤其是SOI晶圓)亦可受到其他型式之rtp 退火,譬如快速熱氧化(RT0)型式之退火。這種在氧 化環境下執行之退火係用以氧化晶圓之表面。 因此,本發明應用之晶圓可受到各種不同型式之 20 退火。 申請人已觀察到多數缺點係與針對這種晶圓執行 之退火操作相關。 更正確地說,申請人已觀察到RTP型式(包含 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公楚) 1278937 五、發明說明(4) 一 ^ —-一 A RT〇' ··.)之退火操作產生已知為晶圓中之"滑 動線”之缺陷。 違種滑動線尤其因$火爐内三:欠元之溫度不統一 (亦即,於所有點之溫度並非完全相同)而產生,且它 5們冒在上述非常高度之熱應力之影響下發展。 吾人亦已觀察到這些滑動線通常在晶圓之周邊區 域中開始。 對具有邊緣之多層晶圓而言,位於晶圓之周邊之 滑動線之這種現象尤其嚴重。 因此,RTP型式之退火易於產生滑動線,而這項 缺點在本發明所涉及之晶圓(具有邊緣且由選自於半 導體材料之材料所構成之多層晶圓)中尤其嚴重。 因為它們所生成之很快速的溫升,這種熱處理使 晶圓受到非常高度之熱應力。 15 吾人應該觀察得到這個主要缺點,對藉由輻射來 經濟部智慧財產局員工消費合作社印製 自一個或多個熱源之熱而執行之退火而言是更加嚴 重。典型的實例係為使用放射熱賴射之紅外線燈之 RTP退火,而晶圓係被置於面向這些燈。 當退火係藉由熱傳導而執行時(如發生在充滿圍 20繞晶圓之導熱氣體之退火爐中),這項缺點較不嚴 重。 對於不涉及RTP模式之退火(亦即,於低溫下執 行之退火)而言,這項缺點較不嚴重。 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x297公爱)
五、發明說明 1278937 然而,會維持另一項缺點··即使以低溫退火,仍 然可觀祭到晶圓形變。 這種形變一般係與彎曲或杻曲至某種程度之晶圓 相關,如可譬如藉由晶圓之彎曲的變化而觀察到。 5 彎翹(warp)表示晶圓相對於應該是完全平的,,理 想·’晶圓之最大形變。 關於以RTP模式執行之退火,亦可觀察到這種 彎赵。 10 因此,針對具有邊緣且由選自於半導體材料之材 料所構成之多層晶圓執行之退火明顯與這些缺點相 關。 【發明内容】 本發明之目的係為了避免這些缺點。 15 經濟部智慧財產局員工消費合作社印製 為了達成這個目的,在第一樣態中,本發明提供 一種熱處理具有邊緣之多層晶圓之方法,該晶圓係由 選自於半導體材料之材料所構成,該方法之特徵為: 在退火期間’為了考量環部的熱吸收之局部差異,局 部並選擇性地適配邊緣之加熱。 這種方法尤其與具有邊緣之多層晶圓之問題有 20關。這個已由申請人揭發之問題係與這種多層晶圓之 邊緣處之熱吸收係數之差異相關。 在這一點上,吾人提及某些文件提議例如藉由選 擇性地驅動設置於面向晶圓之不同區域之紅外線燈來 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 1278937 A7 B7 五、發明說明(6 ) ~ 適配晶圓之局部加熱之解決方法。 然而’那些文件並未嘗試以任何方式來解決上述 之特定問題。那些文件之教導一般受限於處理不具有 XC緣之簡單的單—層晶圓,於此本發明所引以為基礎 5 之特定問題並不會出現。 又特別要指明的是其他文件提議藉由使用熱連續 性環部來適配晶圓之周邊處之加熱的解決方法。 然而那些文件之教導係受限於發生熱連續性,以 便避免未符合上述特定問題之邊緣效應。 1〇 關於上述習知技術之文件之例子尤其包含下述文 件·· W0 01/69656 (揭露一種環部,其在習知方式 中扮演吸收熱並使其回到其圍繞之晶圓·尤其不需要 以任何方式適配環部或其配置,以便處理本發明所引 I5以為基礎之特定問題) •1^ 2001/036219 與1;5 5 937 142,其提出適配 非多層晶圓之晶圓之局部加熱; 經濟部智慧財產局員工消费合作社印製 • US 6 235 543與1^ 6 184 498,其提出允許待 描寫之缺陷出現在晶圓中的情況之系統,那個晶圓同 2〇樣不是多層晶圓,且用以接著將加熱適配成那些缺陷 出現的情況之函數;以及 •EP 399 662、EP 1 197 989、US 4 958 〇61、以 及us 6 051 512,其提出熱連續性環部及實施它們的 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 1278937 五、發明說明(7) A7 B7
那些文彳朱 一 1干尤全沒有處理本發明所引以為基礎之問 題(避免由於客爲曰 々'夕層晶圓之邊緣之熱吸收係數的差異所 產生的缺陷(例如滑動線)之出現)。 那些文件甚至完全沒有提及明確與多層晶 圓相關的問題。 回到本發明之方法,此方法之較佳但非限制特徵 係如下: •熱處理係為一種快速熱處理; 10 •熱處理係為一種平滑退火; 熱處理係為一種孰化退火; •為了適配加熱,考量了晶圓之中央區域與邊緣 之各自的熱吸收係數; •該等熱吸收係數係基於構成晶圓之數層之材料 15的本質’以及基於該等層之各個厚度而決定; •曰曰圓係為一種SOI晶圓,且與並未出現邊緣之 晶圓之既定加熱參考比較而言,選擇性地降低了邊緣 之加熱; •為了適配加熱,供應電源給位於面對邊緣之紅 20 外線燈係選擇性地受到控制; •在退火期間,晶圓係被置於熱連續性構造之 内; •為了適配加熱,選擇性地適配了熱連續性構造 經濟部智慧財產局員工消費合作社印製 1278937 Λ7 ____ B7 五、發明說明(8) 之尺寸; •晶圓係為一種SOI晶圓,且與使並未出現邊緣 之晶圓退火比較而言,降低了熱連續性構造之厚度; •為了適配加熱,選擇性地適配了晶圓與熱連續 5 性構造之間的間距; :晶圓係為一種SOI晶圓,且與使並未出現邊緣 之晶圓退火比較而言,增加了晶圓與熱連續性構造之 間的間距; •為了適配加熱,選擇性地適配了熱連續性構造 10 之形狀; •晶圓係為一種SOI晶圓,且與使並未出現邊緣 之晶圓退火比較而言,係採用其面對晶圓之邊緣向下 傾斜之熱連績性構造; •晶圓係以使實質上相等的熱吸收係數出現在其 15中央區域中及其邊緣上的方式被選出;以及 •晶圓之中央區域與邊緣上之實際上同等之係 數,係藉由將構成晶圓在中央區域與其邊緣中的數層 之材料的本質,以及該等層之各個厚度納入考量而獲 得。 20 在第二樣態中,本發明亦提出依據上述熱處理 SOI晶圓之任一種特徵之方法的使用。 最後,在第三樣態中,本發明提供: •供依據上述任一種特徵之方法使用之熱連續性
本紙張尺度適用中國國家標準(CNS)A4規格(210x297公爱
1278937 五、發明說明 5 10 15 經濟部智慧財產局員工消費合作社印製 20 構造,其特徵為:儘管邊緣的熱吸收有差異,熱連續 性構造之尺寸依然適合於幫助建立實質上相當於晶 之其餘表面之溫度之晶圓上之邊緣溫度;以及 、.供依據上述任一種特徵之方法使用4熱連續性 構造’其特徵為:儘管邊緣的熱吸收有差異熱連續 性構造之形狀依然適合於幫助建立實質上相當於晶圓 之其餘表面之溫度之晶圓上之邊緣溫度。此構造之戴 面尤其可能出現朝内部向下傾斜之邊緣。 本發明之其他樣態、目的與優點配合讀取參考 圖做成之本發明之較佳實施例之下述說明而更顯 楚。 、【實施方式】 首先參考圖2,退火裝置20係顯示用以針對具 有邊緣之晶圓10執行退火。 這種裝置係適合用以執行RTP型式之退火, 如為了平滑目的之退火。 因為由這種退火所產生之缺陷(滑動線,與其 缺陷)尤其嚴重,所以已選定此種型式之裝置來說 本發明。 因此’本發明之特別有利的應用在於RTP型。 之退火’例如RTO退火,或用以使晶圓之表面平滑 之RTA型式之完工退火。 然而’特別要指明的是本發明並未受限於此種型 附清 例 他 明 式 -11 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公爱) 1278937 A7 B7 五、發明說明(u) 圓。 夕無論如何,本發明所運用之晶圓係為包含邊緣之 多層晶圓,本發明因而提供關於任何邊緣的熱吸收差 異之有利的解決方法。 5 曰曰圓10係利用配置在晶圓面對之紅外線燈L而 被加熱。 單元200用以控制供應給這些燈之電力。 如以下所說明的,單元2〇〇係適合選擇性且個別 控制提供給各種不同的燈之功率,俾能控制由每一個 10 燈個別放射之功率。 口此可個別控制由每個燈放射之功率。 為了更進一步說明這項技術,可譬如配合顯示個 別控制各種不同的燈之退火設備(關於快速熱退火)之 文獻WO 01/69656作成參考文獻。 15 亦可在圖2中看出(其以截面顯示此設備)圍繞晶 圓10且與其隔開之熱連續性構造21。 經濟部智慧財產局員工消費合作社印製 因此,構造21係以同心地置於晶圓1〇周圍之閉 環之型式存在。 通常被稱為”邊緣環部”之這種構造用以建立一定 20量之超過晶圓10之邊緣之熱吸收的連續性。 沒有這種構造,晶圓之周邊處會觀察到干擾邊緣 效應。 這種邊緣環部之一例係可在文獻W〇 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公髮) 1278937 五、發明說明 12 B7 〇1/69656(邊緣環部Π)中發現。 某些本發明尋求解決 ^ ^ 〈尺-占起源於晶0之周邊邊 蝝&域(故尤其適用於滑動線之產生)。 5 然而,要強調的是僅僅將熱連續 圓周圍之事實本身並無法解決這些缺點。曰 在習知技術中,邊緣環部之功能係受限於建立超 過晶圓之邊界的吸收之熱連續性程度。 為此’邊緣環部通常是屬於形狀為長方形的”基 本,,截面。 & 10 如以下所說明的,在本發明之一個實施例中,係 對這種邊緣環部提出改善,以便執行置於邊緣環部之 中心之晶圓之周邊邊緣處的加熱之局部與選擇性適配 之特定功能。 此外,對已知的邊緣環部而言,邊緣環部及其圍 15繞之晶圓之間的間距一般被定尺寸,只為了允許晶圓 在熱處理期間擴張。 經濟部智慧財產局員工消費合作社印製 在本發明中,可選擇性地將這個間距適配為晶圓 之邊緣處之熱吸收係數之函數,用以使較大或較小量 20 之熱回到晶圓(當邊緣環部與晶圓之間的間距較小 時,歸還更多熱)。 當吾人期望藉由使用這種局部吸收係數來增加晶 圓之邊緣的加熱時,則會縮小此間距。反之,如果晶 圓之邊緣之吸收係數要求邊緣之加熱被降低,則會增 -14· 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ297公釐) 五、發明說明(13) 加此間距。 為了考量晶圓之周邊邊緣,係選擇性地驅動面對 該環部之這些燈L,俾能使它們放射之熱功率適配該 邊緣之固有的熱吸收特徵。 5 因此,對SOI晶圓而言: •依據SOI之厚度,具有S0I多層構造之中央區 域呈現位於〇·4至0.8之範圍内的熱吸收因子; •然而周邊邊緣表示不同的熱吸收因子。舉例而 言,當支撐係由矽所構成時,這個因子可能是大約 10 0·7。 、 因此吾人將理解到中央區域與邊緣區域不會以相 同方式吸收及反射紅外線熱輻射。 這些差異導致這兩個區域之表面上的局部溫度差 異’從而促進滑動線之出現。 15 藉由將邊緣之加熱選擇性且局部地適配至考量邊 緣的熱吸收之這種差異,可促進了晶圓之這兩個區域 經濟部智慧財產局員工消費合作社印製 之表面上面貫質上相同的溫度之建構,藉以避免滑動 線之出現。 e又備20係以氣體混合物(譬如氫與氬氣之混合物) 20填滿,或其可以純氬氣填滿。 晶圓大部分藉由源自這些燈L之直接紅外線輻射 而被加熱,然而其加熱之較少部分係源自經由氣體混 合物之熱傳導。 -15- 本紙張尺錢中家標準(CNS)A4規格(210 X 297公董)' 1278937
^ 沒藉由選擇性控制面對該晶圓之各種不同的燈來 貧助局部支配晶圓之溫度。 為了定義施加至各種不同的燈之選擇命令,主要 考5的疋日日圓之中央區域與邊緣之各自熱吸收係數。 這些熱吸收係數本質上係基於構成晶圓中的這兩 個區域之層的材料之本質與該等層之各個厚度而決 定。 因此’圖4表示包含矽基板上之氧化層上的矽層 之晶圓之簡單情況。 1〇 於此圖中,吾人可看出熱吸收係數隨著這兩個層 之相對厚度而改變。 當然,可能建立任何型式之多層晶圓之相同圖 表’其隨著各種不同的層之本質之函數變化。 關於為複合構造之SOI晶圓(亦即,建立成為一 15疊不同的層),吾人通常發現到對應於s〇l之中央區 域本身較石夕之周邊邊緣吸收較少的熱。 經濟部智慧財產局員工消費合作社印製 相較於將施加至非複合構造之加熱之下,以這種 情況係適合於將晶圓之中央區域加熱得比邊緣更多。 對於具有邊緣且由選自於半導體材料之材料所製 20成之多層晶圓而言,電源供應給設備之燈係選擇性地 將中央區域加熱得比周邊區域達較大或較小的程度適 配成這兩個區域之熱吸收係數之函數: •如果邊緣具有小於aa圓之中央區域之熱吸收传 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x297公釐) 1278937 B7 五、發明說明(l5) 10 15 經濟部智慧財產局員工消費合作社印製 20 數,則邊緣之加熱係比中央區域的更強; •如果應用相反的情況’則中央區域中的加熱較 強。 決定多層晶圓之層之熱吸收係數因此使適配施加 至多層晶圓之各種不同區域之加熱成為可能。 吾人應理解到加熱之這種適配可如上所述藉由選 擇性地適配饋送至各種不同的紅外線燈之功率而達 成。 然而’可藉由其他不是作為這種選擇性電源供應 給加熱器裝置之替代物,就是與其結合之手段來適配 加熱。 無論如何,熱吸收係數尤其可藉由使用圖4所示 之圖表型式而決定,其為多層晶圓繪製隨著晶圓之材 料本質與它們的厚度而改變的熱吸收係數。 因此’可利用來使實際上由晶圓之各種不同區域 所吸收的熱量更均勻之第一手段,係利用選擇性功率 饋送至紅外線燈而完成。 這些第一手段對應至本發明之第一實施例,其並 不使用熱連續性構造。 於此實施例中,此構造之使用係可選擇的:其可 被省略。 然而’如下所說明的,可靈敏地適配並實施這種 熱連續性構造,以構成使得實際上由晶圓之各種不同 ♦ 裝 訂 .17· 經濟部智慧財產局員工消費合作社印製 1278937 a? -- - B7 五、發明說明(κ)) 區域所吸收的熱量更均勻之第二手段。 這種熱連續性構造之適g己/實施構成本發明之第 二1貫ί包{歹1J 。 這個第二實施例可選擇地與第一實施例結合。 5 回到圖2所示之熱連續性構造21,此種構造可 被置於晶圓周圍且位於與晶圓相同的高度,如圖2所 示。 視與所使用的退火爐相關的限制而定,這種熱連 續性構造或者可能被置於晶圓周圍但位於其下,俾能 1〇使晶圓順著水平路徑而被移入其退火位置。 圖3a至3c顯示三種型式之熱連續性構造。 圖3a顯示這種構造之習知組態,於此其具有固 定厚度之長方形的橫載面。 在本發明之第二實施例中,可能藉由選擇性地適 15配熱連續性構造之尺寸來使用這種熱連續性構造,俾 能考量該邊緣的熱吸收之局部差異而局部適配晶圓之 邊緣之溫度。 較厚的構造21(亦即,如圖3a至3c所示之較大 寬度之裁面)傾向於增加晶圓之邊緣之溫度。 20 因此,可能依晶圓之中央區域與邊緣之各自熱吸 收係數之函數改變熱連續性構造之厚度。 回到邊緣出現大於中央區域之熱吸收係數之s〇I 的it况,熱連續性構造之厚度係小於使不具有邊緣之 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱)
Α7 Β7 1278932 五、發明說明(1 晶圓退火之厚度。 亦可能選擇性地適配晶圓與熱連續性構造2〗之 間的間距£。 增加這個間距促成晶圓之邊緣溫度的降低。 5 對於上述S01的情況而言,間距e相較於使不具 有邊緣之晶圓退火而言應該會增加。 、 亦可能選擇性地適配熱連續性構造之形狀,俾能 局部地且選擇性地適配邊緣之加熱。 圖3b與3c因此顯示出構造21之載面之具體形 10 狀: 、’ •此種截面可能被塑造成朝内部向下傾斜之形 狀,如圖3b所示;或者 •此種截面可具有圓頂端,同樣具有朝内部向下 傾斜之表面,如圖3c所示。 15 尤其’適配其截面出現面對晶圓之下坡之熱連續 性構造21係可促成該晶圓之邊緣溫度的降低。 經濟部智慧財產局員工消費合作社印製 此種解決方法因此尤其適合於上述所提及之soi 晶圓之情況。 吾人要強調的是可彼此結合採用上述關於構造 20 21之尺寸、間距e之大小、以及構造21之形狀之配 置。 這些配置亦可與選擇電源供應至燈L結合使用 (結合如上所述之本發明之兩個實施例)。 -19- 本紙張尺中國國家標準(CNS)A4規格(21〇 χ 297公爱^ ' 1278937 五、發明說明 在本發明之第三實施例中 吓可能使用圖4所示 經濟部智慧財產局員工消費合作社印製 之種類的圖表,用以選擇具有邊緣且在其中央區域與 其邊緣中出現實質上相同的熱吸收係數之多層晶圓;、 這可藉由將構成這兩個區域中的晶圓之層之材料 的本貝,以及這些層的各個厚度納入考量而達成。 尤其,如果具有由既定材料所構成之層之晶圓受 到處理,則可能適配這些層之厚度,俾能達成晶圓之 中央區域與邊緣之實質上相同的熱吸收係數。 。於此第二實施例中,亦可能以修改晶圓(對整個晶圓,或局部地)之熱吸收係數的這種方式來選擇性 地增加層或層部分 這了被元成以獲得具有被調整的熱特徵之晶圓。 尤其,這使增加晶圓之各種不同的層之可能的厚度範圍成為可能,用以獲得晶圓之期望的熱吸收係 15 數。 添加具有選擇熱特徵之一層可導致厚度之較大公 差,其可被選擇以供晶圓之其他層使用一仍然用以 獲得晶圓之期望的熱吸收係數。 這種可旎的厚度範圍之增加可藉由繪製類似於圖 4(其係對應至SOI晶圓)之圖表而成為討論中的晶圓 之特色。 本發明之這個第三實施例亦可與上述第一、第二 實施例之其中一個或兩個結合。 5 10 20 -20- I2789T7 明說明(19 為晶圓之層選擇厚度及/或***特別層可與 上述配置(選擇性地驅動這些& L、適配熱連續性構 造.2 1之特徵)結合實施,藉以使晶圓之中央區域與邊 緣之各自的熱吸收係數之間的差異最小化。 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1278937
【圖式簡單說明】 圖1係顯示分離後之SOI之晶圓; 圖2係為依據本發明之使退火被執行之裝置之示 意圖; & H 3a至3c係為顯示分別在習知之熱退火(3&) 中,以及在本發明之退火操作(3b與3c)中實施之熱 連績性構造圖;以及 圖4 (從Timans等人所著作之"半導體製造技術 之指南,2000年,第224頁"之研究而來)係為顯示多 10層晶圓之熱吸收係數值隨著晶圓之該等層之
之函數變化的圖表ο 子X 【圖式之代號說明】 L〜紅外線燈 10〜晶圓 15 20〜退火裝置 經濟部智慧財產局員工消费合作社印製 21〜熱連續性構造 100〜支撐層 101〜絕緣層 10 2〜工作層 20 200〜單元 1020〜周邊邊緣 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x297公釐)
Claims (1)
1278937 〇ς 8 8 8 A B c D 六、申請專利範圍 專利申請案第92130768號 ROC Patent Appln. No. 92130768 修正後無劃線之中文申請專利範圍替換本-附件(三) _Amended Claims in Chinese - Encl.dID ----- (SiIBmitted on November 20^ 2^61 ,A 曰修(更)主替换頁 ι·一種熱處理具有邊緣之多層晶圓(ίο)之方法, 該晶圓係由選自於半導體材料之材料所製成’該方法 之特徵為:在退火期間,為了考量邊緣的熱吸收之局 部差異,局部性並選擇性地適配邊緣之加熱。 5 2.如申請專利範圍第1項所述之方法,其特徵 為:熱處理係為一種快速熱處理。 3. 如申請專利範圍第2項所述之方法,其特徵 為:熱處理係為一種平滑退火。 4. 如申請專利範圍第2項所述之方法,其特徵 10 為:熱處理係為一種氧化退火。 5. 如申請專利範圍第1項所述之方法,其特徵 為:為了適配加熱,考量了晶圓之中央區域與邊緣之 各自的熱吸收係數。 6. 如申請專利範圍第5項所述之方法,其特徵 15 為:該等熱吸收係數係基於構成晶圓之數層之材料的 本質,以及基於該等層之各個厚度而決定。 經濟部智慧財產局員工消費合作社印製 7. 如申請專利範圍第1項所述之方法,其特徵 為:晶圓係為一種S 01晶圓,且與並未出現一邊緣之 一晶圓之既定加熱參考比較而言,選擇性地降低了在 20 該邊緣之加熱。 8. 如申請專利範圍第1項所述之方法,其特徵 為:為了適配加熱,供應電源給位於面對該邊緣之紅 外線燈(L)係選擇性地受到控制。 -23 - 92563範圍-接 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
5 10 15 經濟部智慧財產局員工消費合作社印製 20 、9·如申請專利範圍第1項所述之方法,其特徵 為·在退火期間,該晶圓係被置於一熱連續性構造 (21)之内。 、10·如申請專利範圍第9項所述之方法,其特徵 為·為了適配加熱,選擇性地適配了該熱連續性構造 之尺寸。 Π·如申請專利範圍第10項所述之方法,其特徵 為:晶圓係為一種SOI晶圓,且與使並未出現一邊緣 之一晶圓退火比較而言,降低了該熱連續性構造之厚度。 12·如申請專利範圍第9項所述之方法,其特徵 為·為了適配加熱,選擇性地適配了該晶圓與該熱連 續性構造之間的間距(y。 13 ·如申睛專利範圍第12項所述之方法,其特徵 為·曰曰圓係為一種SOI晶圓,且與使並未出現一邊緣 之一晶圓退火比較而言,增加了該晶圓與該熱連續性 構造之間的間距。 14·如申請專利範圍第9項所述之方法,其特徵 為:為了適配加熱,選擇性地適配了該熱連續性構造 之形狀。 15·如申請專利範圍第14項所述之方法,其特徵 為:晶圓係為一種S0I晶圓,且與使並未出現一邊緣 之一晶圓退火比較而言,係採用其面對該晶圓之邊緣 -24
8 8 〇〇| A B c D1 1278937 六、申請專利範圍 向下傾斜之一熱連續性構造。 16·如申請專利範圍第丨項所述之方法,其特徵 為:該晶圓係以使實質上相等的熱吸收係數出現在 其中央區域中及其邊緣上的方式被選出。 5 Π.如申請專利範圍第16項所述之方法,其特徵為:該 晶圓之中央區域與邊緣上之實際上同等之係數,係藉由將構 成忒晶圓在中央區域與其邊緣中的數層之材料的本質,以及 泫等層之各個厚度納入考量而獲得。 18·如申請專利範圍第丨至17項中之任一項所述之方 10法,其特徵為:該方法係用於熱處理一 SOI晶圓。 19·一種供依據申請專利範圍第丨至16項中之任一項之 方法使用之熱連續性構造,其特徵為:儘管該邊緣造成熱吸 收有差異,該熱連續性構造之截面寬度適合於幫助建立實質 上相當於該晶圓之其餘表面之溫度之該晶圓上之一邊緣溫 15度。 概 經濟部智慧財產局員工消費合作社印製 2〇·—種供依據申請專利範圍第1至μ項中之任一項之 方法使用之熱連續性構造,其特徵為:儘管該邊緣的熱吸收 有差異,該熱連續性構造之截面呈現朝内部向下傾斜之一表 面,適合於幫助建立實質上相當於該晶圓之其餘表面之溫度 20之該晶圓上之一邊緣溫度。 -25 - 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ297公釐)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0213810A FR2846786B1 (fr) | 2002-11-05 | 2002-11-05 | Procede de recuit thermique rapide de tranches a couronne |
FR0300286A FR2846787B1 (fr) | 2002-11-05 | 2003-01-13 | Procede de recuit thermique rapide de tranches a couronne |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200416895A TW200416895A (en) | 2004-09-01 |
TWI278937B true TWI278937B (en) | 2007-04-11 |
Family
ID=32109208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092130768A TWI278937B (en) | 2002-11-05 | 2003-11-04 | A method of rapidly thermally annealing multilayer wafers with an edge |
Country Status (10)
Country | Link |
---|---|
US (2) | US6853802B2 (zh) |
EP (2) | EP1559136B1 (zh) |
JP (1) | JP4772501B2 (zh) |
KR (1) | KR100814998B1 (zh) |
CN (1) | CN100541739C (zh) |
AT (1) | ATE528790T1 (zh) |
AU (1) | AU2003280109A1 (zh) |
FR (2) | FR2846786B1 (zh) |
TW (1) | TWI278937B (zh) |
WO (1) | WO2004042802A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI490946B (zh) * | 2009-01-22 | 2015-07-01 | Soitec Silicon On Insulator | 溶解絕緣體底半導體型結構之周圍環中之氧化物層的方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2846786B1 (fr) * | 2002-11-05 | 2005-06-17 | Procede de recuit thermique rapide de tranches a couronne | |
US20080090309A1 (en) * | 2003-10-27 | 2008-04-17 | Ranish Joseph M | Controlled annealing method |
US7127367B2 (en) * | 2003-10-27 | 2006-10-24 | Applied Materials, Inc. | Tailored temperature uniformity |
US8536492B2 (en) * | 2003-10-27 | 2013-09-17 | Applied Materials, Inc. | Processing multilayer semiconductors with multiple heat sources |
JP4826994B2 (ja) * | 2004-09-13 | 2011-11-30 | 信越半導体株式会社 | Soiウェーハの製造方法 |
US7788589B2 (en) * | 2004-09-30 | 2010-08-31 | Microsoft Corporation | Method and system for improved electronic task flagging and management |
JP2008526010A (ja) * | 2004-12-28 | 2008-07-17 | エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ | 低いホール密度を有する薄層を得るための方法 |
FR2880988B1 (fr) * | 2005-01-19 | 2007-03-30 | Soitec Silicon On Insulator | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE |
JP4786925B2 (ja) * | 2005-04-04 | 2011-10-05 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
US7700376B2 (en) * | 2005-04-06 | 2010-04-20 | Applied Materials, Inc. | Edge temperature compensation in thermal processing particularly useful for SOI wafers |
EP1734571B1 (en) * | 2005-06-10 | 2008-08-20 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Thermal processing equipment calibration method |
FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
JP5168788B2 (ja) * | 2006-01-23 | 2013-03-27 | 信越半導体株式会社 | Soiウエーハの製造方法 |
FR2899382B1 (fr) * | 2006-03-29 | 2008-08-22 | Soitec Silicon On Insulator | Procede de fabrication de structures soi avec limitation des lignes de glissement |
EP1918349A1 (en) * | 2006-10-12 | 2008-05-07 | SOLVAY (Société Anonyme) | Light-emitting material |
US7860379B2 (en) | 2007-01-15 | 2010-12-28 | Applied Materials, Inc. | Temperature measurement and control of wafer support in thermal processing chamber |
US8222574B2 (en) * | 2007-01-15 | 2012-07-17 | Applied Materials, Inc. | Temperature measurement and control of wafer support in thermal processing chamber |
US8111978B2 (en) * | 2008-07-11 | 2012-02-07 | Applied Materials, Inc. | Rapid thermal processing chamber with shower head |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
CN102479690B (zh) * | 2010-11-23 | 2013-12-11 | 中芯国际集成电路制造(上海)有限公司 | 提高晶圆上源漏极退火时工作电流均匀性的方法 |
US9814099B2 (en) * | 2013-08-02 | 2017-11-07 | Applied Materials, Inc. | Substrate support with surface feature for reduced reflection and manufacturing techniques for producing same |
JP6875386B2 (ja) * | 2015-10-01 | 2021-05-26 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | Cvd装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62128525A (ja) * | 1985-11-29 | 1987-06-10 | Matsushita Electric Ind Co Ltd | 化合物半導体基板のアニ−ル方法 |
KR0155545B1 (ko) * | 1988-06-27 | 1998-12-01 | 고다까 토시오 | 기판의 열처리 장치 |
US5011794A (en) * | 1989-05-01 | 1991-04-30 | At&T Bell Laboratories | Procedure for rapid thermal annealing of implanted semiconductors |
DE69118513T2 (de) * | 1990-01-19 | 1996-10-02 | Applied Materials Inc | Vorrichtung zum erwärmen von halbleiterscheiben oder -substraten |
JP3563224B2 (ja) * | 1996-03-25 | 2004-09-08 | 住友電気工業株式会社 | 半導体ウエハの評価方法、熱処理方法、および熱処理装置 |
US5937142A (en) * | 1996-07-11 | 1999-08-10 | Cvc Products, Inc. | Multi-zone illuminator for rapid thermal processing |
US6051512A (en) * | 1997-04-11 | 2000-04-18 | Steag Rtp Systems | Apparatus and method for rapid thermal processing (RTP) of a plurality of semiconductor wafers |
US6303411B1 (en) * | 1999-05-03 | 2001-10-16 | Vortek Industries Ltd. | Spatially resolved temperature measurement and irradiance control |
DE19936081A1 (de) * | 1999-07-30 | 2001-02-08 | Siemens Ag | Vorrichtung und Verfahren zum Temperieren eines Mehrschichtkörpers, sowie ein unter Anwendung des Verfahrens hergestellter Mehrschichtkörper |
US7037797B1 (en) * | 2000-03-17 | 2006-05-02 | Mattson Technology, Inc. | Localized heating and cooling of substrates |
WO2001073831A1 (fr) * | 2000-03-29 | 2001-10-04 | Shin-Etsu Handotai Co., Ltd. | Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues |
JP2002184961A (ja) * | 2000-09-29 | 2002-06-28 | Canon Inc | Soi基板の熱処理方法およびsoi基板 |
TW540121B (en) * | 2000-10-10 | 2003-07-01 | Ushio Electric Inc | Heat treatment device and process with light irradiation |
JP2002118071A (ja) * | 2000-10-10 | 2002-04-19 | Ushio Inc | 光照射式加熱処理装置及び方法 |
FR2846786B1 (fr) * | 2002-11-05 | 2005-06-17 | Procede de recuit thermique rapide de tranches a couronne |
-
2002
- 2002-11-05 FR FR0213810A patent/FR2846786B1/fr not_active Expired - Lifetime
-
2003
- 2003-01-13 FR FR0300286A patent/FR2846787B1/fr not_active Expired - Lifetime
- 2003-11-03 KR KR1020057008087A patent/KR100814998B1/ko active IP Right Grant
- 2003-11-03 CN CNB2003801027637A patent/CN100541739C/zh not_active Expired - Lifetime
- 2003-11-03 AU AU2003280109A patent/AU2003280109A1/en not_active Abandoned
- 2003-11-03 AT AT03772490T patent/ATE528790T1/de not_active IP Right Cessation
- 2003-11-03 EP EP03772490A patent/EP1559136B1/en not_active Expired - Lifetime
- 2003-11-03 WO PCT/IB2003/005295 patent/WO2004042802A2/en active Search and Examination
- 2003-11-03 US US10/700,885 patent/US6853802B2/en not_active Expired - Lifetime
- 2003-11-03 EP EP10176486A patent/EP2330616A3/en not_active Withdrawn
- 2003-11-03 JP JP2005502143A patent/JP4772501B2/ja not_active Expired - Lifetime
- 2003-11-04 TW TW092130768A patent/TWI278937B/zh not_active IP Right Cessation
-
2004
- 2004-12-13 US US11/008,928 patent/US7049250B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI490946B (zh) * | 2009-01-22 | 2015-07-01 | Soitec Silicon On Insulator | 溶解絕緣體底半導體型結構之周圍環中之氧化物層的方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2846787A1 (fr) | 2004-05-07 |
US20040151483A1 (en) | 2004-08-05 |
US6853802B2 (en) | 2005-02-08 |
ATE528790T1 (de) | 2011-10-15 |
KR100814998B1 (ko) | 2008-03-18 |
CN1711629A (zh) | 2005-12-21 |
AU2003280109A8 (en) | 2004-06-07 |
FR2846787B1 (fr) | 2005-12-30 |
AU2003280109A1 (en) | 2004-06-07 |
US7049250B2 (en) | 2006-05-23 |
WO2004042802A3 (en) | 2004-08-12 |
TW200416895A (en) | 2004-09-01 |
WO2004042802A2 (en) | 2004-05-21 |
EP1559136A2 (en) | 2005-08-03 |
JP4772501B2 (ja) | 2011-09-14 |
EP1559136B1 (en) | 2011-10-12 |
FR2846786A1 (fr) | 2004-05-07 |
US20050094990A1 (en) | 2005-05-05 |
KR20050062653A (ko) | 2005-06-23 |
FR2846786B1 (fr) | 2005-06-17 |
EP2330616A3 (en) | 2011-12-07 |
JP2006505959A (ja) | 2006-02-16 |
CN100541739C (zh) | 2009-09-16 |
EP2330616A2 (en) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI278937B (en) | A method of rapidly thermally annealing multilayer wafers with an edge | |
CN105556656B (zh) | 具有温度分布控制的加热式基板支撑件 | |
TWI278935B (en) | Process and system for heating semiconductor substrates in a processing chamber containing a susceptor | |
US20170330747A1 (en) | Composite substrate manufacturing method and composite substrate | |
JP2001274094A5 (zh) | ||
WO2006098275A1 (ja) | 定着装置、加熱ローラ、および画像形成装置 | |
EP2578516A3 (en) | A method of heating food and a construct for use therein | |
JP2007227461A (ja) | 熱処理装置および熱処理方法 | |
TWI293800B (en) | A method of fabricating a slip line limited substrate for microelectronics, optoelectronics, and optics, and a corresponding substrate | |
US20060204230A1 (en) | Annealing process and device of semiconductor wafer | |
JP2000035724A5 (zh) | ||
TWI298919B (en) | A method of preparing a thin layer, the method including a step of correcting thickness by sacrificial oxidation, and an associated machine | |
JP4576755B2 (ja) | 半導体基板の製造方法及び装置 | |
JP3860404B2 (ja) | 熱処理装置 | |
JP2001109322A (ja) | 定着方法及び装置 | |
JP2003259972A (ja) | 炊飯器 | |
JPS6027115A (ja) | 光照射炉による半導体ウエハ−の熱処理法 | |
JP2001075392A5 (zh) | ||
JPH11340236A (ja) | 基板加熱装置 | |
JPS59114059A (ja) | 熱転写機の転写盤 | |
JPH0476953B2 (zh) | ||
JPH01274379A (ja) | 誘導加熱装置 | |
JPS63192228A (ja) | 半導体薄膜形成装置 | |
JP2007261869A (ja) | セラミックス膜の形成方法、及びアニール装置 | |
JPS6129113B2 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |