TWI276252B - Anisotropic conductive plate and manufacturing method and applications thereof - Google Patents
Anisotropic conductive plate and manufacturing method and applications thereof Download PDFInfo
- Publication number
- TWI276252B TWI276252B TW092123482A TW92123482A TWI276252B TW I276252 B TWI276252 B TW I276252B TW 092123482 A TW092123482 A TW 092123482A TW 92123482 A TW92123482 A TW 92123482A TW I276252 B TWI276252 B TW I276252B
- Authority
- TW
- Taiwan
- Prior art keywords
- anisotropic conductive
- inspection
- conductive plate
- circuit
- plate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Non-Insulated Conductors (AREA)
Description
1276252 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關適用於作爲半導體積體電路等電路裝置 之電氣檢查用連接器之異方性導電板,其製造方法及其應 用。 【先前技術】 異方性導電彈性板係僅於厚度方向呈現導電性之物, 或具有於厚度方向加壓時僅於厚度方向呈現導電性之加壓 導電之導電部者,不使用焊接或機械嵌合等手段即可達成 緊致之電氣接續,由於具有可吸收機械衝擊及應變而能軟 性接續等特長,因而利用此特長可廣泛使用於例如電子計 算機、電子數位鐘錶、電子相機、電腦鍵盤等領域中,作 爲電路裝置,例如印刷電路基板與無引線線晶板載體、液 晶面板等相互間達成電氣接續用之連接器。 又,於封裝1C、MCM等半導體積體電路裝置、形成 積體電路之晶圓、印刷電路基板等電路裝置之電氣檢查中 ,爲使檢查對象電路裝置之一面所形成之被驗電極與檢查 用電路基板之表面所形成之被驗電極達成電氣接續,而在 電路元件之被驗電極領域與檢查用電路基板之檢查用電極 領域之間介入異方性導電彈性板。 以往,此類異方性導電彈性板已知有各種構造’例如 日本特開昭51-93393號公報等中揭示將金屬粒子均勻分散 於彈性體中而得之異方性導電彈性板(下文亦稱其爲「分 -4- (2) 1276252 散型異方性導電彈性板」),又,特開昭5 3 - 1 47772號公 報等中揭示藉由將導電磁性粒子不均勻的分布於彈性體中 而形成往厚度方向伸展之複數導電部及與此等導電部互相 絕緣之絕緣部所形成的異方性導電彈性板(下文亦稱其爲 「不均勻型異方性導電彈性板」),此外,特開昭6 1 -25 09 06號公報等中揭示於導電部表面與絕緣部之間形成段 差之不均勻型異方性導電彈性板。 因此,不均勻型異方性導電彈性板係依據與應接續之 電路裝置之電極圖型對掌之圖型而形成導電部,因而與分 散型異方性導電彈性板相較,即使對應接續之電極其排列 間距,亦即鄰接之電極中心間距小之電路裝置等,亦可達 成高度可信賴之電極間之電氣接續,而甚爲有利。 然而,習知之異方性導電彈性板有下列問題存在。 於半導體積體電路等電路裝置之電氣檢查中,爲挑出 具有潛在缺陷之電路裝置,而於高溫環境下進行電路裝置 電氣檢查用之老化試驗。 具體說明使用異方性導電彈性板之老化試驗’即係於 異方性導電彈性板之一面配置被驗電路裝置’同時於該異 方性導電彈性板之另一面配置檢查用電路裝置’此外藉由 往厚度方向加壓,而達成被驗電路裝置之被驗電極與檢查 用電路基板之檢查電極之電氣接續。繼之’將被驗電路裝 置加熱至預定溫度,於該狀態下保持一定時間。然後,進 行該被驗電路裝置所需之電氣檢查。 然而,形成異方性導電彈性板之彈性高分子物質例如 -5- (3) 1276252 於矽橡膠中有未硬化之低分子量成分殘留,由於該低分子 量成分滲至異方性導電彈性板之表面,而污染與該異方性 導電彈性板接觸之被驗電路裝置。 又’異方性導電彈性板由於低分子量成分殘留,於高 溫下帶有黏著性,而在高溫環境下與被驗電路裝置長時間 維持壓接狀態時,異方性導電彈性板會與被驗電路裝置黏 著’導致將二者剝離時,異方性導電彈性板與被驗電路裝 置任一者或二者受損。 另一方面’於異方性導電彈性板與被驗電路裝置間介 入板狀連接器進行老化試驗時,可避免低分子量成分污染 被驗電路裝置及防止異方性導電彈性板與被驗電路裝置產 生黏著。 然而’此種情況下,異方性導電彈性板與板狀連接器 黏著之結果,於將二者剝離時,異方性導電彈性板與板狀 連接器任一者或二者可能受損。又,異方性導電彈性板與 板狀連接器黏著時,該板狀連接器發生彎曲現象,因此以 此種狀態使用於電路裝置之電氣檢查時,對被驗電路裝置 之全部被驗電極難以達成安定的電氣接續。 又’使用習知異方性導電彈性板於具有焊接而成之被 驗電極的電路裝置之電氣檢查時,會有下列問題。 亦即’具有焊接而成之被驗電極的電路裝置之探針於 試驗中多次反覆使用時,或者於在高溫環境下之試驗例如 反覆使用於老化試驗時,構成被驗電極之焊料物質附著於 異方性導電彈性板之表面,此外由於擴散至導電粒子中而 -6- (4) 1276252 導致難以維持所須之導電性。 爲解決此種問題,例如於日本特開2002-280092號公 報揭示,於異方性導電彈性板之導電部表面,形成對焊料 物質具有耐擴散性之金屬層之方法。 然而,由於此種方法無法控制焊料物質附著於該金屬 層之表面,而難以長期維持所須之導電性。 此外,習知不均勻型異方性導電彈性板有下列問題存 在。 於不均勻型異方性導電彈性板中,由於有相當大領域 之絕緣部存在,依據該不均勻型異方性導電彈性板之使用 方法或使用環境,在該不均勻型異方性導電彈性板絕緣部 之表面會產生帶有靜電等各種問題。 例如,使用不均勻型異方性導電彈性板於電路裝置之 電氣檢查時,係於應檢查之電路裝置與檢查用電路基板間 介入不均勻型異方性導電彈性板,藉由將該異方性導電彈 性板加壓,達成應檢查之電路裝置與檢查用電路基板之電 氣接續而進行電氣檢查,但因加壓動作及剝離動作易產生 電荷,於連續進行複數電路裝置之電氣檢查時,於異方性 導電彈性板中絕緣部之表面會蓄積電荷而帶有高度電壓之 靜電。 由於該靜電會經由異方性導電彈性板之導電部放電, 除了對異方性導電彈性板之導電部或檢查用電路基板之配 線電路有不良影響之外,對檢查對象之電路裝置亦有不良 影響,而導致異方性導電彈性板或檢查用電路基板故障, -7 - (5) 1276252 而破壞檢查對象之被驗電路裝置。 【發明內容】 本發明即係基於上述事貫者,其第1目的係提供不會 污染接I賈對象物,且在高溫環境下即使接續對象物於加壓 狀態下長時間放置,亦不會與接續對象物黏著,且可防止 或抑制電何畜積而排除因靜電引起之不良影響的異方性導 電板。 本發明之第2目的係在第1目的外,另提供即使接續對 象物係由焊料構成,亦可長期間維持所需導電性之異方性 導電板。 本發明之第3目的係提供不會污染接續對象物,且在 高溫環境下即使接續對象物於加壓狀態下長時間放置,亦 不會與接續對象物黏著,而且可防止或抑制電荷蓄積而排 除因靜電引起之不良影響的異方性導電板之製造方法。 本發明之第4目的係提供具有上述異方性導電板之異 方性導電連接器、電路檢查用探針及電路檢查裝置。 本發明之異方性導電板其特徵爲由具有由彈性高分子 物質所形成,往厚度方向伸展之複數導電部及與此等導電 部互相絕緣之絕緣部的異方性導電板本體’ 以及於該異方性導電板本體之一面或二面至少包覆絕 緣部而一體形成之DLC膜所構成。 本發明之異方性導電板,其D L c膜之表面電阻率以 lxlO8至 ΙχΙΟ14 Ω /□爲佳。 -8- (6) 1276252 本發明之異方性導電板,其DLC膜之厚度以1至 5 0 0 n m爲佳。 本發明之異方性導電板,其形成異方性導電板本體之 彈性高分子物質以矽橡膠爲佳。 本發明之異方性導電板,其DLC膜係以包覆於異方 性導電板本體之一面全面或兩面全面而形成爲佳。 本發明之異方性導電板中,於異方性導電板本體之一 面亦可一體形成包覆導電部之金屬層。 此種異方性導電板,其DLC膜係以包覆金屬層表面 而形成爲佳。 又,金屬層之表面電阻率以1χ1〇_2Ω/□以下爲佳。 又,金屬層之厚度以5至1000nm爲佳。 本發明之異方性導電板之製造方法,其特徵爲包含: 製造具有由彈性高分子物質所形成,往厚度方向伸展之複 數導電部及與此等導電部互相絕緣之絕緣部的異方性導電 板本體’ 且於所得異方性導電板本體之一面或二面,以物理氣 相沉積(PVD,Physical Vapor Deposition)法使 DLC 膜 至少包覆絕緣部一體形成之步驟者。 於本發明之異方性導電板之製造方法,以於1 5 0 °C以 下之溫度形成DLC膜爲佳。 又,於本發明之異方性導電板之製造方法中,以於應 形成D L C膜之異方性導電板本體之一面,進行離子蝕刻 ,然後形成DLC膜爲佳。 -9 - (7) 1276252 本發明之異方性導電連接器其特徵爲由具有開口之框 板以及配置爲堵塞框板開口,而藉該框板之開口邊緣部支 持之前述異方性導電板所構成。 本發明之電路檢查用探針’其特徵爲由依據對應於檢 查對象電路之被驗電極圖型的圖型而於表面形成檢查電極 之檢查用電路基板,以及配置於此檢查用電路基板表面上 之前述異方性導電板或前述異方性導電連接器而構成者。 又,本發明之異方性導電連接器,係有關於晶圓上各 自形成之複數積體電路,爲了以晶圓狀態對該積體電路進 行電氣檢查用之異方性導電連接器,其特徵爲: 由對應檢查對象之晶圓上形成之所有積體電路中配置 被驗電極之領域而形成複數開口之框板,及配置爲分別堵 塞上述框板開口,而以該框板之開口邊緣部支持之複數異 方性導電板構成,而上述異方性導電板係具有上述DLC 膜之異方性導電板者。 又,本發明之電路檢查用探針,係有關於晶圓上各自 形成之複數積體電路,爲了以晶圓狀態對該積體電路進行 電氣檢查用之電路檢查用探針,其特徵爲: 由依據對應於檢查對象之晶圓上形成之所有積體電路 中被驗電極圖型的圖型而於表面形成檢查電極之檢查用電 路基板,以及配置於該檢查用電路基板表面上之前述晶圓 檢查用異方性導電連接器而構成者。 又’本發明之異方性導電連接器,係有關於晶圓上各 自形成之複數積體電路,爲了以晶圓狀態對該積體電路進 -10- (8) 1276252 行電氣檢查用之異方性導電連接器,其特徵爲: 由對應於選自檢查對象之晶圓上形成之積體電路中之 複數積體電路中配置被驗電極之領域而形成複數開口之框 板,及配置爲分別堵塞上述框板開口,而藉該框板之開口 邊緣部支持之複數異方性導電板所構成,而該異方性導電 板爲具有上述DLC膜之異方性導電板者。 又,本發明之電路檢查用探針,係有關於晶圓上各自 形成之複數積體電路,爲了以晶圓狀態對該積體電路進行 電氣檢查用之電路檢查用探針,其特徵爲: 由對應於選自檢查對象之晶圓上形成之積體電路中之 複數積體電路中被驗電極圖型的圖型而於表面形成檢查電 極之檢查用電路基板,以及配置於該檢查用電路基板表面 上之前述晶圓檢查用異方性導電連接器所構成者。 本發明之電路檢查用探針中,由絕緣板及貫通該絕緣 板厚度方向而伸展,依據對應於檢查用電路基板之檢查電 極圖型的圖型而配置之複數電極構造體所構成之板狀連接 器’亦可配置於異方性導電連接器上。 本發明之電路檢查裝置,其特徵爲由上述電路檢查用 探針構成。 【實施方式】 發明之效果 依據本發明之異方性導電板,係藉於異方性導電板本 體之一面或二面至少以DLC膜包覆絕緣部而形成,由於 -11 - (9) 1276252 形成異方性導電板本體之彈性高分子物質中之低分子量成 分不會滲出至表面,因而低分子量成分不會污染接續對象 物,且在高溫環境下即使接續對象物於加壓狀態下長時間 放置,亦不會與接續對象物黏著。而且,DLC膜與彈性高 分子物質相較爲表面電阻率低之物,因而可防止或抑制電 荷蓄積於表面而排除因靜電引起之不良影響。 此外,由於DLC膜爲包覆導電部表面而形成之構造 ,即使接續對象物係由焊料構成,亦可充分抑制該焊料物 質附著於異方性導電板表面,而可長期間維持所需之導電 性。 依據本發明之異方性導電板之製造方法,即可製造不 會污染接續對象物,且在高溫環境下即使接續對象物於加 壓狀態下長時間放置,亦不會與該接續對象物黏著,因而 可防止或抑制電荷蓄積於表面而排除因靜電引起之不良影 響的異方性導電板。 依據本發明之異方性導電連接器,因具有上述異方性 導電板,而不會污染接續對象物,且在高溫環境下即使接 續對象物於加壓狀態下長時間放置,亦不會與該接續對象 物黏著,而且可防止或抑制電荷蓄積於表面而排除因靜電 引起之不良影響。 依據本發明之電路檢查用探針及電路裝置之檢查裝置 ’可防止檢查對象之電路裝置被污染,且在高溫環境下即 使電路裝置於加壓狀態下長時間放置時,亦可防止異方性 導電板與電路裝置或電路檢查用探針中之其他元件黏著, -12- (10) 1276252 據而可避免損及異方性導電板、電路裝置或電路檢查用探 針中之其他元件。此外,因可防止或抑制電荷蓄積於異方 性導電板之表面而可排除因靜電引起之不良影響。 實施發明之最佳形態 下文,詳細說明本發明之實施形態。 [異方性導電板] 第1圖係表示有關本發明異方性導電板之一例之構成 之說明用剖面圖。 該異方性導電板1 0,具有由彈性高分子物質所形成之 異方性導電板本體1 1。異方性導電板本體1 1係由依據對應 於接續對象,例如被驗電路裝置之被驗電極圖型的圖型而 配置,各自往厚度方向伸展之複數導電部1 2,以及與此等 導電部1 2互相絕緣之絕緣部1 3所構成。導電部1 2中緊密含 有之呈磁性導電粒子P係往厚度方向排列定向之狀態。相 對於此,絕緣部1 3爲完全或幾乎不含導電粒子p者。又, 圖示之例中,導電部1 2係分別自絕緣部1 3之兩面呈突出狀 而形成。 形成異方性導電板本體1 1之彈性高分子物質以具有交 聯構造之耐熱性高分子物質爲佳。爲獲得該交聯高分子物 質所使用之可硬化性高分子物質形成材料,可使用種種物 質,其具體例爲例如砂橡膠、聚丁二燒橡膠、天然橡膠、 聚異戊二烯橡膠、苯乙嫌-丁二烯共聚物橡膠、丙嫌腈-丁 -13- 1276252 (11) 二烯共聚物橡膠等共軛二烯系橡膠及此等之加氫物,苯乙 烯-丁二烯-二烯嵌段共聚物橡膠、苯乙烯-異戊二烯嵌段 共聚物等嵌段共聚物橡膠及此等之加氫物,氯丁二烯橡膠 、聚胺酯橡膠、聚酯系橡膠、環氧氯丙烷橡膠、乙烯-丙 烯共聚物橡膠、乙烯-丙烯-二烯共聚物橡膠、軟質液狀環 氧橡膠等。 此等之中’就成形加工性、電氣特性及對後述DLC 膜1 5之黏著性觀點而言,以矽橡膠爲佳。 矽橡膠以將液狀矽橡膠交聯或縮合而得者爲佳。液狀 矽橡膠可爲縮合型者、加成型者、含有乙烯基或羥基者等 任一者。可具體例舉如二甲基矽生橡膠、甲基乙烯基矽生 橡膠、甲基苯基乙烯基矽生橡膠等。 此等之中,含乙烯基之液狀矽橡膠(含乙烯基之聚二 甲基矽氧烷)一般係使二甲基二氯矽烷或二甲基二烷氧矽 烷於二甲基乙烯氯矽烷或二甲基乙烯烷氧矽烷之存在下進 行水解及縮合反應,例如分別連續進行溶解-沉澱之重覆 操作即可獲得。 又,兩末端含乙烯基之液狀矽橡膠,係使八甲基環四 矽氧烷類環狀矽氧烷於觸媒之存在下進行陰離子聚合,使 用例如二甲基二乙烯矽氧烷作爲聚合停止劑,並適當選擇 其他反應條件(例如環狀矽氧烷之用量及聚合停止劑之用 量)即可獲得。上述陰離子聚合之觸媒可使用氫氧化四甲 基銨及氫氧化四正丁基鱗等鹼或該等之矽氧烷醇鹽溶液等 ,反應溫度爲例如80至130°C。 -14- (12) 1276252 此種含乙烯基之聚二甲基矽氧烷係以分子量Mw (即 以聚本乙細爲標準換算之重量平均分子量,以下同) 1 0 0 0 0至4 0 0 0 〇者爲佳。又,就所得異方性導電板1 〇之耐熱 性觀點而言,以分子量分布指數(以聚苯乙烯爲標準換算 之重量平均分子量Mw與以聚苯乙烯爲標準換算之數目平 均分子量Μη之比Mw/Mn之値,以下同)2以下者爲佳。 另一方面,含羥基之液狀矽橡膠(含羥基之聚二甲基 矽氧烷)一般係使二甲基二氯矽烷或二甲基二烷氧矽烷於 二甲基氫化氯矽烷或二甲基氫化烷氧矽烷之存在下進行水 解及縮合反應,例如連續進行溶解-沉澱之重覆操作即可 獲得。 又,使環狀矽氧烷於觸媒之存在下進行陰離子聚合, 並使用例如二甲基氫化氯矽烷、甲基二氫化氯矽烷或二甲 基氫化烷氧矽烷等作爲聚合停止劑,並適當選擇其他反應 條件(例如環狀矽氧烷之用量及聚合停止劑之用量)即可 獲得。此處,陰離子聚合之觸媒可使用氫氧化四甲基銨及 氫氧化四正丁基鱗等鹼或該等之矽氧烷醇鹽溶液等,反應 溫度爲例如80至130°C。 此種含羥基之聚二甲基砂氧院係以分子量Mw爲 10000至40000者較佳。又,就所得異方性導電板1〇之耐熱 性觀點而言,以分子量分布指數2以下者爲佳。 本發明中,可使用上述含乙烯基之聚二甲基矽氧烷及 含羥基之聚二甲基矽氧烷之任一者,亦可兩種倂用。 使用異方性導電板於有關晶圓上形成之積體電路之探 -15- (13) 1276252 針試驗或老化試驗時,彈性高分子物質以使用加成型液狀 矽橡膠之硬化物(下文稱爲「矽橡膠硬化物」),以使用 其150 °C下之壓縮永久應變爲10%以下者較佳,8%以下者 更佳,6 %以下者最佳。該壓縮永久應變超過1 〇 %時,所得 異方性導電板在多次重覆使用時或在高溫環境下重覆使用 時,導電部12容易發生永久應變,因而產生導電部12中導 電粒子連鎖鏈混亂,結果難以維持所需之導電性。 矽橡膠硬化物之壓縮永久應變可依據JIS K 624 9之方 法測定。 矽橡膠硬化物以使用於23 °C下硬度計A硬度爲10至 60者爲佳,15至60者更佳,20至60者最佳。該硬度計 A 硬度小於1〇時,於加壓時,與導電部12相互絕緣之絕緣部 1 3易過度彎曲,而難以維持與導電部1 2間所需之絕緣性。 另一方面,若硬度計A硬度超過60,則爲賦予導電部12 適當之應變必須藉甚大荷重施加壓力,而容易發生例如檢 查對象物變形或損壞之情況。 矽橡膠硬化物若使用硬度計A硬度爲上述範圍之外 者,則所得異方性導電板經多次重覆使用時,導電部1 2易 發生永久應變,因而產生導電部1 2中導電粒子連鎖鏈混亂 之結果,而難以維持所需之導電性。 此外,使用異方性導電板於老化試驗時,矽橡膠硬化 物以使用於23 °C下硬度計A硬度爲25至40者爲佳。 矽橡膠硬化物若使用硬度計A硬度爲上述範圍之外 者,則所得異方性導電板重覆使用於老化試驗時,導電部 -16- 1276252 (14) 1 2易發生永久應變,因而產生導電部1 2中導電粒子連鎖鏈 混亂之結果,而難以維持所需之導電性。 矽橡膠硬化物之硬度計A硬度可依據JIS K 6249之方 法測定。 矽橡膠硬化物以使用於23°C下扯裂強度爲8kN/m以上 者爲佳,10 kN/m以上更佳,15 kN/m以上又更佳,20 kN/m以上者最佳。該扯裂強度小於8kN/m時,當賦予異 方性導電板過度之應變時,易引起耐久性降低。 此處,矽橡膠硬化物之扯裂強度可依據JIS K 6249之 方法測定。 加成型液狀矽橡膠係藉由乙烯基與Si-H鍵之反應而 硬化者,可使用由含有乙烯基與Si-H鍵二者之聚矽氧烷 所構成之一液型(一成分型),以及由含有乙烯基之聚矽 氧烷與含有Si-H鍵之聚矽氧烷所成之二液型(二成分型 )之任一者,以使用二液型之加成型液狀矽橡膠爲佳。 又,加成型液狀矽橡膠以使用於23 °C下黏度100-1 5 2 5 0 P a · s 者爲佳,150-800Pa · s 者更佳,250-500Pa· s 者最佳。該黏度小於1 0 0 P a · s時,於獲得後述異方性導 電板用之成型材料中,該加成型液狀矽橡膠中之導電粒子 易發生沉降現象,而不能獲得良好之保存安定性,又,於 成形材料層施予平行磁場作用時,導電粒子不會往厚度方 向排列定向,而難以均勻狀態形成導電粒子之連鎖鏈。一 方面,該黏度超過1,2 5 0 P a · s時,因所得成形材料爲黏度 高之物而成爲難以在鑄模內形成成形材料層者,又,即使 -17- 1276252 (15) 於成形材料層施予平行磁場作用,導電粒子亦無法充分移 動,因此,導電粒子難以往厚度方向排列定向。 此類加成型液狀矽橡膠之黏度可用B型黏度計測定。 高分子物質形成材料中,可含有將該高分子物質形成 材料硬化用之硬化觸媒。此種硬化觸媒可使用有機過氧化 物、脂肪酸偶氮化合物、氫化矽烷基化觸媒等。 作爲硬化觸媒用之有機過氧化物可具體例舉如過氧化 苯醯、過氧化雙-二環苯醯、過氧化二枯烯基、過氧化二 第三丁基等。 作爲硬化觸媒用之脂肪酸偶氮化合物可具體例舉如偶 氮雙異丁腈等。 可使用作爲氫化矽烷基化反應之觸媒可具體例舉如氯 化鉑酸及其鹽,鉛-含不飽和基之矽氧烷絡合物、乙烯矽 氧烷與鉑之絡合物、鉑與1,3 -二乙烯四甲基二矽氧烷之 絡合物、三烴基膦或磷酸酯與鉛之絡合物、乙醯乙酸酯鉑 螯合物、環狀二烯與鉑之絡合物等週知物。 硬化觸媒之使用量係考慮高分子物質形成材料之種類 、硬化觸媒之種類、其他之硬化處理條件而適當選擇,通 常對高分子物質形成材料1 0 0重量份爲3至1 5重量份。 異方性導電板本體1 1中導電部1 2所含之導電粒子P, 依據下述方法,就形成該異方性導電板本體1 1用之成形材 料中該導電粒子P容易移動之觀點而言,以使用呈磁性者 爲佳。此種呈磁性之導電粒子P可具體例舉如鐵、鎳、鈷 等呈磁性之金屬粒子或此等之合金粒子或含此等金屬之粒 -18- 1276252 (16) 子,或以此等粒子爲芯粒,於該芯粒之表面電鍍金、銀、 鈀、铑等導電性良好之金屬者,或以非磁性金屬粒子或玻 璃珠等無機物質粒子或聚合物粒子爲芯粒,於該芯粒之表 面電鍍鎳、鈷等導電磁性體者,或者於芯粒上包覆導電性 磁性體及導電性良好之金屬二種者。 其中,以使用鎳粒子爲芯粒,於其表面電鍍金或銀等 導電性良好之金屬者爲佳。 於芯粒表面上包覆導電性金屬之方法並無特別限定, 例如可進行無電解電鍍。 導電粒子P係使用於芯粒表面包覆導電性金屬而成者 時,就獲得良好導電性之觀點而言,以粒子表面上導電性 金屬之包覆率(對芯粒表面積而言導電性金屬包覆面積之 比率)以40%以上爲佳,45%以上更佳,47至95%以上最 佳。 又,導電性金屬之包覆量較好爲芯粒之2.5至50重量% ,更好爲3至3 0重量%,又更好爲3 . 5至2 5重量%,最好爲4 至20重量%。包覆之導電性金屬爲金時,其包覆量較好爲 芯粒之3至30重量%,更好爲3.5至25重量%,又更好爲4至 2〇重量%,最好爲4.5至10重量%。包覆之導電性金屬爲銀 時,其包覆量較好爲芯粒之3至30重量%,更好爲4至25重 量%,又更好爲5至23重量%,最好爲6至20重量%。 導電粒子P之粒徑以1至500/zm爲佳,2至400//m更 佳,5至300//m又更佳,10至150//m最佳。 導電粒子P之粒徑分布(Dw/Dn)以1至10爲佳,1至 -19- 1276252 (17) 7更佳,1至5//m又更佳,1至4最佳。 藉使用能滿足此種條件之導電粒子P ’而使所得異方 性導電板本體1 1成爲容易加壓變形之物’又’該異方性導 電板本體1 1之導電部1 2中導電粒子P間可獲得充分之電氣 接觸。 又,導電粒子P之形狀雖無特殊限定,但就可容易地 分散於高分子物質形成材料中之觀點而言,以球狀物、星 狀物或由此等凝集之二次粒子塊狀物爲佳。 又,導電粒子P之含水率以5%以下爲佳,3%以下更 佳,2%以下又更佳,1 %以下最佳。藉使用能滿足此種條 件之導電粒子P,於下述製造方法中,將成形材料層硬化 處理之際,可防止或抑制於該成形材料層內產生氣泡。 導電部1 2中導電粒子P之含有比例以體積分率計丨〇至 6 0 %爲佳,1 5至5 0 %更佳。該比例小於1 〇 %時,可能不能 獲得充分電阻値之小導電部1 2。另一方面,該比例大於 6 0 %時,所得之導電部1 2易成爲脆弱之物,而無法獲得作 爲導電部1 2所必須之彈性。 於高分子物質形成材料中,視需要亦可含有一般氧化 石夕粉、膠體氧化砂、溶膠氧化砂、氧化銘等無機塡充料。 藉含有此類無機塡充料而確保所得成形材料之觸變性,且 其黏度提局’導電粒子P之分散安定性亦提昇,同時硬化 處理而得之異方性導電板1 〇之強度提高。
此類無機塡充料之使用量並無特殊限定,但若太過多 厘使用時,於下述製造方法中,由於嚴重阻礙導電粒子P -20- (18) 1276252 隨磁場之移動而不佳。 於此類異方性導電板本體11之表面形成DLC膜15。 圖示之例,DLC膜15係包覆異方性導電板本體1 1之全面表 面而形成。 DLC膜15之厚度以1至500nm爲佳,2至50nm更佳。 該膜厚若小於1 nm,則D L C膜1 5會在異方性導電板本體1 1 上形成島狀,而難以形成將該異方性導電板本體1 1中至少 包覆絕緣部表面全面之DLC膜15。另一方面,若其膜厚 超過5 00nm,則由於該DLC膜15而異方性導電板本體1 1中 導電部1 2之電阻値降低,導電部1 2間可能產生電氣洩漏。 DLC膜15之表面電阻率以lxlO8至1χ1014Ω/□爲佳, lxl01G至1χ1012Ω/□更佳。該表面電阻率小於1χ108Ω/口 時,與異方性導電板本體1 1鄰接之導電部1 2間可能無法獲 得所需之絕緣性。另一方面,該表面電阻率若超過1 X 1 〇 14 Ω /□時,則難以充分抑制電荷蓄積於表面。 又,DLC膜15係以鑽石結合與石墨結合之比率爲9 : 1 至5 : 5較佳,8 ·· 2至6 ·· 4更佳,據此而可確實獲得具有上 述範圍之表面電阻率的DLC膜15。 此種異方性導電板可依據下述方法製造。 第2圖係表示製造異方性導電板本體1 1用鑄模之一例 之構成說明用剖面圖。該鑄模爲上模50與相對之下模55, 經由框狀間隔板54相互對向配置所構成,而於上模50之下 面與下模5 5之上面之間形成空穴。 上模5 0中,於強磁性體基板5 1之下面依據應接續之異 - 21 - 1276252 (19) 方性導電板本體11之導電部12之配置圖型爲對掌之圖型而 形成強磁性體層52,於該強磁性體層52以外之處,形成具 有較該強磁性體層52厚度更厚之非磁性體層53。 另一方面,下模5 5中,於強磁性體基板5 6之上面依據 應接續之異方性導電板本體1 1之導電部1 2之配置圖型相同 之圖型而形成強磁性體層57,於該強磁性體層57以外之處 ’形成具有較該強磁性體層57厚度更厚之非磁性體層58。 各個上模50與下模55之強磁性體基板51,56之構成材 料可使用鐵、鐵-鎳合金、鐵-銘合金、鎳、銘等強磁性金 屬。該強磁性體基板51,56之厚度以0.1至50mm爲佳,以 表面平滑且施予化學脫脂處理及經機械硏磨處理者爲佳。 又,各個上模50與下模55之強磁性體層52,5 7之構成 材料可使用鐵、鐵-鎳合金、鐵-鈷合金、鎳、鈷等強磁性 金屬。該強磁性體層5 2,5 7之厚度以1 0 // m以上爲佳。該 厚度小於1 0 μ m時,對鑄模內形成之成形材料層難以施予 具有足夠強度分布之磁場作用,結果使得該成形材料層中 應形成導電部之部分中導電粒子難以高密度集合,因而不 能獲得具有良好異方性導電性之板。 各個上模50與下模5S之非磁性體層53,5 8之構成材料 可使用銅等非磁性金屬、具耐熱性之高分子物質等,就容 易以微影蝕刻方法形成非磁性體層5 3,5 8方面而言,以使 用藉放射線硬化之高分子物質爲佳。其材料可使用例如丙 烯系乾膜阻劑、環氧系液狀阻劑、聚醯亞胺系液狀阻劑等 阻劑。 -22- 1276252 (20) 又,非磁性體層5 3,5 8之厚度係視強磁性體層5 2,5 7 之厚度、目的異方性導電板本體11之導電部12之突出高度 而設定。 因此,使用上述鑄模如下述般操作即可製造異方性導 電板本體1 1。 首先,於硬化而形成彈性高分子物質之高分子形成材 料例如液狀矽橡膠中,調製由呈磁性之導電粒子分散而成 之流動性成形材料,如第3圖所示,將該成形材料注入鑄 模之空穴內而形成成形材料層1 1 A。此時,導電粒子P係 以分散狀態含於成形材料層1 1 A中。 繼之,於上模5 0強磁性體基板5 1之上面及下模5 5強磁 性體基板5 6之下面,例如配置一對電磁石,藉由驅動該電 磁石而使具有強度分布之平行磁場,亦即於上模5 0之強磁 性體部分5 2與相對應之下模5 5之強磁性體部分5 7間具有甚 大強度之平行磁場作用於成形材料層1 1 A之厚度方向。結 果於成形材料層1 1 A中,如第4圖所示,分散於該成形材 料層1 1 A中之導電粒子p,係集合至位於上模5 〇之強磁性 體部分52與相對應之下模55之強磁性體部分57間可成爲導 電部之部分1 2 A處,且往厚度方向排列定向。 然後,於該狀態中藉由硬化處理成形材料層i i A,即 可製造如第5圖所示,全體由彈性高分子物質形成而導電 粒子P緊密充塡之導電部12與幾乎完全無導電粒子p存在 之絕緣部1 3構成之異方性導電板本體丨i。 於上述中,成形材料層丨丨A之硬化處理可於平行磁 -23- 1276252 (21) 場作用之狀態下進行,亦可於停止平行磁場之作用後進行 〇 作用於成形材料層1 1 A之平行磁場之強度以成爲平均 0.2至2泰斯拉者爲佳。 以平行磁場作用於成形材料層1 1 A之方法,亦可使用 永久磁石替代電磁石。就可獲得上述範圍之平行磁場強度 之點而言,永久磁石以由鋁鎳鈷合金(Fe-Al-Ni-Co系合 金)、鐵氧體等構成者爲佳。 成形材料層1 1 A之硬化處理係視使用之材料而適當選 擇,一般係進行加熱處理。具體之加熱溫度及加熱時間係 考慮構成成形材料層1 1 A之高分子形成材料之種類及導電 粒子P之移動所需之時間而適當選擇。 繼之,於所得異方性導電板本體1 1中應形成DLC膜 之面(此例爲表面全面),以進行離子蝕刻處理爲佳。 此處,離子蝕刻處理中所用之氣體離子可使用氬氣離 子等。 離子蝕刻處理之處理時間爲5至20分鐘。 因此’藉於異方性導電板本體1 1經離子蝕刻處理之面 上形成DLC膜,可獲得第1圖所示構成之異方性導電板i 〇 〇 此處,形成DLC膜之方法,可利用PVD法、電漿 CVD法等,而於較低溫度下形成所欲厚度之DLC膜,據 此’於DLC膜之形成中,就可迴避對異方性導電板本體 1 1特性之不良影響之點而言,以PVD法爲佳。 -24- 1276252 (22) 用以形成DLC膜之PVD法可利用 種方法,例如濺鍍法、電子束蒸鍍法、 之電弧放電法等,固體碳源可使用石墨 PVD法之具體條件係依據應形成之 DLC膜之化學構造等而適當設定,其读 下爲佳,60至120 °C更佳。藉由設定此 對異方性導電板本體1 1特性無不良影響 之DLC膜。 依據上述之異方性導電板1 0,藉於 11之表面全面上形成DLC膜15,則形 體1 1之彈性高分子物質中之低分子量成 性導電板1 〇之表面,因而可防止低分子 象物,同時亦可防止在高溫環境下接續 下長時間放置時與接續對象物黏著。 而且,由於DLC膜15之表面電阻 物質,因而可防止或抑制電荷蓄積於其 又,由於DLC膜15係包覆導電部 由於應接續電極其接觸部分之表面硬度 施例可明瞭般,稍加壓力即可得高導電 第6圖係表示本發明之異方性導電 明用剖面圖。該異方性導電板1 〇中,於 11之一面上,金屬層14係包覆導電部而 1 5係包覆異方性導電板本體1丨及金屬層 成。異方性導電板本體11及DLC膜15 使用固體碳源之種 以固體碳源爲陰極 等。 .DLC膜之厚度, S理溫度以1 5 0 °c以 種溫度條件,可在 之下形成所欲厚度 異方性導電板本體 成異方性導電板本 分不會滲至該異方 量成分污染接續對 對象物於加壓狀態 率低於彈性高分子 表面。 1 2之表面而形成, 增高,如由下述實 性。 板另一例構成之說 異方性導電板本體 一體形成,DLC膜 14之表面全面而形 ,基本上係與第1圖 -25- 1276252 (23) 所示之異方性導電板1 〇中之異方性導電板本體1 1及D L C 膜1 5爲同樣之構成。 構成金屬層1 4之材料可使用鈦、铑、銥、鎢、鎳等, 當與異方性導電板1 〇直接接觸之接續對象物之電極係由焊 料形成時,就防止焊料附著或焊料引起之移動方面而言, 以使用鈦、铑、鎢爲佳。 金屬層14之厚度以5至lOOOnm爲佳,10至lOOnm更佳 。該厚度未滿5nm時,難以形成均勻厚度之金屬層14,因 而安定之金屬層14之形成困難。另一方面,該厚度超過 1000 nm時,隨者堆積應力之增加金屬層14容易破損或剝 離。 金屬層14之表面電阻率以lxl CT2 Ω / □以下爲佳, 1x1 (Γ3 Ω /□以下更佳。金屬層14之表面電阻率超過ιχ10_2 Ω / □時,因所得異方性導電板1 〇之接觸電阻增加而導致 作爲接觸探針之性能降低。上述異方性導電板1 〇除了金屬 層1 4之形成以外,均可與第1圖所示之異方性導電板1 〇同 樣方法製造。 而且,金屬層1 4可採用例如下述方法製造。 首先,如第7圖所示般’準備依據對應於異方性導電 板本體11中導電部12圖型之圖型而形成開口 17之板狀遮罩 16,將該遮罩16配置於異方性導電板本體1 1之一面,而該 遮罩16之各開口 17係對應於該等之導電部12上之位置。 此處,構成遮罩1 6之材料可使用不鏽鋼等金屬材料、 樹脂材料。形成遮罩1 6之開口 1 7之方法可利用鈾刻加工、 -26- 1276252 (24) 機械加工、雷射加工等方法。 繼之,對異方性導電板本體11之導電部12之表面’經 由遮罩1 6之開口 1 7進行離子鈾刻處理。然後’如第8圖所 示般,經由遮罩1 6之開口 1 7於異方性導電板本體1 1之導電 部12之表面形成金屬層14。再自異方性導電板本體11之一 面去除遮罩16,而獲得如第9圖所示,形成包覆導電部12 一面之金屬層14之異方性導電板本體11。 此處,形成金屬層1 4之方法,可利用以形成金屬層1 4 之金屬材料構成之電極作爲陰極之電弧放電法、濺鍍法等 方法。 然後,於含金屬層14之異方性導電板本體11之表面全 面進行離子鈾刻處理後,以PVD法形成DLC膜,而獲得 第6圖所示之異方性導電板1 0。 依據第6圖所示構成之異方性導電板1 〇,可獲得與第1 圖所示構成之異方性導電板同樣之效果,而且另具有下述 效果。 亦即,因爲於異方性導電板本體1 1之導電部1 2之表面 形成金屬層1 4,對應接續電極之接觸電阻降低。又,因導 電部1 2中導電粒子P之連鎖鏈而形成複數導電路,各導電 路間由於金屬層14而短路,應接續之電極對金屬層14接續 電氣時,由於可有效利用導電部1 2所形成之全部電路,而 可抑制由於應接續電極與導電部1 2之位置不吻合導致之導 電性低下。因此,可獲得對接續對象物之高度接續信賴性 •27- 1276252 (25) 又,因導電部12受到金屬層14保護,而可獲得重覆耐 久性高之異方性導電板1 〇。 本發明之異方性導電板並不限於上述實施型態,另可 加以種種變更。 例如,於異方性導電板本體1 1中,各導電部1 2並非必 須自絕緣部1 3之兩面突出,可爲兩面均平坦者,亦可爲導 電部1 2係僅自絕緣部1 3之單面突出者。 又,異方性導電板本體1 1中,除了與接續對象物之電 極電氣接續之導電部12以外,亦可形成與該電極電氣不接 續之非接續用導電部。 又,DLC膜15亦可僅於單面形成,亦可僅包覆絕緣部 之一面或兩面而形成。 [異方性導電連接器] 第1 〇圖係表示本發明之異方性導電連接器一例之平面 圖,第1 1圖係表示第1 0圖所示異方性導電連接器主要部分 之放大說明用剖面圖。 該異方性導電連接器20係有關於晶圓上各自形成之複 數積體電路,爲了以晶圓狀態對該積體電路進行電氣檢查 用者,具有對應於檢查對象晶圓上形成之所有積體電路中 配置被驗電極之領域形成複數開口 1 9之框板1 8。於框板1 8 之開口 1 9各自分別配置堵塞該開口 1 9之異方性導電板1 〇, 該等異方性導電板1 〇之周邊部係固定於該框板1 8之開口邊 緣部而獲得支持。 -28- 1276252 (26) 該例中各個異方性導電板1 0與檢查對象晶圓接觸之面 (於第1 1圖中爲上面)爲平坦面時,亦即排除異方性導電 板本體11之導電部12爲該面未突出者,基本上係與第1圖 所示之異方性導電板1 0同樣之構成。 構成異方性導電連接器2 0中框板1 8之材料,可使用金 屬材料、陶瓷材料、樹脂材料等各種材料,可具體例舉如 鐵、銅、鎳、鉻、鈷、鎂、錳、鉬、銦、鉛、鈀、鈦、鎢 、銘、金、鉑、銀等金屬或此等2種以上組合之合金或者 合金鋼等金屬材料,氮化矽、碳化矽、氧化鋁等陶瓷材料 ,芳族聚醯胺不織布補強型環氧樹脂、芳族聚醯胺不織布 補強型聚醯亞胺樹脂、芳族聚醯胺不織布補強型雙馬來醯 亞胺三畊樹脂等樹脂材料。 又’使用異方性導電連接器20於老化試驗時,構成框 板1 8之材料以使用線熱膨脹係數與構成檢查對象晶圓材料 之線熱膨脹係數同等或接近者爲佳。具體而言,構成晶圓 之材料爲矽時,以使用線熱膨脹係數UxiO^/K以下,特 別是3xl〇_6至8χ1(Γ6/Κ者更佳,可具體例舉如殷鋼等殷鋼 型合金、恆彈性鎳鉻鋼等型合金、超級殷鋼、柯瓦鐵鎳鈷 合金、42合金等金屬材料,芳族聚醯胺不織布補強型有機 樹脂材料。 又’框板1 8之厚度爲可維持其形狀,且同時保持異方 性導電板10者即可,並無特殊限定,例如爲0.03 d瓜❿,較 好爲 0.05 -0.25mm。 此類異方性導電連接器2 〇可如下述般製造。 -29- (27) 1276252 首先,製作對應檢查對象晶圓上形成之所有積體電路 配置被驗電極之電極領域形成複數開口 1 9之框板1 8。此處 ,形成框板1 8之開口 1 9之方法可使用例如蝕刻等方法。 繼之’調製於硬化形成彈性局分子物質之高分子形成 材料中,分散有呈磁性之導電粒子而成之成形材料。然後 ,如第1 2圖所示,準備異方性導電板本體成形用鑄模,將 調製之成形材料依據所需圖型,亦即依據應形成異方性導 電板10之配置圖型塗布於該鑄模之上模50與下模55之各成 形面上,而形成成形材料層1 1 B。此處,將成形材料塗布 於上模50與下模55之成形面之方法,以使用網篩之方法爲 佳。依據此種方法,可容易的將成形材料依據所需圖型塗 布,而且可塗布適量之成形材料。 又,有關製模之具體說明如下:於上模5 0中強磁性體 基板5 1之下面,依據應成形之所有異方性導電板本體1 1之 導電部1 2之配置圖型爲對掌之圖型形成強磁性體層52,於 該強磁性體層52以外之處,形成非磁性體層53,依據此等 強磁性體層52及非磁性體層53而形成成形面。 另一方面,下模55中,於強磁性體基板56之上面依據 應成形之異方性導電板本體1 1之導電部1 2之配置圖型相同 之圖型而形成強磁性體層57,於該強磁性體層57以外之處 ,形成非磁性體層5 8,依據此等強磁性體層5 7及非磁性體 層5 8而形成成形面。又,於下模55之成形面上,對應於應 成形之異方性導電板本體11之另一面之突出部分形成凹處 58a。 •30- (28) 1276252 強磁性體基板5 1,5 6、強磁性體層5 2,5 7及非磁性體 層5 3,5 8之材質等其他條件係與前述第2圖所不之_模相 同。 然後,於形成成形材料層1 1 B之下模5 5之成形面上, 分別經由具有適合應形成之異方性導電板本體1 1之平面形 狀之形狀的數個開口 K而形成之間隔板54b,以吻合之位 置配置框板1 8,同時於該框板1 8上,分別經由具有適合應 形成之異方性導電板本體1 1之平面形狀之形狀的數個開口 K而形成之間隔板54a,以吻合之位置配置形成成形材料 層1 1 B於上模5 0,此外,藉由將其重疊而形成如第1 3圖所 示,於上模5 0與下模5 5間,形成目的型態(應形成之異方 性導電板本體1 1之型態)之成形材料層1 1 A。 如此,藉於框板18與上模50及下模55之間配置間隔板 5 4a、5 4b,而形成目的型態之異方性導電板本體1 1,同時 可防止鄰接之異方性導電板本體間互相連結,因此可確實 形成互相獨立之複數異方性導電板本體。 繼之,於上模5 0中強磁性體基板5 1之上面及下模5 5中 強磁性體基板5 6之下面,例如配置一對電磁石,藉由驅動 該電磁石而使分散於成形材料層20A中之導電粒子集合至 位於上模5 0之強磁性體層5 2與相對應之下模5 5之強磁性體 層5 7間成爲導電部1 2之部分,並往厚度方向排列定向。然 •後於該狀態下藉由硬化處理成形材料層20A,彈性高分子 物質中含有導電粒子爲往厚度方向排列定向之狀態構成之 複數導電部1 2,以與完全或幾乎無導電粒子存在之彈性高 -31 - 1276252 (29) 分子物質構成之絕緣部1 3相互絕緣之狀態配置而成之複數 異方性導電板本體11,係以固定於框板1 8開口周邊部之狀 態而形成,因而可製造如第1 4圖所示,由具有對應於檢查 對象之晶圓上形成之所有積體電路中配置被驗電極之領域 形成複數開口 1 9之框板1 8,以及以堵塞該框板1 8之開口 1 9 配置,而以該框板1 8之開口邊緣部支持之複數異方性導電 板本體1 1構成之連接器用中間體1 〇 A。 然後,藉於該連接器用中間體1 〇 A之異方性導電板本 體11之各表面形成DLC膜15,而獲得第10圖及第11圖所 示之異方性導電連接器20。 由於此種異方性導電連接器2 0具有形成D L C膜1 5之 異方性導電板1 〇,而可獲得上述異方性導電板1 0之效果, 同時另可獲得以下效果。 亦即依據上述之異方性導電連接器20,異方性導電板 1 〇係固定於框板1 8,因而不易變形且操作容易,於檢查對 象晶圓之電氣接續作業中,可容易的吻合該晶圓之位置以 及保持固定。 又,框板1 8之各開口 1 9係對應於檢查對象之晶圓上形 成之所有積體電路中配置被驗電極之電極領域而形成,由 於配置於該各開口 1 9之異方性導電板1 〇宜爲面積小者,因 而各個異方性導電板1 0之形成甚爲容易。而且,由於面積 小之異方性導電板i 〇即使在承受熱之情況,該異方性導電 板1 〇面方向之熱膨脹之絕對量亦少,藉由使用線熱膨脹係 數小之物作爲構成框板1 8之材料,異方性導電板1 〇面方向 -32- (30) 1276252 之熱膨脹可確實以框板1 8規範。因此,即使檢查對象爲於 大面積晶圓上形成之複數積體電路,即使對該等積體電路 整體進行老化試驗時,亦可安定的維持良好之電氣接續狀 態。 本發明之異方性導電板連接器並不限於上述型態,亦 可施予種種變更。 例如可於框板上,對應於選自檢查對象之晶圓上形成 之積體電路中之複數積體電路配置被驗電極之領域形成複 數之開口,配置分別堵塞上述框板開口之複數異方性導電 板而構成。此處,所選擇積體電路之數目係考慮晶圓之尺 寸、於晶圓上形成之積體電路之數目、各積體電路中被驗 電極之數目等而適當選擇,例如爲1 6個、3 2個、64個、 12 8個。 又,亦可於框板上形成單一開口,配置堵塞該開口之 單一異方性導電板而構成。 [電路檢查裝置] 繼之,有關本發明之電路檢查裝置,例舉以形成複數 積體電路之晶圓作爲電氣檢查之晶圓檢查裝置之情況加以 說明。 第1 5圖係表示有關本發明晶圓檢查裝置一例中主要部 分之構成之說明用剖面圖,該晶圓檢查裝置係對形成具有 各種突起狀之被驗電極之複數積體電路之晶圓施予電氣檢 查用者。 -33- (31) 1276252 該晶圓檢查裝置亦如第1 6圖放大所示,於一面(第1 5 圖及第1 6圖下面)上具有依據對應於檢查對象之晶圓上突 起狀之被驗電極圖型之圖形而配置複數檢查電極3 1之檢查 用電路基板3 0,以及配置於該檢查用電路基板3 0之一面上 ,與檢查對象晶圓接觸之具第1 〇圖構成之異方性導電連接 器20所構成之電路檢查用探針25,於該電路檢查用探針25 之下方位置設置載置檢查對象晶圓1之晶圓載置台5。 於檢查用電路基板30之另一面(於圖中上面)上,與 測試器接續之多數接續端子3 2係依據適當圖型而形成,此 等各個接續端子32係經由該檢查用電路基板30之內部配線 3 3與各個檢查電極3 1進行電氣接續。 檢查用電路基板3 0之基材只要是具耐熱性者即可並無 特殊限制,可使用一般常用於作爲印刷電路基板使用之各 種基板材料,可具體例舉如玻璃纖維補強型環氧樹脂、玻 璃纖維補強型聚醯亞胺樹脂、玻璃纖維補強型雙馬來醯亞 胺三畊樹脂、聚醯亞胺樹脂、芳族聚醯胺不織布補強型環 氧樹脂、芳族聚醯胺不織布補強型聚醯亞胺樹脂、芳族聚 醯胺不織布補強型雙馬來醯亞胺三畊樹脂等樹脂材料,陶 瓷材料、玻璃材料、金屬芯材料等,而使用於老化試驗時 ’以使用線熱膨脹係數與構成檢查對象晶圓之材料之線熱 膨脹係數同等或接近者爲佳。具體言之,晶圓係由矽橡膠 構成時’以使用線熱膨脹係數1.5x1 0·4/Κ以下,特別是 3χ10·6 至 8χ1〇·6/Κ 者更佳。 於此種晶圓檢查裝置中如下述般實行晶圓1之檢查 -34 - (32) 1276252 首先,於晶圓載置台5上,檢查對象晶圓1係以其被驗 電極2向上方之狀態且各個被驗電極2係配置於檢查用電路 基板3 0之各個檢查電極3 1之正下方位置。繼之,例如藉 由下方加壓對檢查用電路基板3 〇施予適當加壓之手段’使 異方性導電連接器20之異方性導電板10與晶圓1之被驗電 極2接觸,而成爲以被驗電極2加壓之狀態。據此,異方性 導電板1 〇之異方性導電板本體1 1中之導電部1 2,視晶圓1 之被驗電極2之突出高度往厚度方向壓縮般而彈性變形’ 該異方性導電板1 〇之異方性導電板本體1 1之導電部1 2,於 晶圓1之被驗電極2與檢查用電路基板30之檢查電極31間, 以導電粒子P形成往該異方性導電板1 〇之厚度方向伸展之 導電路,結果達成晶圓1之被驗電極2與檢查用電路基板30 之檢查電極3 1之電氣接續。其後,進行老化試驗時,將晶 圓加熱至規定溫度,以該狀態實施有關該晶圓所需之電氣 檢查。 依據上述之晶圓檢查裝置,於電路檢查用探針2 5中與 晶圓1接觸之異方性導電連接器20,由於具有形成DLC膜 1 5之異方性導電板1 〇,因而可防止晶圓1之污染,且在高 溫環境下即使晶圓1於加壓狀態下長時間放置,亦可防止 異方性導電板1 0與晶圓1黏著,據而可避免損及異方性導 電板1 〇及晶圓1。此外,因可防止或抑制電荷蓄積於異方 性導電板1 〇之表面而可排除靜電引起之不良影響。 第17圖係表示有關本發明晶圓檢查裝置另一例中主要 部分之構成之說明用剖面圖,該晶圓檢查裝置係對形成具 -35- 1276252 (33) 有各種平面狀之被驗電極之複數積體電路之晶圓施予電氣 檢查用者。 該晶圓檢查裝置亦如第1 8圖放大圖所示,於一面(第 1 7圖及第1 8圖下面)上具有由依據對應檢查對象之晶圓之 被驗電極圖型之圖型而配置複數檢查電極3 1之檢查用電路 基板30,及配置於該檢查用電路基板30—面之異方性導電 連接器20,以及於該異方性導電連接器20之一面(第17圖 及第1 8圖下面)配置之板狀連接器40所構成之電路檢查用 探針25,於該電路檢查用探針25之下方位置設置載置檢查 對象晶圓1之晶圓載置台5。 檢查用電路基板3 0係與第1 4圖及第1 5圖所示之晶圓檢 查裝置之檢查用電路基板30爲同樣之構成,異方性導電連 接器20係該異方性導電板10之異方性導電板本體1 1之導電 部1 2,爲分別自絕緣部1 3之兩面突出之狀態形成,係與第 1 4圖及第1 5圖所示之晶圓檢查裝置之異方性導電連接器2 0 爲同樣之構成。 板狀連接器40係具有柔軟之絕緣板4 1,該絕緣板4 1上 由往該絕緣板厚度方向伸展之複數金屬構成之電極構造體 42,係依據對應於檢查用電路基板30之檢查電極31圖型之 圖型,亦即對應於檢查對象晶圓之被驗電極2圖型之圖型 ,於該絕緣板4 1之面方向相互分隔配置。各個電極構造體 42係由露出絕緣板41表面(圖中爲下面)之突起狀表面電 極部43及露出絕緣板4 1內面之板狀內面電極部44,以往絕 緣板厚度方向伸展之短絡部45互相連結而構成。 -36- (34) 1276252 板狀連接器4 0之各個電極構造體4 2係配置於異方性導 電連接器20及異方性導電板1〇之導電部12上之位置。 板狀連接器4 0中之絕緣板4 1,只要是具有絕緣性且柔 軟者即可,並無特別限定,例如可使用聚_亞胺樹脂、液 晶聚合物、聚酯、氟系樹脂等構成之樹脂板,將纖維編織 布含浸上述樹脂而得之板等。 又,絕緣板4 1之厚度只要該絕緣板4 1爲柔軟者即可, 並無特別限定,例如以1 〇至5 0 // m爲佳,1 0至2 5 // m更佳 〇 構成電極構造體42之金屬可使用鎳、銅、金、銀、鈀 、鐵等,電極構造體42可全體均由單一金屬構成,亦可由 2種以上之金屬合金構成或由2種以上之金屬積層而構成者 〇 又,於電極構造體42中表面電極部43及內面電極部44 之表面,就防止該電極部氧化及可獲得接觸電阻小之電極 部觀點而言,以形成金、銀、鈀等化學上安定且具有高導 電性之金屬被膜爲佳。 電極構造體42中表面電極部43之突出高度,就對晶圓 1之被驗電極2可達成安定的電氣接續觀點而言,以1 5至5 0 // m爲佳,2 0至3 5 // m更佳。表面電極部4 3之直徑係視晶 圓1被驗電極之尺寸及間距而定,例如以3 0至8 0 /z m爲佳 ,30至65// m更佳。 電極構造體42中內面電極部44之直徑以大於短絡部45 之直徑,且小於電極構造體42之配置間距者即可,以僅可 -37- 1276252 (35) 能大者爲佳,據此可確實達成對異方性導電連接器20之異 方性導電板1 0中導電部1 2安定的電氣接續。又,內面電極 部44之厚度,就可獲得相當高強度及優越重覆耐久性之觀 點而言,以20至50//m爲佳,35至50//m更佳。 電極構造體42中短絡部4 5之直徑,就可獲得相當高強 度性觀點而言,以3 0至8 0 // m爲佳,3 0至6 5 // m更佳。 板狀連接器40例如可依據以下方法製造。 亦即,準備於絕緣板4 1上積層金屬層而構成之積層材 料,於該積層材料中對絕緣板4 1施予雷射加工、乾蝕刻加 工等,依據對應於應形成電極構造體42圖型之圖型形成往 該絕緣板4 1之厚度方向貫通之複數貫通孔。繼之,對該積 層材料施予微影蝕刻及電鍍處理,而於絕緣板4 1之貫通孔 內形成與金屬層一體連結之短絡部4 5,同時於該絕緣板4 1 之表面形成與短絡部4 5 —體連結之突起狀表面電極部4 3。 然後,對積層材料中之金屬層施予光鈾刻處理去除其中一 部分,而形成具有內面電極部44之電極構造體42,而獲得 板狀連接器40。 依據此種晶圓檢查裝置,電路檢查用探針2 5中與晶圓 1接觸之異方性導電連接器20,因具有形成DLC膜15之異 方性導電板1 〇,於該電路檢查用探針2 5於加壓狀態下長時 間放置時,亦可防止異方性導電板10與板狀連接器40黏著 ,因而可避免板狀連接器彎曲,結果即使重覆使用時,對 被驗電路裝置中所有之被驗電極亦均可達成安定的電氣接 續。此外,因可防止或抑制電荷蓄積於異方性導電板1 0之 -38- (36) 1276252 表面,而可排除因靜電引起之不良影響。 本發明之電路檢查用探針及電路檢查裝置並不限於上 述實施型態,另可加以種種變更。 例如,檢查對象之電路,並不僅限於形成多數積體電 路之晶圓,亦可使用於半導體晶片、BGC、CSP等封裝 IC MCM等半導體積體電路裝置,於印刷電路基板等形成 之電路之檢查裝置。 又,各個於第15圖所示之電路檢查用探針25及第17圖 所示之電路檢查用探針25,可爲對晶圓1上形成之所有積 體電路之被驗電極2達成整體的電氣接續者,亦可爲如第 19圖所示,與選自晶圓1上形成之各積體電路中之複數積 體電路之被驗電極2達成電氣接續者。所選擇櫝體電路之 數目係考慮晶圓之尺寸、於晶圓上形成之積體電路之數目 、各積體電路中被驗電級之數目而適當選擇,例如爲1 6個 、32 個、64 個、128 個 ° 於具有此種電路檢查用探針25之晶圓檢查裝置中,選 自晶圓1上形成之各積體電路中之複數積體電路之被驗電 極2與電路檢查用探針25達成電氣接續而進行檢查,然後 藉由重覆進行選自其他積體電路中之複數積體電路之被驗 電極2與電路檢查用探針2 5達成電氣接續而進行檢查之步 驟,可對晶圓1上所形成之全部積體電路進行電氣檢查。 下文,說明有關本發明之具體實施例,但本發明並非 限定於該等實施例。 -39- 1276252 (37) (實施例1 ) [成材料之調製] 於加成型液狀矽橡膠100重量份中添加平均粒徑20 // m之導電粒子7 0重量份並混合後’以減壓進行脫泡處理, 而調製異方性導電板本體用之成形材料。 上述中,導電粒子係使用以鎳粒爲芯粒,對該芯粒施 予無電解電鍍而得者(平均包覆量:爲芯粒重量25重量% 之量)。 [異方性導電板製造用鑄模] 基本上依據第2圖所不之構成,以下列條件製作異方 性導電板製造用鑄模。 強磁性體積板:材質;鐵,厚度;6 m m, 強磁性體層:材質;鎳,厚度;0.1 mm,直徑;〇 . 6mm, 間距(中心間距離)12mm, 非磁性體層:材質;液狀阻劑硬化物,厚度;0.125mm 間隔板之厚度;〇 . 2 m m [異方性導電板本體之製造] 將調製之成形材料注入上述鑄模之空穴內,於該鑄模 內形成成形材料層。 然後’對成形材料層以電磁石往厚度方向施予1 . 8泰 斯拉之平行磁場作用,同時以l〇〇t:,1小時之條件進行該 成形材料層之硬化處理,·而製造具有往厚度方向伸展之複 -40- (38) 1276252 數導電部及與此等導電部相絕緣之絕緣部的異方性導電板 本體。 所得之異方性導電板本體,外徑爲〇.〇6mm之導電部 係以0.12mm間距排列而成者,絕緣部厚度爲0.2mm,導 電部厚度爲〇.25mm,該導電部係自絕緣部之二面分別以 突出之狀態(突出高度分別爲〇.〇25mm )形成,導電部中 導電粒子之比例爲體積分率25%。 [DLC膜之形成] 於異方性導電板本體一面之全面上,以氬氣離子進行 離子蝕刻處理1 〇分鐘。然後,使用石墨作爲固體碳源,以 電子束蒸鍍法、,於處理溫度50°C,處理時間20分鐘之條件 下,於異方性導電板本體之表面全面形成厚度l〇nm之 DLC膜,而製造發明之異方性導電板。 以切割刀將所得異方性導電板之DLC膜切割成棋盤 格狀,於該DLC膜上合計形成100個互相分離之1mm正方 形區,以斯科奇膠帶(Scotch Tape)進行DLC膜剝離試 驗,剝離區爲0/100個。 以異方性導電板形成DLC膜之面爲內側,將其彎曲 成爲約180°後,觀察其表面,未確認DLC膜之剝離。 又,使用修雷特帕德(Hulet Pakad )公司製電阻測定 器「高電阻計(High Resistance Meter) 4339」及「電阻 率電池(Resistivity Cell ) 1 6008B」,測定DLC膜之表 面電阻率,結果爲1χ1〇12Ω/Ε]。 -41 - 1276252 (39) (實施例2 ) 與實施例1同樣製造異方性導電板本體’並製作依據 對應該異方性導電板本體中導電部圖型之圖型而形成開口 之不鏽鋼構成之板狀遮罩。 然後,將該光罩配置於異方性導電板本體之一面上, 使該光罩之各開口位於其對應之導電部上,於自光罩開口 露出之導電部之表面,以氬氣離子進行離子蝕刻處理1 〇分 鐘。然後,以鈦構成之電極作爲陰極以電弧放電法,於導 電部表面形成厚度lOOnm由欽構成之金屬層。 繼之,於含金屬層之異方性導電板本體之一面全面上 ,以氬氣離子進行離子鈾刻處理1 〇分鐘。然後,使用石墨 作爲固體碳源,以電子束蒸鍍法,於處理溫度5 Ό °C,處理 時間20分鐘之條件下,於異方性導電板本體之表面全面形 成厚度10nm之DLC膜,而製造有關本發明之異方性導電 板。 所得之異方性導電板以與實施例相同之方法進行DLC 膜剝離試驗,剝離區爲0/1 〇〇個。 以異方性導電板形成DLC膜之面爲內側,將其彎曲 成爲約180°後,觀察其表面,未確認DLC膜之剝離。 又,與實施例1同樣測定DLC膜之表面電阻率,結果 爲 1χ1012Ω/[|。 (比較例1 ) 與實施例1同樣操作製造異方性導電板本體,使用該 -42- 1276252 (40) 異方性導電板本體作爲比較用異方性導電板。 使用修雷特帕德公司製電阻測定器「高電阻計43 3 9」 及「電阻率電池1 600 8B」,測定異方性導電板之一面之表 面電阻率,結果爲1x1 Ο15 Ω /□以上。 [異方性導電板之特性評估] (1 )導電特性: 將實施例1及比較例1之各個異方性導電板,以對每個 導電部以成爲荷重5 g往厚度方向加壓,於該狀態下測定 該導電部之電阻,實施例1之異方性導電板爲60m Ω ’比 較例1之異方性導電板爲1 Ω,實施例1之異方性導電 板與比較例1之異方性導電板相較之下,確認可獲得良好 之加壓導電性。 又,藉由改變異方性導電板之導電部增加之荷重’並 同時測定該導電部之應變率及電阻値,作成加壓一應變曲 線圖及應變一電阻曲線圖。結果示於第2〇圖。 又,測定異方性導電板中相鄰接之導電部間之電阻’ 實施例1之異方性導電板與比較例1之異方性導電板任一者 均爲1χ1〇14Ω /□以上。 (2 )非黏著性試驗 將實施例1至2之異方性導電板及比較例1之異方性導 電板分別配置於矽基板上,加壓至其導電部之應變率成爲 30%。於該狀態下,於150 °C之大氣下放置48小時後’檢 - 43- 1276252 (41) 視異方性導電板與矽基板之黏著性。結果實施例1至2之異 方性導電板完全未與矽基板黏著,將矽基板傾斜90 °C時異 方性導電板容易脫落。另一方面,比較例1之異方性導電 板則與矽基板強固黏著,將異方性導電板剝離時,該異方 性導電板破損,其一部分爲黏著於矽基板之狀態。 又’觀察配置貫施例1至2之異方性導電板之砂基板表 面,完全未見到矽橡膠低分子量成分之污染。 (3 )帶電特性: 將實施例1至2之異方性導電板與比較例1之異方性導 電板各自配置於檢查用電路基板上並固定之,而製作電路 檢查用探針。將該電路檢查用探針配置於矽基板上,於溫 度25 °C,相對溼度30%之環境中,將電路檢查用探針往厚 度方向加壓使異方性導電板之導電部之應變率成爲25%, 於該狀態下保持1秒後,將電路檢查用探針自矽基板拉開 ,經過2秒後再將電路檢查用探針往厚度方向加壓。以該 操作爲一循環合計共進行5 0 0 0循環,操作終了後於4 0秒內 測定異方性導電板之表面電位。結果實施例1之異方性導 電板之表面電位爲100V,實施例2之異方性導電板之表面 電位爲5 0V,依據實施例1至2之異方性導電板,確認可防 止電荷續積於其表面。 (實施例3 ) [試驗用晶圓之製作] -44- 1276252 (42) 製作例l : 如第2 1圖所示,於直徑8英吋之矽(線熱膨脹係數 3·3χ10_6/Κ)製晶圓1上,分別形成尺寸爲6.5mm X 6.5mm 之正方形積體電路L共計5 96個。於晶圓1上形成之#個積 體電路L係如第22圖所示,於中央具有被驗電極領域A, 於該被驗電極領域 A,如第2 3圖所示,分別以1 2 0 // m間 距橫方向排列二列(每列被驗電極2之數目爲1 3個)縱方 向(第23圖中上下之方向)尺寸200//m而橫方向(第23 圖中左右之方向)尺寸60//m之26個被驗電極2。縱方向 相連接之被驗電極2間之間隔距離爲25 0 // m。又,26個被 驗電極2中每2個互相電氣接續。各個被驗電極2係由長方 形平板狀之鋁墼構成,晶圓1全體被驗電極2之總數爲 1 5 49 6個。下文,稱該晶圓爲「試驗用晶圓W1」。又,於 該試驗用晶圓W1上形成之5 96個積體電路中,選擇第24圖 中粗線所示縱橫排列之64個(縱8個’橫8個)之積體電路 L,以形成該64個積體電路L之領域作爲「試驗領域E1」 製作例2 : 除了以鋁墼上形成共晶焊料(Sb/Sn = 4/6 )構成之半 球狀突起電極(直徑:約80#,突出高度:約60#m)作 爲被驗電極外,以與製作例1相同之條件’於晶圓上形成 5 9 6個積體電路。下文,稱該晶圓爲「試驗用晶圓W 2」。 又,於該試驗用晶圓W2上形成之596個積體電路中’選擇 -45- 1276252 (43) 於對應於試驗用晶圓W 1之試驗領域E 1之領域形成之64個 (縱8個,橫8個)積體電路,以形成該6 4個積體電路之領 域作爲「試驗領域E2」。 [異方性導電連接器之製造] (1 )框板之製作 如第2 1圖所示,製作對應於上述試驗用晶圓w 1之試 驗領域E 1形成之6 4個積體電路中被驗電極領域,形成6 4 個開口 19而直徑爲10 cm之框板18。該框板18之具體樣式 如下。 框板1 8之材質爲鈷(飽和磁化1 · 4 W b / m 2 ’線熱膨脹係 數5xl(K6/K) ,厚度60//m。框板18之開口 19各自爲長方 形,其橫方向(第25圖中左右方向)之尺寸爲2640//m而 縱方向(第25圖中上下方向)之尺寸爲900//m。 (2 )間隔板之製作: 製作2片間隔片,其適合應形成異方性導電板平面形 狀之形狀的複數開口,係依據對應於上述框板之開口圖型 之圖型而形成者。該等間隔片之具體樣式如下。 間隔片之材質爲不鏽鋼(SUS304),其厚度爲25//m 。間隔片之開口各自爲長方形,其橫方向之尺寸爲3 5 00 # m而縱方向之尺寸爲1600// m。 (3 )鑄模之製作 -46 - 1276252 (44) 依據第26圖及第27圖所示之構成,以下列條件製作異 方性導電板本體成形用鑄模。 該鑄模中上模50與下模55,各自具有由厚度6 mm之 鐵構成之強磁性體基板5 1、5 6,於該強磁性體基板5 1、5 6 上,依據對應於試驗用晶圓W 1中被驗電極圖型之圖型而 配置由鎳構成之導電部形成用強磁性體層52、57 ’及非接 續用導電部形成用強磁性體層52a、57a。具體言之,導電 部形成用強磁性體層52、57其尺寸分別爲60 // m (橫方向 )x200//m (縱方向)χΙΟΟμπι (厚度),26個強磁性體 層5 2、5 7係分別以1 2 0 // m間距橫方向排列二歹U (每列強 磁性體層5 2、5 7之數目爲1 3個,縱方向相連接之強磁性體 層5 2、5 7間之間隔距離爲2 5 0 // m )。又,強磁性體層5 2 、5 7並列方向中,於最外側之強磁性體層5 2、5 7之外側, 配置非接續用導電部形成用強磁性體層5 2 a、5 7 a。各強磁 性體層52a、57a之尺寸分別爲60//m(橫方向)x200//m (縱方向)xl00//m (厚度)。 然後,於形成2 6個導電部形成用強磁性體層5 2、5 7 ’ 及4個非接續用導電部形成用強磁性體層5 2 a、5 7 a之領域 ’對應於試驗用晶圓W 1之試驗領域E 1中積體電路之被驗 電極領域形成合計64個,全體爲1 664個導電部形成用強磁 性體層52、57,及2 5 6個非接續用導電部形成用強磁性體 層 52a、57a ° 又,非磁性體層5 3、5 8係將乾膜阻劑硬化處理而形成 ,導電部形成用強磁性體層52、57位置之凹處53a,58a -47- 1276252 (45) 其尺寸分別爲7〇//m(橫方向)x210//m (縱方向)) m (深度),非接續用導電部形成用強磁性體層52a 位置之凹處53b,58b其尺寸分別爲70//m (橫方向) // m (縱方向)X 3 5 μ m (深度),凹處以外部份之厚 135//m (凹處部份之厚度爲lOO/zm)。 (4 )連接器用中間體之製造 使用上述框板、間隔板及鑄模,如下述般於框板 成異方性導電板本體。 於加成型液狀矽橡膠1 0 0重量份中添加導電粒子 量份並混合後,以減壓進行脫泡處理,而調製異方性 板本體用之成形材料。 此處,導電粒子係使用以平均粒徑爲1 8 // m之鎳 芯粒,對其施予20重量%電鍍者。 加成型液狀矽橡膠係使用A液黏度爲25 OPa · s, 黏度爲2 5 0 P a · s之二液型者,硬化物於1 5 0 °C下之永 縮應變爲5 %,硬化物之硬度計A硬度爲3 5,硬化物 裂強度爲25kN/m者。 又,上述加成型液狀矽橡膠及其硬化物之特性以 測定。 (i )加成型液狀矽橡膠之黏度: 以B型黏度計測定2 3 ±2 °C之黏度。 【3 5 // 、57a x210 度爲 上形 30重 導電 粒爲 B液 久壓 之扯 下法 -48- 1276252 (46) (ii )矽橡膠硬化物之壓縮永久應變: 將二液型之加成型液狀矽橡膠中之A液與B液以等 量之比例攪拌混合,繼之將該混合物注入鑄模內,對該混 合物施予減壓脫泡處理後,以120 °C,30分鐘之條件進行 硬化處理,而製作由厚度12.7mm,直徑29mm之矽橡膠硬 化物構成之圓柱體,以200 °C,4小時之條件對該圓柱體進 行後硬化。使用如此所得之圓柱體作爲試驗片,依據JIS K 6249之方法測定150±2°C之壓縮永久應變。 (iii)矽橡膠硬化物之扯裂強度: 以與上述(i i )之同樣條件進行加成型液狀矽橡膠之 硬化處理及後硬化,製作厚度2.5mm之板。於該板上打洞 而製作月牙型試驗片,依據JIS K 6249之方法測定23 ±2 °C之扯裂強度。 (i v )硬度計A硬度: 將與上述(iii )同樣操作製得之板5片重疊,使用所 得之堆積體爲試驗片,依據JIS K 6249之方法測定23 ±2 °C之硬度計A硬度。 於上述鑄模之上模與下模之表面,以網篩印刷法塗布 調製之成形材料,依據應形成異方性導電板之圖型形成成 形材料層,而於下模之成形面上,經由下模側之間隔板以 與框板吻合之位置重疊,此外,於該框板上,經由上模側 之間隔板以與上模吻合之位置重疊。 -49- (47) 1276252 因而’對上模與下模間形成之成形材料層,位於強磁 性體層間之部分,以往電磁石之厚度方向施予1 . 8泰斯拉 之磁場作用’冋時以1 〇 0 °C,1小時之條件施予硬化處理, 於框板之各自開口形成異方性導電板本體,而製造連接器 用中間體。 具體說明所形成之異方性導電板本體,該各個異方性 導電板本體爲橫方向尺寸3500// m,縱方向尺寸1600// m 。於各個異方性導電板本體上,對應試驗用晶圓1中被驗 電極之2 6個導電部係以1 2 0 // m間距橫方向排列二列(每 列被驗電極之數目爲1 3個,縱方向鄰接之導電部間之間隔 距離爲2 5 0 // m ),各個導電部爲橫方向尺寸70 # m,縱方 向尺寸210//m,厚度爲18 0//m,絕緣部之厚度爲110//m 。又,於橫方向最外側位置之導電部與框板之間配置非接 續用導電部。各個非接續用導電部橫方向尺寸爲70 // m, 縱方向尺寸爲210//m,厚度爲180//m。又,各個異方性 導電板本體中以框板支持之部分其厚度(二股部分一方之 厚度)爲25 // m。 又,檢視各個異方性導電板本體之導電部中所含導電 粒子之含有比例,爲全部導電部體積分率之約3 0 %。 [DLC膜之形成] 於所得連接器用中間體之異方性導電板本體一面之全 面上,以氬氣離子進行離子蝕刻處理1 0分鐘。然後,使用 石墨作爲固體碳源,以電子束蒸鍍法,於處理溫度5 0 °C, -50- (48) 1276252 處理時間20分鐘之條件下,於異方性導電板本體之表面全 面形成厚度l〇nm之DLC膜,而製造有關本發明之異方性 導電連接器。 使用修雷特帕德公司製電阻測定器「高電阻計4 3 3 9」 及「電阻率電池1 600 8B」,測定所得異方性導電連接器中 DLC膜之表面電阻率,結果爲1χ10ΐ2Ω /口。 [檢查用電路基板之製作] 使用氧化鋁陶瓷(線熱膨脹係數4.8χ10_6/Κ)作爲基 板材料,製作依據對應於試驗用晶圓W 1之試驗領域Ε 1中 積體電路之被驗電極圖型之圖型而形成檢查電極之檢查用 電路基板。該檢查用電路基板整體尺寸爲10cm X 10cm之 方形,其平面精度爲± 10 // m。檢查電極爲橫方向尺寸70 //m,縱方向尺寸210#m。下文將該檢查用電路基板稱爲 「檢查用電路基板T」。 [異方性導電連接器之評估] (1)初期導電特性: 將試驗用晶圓W 1配置於試驗台上,如第2 8圖所示, 於S式驗用晶圓W 1之試驗領域Ε 1上’將異方性導電連接益 配置於其各個導電部吻合該試驗用晶圓w 1之被驗電極位 置之位置上,於該異方性導電連接器上,將檢查用電路基 板T配置於其各個被驗電極吻合該異方性導電連接器中異 方性導電板之導電部上之位置。 然後,於室溫(2 5 °c )下,將檢查用電路基板τ於下 -51 - (49) 1276252 方以規定之荷重加壓,依序測定檢查用電路基板T中1 664 個各檢查電極,以及與該檢查電極經由異方性導電連接器 及試驗用晶圓W 1電氣接續之其他檢查電極間之電阻,以 測定之電阻値之2分之1之値作爲異方性導電連接器中導電 部之電阻(下文,稱爲「導通電阻」),求得該等之平均 値。結果示於表1。 (2 )電極物質之附著性: 將試驗用晶圓W2配置於具有加熱器之試驗台上,於 試驗用晶圓W2之試驗領域Ε2上,將異方性導電連接器配 置於其各個導電部吻合該試驗用晶圓 W2之被驗電極位置 之位置上,於該異方性導電連接器上,將檢查用電路基板 Τ配置於其各個被驗電極吻合該異方性導電連接器中異方 性導電板之導電部上之位置,再將檢查用電路基板Τ於下 方以25kg之荷重(每1個導電部施加之荷重平均爲約15g )加壓。繼之,就檢查用電路基板T於加壓之狀態,將試 驗台加熱至125 t,再於該狀態下保持24小時後,對檢查 用電路基板T解除加壓並放置1小時。以該操作爲一循環 合計連續共進行5循環。 然後,對異方性導電連接器中異方性導電板之被驗電 極接觸之部分,以俄歇(Auger )分析電子分光法進行元 素分析,以對構成被驗電極之物質Sn以及構成導電粒 子之物質Au及Ni合計質量,計算Sn質量之比例(下文 ,將該比例稱爲「Sn之比例S 1」)。結果示於表2。 -52- (50) 1276252 (3 )重覆使用中之導電特性: 將試驗用晶圓W2配置於具有加熱器之試驗台上,於 該試驗用晶圓W2之試驗領域E2上,將異方性導電連接器 配置於其各個導電部吻合該試驗用晶圓W 2之被驗電極位 置之位置上,於該異方性導電連接器上’將檢查用電路基 板T配置於其各個被驗電極吻合該異方性導電連接器中異 方性導電板之導電部上之位置,再將檢查用電路基板T於 下方以25kg之荷重(每1個導電部施加之荷重平均爲約 1 5 g )加壓。 繼之,就檢查用電路基板T於加壓之狀態,將試驗台 升溫至8 5 °C後,依序測定異方性導電連接器中各個導電部 之導通電阻。然後,對檢查用電路基板T解除加壓,再將 試驗台冷卻至室溫。 然後,以上述操作爲一循環合計連續共進行10萬循環 ,求得各循環中測定之導電部之導通電阻之平均値。結果 示於表3。 (4 )非黏著性: 將異方性導電連接器介在表面經電鍍之玻璃纖維補強 型環氧樹脂基板與矽基板之間,加壓至該異方性導電連接 器之導電部之應變率成爲3 0 %。於該狀態下,於1 5 0 °C之 大氣下放置4 8小時後,檢視異方性導電連接器中異方性導 電板與玻璃纖維補強型環氧樹脂基板及矽基板之黏著性。 -53- 1276252 (51) 異方性導電連接器完全未與玻璃纖維補強型環氧樹脂 基板及矽基板之任一者黏著,將玻璃纖維補強型環氧樹脂 基板傾斜時,任一異方性導電連接器均容易自玻璃纖維補 強型環氧樹脂基板與矽基板剝離脫落。 又,觀察矽基板之表面,完全未見到被矽橡膠之低分 子量成分污染。 (實施例4 ) 除了使DLC膜之厚度成爲5nm外以與實施例3同樣之 操作,製造本發明之異方性導電連接器。該異方性導電連 接器中DLC膜之表面電阻以與實施例3相同之方法測定, 結果爲 1χ1〇12Ω /□。 所得之異方性導電連接器,以與實施例3同樣之方法 評估其初期導電特性、電極物質之附著性及重覆使用中之 導電特性。結果示於表1至表3。 所得之異方性導電連接器,以與實施例3同樣之方法 評估其非黏著性,結果異方性導電連接器完全未與玻璃纖 維補強型環氧樹脂基板及矽基板之任一者黏著,將玻璃纖 維補強型環氧樹脂基板傾斜時,任一異方性導電連接器均 容易自玻璃纖維補強型環氧樹脂基板及矽基板剝離脫落。 又,觀察矽基板之表面,完全未見到被矽橡膠之低分 子量成分污染。 (比較例2 ) -54- 1276252 (52) 與實施例3同樣操作而製造連接器用中間體,以該連 接器用中間體作爲比較用異方性導電連接器。 使用修雷特帕德公司製電阻測定器「高電阻計43 3 9」 及「電阻率電池1 600 8B」,測定異方性導電連接器中異方 性導電板本體一面之表面電阻率,結果爲1χ1015Ω /□以上 〇 又,所得之異方性導電連接器,以與實施例3同樣之 方法評估其初期導電特性、電極物質之附著性及重覆使用 中之導電特性。結果示於表1至表3。 所得之異方性導電連接器,以與實施例3同樣之方法 評估其非黏著性,結果將玻璃纖維補強型環氧樹脂基板保 持並反轉1 8 0 °,,則異方性導電連接器與玻璃纖維補強型 環氧樹脂基板及矽基板黏著,強固黏著於玻璃纖維補強型 環氧樹脂基板及矽基板二者,該異方性導電板破損,其一 部分爲黏著於玻璃纖維補強型環氧樹脂基板及矽基板之狀 態。 (實施例5 ) (1 )連接器用中間體之製造: 與實施例3同樣操作而製造連接器用中間體。 (2 )金屬層之形成: 製作依據對應於所得連接器用中間體之各異方性導電 板本體之導電部圖型之圖形而形成開口之不鏽鋼構成之遮 -55- 1276252 (53) 罩。 繼之,於連接器用中間體之異方性導電板本體一面上 ,將製作之遮罩配置於使該遮罩之各開口係位於其對應之 導電部上之位置,對自遮罩開口露出之導電部之一面,以 氬氣離子進行離子蝕刻處理1 〇分鐘。然後,以釕構成之電 極作爲陰極以電弧放電法,於導電部表面形成厚度l〇〇nm 由釕構成之金屬層。 (3 ) DLC膜之形成 對形成金屬層之連接器用中間體,於含金屬層之異方 性導電板本體一面之全面上,以氬氣離子進行離子蝕刻處 理10分鐘。然後,使用石墨作爲固體碳源,以電子束蒸鍍 法,於處理溫度50°C,處理時間20分鐘之條件下,於異方 性導電板本體之表面全面形成厚度lOnm之DLC膜,而製 造有關本發明之異方性導電連接器。 所得之異方性導電連接器,以與實施例3同樣之方法 評估其初期導電特性、電極物質之附著性及重覆使用中之 導電特性。但有關電極物質之附著性,S i之比例S 1之替 代,係以對構成被驗電極之物質Sn,構成導電粒子之物 質Au及Ni以及構成金屬層之金屬之合計質量,計算Sn 之質量比例(下文,將該比例稱爲「Sn之比例S2」)。 結果示於表1至3。 所得之異方性導電連接器,以與實施例3同樣之方法 評估其非黏著性,結果異方性導電連接器完全未與玻璃纖 -56- 1276252 (54) 維補強型環氧樹脂基板及矽基板之任一者黏著,將玻璃纖 維補強型環氧樹脂基板傾斜時,任一異方性導電連接器均 容易自玻璃纖維補強型環氧樹脂基板及矽基板剝離脫落。 又’觀察矽基板之表面,完全未見到被矽橡膠之低分 子量成分污染。 (實施例6 ) 於金屬層之形成中,除了形成陰極之材料由釕變更爲 鎢以外,與實施例5同樣操作而製造有關本發明之異方性 導電連接器。所得之異方性導電連接器中由鎢構成之金屬 層厚度爲l〇〇nm。 所得之異方性導電連接器以與實施例3同樣之方法評 估其初期導電特性、電極物質之附著性及重覆使用中之導 電特性。但是,電極物質之附著性係以Si之比例S2替代 S i之比例S 1而計算。結果示於表1至3。 所得之異方性導電連接器,以與實施例3同樣之方法 評估其非黏著性,結果異方性導電連接器完全未與玻璃纖 維補強型環氧樹脂基板及矽基板之任一者黏著,將玻璃纖 維補強型環氧樹脂基板傾斜時,任一異方性導電連接器均 容易自玻璃纖維補強型環氧樹脂基板及矽基板剝離脫落。 又,觀察矽基板之表面,完全未見到被矽橡膠之低分 子量成分污染。 (實施例7 ) -57- 1276252 (55) 於金屬層之形成中’除了形成陰極之材料由釕變更爲 铑以外,與實施例5同樣操作而製造有關本發明之異方性 導電連接器。所得之異方性導電連接器中由铑構成之金屬 層厚度爲l〇〇nm 。 所得之異方性導電連接器以與實施例3同樣之方法評 估其初期導電特性、電極物質之附著性及重覆使用中之導 電特性。但是,電極物質之附著性係以Si之比例S2替代 S i之比例S 1而計算。結果示於表1至3。 所得之異方性導電連接器,以與實施例3同樣之方法 評估其非黏著性,結果異方性導電連接器完全未與玻璃纖 維補強型環氧樹脂基板及矽基板之任一者黏著,將玻璃纖 維補強型環氧樹脂基板傾斜時,任一異方性導電連接器均 容易自玻璃纖維補強型環氧樹脂基板及矽基板剝離脫落。 又,觀察矽基板之表面,完全未見到被矽橡膠之低分 子量成分污染。 (比較例3 ) 與實施例5同樣操作而製造形成釕構成金屬層之連接 器用中間體’以該連接器用中間體作爲比較用異方性導電 連接器。 又’所得之異方性導電連接器,以與實施例3同樣之 方法評估其初期導電特性、電極物質之附著性及重覆使用 中之導電特性。但是,電極物質之附著性係以Si之比例 S2替代Si之比例S1而計算。結果示於表丨至表3。 -58 - 1276252 (56) 所得之異方性導電連接器,以與實施例3同樣之方法 評估其非黏著性,結果將玻璃纖維補強型環氧樹脂基板保 持並反轉1 8 0 °,則異方性導電連接器與玻璃纖維補強型 環氧樹脂基板及矽基板黏著,強固黏著於玻璃纖維補強型 環氧樹脂基板及矽基板二者,將異方性導電連接器強制剝 離時,該異方性導電板破損,其一部分爲黏著於玻璃纖維 補強型環氧樹脂基板及矽基板之狀態。 (比較例4 ) 與實施例6同樣操作而製造形成鎢構成金屬層之連接 器用中間體,以該連接器用中間體作爲比較用異方性導電 連接器。 又,所得之異方性導電連接器,以與實施例3同樣之 方法評估其初期導電特性、電極物質之附著性及重覆使用 中之導電特性。但是,電極物質之附著性係以S i之比例 S 2替代Si之比例S1而計算。結果示於表1至表3。 所得之異方性導電連接器,以與實施例3同樣之方法 評估其非黏著性,結果將玻璃纖維補強型環氧樹脂基板保 持並反轉1 8 0 °,則異方性導電連接器與玻璃纖維補強型 環氧樹脂基板及矽基板黏著,強固黏著於玻璃纖維補強型 環氧樹脂基板及矽基板二者,將異方性導電連接器強制剝 離時,該異方性導電板破損,其一部分爲黏著於玻璃纖維 補強型環氧樹脂基板及矽基板之狀態。 -59- 1276252 (57) (比較例5 ) 與實施例7同樣操作而製造形成铑構成金屬層之連接 器用中間體’以該連接器用中間體作爲比較用異方性導電 連接器。 又’所得之異方性導電連接器,以與實施例3同樣之 力法評估其初期導電特性、電極物質之附著性及重覆使用 中之導電特性。但是,電極物質之附著性係以S i之比例 S 2替代Si之比例S1而計算。結果示於表1至表3。 所得之異方性導電連接器,以與實施例3同樣之方法 評估其非黏著性,結果將玻璃纖維補強型環氧樹脂基板保 持並反轉1 8 0 °,則異方性導電連接器與玻璃纖維補強型 環氧樹脂基板及砂基板黏著,強固黏著於玻璃纖維補強型 環氧樹脂基板及矽基板二者,將異方性導電連接器強制剝 離時,該異方性導電板破損,其一部分爲黏著於玻璃纖維 補強型環氧樹脂基板及矽基板之狀態。 -60- (58)1276252 s均値(Ω ) LO CNI D) l〇 t— 0.08 τ- Ο 0.06 0.05 0.06 0.15 τ- Ο τ- Ο τ- Ο 〇 CNJ D) CM τ— 0.09 s 0.06 0.06 0.07 0.16 τ- Ο τ- Ο 0.09 D) l〇 t— D) O) τ— d CD 0.05 0.08 0.07 0.17 0.12 5 5 ^O) CD t— T— D) 0.12 0.11 0.06 0.09 0.08 CNI Ο 0.13 τ- Ο ΙνΓ W m o T— O) CO 0.14 0.15 0.11 0.11 ! 0.13 _I 0.23 0.15 0.14 0.11 If 1^2. 啪11 ιΜπ) fpr » O) CO CO D) to 0.26 0.25 0.19 0.16 CM Ο 0.44 0.21 0.23 0.19 卜 CD O) 0.41 0.43 0.34 0.42 0.41 0.82 寸 ο 0.43 0.35 UO D) CO 0.63 0.61 0.58 0.65 0.61 CO τ— 0.61 I 0.65 0.57 ^D) CO CO D) CM τ— C\j τ— CNI τ~ 0.95 卜 LO 寸 τ— 00 τ— τ— 全體 每個導電部 CO 键 IK 寸 Μ UO 舞 IK CD 舞 實施例7 比較例2 比較例3 比較例4 比較例5 腔侧
-61 (59) 1276252 [表2] 金屬層 Sn之比例 Sn之比例 S 1 S2 實施例3 Μ j \\\ 0 實施例4 Μ J i ΝΝ 0 實施例5 釕 0 實施例6 鎢 0 實施例7 铑 0 比較例2 Μ 0.5 1 比較例3 釕 0.11 比較例4 鶴 0.13 比較例5 铑 0.16 - 62- (60)1276252 P均値(Ω ) 100000 0.53 f ! 0.83 0.73 0.59 0.74 未測定 未測定 未測定 未測定 70000 ! 0.28 I 0.54 0.48 0.33 0.39 50000 ! 0.23 I 0.34 0.29 0.25 0.26 >10 36000 0.11 0.16 0.17 0.14 0.15 CO 導電部之導通電阻之2 20000 0.06 0.15 0.13 i 0.11 0.14 >10 >10 >10 I 0.43 10000 0.05 0.13 0.12 0.08 i I ! 0.11 0.73 寸· CN CO 0.11 5000 0.05 5 0.09 0.06 0.08 0.07 0.54 0.81 0.12 1000 0.08 0.08 1 0.08 0.05 5 0.05 0.21 ! 0.43 0.11 τ— 5 5 0.05 0.08 0.07 0.16 0.12 X— d 5 循環數 CO 鹣 寸 LO 箱 IK CD ㈣ {_ 實施例7 比較例2 比較例3 比較例4 -! 比較例5 -63- 1276252 (61) 【圖式簡單說明】 第1圖係表示有關本發明異方性導電板一例之構成說 明用剖面圖。 第2圖係表示製造異方性導電板本體用鑄模一例之構 成δ兌明用剖面圖。 第3圖係表示於第2圖所示鑄模內,形成異方性導電板 本體用之成形材料層狀態之說明用剖面圖。 第4圖係表示成形材料層中之導電粒子在成爲該成形 材料層中導電部之部位集合之狀態之說明用剖面圖。 第5圖係表示異方性導電板本體之構成說明用剖面圖 〇 第6圖係表示本發明之異方性導電板另一例之構成說 明用剖面圖。 第7圖係表示於異方性導電板之一面配置遮罩之狀態 之說明用剖面圖。 第8圖係表示於異方性導電板本體之導電部表面形成 金屬層之狀態之說明用剖面圖。 第9圖係表示於導電部表面形成金屬層之異方性導電 板本體之構成之說明用剖面圖。 第1 〇圖係表示本發明之異方性導電連接器之一例之平 面圖。 第11圖係表示第10圖所示異方性導電連接器主要部分 之放大說明用剖面圖。 第1 2圖係表示於異方性導電板本體成形用鑄模之上模 -64- 1276252 (62) 與下模之間,經由間隔板配置框板之狀態之說明用剖面圖 〇 第1 3圖係表示於上模與下模之間,形成目的形態之成 形材料層之狀態之說明用剖面圖。 第14圖係表示連接器用中間體之主要部分之構成之說 明用剖面圖。 第1 5圖係表示有關本發明晶圓檢查裝置之一例中主要 部分之構成之說明用剖面圖。 第1 6圖係表示有關本發明電路檢查用探針之一例中主 要部分之放大說明用剖面圖。 第1 7圖係表示有關本發明晶圓檢查裝置另一例中主要 部分之構成之說明用剖面圖。 第1 8圖係表示有關本發明電路檢查用探針另一例中主 要部分之放大說明用剖面圖。 第1 9圖係表示有關本發明晶圓檢查裝置又另一例中主 要部分之構成之說明用剖面圖。 第20圖係表示有關實施例1及比較例1之異方性導電板 之加壓-應變曲線圖及應變-電阻曲線圖。 第2 1圖係表示實施例所製作之試驗用晶圓W 1之平面 圖。 第22圖係表示於試驗用晶圓W 1上形成之積體電路之 被驗電極領域之位置說明圖。 第23圖係表示於試驗用晶圓wi上形成之積體電路之 被驗電極之說明圖。 -65- (63) 1276252 第24圖係表示於試驗用晶圓W1中試驗領域El之說明 圖。 第2 5圖係表示實施例所製作之框板之平面圖。 第26圖係表示實施例所製作之鑄模主要部分之放大說 明用剖面圖。 第2 7圖係表示第2 6圖所示鑄模成形面之放大說明圖。 第2 8圖係表示於實施例中,試驗用晶圓W 1之試驗領 域E 1上配置異方性導電連接器之狀態之說明圖。 [圖號說明] 1 晶圓 2 5 10 11 1 1 A 12 1 2A 13 14 15 16 17 18
1 1 B 被驗電極 晶圓載置台 異方性導電板 異方性導電板本體 成形材料層 導電部 可成爲導電部之部分 絕緣部 金屬層 DLC膜 遮罩 開口 框板 -66 - 開口 異方性導電連接器 電路檢查用探針 検查用電路基板 檢查電極 接續端子 內部配線 板狀連接器 絕緣板 電極構造體 表面電極部 內面電極部 短絡部 上模 強磁性體基板 強磁性體層 非磁性體層 間隔板 下模 強磁性體基板 強磁性體層 非磁性體層 導電粒子 -67-
Claims (1)
1276252 (1) 拾、申請專利範圍 第92 1 23482號專利申請案 中文申請專利p圍修正本——__ 民1函9夸年ft月 1 ·一種異方性導電板,其特徵爲由具有彈性高分子物 質所形成,往厚度方向伸展之複數導電部及與此等導電部 互相絕緣之絕緣部的異方性導電板本體,以及 於該異方性導電板本體之一面或二面至少包覆絕緣部 而一體形成的DLC膜構成者。 2·如申請專利範圍第1項之異方性導電板,其中, DLC膜之表面電阻率爲1χι〇8至1χ1〇μω/□者。 3 ·如申請專利範圍第2項之異方性導電板,其中, DLC膜之厚度爲1至500nm者。 4 ·如申請專利範圍第3項之異方性導電板,其中,形 成異方性導電板本體之彈性高分子物質爲矽橡膠者。 5 ·如申請專利範圍第1項至第4項中任一項之異方性導 電板,其中,DLC膜係包覆於異方性導電板本體之一面全 面或兩面全面而形成者。 6 ·如申請專利範圍第1項至第4項中任一項之異方性導 電板,其中’於該異方性導電板本體之一面上,一體形成 包覆導電部之金屬層。 7 ·如申請專利範圍第6項之異方性導電板,其中,該 DLC膜係包覆金屬層表面而形成者。 8 ·如申請專利範圍第7項之異方性導電板,其中,金 1276252 (2) 屬層之表面電阻率爲1χ1(Γ2Ω/□以下者。 9 ·如申請專利範圍第6項之異方性導電板,其中,金 屬層之厚度爲5至1000 nm者。 1 0 ·如申請專利範圍第7項之異方性導電板,其中,金 屬層之厚度爲5至lOOOnm者。 11· 一種異方性導電板之製造方法,其特徵爲包含下 列步驟: 製造具有由彈性高分子物質所形成,往厚度方向伸展 之複數導電部及與此等導電部互相絕緣之絕緣部的異方性 導電板本體, 再於所得異方性導電板本體之至少一面或二面,以 PVD法包覆絕緣部而一體形成DLC膜。 1 2 ·如申請專利範圍第1 1項之異方性導電板之製造方 法,其中,係於150°C以下之溫度形成DLC膜者。 1 3 ·如申請專利範圍第1 1項或第1 2項之異方性導電板 之製造方法,係於應形成DLC膜之異方性導電板本體之 一面,進行離子蝕刻處理,然後形成DLC膜者。 14· 一種異方性導電連接器,其特徵爲: 由具有開口之框板,及分別配置爲堵塞上述框板之開 □ ’而以該框板之開口邊緣部支持之申請專利範圍第1項 至第1 0項中任一項之異方性導電板所構成。 1 5 · —種異方性導電連接器,係對晶圓上形成之各複 數積體電路,爲了以晶圓狀態對該積體電路進行電氣檢查 用者,其特徵爲: -2- 1276252 (3) 具備對應檢查對象晶圓上形成之所有積體電路中配置 被驗電極之區域而形成複數開口之框板,及配置爲分別堵 塞上述框板之開口,而以該框板之開口邊緣部支持之複數 異方性導電板而構成,且該異方性導電板爲申請專利範圍 第1項至第1 〇項中任一項之異方性導電板者。 1 6. —種異方性導電連接器,係對晶圓上各自形成之 複數積體電路,爲了以晶圓狀態對該積體電路進行電氣檢 查用者,其特徵爲: 具備對應於選自檢查對象之晶圓上形成之積體電路之 複數積體電路中配置被驗電極之領域形成複數開口之框板 ,及配置爲分別堵塞上述框板開口而藉該框板之開口邊緣 部支持之複數異方性導電板而構成,且該異方性導電板爲 申請專利範圍第1項至第1 0項中任一項之異方性導電板者 〇 17. —種電路檢查用探針,其特徵爲: 具備依據對應於檢查對象電路之被驗電極圖形之圖形 而於表面形成檢查電極之檢查用電路基板,以及配置於該 檢查用電路基板表面之申請專利範圍第1項至第1 〇項中任 一項之異方性導電板而構成者。 18. —種電路檢查用探針,其特徵爲:具備依據對應 於檢查對象電路之被驗電極圖型之圖型而於表面形成檢查 電極之檢查用電路基板,以及配置於該檢查用電路基板表 面之申請專利範圍第1 4項之異方性導電連接器而構成者。 1 9. 一種電路檢查用探針,係對晶圓上各自形成之複 -3 - 1276252 (4) 數積體電路,爲了以晶圓狀態對該積體電路進行電氣檢查 用者,其特徵爲: 具備對應於檢查對象電路之被驗電極圖型之圖型而於 表面形成檢查電極之檢查用電路基板,以及配置於該檢查 用電路基板表面之申請專利範圍第1 5項之異方性導電連接 器而構成者。 2 0.—種電路檢查用探針,係對晶圓上各自形成之複 數積體電路,爲了以晶圓狀態對該積體電路進行電氣檢查 用者,其特徵爲: 具備依據對應於選自檢查對象之晶圓上形成之積體電 路中之複數積體電路之被驗電極圖型之圖型而於表面形成 檢查電極之檢查用電路基板’以及配置於該檢查用電路基 板表面之申請專利範圍第16項之異方性導電連接器而構成 者。 21. 如申請專利範圍第19項或第20項之電路檢查用探 針,其中,由絕緣板及貫通該絕緣板厚度方向而伸展,依 據對應於檢查用電路基板之檢查電極圖型之圖型而配置之 複數電極構造體所構成之板狀連接器,係配置於異方性導 電連接器上者。 22. —種電路檢查裝置,其特徵爲具備申請專利範圍 第1 7項至第2 1項中任一項之電路檢查用探針而構成者。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247396 | 2002-08-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200410450A TW200410450A (en) | 2004-06-16 |
TWI276252B true TWI276252B (en) | 2007-03-11 |
Family
ID=31972467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092123482A TWI276252B (en) | 2002-08-27 | 2003-08-26 | Anisotropic conductive plate and manufacturing method and applications thereof |
Country Status (7)
Country | Link |
---|---|
US (1) | US7393471B2 (zh) |
EP (1) | EP1548884A4 (zh) |
KR (1) | KR100844627B1 (zh) |
CN (1) | CN100468867C (zh) |
AU (1) | AU2003261721A1 (zh) |
TW (1) | TWI276252B (zh) |
WO (1) | WO2004021516A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI713274B (zh) * | 2016-04-12 | 2020-12-11 | 日商迪睿合股份有限公司 | 電氣特性之檢查方法、及半導體裝置之製造方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19745893A1 (de) | 1997-01-16 | 1999-04-22 | Fritz Peter Prof Dr Schaefer | Kreuzfahrt-Luftschiff mit Ankereinrichtung und Helium-Verflüssigungsanlage |
EP1548884A4 (en) | 2002-08-27 | 2007-05-09 | Jsr Corp | CONDUCTIVE ANISOTROPIC SHEET, PROCESS FOR PRODUCING THE SAME AND APPLICATION THEREOF |
US8518304B1 (en) | 2003-03-31 | 2013-08-27 | The Research Foundation Of State University Of New York | Nano-structure enhancements for anisotropic conductive material and thermal interposers |
TWI239684B (en) * | 2003-04-16 | 2005-09-11 | Jsr Corp | Anisotropic conductive connector and electric inspection device for circuit device |
US20070040245A1 (en) * | 2003-11-17 | 2007-02-22 | Jsr Corporation | Anisotropic conductive sheet, manufacturing method thereof, and product using the same |
US20060289966A1 (en) * | 2005-06-22 | 2006-12-28 | Dani Ashay A | Silicon wafer with non-soluble protective coating |
US7528006B2 (en) * | 2005-06-30 | 2009-05-05 | Intel Corporation | Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion |
KR101402144B1 (ko) * | 2007-03-30 | 2014-06-03 | 주식회사 아이에스시 | 이방 도전성 커넥터, 프로브 부재 및 웨이퍼 검사 장치 |
US7786600B2 (en) * | 2008-06-30 | 2010-08-31 | Hynix Semiconductor Inc. | Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire |
JP4863130B2 (ja) * | 2009-05-22 | 2012-01-25 | 山一電機株式会社 | 基板接続用コネクタ、それを備える半導体装置用ソケット、ケーブル用コネクタ、および、ボードツーボードコネクタ |
CN102484327B (zh) * | 2009-09-02 | 2015-07-29 | 保力马科技(日本)株式会社 | 各向异性导电体及各向异性导电体的制造方法、以及各向异性导电体阵列片 |
EP2643851A1 (en) | 2010-11-22 | 2013-10-02 | Fischer, Andreas | A method and an apparatus for forming electrically conductive vias in a substrate, an automated robot-based manufacturing system, a component comprising a substrate with via holes, and an interposer device |
TWI462244B (zh) * | 2011-10-17 | 2014-11-21 | Ind Tech Res Inst | 異方向性導電膜片及其製作方法 |
KR101266124B1 (ko) | 2012-04-03 | 2013-05-27 | 주식회사 아이에스시 | 고밀도 도전부를 가지는 테스트용 소켓 및 그 제조방법 |
TWI504073B (zh) * | 2013-01-10 | 2015-10-11 | Pioneer Material Prec Tech Co Ltd | 導電連接件、其製造方法與使用方法 |
TWI464472B (zh) * | 2013-03-15 | 2014-12-11 | Protai Photonic Co Ltd | 光纖連接器之尾柱 |
DE102015121066B4 (de) * | 2015-12-03 | 2021-10-28 | Infineon Technologies Ag | Halbleitersubstrat-auf-halbleitersubstrat-package und verfahren zu seiner herstellung |
KR101959536B1 (ko) * | 2016-04-05 | 2019-03-18 | 주식회사 아이에스시 | 이종의 입자가 혼합된 도전성 입자를 포함하는 이방도전성 시트 |
KR101982249B1 (ko) * | 2018-03-22 | 2019-05-24 | (주)티에스엠 | 자기장 차폐구조를 갖는 프로브 홀더 |
WO2020075810A1 (ja) * | 2018-10-11 | 2020-04-16 | 積水ポリマテック株式会社 | 電気接続シート、及び端子付きガラス板構造 |
US11509080B2 (en) | 2020-07-22 | 2022-11-22 | Te Connectivity Solutions Gmbh | Electrical connector assembly having hybrid conductive polymer contacts |
US11128072B1 (en) | 2020-07-22 | 2021-09-21 | TE Connectivity Services Gmbh | Electrical connector assembly having variable height contacts |
US11509084B2 (en) | 2020-07-24 | 2022-11-22 | Te Connectivity Solutions Gmbh | Electrical connector assembly having hybrid conductive polymer contacts |
US11894629B2 (en) | 2021-03-09 | 2024-02-06 | Tyco Electronics Japan G.K. | Electrical interconnect with conductive polymer contacts having tips with different shapes and sizes |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3400051B2 (ja) * | 1993-11-10 | 2003-04-28 | ザ ウィタカー コーポレーション | 異方性導電膜、その製造方法及びそれを使用するコネクタ |
JPH11307782A (ja) * | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2001289874A (ja) * | 2000-04-07 | 2001-10-19 | Japan Electronic Materials Corp | プローブおよびこのプローブを用いたプローブカード |
JP3543765B2 (ja) * | 2000-12-28 | 2004-07-21 | Jsr株式会社 | ウエハ検査用プローブ装置 |
JP2002208447A (ja) * | 2001-01-12 | 2002-07-26 | Jsr Corp | 異方導電性シートおよびその製造方法 |
EP1548884A4 (en) | 2002-08-27 | 2007-05-09 | Jsr Corp | CONDUCTIVE ANISOTROPIC SHEET, PROCESS FOR PRODUCING THE SAME AND APPLICATION THEREOF |
-
2003
- 2003-08-26 EP EP03791285A patent/EP1548884A4/en not_active Withdrawn
- 2003-08-26 WO PCT/JP2003/010747 patent/WO2004021516A1/ja active Application Filing
- 2003-08-26 US US10/525,089 patent/US7393471B2/en active Active
- 2003-08-26 AU AU2003261721A patent/AU2003261721A1/en not_active Abandoned
- 2003-08-26 CN CNB038229889A patent/CN100468867C/zh not_active Expired - Fee Related
- 2003-08-26 KR KR1020057003195A patent/KR100844627B1/ko active IP Right Grant
- 2003-08-26 TW TW092123482A patent/TWI276252B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI713274B (zh) * | 2016-04-12 | 2020-12-11 | 日商迪睿合股份有限公司 | 電氣特性之檢查方法、及半導體裝置之製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100468867C (zh) | 2009-03-11 |
EP1548884A1 (en) | 2005-06-29 |
CN1685568A (zh) | 2005-10-19 |
WO2004021516A1 (ja) | 2004-03-11 |
EP1548884A4 (en) | 2007-05-09 |
KR100844627B1 (ko) | 2008-07-07 |
AU2003261721A1 (en) | 2004-03-19 |
US20060084297A1 (en) | 2006-04-20 |
KR20050059083A (ko) | 2005-06-17 |
TW200410450A (en) | 2004-06-16 |
US7393471B2 (en) | 2008-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI276252B (en) | Anisotropic conductive plate and manufacturing method and applications thereof | |
TWI411781B (zh) | And an inspection device for the electrically conductive connector device and the circuit device | |
KR100577947B1 (ko) | 이방 도전성 커넥터 및 그 제조 방법 및 프로우브 부재 | |
TWI416111B (zh) | To the electrically conductive connector and to the different conductive connector device | |
KR100756120B1 (ko) | 이방 도전성 커넥터 및 도전성 페이스트 조성물, 프로브부재 및 웨이퍼 검사 장치 및 웨이퍼 검사 방법 | |
WO2004066449A1 (ja) | 異方導電性コネクターおよびその製造方法並びに回路装置の検査装置 | |
WO2004112195A1 (ja) | 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置 | |
WO2005096368A1 (ja) | プローブ装置およびこのプローブ装置を具えたウエハ検査装置並びにウエハ検査方法 | |
JP3788258B2 (ja) | 異方導電性コネクターおよびその応用製品 | |
WO2006087877A1 (ja) | 複合導電性シートおよびその製造方法、異方導電性コネクター、アダプター装置並びに回路装置の電気的検査装置 | |
CN1989664A (zh) | 各向异性导电性连接器以及其制造方法、适配器装置和电路装置的电检查装置 | |
JP3573120B2 (ja) | 異方導電性コネクターおよびその製造方法並びにその応用製品 | |
JP3726839B2 (ja) | プローブ装置およびこのプローブ装置を具えたウエハ検査装置並びにウエハ検査方法 | |
JP3928607B2 (ja) | 異方導電性シート、その製造方法およびその応用 | |
JP4470316B2 (ja) | 異方導電性シートおよび回路装置の電気的検査装置 | |
WO2005076418A1 (ja) | 異方導電性シートの製造方法 | |
JP2001067942A (ja) | 異方導電性シート | |
JP2008164476A (ja) | 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置 | |
JP4479477B2 (ja) | 異方導電性シートおよびその製造方法並びにその応用製品 | |
JP4273982B2 (ja) | 異方導電性シートの製造方法および異方導電性コネクターの製造方法 | |
JP2009098065A (ja) | プローブ部材およびその製造方法ならびにその応用 | |
JP3938117B2 (ja) | 異方導電性コネクターおよびプローブ部材並びにウエハ検査装置およびウエハ検査方法 | |
WO2006043628A1 (ja) | 異方導電性コネクターおよびその製造方法、アダプター装置並びに回路装置の電気的検査装置 | |
JP2005327706A (ja) | 異方導電性シート製造用型および異方導電性シートの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |