TWI270959B - Production method for SIMOX substrate - Google Patents

Production method for SIMOX substrate Download PDF

Info

Publication number
TWI270959B
TWI270959B TW094124383A TW94124383A TWI270959B TW I270959 B TWI270959 B TW I270959B TW 094124383 A TW094124383 A TW 094124383A TW 94124383 A TW94124383 A TW 94124383A TW I270959 B TWI270959 B TW I270959B
Authority
TW
Taiwan
Prior art keywords
substrate
heat treatment
oxygen
gas
temperature
Prior art date
Application number
TW094124383A
Other languages
English (en)
Other versions
TW200608515A (en
Inventor
Naoshi Adachi
Yukio Komatsu
Original Assignee
Sumitomo Mitsubishi Silicon
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon filed Critical Sumitomo Mitsubishi Silicon
Publication of TW200608515A publication Critical patent/TW200608515A/zh
Application granted granted Critical
Publication of TWI270959B publication Critical patent/TWI270959B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Description

1270959 (1) 九、發明說明 【發明所屬之技術領域】 本發明是有關藉由對注入氧離子的矽基板進行熱處理 來取得SIMOX基板之SIMOX基板的製造方法。 本案是根據2004年7月20日申請的日本特願2004-211127號主張優先権，將其内容援用於此。 ^ 【先前技術】 以往，在矽氧化物之類的絕緣物上具有單結晶矽層的 SOI ( silicon on insulator)基板，主要有 SIMOX 基板。 . SIMOX基板是在單結晶矽基板内部注入氧離子後，接著實 • 施氧化性環境下的高温熱處理，藉此來使被注入的氧離子 與矽原子化學反應而使形成埋入氧化膜之SOI基板。由於 形成於該等 SOI層的裝置具有高放射線耐性，栓鎖（ latchup )耐性，及抑止短通道效應（Short-Channel φ Effects)，以及低消耗電力動作，因此SOI基板被期待作 爲次世代高機能半導體基板。 在此，一般針對藉由柴式法（Czochralski method ) 育成的矽單結晶進行加工而取得的鏡面硏磨基板，例如在 COP ( Crystal Originated Particle )等的結晶育成時所被 導入的結晶缺陷會成爲閘極氧化膜耐壓劣化的要因。因此 ，裝置製造商會使用令結晶缺陷密度降低的基板，例如矽 磊晶成長基板或藉由低速拉伸條件來使所被育成的結晶缺 陷大幅度降低的基板，而得以實施閘極氧化膜的絕緣不良 -4- (2) 1270959 之良率改善。 有關SOI基板也是同樣的，在SIMOX基板也會因爲 COP或孔缺陷存在於基板表面或表面附近，造成在最終製 品的S 01層表面上誘發針孔缺陷等，而使得裝置特性劣化 。就不使在該SOI層表面上誘發針孔缺陷等之SIM0X基 板的製造方法而言，例如有提案使用含lxlOMat〇ms/Cm3 〜1 X 1017atoms/cm3的之矽單結晶（例如參照日本特開平 φ 10-648 3 7號公報）。該SIM0X基板的製造方法是在含氮 的矽基板中注入氧離子，然後以1 3 5 0°C，0.5 %的氧氣體進 行4小時熱處理，更以氧濃度70%再進行4小時熱處理， ， 藉此於SOI層表面上0.3 μηι以上所謂熱坑的凹處爲形成0 【發明內容】 (發明所欲解決的課題） Φ 但，在含氮的矽基板中注入氧離子而進行熱處理後的 基板的SOI層表面上，雖0.3 μιη以上所謂熱坑的凹處爲形 成0個，但其表面附近未滿〇 . 3 μπι的尺寸的缺陷會高密度 存在。亦即，此現象意味著在微量氧濃度的氣體環境中結 ， 晶缺陷不會消滅，在上述以往的製造方法中存在無法使未 滿0.3 μηι的尺寸的缺陷消滅之尙未解決的課題。 本發明是在於提供一種連SOI層表面上之較小尺寸的 缺陷也可以消滅之SIM0X基板的製造方法。 (3) 1270959 (用以解決課題的手段） 本發明的製造方法，係於氬與氧的混合氣體環境中對 注入氧離子的矽基板進行1 3 0 0〜1 3 5 0 °c的熱處理，藉此來 取得SIMOX基板之SIMOX基板的製造方法，其特徵爲： 在氧離子的注入後’上述熱處理以前，在惰性氣體或 還原性氣體或者惰性氣體與還原性氣體的混合氣體環境中 以1 0 0 0 °C〜1 2 8 0 °C的温度範圍來對上述矽基板進行5分〜 4小時的前熱處理。 本發明之SIMOX基板的製造方法是在氧離子的注入 後，熱處理以前，藉由對矽基板進行前熱處理，可使在非 氧化性氣體環境下的熱處理之結晶缺陷，特別是所謂 Grown-in缺陷之空洞缺陷的内壁氧化膜溶解，然後藉由在 被去除内壁氧化膜的空洞缺陷内擴散格子間矽原子之塡孔 效果來縮小表面附近的Grown-in缺陷，而使消滅。因此 ，亦可使〇 . 3 μπι未満的尺寸之缺陷消滅。 又，SIMOX基板的製造方法中，被注入氧離子的矽基 板係孔缺陷或由COP所構成的結晶缺陷密度爲ΙχΙΟ'ηΓ3 以上，且上述結晶缺陷的尺寸分布最頻繁爲〇 · 1 2 μ m以下 〇 此情況，因爲使用具有小尺寸的結晶缺陷之基板，所 以氧離子行程的不均會變小，具有可縮小其次的步驟之氬 與氧的混合氣體環境之熱處理的埋入氧化膜的不均之效果 又，SIMOX基板的製造方法中，在前熱處理後，在惰 (4) 1270959 性氣體或還原性氣體或者惰性氣體與還原性 體環境中使矽基板降溫至6 0 0 t〜11 0 〇 °C後 混合氣體環境之熱處理。 一般在初期段階的非氧化性氣體環境下 的熱處理終了後，若在該温度下切換成氬與 環境，則會引起矽基板表面的微粗糙度的劣 的發明是在前熱處理後使溫度下降至可防止 φ 的温度，具體而言1100 °C以下，因此明顯具 度的劣化之效果。 〔發明的效果〕 本發明之SIMOX基板的製造方法是在 後，熱處理以前，在惰性氣體或還原性氣體 與還原性氣體的混合氣體環境中以1〇〇〇 °C〜 範圍來對矽基板進行5分〜4小時的前熱處 在非氧化性氣體環境下的熱處理之結晶缺陷 Grown-in缺陷之空洞缺陷的内壁氧化膜溶解 被去除内壁氧化膜的空洞缺陷内擴散格子間 效果來縮小表面附近的Grown-in缺陷’而 況，若被注入氧離子的矽基板之孔缺陷或由 的結晶缺陷密度爲1 xlO5 cnT3以上’且其結 分布最頻繁爲0.12 μηι以下，則可形成使用 缺陷之基板，氧離子行程的不均會變小’進 次的步驟之氬與氧的混合氣體環境之熱處理 氣體的混合氣 進行氬與氧的 之1 2 5 0 °C以下 氧的混合氣體 化，但此情況 微粗糙度劣化 有可防止粗糙 氧離子的注入 或者惰性氣體 1 2 8 0 °C的温度 理，因此可使 ，特別是所謂 ，然後藉由在 砂原子之塡孔 使消滅。此情 COP所構成 晶缺陷的尺寸 小尺寸的結晶 而可以縮小其 的埋入氧化膜 (5) (5)
1270959 的不均。另一方面，在初期段階的非氧化性氣體 1 25 0 °C以下的熱處理終了後’若在該温度下切換 的混合氣體環境’則會引起矽基板表面的微粗縫 ，但若在前熱處理後使溫度下降至可防止微粗糙 温度，具體而言1100°C以下’則可明顯防止粗縫 【實施方式】 其次，根據圖面來說明用以實施本發明的最佳 本發明是在氬及氧的混合氣體環境中對注入拳 矽基板進行1 3 00〜1 3 5 0°C的熱處理’藉此來取得 基板之SIMOX基板的製造方法。其特徵是在氧葡 入後，其熱處理以前，在惰性氣體或還原性氣體窜 氣體與還原性氣體的混合氣體環境中，於1〇〇〇°C-的温度範圍，對矽基板進行5分〜4小時的前熱虔 了形成氧化膜，而注入氧離子，然後進行以往氬與 合氣體環境之熱處理的前段處理，亦即在惰性氣i 性氣體或者惰性氣體與還原性氣體的混合氣體環境 施加熱處理來使凹坑發生起因之小結晶缺陷消滅。 使在非氧化性氣體環境下的熱處理之結晶缺陷，转 謂Grown-in缺陷之空洞缺陷的内壁氧化膜溶解， 由在被去除内壁氧化膜的空洞缺陷内擴散格子間形 塡孔效果來縮小表面附近的Grown-in缺陷，而使 此刻，同時亦可使在離子注入附著的矽系或二氧 境下之 Μ與氧 的劣化 劣化的 的劣化 形態。 離子的 SIMOX 子的注 者惰性 ,1 280〇C 理。爲 氧的混 或還原 中藉由 而且， 別是所 然後藉 原子之 消滅。 矽系粒 -8- (6) 1270959 子降低或消滅，因此可使最終SIM OX基板表面上的凹坑 更爲降低。 在此，就惰性氣體而言，例如有氬氣，氨氣等，就還 原性氣體而言，例如有氫氣。就惰性氣體與還原性氣體的 混合氣體環境而言，例如有氫氣與氬氣的混合氣體環境， 或者氦氣與氫氣的混合氣體環境。此時的混合比例並無特 別加以限定。 I 此外，之所以前熱處理的温度範圍爲1 〇 〇 〇 °C〜1 2 8 0 °c
W ，該前熱處理的時間爲5分〜4小時的範圍，那是爲了使 在非氧化性氣體環境下的熱處理之結晶缺陷，特別是所謂 Grown-in缺陷之空洞缺陷的内壁氧化膜溶解，然後藉由在 被去除内壁氧化膜的空洞缺陷内擴散格子間矽原子之塡孔 效果來縮小表面附近的Grown-in缺陷，而使消滅時所必 要者。若該前熱處理的温度未滿1 〇〇〇度，則難以使結晶 缺陷消滅，若其温度超過1 2 8 0 °C，則矽表面的矽原子的昇 φ華會變得劇烈，矽基板表面的粗糙度會有劣化的情形。在 此最好温度範圍爲1100〜1250 °C。又，若該前熱處理的時 間爲未滿5分，則難以充分消滅結晶缺陷，若該時間超過 4小時，則會因爲矽原子的昇華或被離子注入之氧離子的 外方擴散而使得埋入氧化膜的品質劣化。在此，最好前熱 處理的時間爲3 0分〜2小時。 另外，被注入氧離子的矽基板，最好孔缺陷或由COP 所構成的結晶缺陷密度爲1 x105cm_3以上，且結晶缺陷的 尺寸分布最頻繁爲0 · 1 2 μηι以下。亦即，若使用具有小尺 -9- (7) 1270959 寸的結晶缺陷之基板，則氧離子行程的不均會變小，可縮 小其次的步驟之氬與氧的混合氣體環境之熱處理的埋入氧 化膜的不均。在此，之所以結晶缺陷密度必須爲1 X 1 〇5 cnT3以上，那是因爲若結晶缺陷密度未滿lxl05cnT3未満 ，則結晶缺陷尺寸會變大，難以消滅在前熱處理的缺陷， 最好缺陷密度爲lxl〇5cnT3〜lxl07cm·3。又，之所以結晶 缺陷的尺寸分布最頻繁必須爲0.12 μιη以下，那是因爲若 φ 超過 0.1 2μπι，則會難以充分消滅結晶缺陷，更理想爲 0.0 7 μιη 以下。 另一方面，可知在初期段階的非氧化性氣體環境下之 125 (TC以下的熱處理終了後，若在該温度下切換成氬與氧 * 的混合氣體環境，則會引起矽基板表面的微粗糙度的劣化 。因此，在前熱處理後，最好在惰性氣體或還原性氣體或 者惰性氣體與還原性氣體的混合氣體環境中使矽基板降溫 至600 °C〜11〇〇 °C之後，進行氬與氧的混合氣體環境之熱 處理。亦即，將溫度降低至可防止微粗糙度的劣化之温度 ，具體而言降低至noo°c以下，只要實施氧化性氣體導入 之埋入氧化膜形成熱處理，便可取得與通常SIMOX品同 等級的粗糙度。 上述S IΜ Ο X基板的製造方法，例如圖4的工程圖所 示，經由氧離子注入工程與前熱處理工程來進行。首先’ 如圖4 ( a)所示，在矽基板1中注入氧離子2。然後，如 圖4 ( b )所示，在惰性氣體或還原性氣體或者惰性氣體與 還原性氣體的混合氣體環境3中以1 000°C〜1 280 °C的温度 -10- (8) 1270959 範圍來對矽基板進行5分〜4小時的前熱處理。 <實施例 開始材料爲準備直徑200mm之針對藉由柴式法（ Czochral ski method )所育成的矽單結晶進行加工而取得 之以下的3種類的基板。亦即，準備（1 )具有結晶缺陷 尺寸峰値爲0.13〜0·15μηι，最大密度〇.5xl〇4cnl-2的基板 I ， （2)具有結晶缺陷尺寸峰値爲〇·〇9〜〇·ΐ2μηι，最大密 度l.〇xl〇5cnT2的基板，（3 )具有結晶缺陷尺寸峰値爲 0.05〜〇·〇7μπι，最大密度l.〇xl〇7cm·2的基板。 在該等3種類的各個基板中，以能夠形成注入能量 180KeV，摻雜量4.0xl017cnT2之方式來實施氧離子注入。 其次，如圖1所記載，在Ar氣體100%環境下700°C投入 後，升溫至1 150°C，然後在保持1小時之後，在1%氧環 境-氬氣基礎下升溫至1 3 5 0 °C，然後在保持4小時之後， φ在70%氧環境下更保持4小時，降溫至700 °C。然後，以 HF水溶液來去除表面氧化膜之後，經由SC-1洗浄來形成 最終SIMOX製品。以該等的SIMOX基板作爲實施例1。 <實施例2> 分別準備與實施例1的3種類基板同樣的基板。在該 等3種類的各個基板中以和實施例1相同的條件來實施氧 離子注入。其次，如圖2所記載，在Ar氣體100%環境下 7〇〇°C投入後，升溫至1150°C，然後保持1小時之後’使 -11 - (9) 1270959 降溫至1 000°c。然後，在1 %氧環境-氬氣基礎下升溫至 1 3 5 (TC，然後使保持4小時保持之後在7 0 %氧環境下更保 持4小時，使降溫至700 °C。然後，以HF水溶液來去除表 面氧化膜之後，經由S C -1洗浄來形成最終S IΜ Ο X製品。 以該等的SIMOX基板作爲實施例2。 <比較例1 > 分別準備與實施例1的3種類基板同樣的基板。在該 等3種類的各個基板中以和實施例1相同的條件來實施氧 離子注入。其次，如圖3所記載，7 0 0 °C投入後，在1 %氧 環境-氬氣基礎下升溫至1 3 50 °C，然後保持4小時之後， 在70%氧環境下更保持4小時，使降溫至700 °C。然後， 以HF水溶液來去除表面氧化膜之後，經由SC-1洗浄來形 成最終SIMOX製品。以該等的SIMOX基板作爲比較例1 <評價試驗及評價> 以表面缺陷檢測裝置來分別觀察實施例1，實施例2 及比較例1之（1 )〜（3 )的基板。其結果如以下所述。 就比較例1而言，在與開始基板中發生COP的區域 (密集於基板中央部）相同位置觀察到凹坑。當然越是結 晶缺陷密度高的基板（3 )，凹坑密度越會變高，在 SIMOX製品表面約存在10個/cm2以上。並且，測定表面 霧度水準（Haze Level) ’全部樣品約顯不1〜4ppb的値 -12- (10) 1270959 相對的，就實施例1而言，基板（1 )〜（3 )全部爲 0.3〜0.5個/cm2的凹坑數，測定霧度水準的結果，全部樣 品霧度水準在熱處理爐内約於Ippb〜l〇20ppb的範圍中形 成不均。而且，特別是越往舟皿下側越會觀察到霧度劣化 〇 另外，就實施例2而言，基板（1)〜（3)全部爲 | 0.3〜〇· 5個/cm2的凹坑數’且測定霧度水準的結果，可知 全部樣品霧度水準約爲1〜5ppb的範圍，與以往SIMOX 同等。由以上結果可知，依本發明所使用低成本基板的 SIMOX基板的品質與使用高價基板的SIMOX基板的品質 同等級。 〔産業上的利用可能性〕 在SIMOX基板的製造方法中，可使在非氧化性氣體 φ環境下的熱處理之結晶缺陷，特別是所謂Grown-in缺陷 之空洞缺陷的内壁氧化膜溶解，然後藉由在被去除内壁氧 化膜的空洞缺陷内擴散格子間矽原子之塡孔效果來縮小表 面附近的Grown-in缺陷，而使消滅。 【圖式簡單說明】 圖1是表示本發明的實施例1的温度條件。 圖2是表示本發明的實施例2的温度條件。 圖3是表示比較例1的温度條件。 -13- (11)1270959 圖4是表示本發明的實施形態的工程圖。
-14-

Claims (1)

  1. (1) 1270959 十、申請專利範圍 1· 一種SIMOX基板的製造方法，係於氬與氧的混合 氣體環境中對注入氧離子的矽基板進行1300〜135(TC的熱 處理，藉此來取得SIMOX基板者，其特徵爲·· 在氧離子的注入後，上述熱處理以前，在惰性氣體或 還原性氣體或者惰性氣體與還原性氣體的混合氣體環境中 以1 000°C〜1 280°C的温度範圍來對上述矽基板進行5分〜 4小時的前熱處理。 2·如申請專利範圍第1項之SIMOX基板的製造方法 ，其中被注入氧離子的矽基板，係孔缺陷或由COP所構 成的結晶缺陷密度爲lxl 05cnT3以上，且上述結晶缺陷的 尺寸分布最頻繁爲〇.12μπι以下。 3·如申請專利範圍第1或2項之SIMOX基板的製造 方法，其中在前熱處理後，在惰性氣體或還原性氣體或者 惰性氣體與還原性氣體的混合氣體環境中使矽基板降溫至 6 0(TC〜1 1〇〇 °C後進行氬與氧的混合氣體環境之熱處理。 -15·
TW094124383A 2004-07-20 2005-07-19 Production method for SIMOX substrate TWI270959B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004211127A JP4706199B2 (ja) 2004-07-20 2004-07-20 Ｓｉｍｏｘ基板の製造方法

Publications (2)

Publication Number Publication Date
TW200608515A TW200608515A (en) 2006-03-01
TWI270959B true TWI270959B (en) 2007-01-11

Family

ID=35785256

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094124383A TWI270959B (en) 2004-07-20 2005-07-19 Production method for SIMOX substrate

Country Status (7)

Country Link
US (1) US7560363B2 (zh)
EP (1) EP1786023B1 (zh)
JP (1) JP4706199B2 (zh)
KR (1) KR100834231B1 (zh)
CN (1) CN100501922C (zh)
TW (1) TWI270959B (zh)
WO (1) WO2006009148A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412083B (zh) * 2008-03-05 2013-10-11 Sumco Corp 矽基板及其製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘ基板の製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5498678B2 (ja) * 2008-09-25 2014-05-21 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
US8492290B2 (en) * 2011-06-21 2013-07-23 International Business Machines Corporation Fabrication of silicon oxide and oxynitride having sub-nanometer thickness
JP2014168090A (ja) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472533A (en) * 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
JPH01122019A (ja) * 1987-11-06 1989-05-15 Hitachi Maxell Ltd 信号入り磁気テープ
JPH05335301A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd シリコン酸化膜の形成方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JP3995286B2 (ja) * 1996-04-26 2007-10-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Ｓｉｍｏｘ基板の製造方法
JP3583870B2 (ja) 1996-08-19 2004-11-04 新日本製鐵株式会社 半導体基板及びその製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
JPH11220019A (ja) * 1998-02-02 1999-08-10 Nippon Steel Corp Ｓｏｉ基板およびその製造方法
WO1999039380A1 (fr) * 1998-02-02 1999-08-05 Nippon Steel Corporation Substrat soi et procede de fabrication dudit substrat
TW469643B (en) * 1998-09-04 2001-12-21 Canon Kk Process for producing semiconductor substrate
JP2001223220A (ja) * 2000-02-08 2001-08-17 Mitsubishi Materials Silicon Corp 半導体ウェーハの熱処理方法及び半導体ウェーハ
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
US6734762B2 (en) * 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
US6632694B2 (en) * 2001-10-17 2003-10-14 Astralux, Inc. Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters
US6927422B2 (en) * 2002-10-17 2005-08-09 Astralux, Inc. Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters
US6927146B2 (en) * 2003-06-17 2005-08-09 Intel Corporation Chemical thinning of epitaxial silicon layer over buried oxide
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘ基板の製造方法
WO2006030857A1 (ja) * 2004-09-16 2006-03-23 Hitachi Kokusai Electric Inc. 熱処理装置及び基板の製造方法
WO2007007386A1 (ja) * 2005-07-11 2007-01-18 Sumitomo Mitsubishi Silicon Corporation Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
EP1917679A2 (en) * 2005-08-26 2008-05-07 MEMC Electronic Materials, Inc. Method for the manufacture of a strained silicon-on-insulator structure
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Ｓｉｍｏｘウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412083B (zh) * 2008-03-05 2013-10-11 Sumco Corp 矽基板及其製造方法

Also Published As

Publication number Publication date
EP1786023A1 (en) 2007-05-16
CN100501922C (zh) 2009-06-17
CN1989592A (zh) 2007-06-27
US20080090384A1 (en) 2008-04-17
JP2006032752A (ja) 2006-02-02
EP1786023B1 (en) 2011-11-16
WO2006009148A1 (ja) 2006-01-26
US7560363B2 (en) 2009-07-14
KR100834231B1 (ko) 2008-05-30
EP1786023A4 (en) 2008-08-13
JP4706199B2 (ja) 2011-06-22
KR20070032823A (ko) 2007-03-22
TW200608515A (en) 2006-03-01

Similar Documents

Publication Publication Date Title
TWI270959B (en) Production method for SIMOX substrate
TWI550834B (zh) 具有在處置晶圓中之高電阻率區域之絕緣體結構矽及用於生產此種結構之方法
US8173521B2 (en) Method for manufacturing bonded wafer
US20180182641A1 (en) Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
JP2005522879A (ja) 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
JP2004537161A (ja) 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
TW201107544A (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
KR20090006878A (ko) Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
TWI335614B (en) Method of producing bonded wafer
EP1906450A1 (en) Process for producing simox substrate, and simox substrate produced by said process
JP2010027959A (ja) 高抵抗ｓｉｍｏｘウェーハの製造方法
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JP2001110739A (ja) Ｓｉｍｏｘ基板及びその製造方法
JP2002289820A (ja) Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
US20040166684A1 (en) Silicon wafer and method for manufacturing the same
JP2006080348A (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
JP2010003764A (ja) シリコンウェーハの製造方法
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP5434239B2 (ja) シリコンウェーハの製造方法
JPH0729845A (ja) 半導体装置の製造方法
EP1710830A2 (en) Silicon on insulator structure having intrinsic gettering
KR20070022285A (ko) Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는ｓｉｍｏｘ 기판
JP2004356456A (ja) 酸素注入シリコンウェーハ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees