TWI251347B - LDMOS device and method of fabrication - Google Patents
LDMOS device and method of fabrication Download PDFInfo
- Publication number
- TWI251347B TWI251347B TW094124459A TW94124459A TWI251347B TW I251347 B TWI251347 B TW I251347B TW 094124459 A TW094124459 A TW 094124459A TW 94124459 A TW94124459 A TW 94124459A TW I251347 B TWI251347 B TW I251347B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- insulating layer
- region
- insulating
- conductivity type
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims description 34
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 239000011810 insulating material Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims 3
- 229910052727 yttrium Inorganic materials 0.000 claims 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims 2
- 229910000410 antimony oxide Inorganic materials 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 claims 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 1
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 235000003130 Arctium lappa Nutrition 0.000 description 1
- 244000294263 Arctium minus Species 0.000 description 1
- 235000008078 Arctium minus Nutrition 0.000 description 1
- 244000241257 Cucumis melo Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002327 eosinophilic effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052609 olivine Inorganic materials 0.000 description 1
- 239000010450 olivine Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
1251347 13396twf.doc/006 九、發明說明： 【發明所屬之技術領域】 本發明-般涉及-種半導體元件，特別是涉及一種橫 向雙擴散的金屬氧化半導體（LDM〇s)元件及其加工方法。 【先前技術】 LDMOS το件-又用在局壓用途，當設計此元 件日r重要的是元件必須有很高的崩潰電壓（vbd)，同 時當操作時，也展現低的接通電阻（RGn)。藉由設 有低接通電阻與高崩潰電壓的LDM〇s元件，丄元件在高 塵用途下-般將表現低能量損耗的雖 =電阻’當電晶體在飽和狀態時，可以達到 /瓜（sat)。糾此LDM〇s元件時的一個問題是：該技 術與結構若趨向使Vbd最A，料不觀⑽，反之亦然。 所週t ’糟由在—部分間極（此部分問極被 ^ 面製造場氧化物⑽X)以尋求增加崩潰 電[，FOX料少聚餘雜輕的電場 元件则的橫截面圖。如圖1闡明，汲極區』 ^ ^ 〇4内形成的，源極區⑽是在P型基底102 内形成的。閘極110是在基底的表面軸的，」 被薄薄的絕緣氧化層與基底隔開。F0X層li2 底102與閘極110的另一部分之間形成的。當& i ：：形Γ肖耗基底中_，服層典觀是通雜氧化_ I2513i_6 US6448625B 、 US6468870B 、 US6531355B 與 US6580131B闡明MOS與LDMOS的不同設計，其结人了' 此FOX層的設計。 口口 服，441，43出描述一種1^08元件，其中在間極與 基底之間形成絕緣層，其具有兩部分不同的厚度。這種具 有兩部分不同厚度的絕緣層的形成在該文的第4攔論了 =口第4攔、第48至6〇行所討論，最好是絕緣層的兩部分 • 卩由同樣的材料組成，而且係使用熱成長二氧切層來形 成0 株^面/ _那些先前技術提供了崎相尋求增加元 :的讀電壓，在此情形下期望進—步改善高崩潰電㈣ 之間的取捨問題。特別是期望能夠使元;牛 展見特殊的朋潰電壓，且進一步減少接通電阻。 【發明内容】 屬面來看，本發明提供了一種橫向雙擴散的金 iLDM0S) ^: -部八其^^與〉及極區、在上述源極區與汲極區之間的 -t=r間提供-個平*介之 層之上形賴卩^件、WA在部分地賴件與絕緣 計中朗在結合了F0X層的先前技術設 曰勺低表面是位於相鄰薄氧絕緣層的低表面之 1251347 13396twf.doc/〇〇6 I貫意味者由於需要將電流偏離以跟隨FGX層低表 凹1Ϊ底與絕緣層之間介面附近的電流通路將展現 到^Γ〜路。此外，當電流通路從薄絕緣層的下側變 這兩個时會引起科料加電賴散電祖。 緣層祕㈣介面形成凹陷的 面附近也會出現增加的擴散電阻，本發明 的二=已設計了 LDM0S元件，在源極區與汲極區之間 之^基底提供了-個絕緣層，在此絕緣層與基底表面 個：面介面。然後’為了實現增加崩潰電壓，本 ^此“日^者&供了絕緣構件，為了提供較厚的絕緣區而 部分形成此絕緣構件，然後在部分絕緣構 :1曰之上ΐ成閘極層。因此，可以製造—種LDMOS 可展現高崩潰f壓’由於絕緣層與基底表面之間 的平面介面的設置，也可以得到較低的接通電阻。 在-個實關巾’通财積仙找緣層上形成絕緣 絕緣構件沉積在絕緣層上的方式，不會破壞絕 、、彖層與基底表面之間的平面介面。 it發明的這些實施例中’為了在部分絕緣層上製造 在一個實施例巾，LDM0S元件進一步包括：— 壁結構’其位於鄰接絕緣構件的至少― 與絕緣構件之_層形成—個過渡表面。間^ j I25im twf.doc/006 、:過用來平滑絕緣層與絕緣構件之間的閘極層的過 二' μ減夕這部分閘極的電場，因此增加崩潰電壓。 上述的〔，基/是第-傳導性類型的， 一傳導性％刑Γ 疋弟二傳導性類型的，其與上述第 且屬於上i第目該元件進一步包括：在基底中形成而 中面傳導性類型的第一井區、在上述第一井區 以借〔、十>上述源極區與汲極區之一。第一井區如此設置 緣#的!^緣層的—部分置於第一井區之上，其中，此絕 個方形成有上述的絕緣構件的部分。在-個=的具施例中，在第一井區中面形成汲極區 元件維持高電壓。田作又擴也及極。禮結構幫助該 缘，該LDM0S元件進一步包括：在絕 2之下的基底中形成-個通道區(channel 广上述第-傳導性類型的第二井區’以提供上= ，參雜濃度。因此’可以經過調整第二井區的摻= 又而達到要求的啟始電壓(Threshold Voltage)。 在-個實施例中’第二井區圍繞著第—井區。但 在其他實施例中，第二井區可以盘第一井 包圍它。 乂，、弟井㈣開’而不是 =緣料以由各種材料形成。但是，在—個實施例 絶緣層由二氧化矽形成。 ^ 在-個實施例中，絕緣構件包括絕緣材料。如示 方式，絕緣材料可以是氮化石夕、氧氮化石夕與富氧化石夕之二 f.doc/〇〇6 1251347 13396tw 特殊的貝靶例中，絕緣構件是 構是由氧切軸的。u統外彡賴，間隙壁結 沾2第方面可見’本發明提供了~種製造橫向雙擴散 =屬氧彳時導體α觸s)元件的方法，包括以下步
個基底·’（b)在基底的—部分形成—舰緣層，以 絕緣層與基底表面之間提供_個平面介面；（〇在 =、巴、’彖層的-部分形成絕緣構件；⑷在部分上述絕緣構 =與絕緣層之上形成-個閘極層；⑹在基底中形成源極區 p、及極區，以便上4基底的—部分置於上述源極區與汲極 品之間’ 4中’上述基底的—部分是在上述步驟⑻中在上 方形成有絕緣層的部分。 在個貝施例中，形成絕緣構件的步驟包括以下步 驟·在纟巴緣層上沉積一層絕緣材料；圖案化絕緣材料以形 成上述的絕緣構件。圖案化過程可包含在一個實施例中， 包括微影與钱刻兩個製程。 在本發明的一個實施例中，形成間隙壁結構的步驟包 括以下步驟：在絕緣層與絕緣構件上沉積一層絕緣材料； 進行蝕刻方法以形成間隙壁結構。此蝕刻方法可使用任何 適當的蝕刻類型，諸如乾蝕刻、濕蝕刻等。 尸從第三方面來看，本發明提供了一種横向雙擴散的金 屬氧化半導體（LDMOS)元件，包括：一個第一傳導性類 型的基底’形成於基底中的源極區與汲極區，源極區與汲 1251347 13396twf.doc/006 極區疋第二傳導性類型的，與上述第—傳導性類型相反； 在上述源極區與汲極區之間的一部分基底提供了一個絕緣 層，以便在上述絕緣層與基底表面之間提供一個平面接 口；在上述絕緣層的一部分形成絕緣構件；在部分上述絕 緣構件與絕緣層之上形成閘極層；在基底中形成上述第二 傳導性類型的第-井區，在上述第—井㈣形成上述的源 極區與没極區之―；這樣放置第—井區，以便上述絕緣層 的-部分置於第一井區之上，纟中上述絕緣層白勺_部分是 上方形成有該絕緣構件的一部分。 【實施方式】 根據本發明所提出的較佳實施例，提供了 LDM〇s元 件，其具有低接通電阻，同時展現高崩潰電壓。如圖2闡 明’ LDMOS元件200包括一個p型基底2〇2，作為示範， 其可由單晶矽形成。然後在p型基底2〇2中形成一個N型 ，（NW)區204，在N型井區204中形成第一 N型摻雜 區206，以形成汲極區。在p型基底2〇2中形成第二N型 摻雜區208，以形成源極區。 提供在源極區208與汲極區206之間的基底表面上例 如由二氧化矽形成的絕緣層23〇。此絕緣層與基底表面具 有平面介面。在一部分絕緣層的頂部，使用沉積作用形成 絕緣構件212。絕緣構件212突出在絕緣層23〇的水平面 之上，以提供相對厚的絕緣區，但是經過使用這種沉積作 用，此絕緣構件212的形成不破壞絕緣層23〇與p型基底
1251347 13396twf.doc/006 ::表間的平面介面。絕緣構件212可以由多種材 絕缘材料=，可由諸如氮财、氧氮切或富氧化石夕的 、、、巴、，彖材枓形成。這些材料能阻止UV光穿透元件，其中， 電漿製程中產生的。在一個特殊的實施例中， 、嘉ί二作為絕緣構件212的材料。在LDM〇S元件的每 ^ 1 220、服區225，以將該元件與其他元件 根據本發_—個實關，如® 2 _，給絕緣構件 212提供一個間隙壁214，其位於絕緣構件212的每側，此 ，隙壁由絕緣材料形成。在一實施例中，間隙壁可由 氧化氮化矽或氧氮化矽形成，在一個特殊的實施例中， 使用氧化矽。間隙壁的作用是在絕緣層23〇與絕緣構件2D 之間提供一個逐漸過渡的表面。在另一個實施例中，間隙 壁可以只在絕緣構件212的一侧形成。 然後在一部分絕緣構件212與絕緣層230上形成閘極 $ 210,間隙壁的過渡表面減少了在閘極轉換區出現的電 场’其中’此閘極轉換區在絕緣層與絕緣構件之間。閘極 可由各種材料形成，在一個實施例中，它由多晶矽或摻雜 λ的多晶石夕形成。 在一個實施例中，如圖2所示，在Ρ型基底202中形 成Ρ型井（PW)區216,可以將其安排成圍繞NW區204， 或不是圍繞而是與NW區隔開。在一個實施例中，PW區 216圍繞第一 Ν型摻雜區206、第二Ν型摻雜區208與NW 區 204 〇 11 ⑧ 1251347 13396twf.doc/006 現在參照圖M與3B詳細討論加工前述厲⑽元件 的方法。熟悉本專業的技術人員會意識到 的各種區的摻雜物類型，•型= 用^吾“第%導^Ϊ 第為^圖3A與犯而使 丁丨喊丄興弟一傳導性類都”。古闯 2闡明的實施例中’第—傳導性類型是、 性 類型是N型。 乐一得VI*生 牛Γ ^提供了第—傳導性類型的基底，其後的 =驟=中，在基底中形成第二傳導性類型的第—井區。 =/驟314巾’在基底中也形成第—傳導性類型的第 =種已㈣技術之—形成這兩個井區，例 °·使用微影製程（遮掉不需要的區域）與離子植入（植 入^需要的區域）。此外，兩個井形成的順序可以互換(。 位置(：源二：广中’在第一與第二摻雜質區將形成的 夫極區與汲極區）之間的基底上形成一絕緣圖案。 2^2= Γ圖2 ’將由絕緣層230及其上形成的絕緣構件 面的=1:緣圖案，因此將有平底表面，提供與基底表 面”面。可使用諸如化學氣相沉積（CVD)作用或 構tit通用的膜層形成方法，在絕緣層23G上提供絕緣 構件212，境將確保維持與基底的平面介面。 構件中’在絕緣圖案的侧牆’且更特別地在絕緣 fitr側牆形成間隙壁。可以經過在絕緣圖案與基底 ^成層’然後運用回姓刻方法，而製造間隙壁。可以 任何適當的侧技術來執行回钱刻方法，例如乾钱刻 12 ⑧ I25134L f.doc/006 技術或濕蝕刻技術。 術的任一個來形成閘極層。例;技 地運用微影製程，最後運用極層。然後典型 刻，以圖案她Γ 例如非等向性的餘
此後，步驟322中，在N型井區2〇4 ”〇6 ’步驟324中，在基底中形成第二摻雜區施。二 第二傳導性類型的。可以通過芯 的罩幕步驟來貫施步驟322與步驟324，其中，此 =係猎者對需要的井區或雜f區的基紐觸擇性的^ 擴散I::傳統的方法執行選擇性的摻雜―
，圖3B是為了實現圖3A的步驟316、318與32〇而更 洋細地闡明執行的方法的流程圖。步驟4〇〇中，在第一第 二井區上形成閘極氧化層，在閘極氧化層的每個終端區形 成FOX區220與F0X區225。可使用熱氧化或CVD形成 閘極氧化層，但是已經發現熱氧化製造出的閘極氧化層品 i更好。使用閘極氧化層形成前面參照圖2描述的薄絕緣 層230 ’且在源極區與汲極區之間的長度之内，閘極氧化 層與基底的介面係為平面。 此後，步驟410中，由氮化物層的沉積作用在間極氧 化層上形成絕緣構件（在此特殊的示例中是氮化物層），然 13 ⑧ 1251341—
f= 以形成絕緣構件212。可使用各種已知的技 術’如PECVD (電漿增強化學氣相沉積）、SAC yvD)、m^CVD (高密度電漿CVD)等，以執行沉積 衣程。在—個貫施例中，為了從沉積的氮化物製造絕緣構 件，按圖案化的方法運用了微影製程與_兩個技術。蚀 刻可使用乾_或者濕_方法，在—個特殊的實施例 中，使用乾蝕刻。 '
因此’可看出’用步驟400與步驟41〇兩者均用來實 現圖3A的步驟316。 、 此後過权進行到步驟420，將氧化物沉積到絕緣構件 與暴露的閘極氧化物上，接著使用喊刻方法，在絕緣構 件212的每側形成間隙壁。在一個實施例中，回侧方法 運用無EI定圖案之乾綱(Blank Dry Etehing)。因此，使用 步驟420貫現圖3A的步驟318。 然後γ步驟430中，在絕緣構件、間隙壁與暴露的氧 化物層上沉積多晶矽層，然後將多晶矽層圖案化，形成多 晶矽閘極210。同樣地，可使用微影製程與蝕刻執行圖案 化，本專業的技術人員將會領會此做法。因此，使用步驟 430實現圖3A的步驟320。 圖4A至圖4D是根據前述圖3A與圖3B的方法，用橫 截面圖示意地闡明LDM〇s元件的製造。圖4A是根據步 驟312與314說明在p型基底2〇2之内，N型井區2〇4與 P型井區216的形成。然後如圖4B所示，使用熱氧化在基 底表面製造閘極氧化層500與兩個F〇X區22〇與F〇x區 ⑧ 14 1251347 13396twf.doc/006 225 ’如前面參照圖3B的步驟400之内容。 然後如圖4C卿’使航積作用，在閘極氧化層5〇〇 上形成絕緣構件2丨2及其間隙壁214，如前面參照圖3B的 步驟410與420所描述的内容。 取傻，如圃4υ所示〜川，儿預興蝕刻形成多晶矽閘極 210，使用選擇性的摻雜製程（見圖3Α的步驟、Μ〕
與324、）形成源極區208與汲極區2〇6。在源極區與汲極區 的形成期間，將置於源極區與汲極區之上之·氧化層 5〇〇的彳为-般保留為犧牲的氧化物，然後在離子植入 之後將其移除，以形成源極區與汲極區。然後將絕緣層挪 留在源極區208與汲極區206之間的基底表面。曰 在傳統的LDMOS元件中，將F〇x區放置在場電極 下，由於需要將電流偏離以跟隨^乂層低表面的輪於 現存在凹陷的電流通路。此外，當電 ^ ^ 下侧變到職相下側時，電流擴散魏增加 素引起接通電阻(Ron)的增加。為了減少r 二 ϋΓ 热論如何’根據本發明的實施例，用嗜缕 的間隙壁結構來代替F〇x，這利於維持 構件與可選的《壁結構來代料電極下 1251347 13396twf.doc/〇〇6
FOX 絕緣性結構只要考慮到所需_潰特性而不會影響 本發明實補的LDMQS ^件可祕各料 諸如需要維持高崩潰電壓的積體電路，例如Lci^^&哭。 以上所述，僅是本發明的較佳實施例而已， !:月：任Γ以上的限制，雖然本發明已以較佳實施例揭 =如亡’然而並非用以限定本發明，任何熟悉本專業的技 術士員，在不脫離本發明技術方案範圍内，當可利用上述 揭示的結構及技術内容作出些許的更動或修飾為等同變= 的等效實關，但是凡是未麟本發日·術輕的内容， 依據本發明賴術實f對以上實施㈣作的任何簡單修 改、等同變化與修飾’均仍屬於本發明技術方案的範圍内二 【圖式簡單說明】 上述說明僅是本發明技術方案的概述，為了能夠更清 楚暸解本發明的技術手段，並可依照說明書的内容予以實 • 施，以下以本發明的較佳實施例並配合附圖詳細說明如下·· 圖1是傳統的LDMOS的橫截面圖。 圖2疋根據本發明所提出的較佳實施例中，的 橫截面圖。 圖3A與3B是根據本發明所提出的較佳實施例中，為 了製造LDMOS元件，闡明所執行的方法步驟的流程圖。 圖4A至4D是根據圖3A與3B的方法，用横截面圖示 意地闡明LDMOS元件的形成。 ” 16 ⑧ 1251347 13396twf.doc/006 【主要元件符號說明】 100 :傳統LDMOS元件 102 :P型基底 104 : N型井區 10 6 . >及極區 108 :源極區 110 :閘極 112 : FOX 層 ® 200 ·· LDMOS 元件 202 : P型基底 204 : N型井區(NW) 206 :第一 N型摻雜區、汲極區 208 :第二N型摻雜區、源極區 210 :閘極層、閘極 212 :絕緣構件 214 :間隙壁 • 216 : P 型井（PW)區 220 : FOX 區 225 : FOX 區 230 :絕緣層 310、312、314、316、318、320、322、324、400、 410、420、430 :步驟 500 :閘極氧化層 17 ⑧
Claims (1)
1251341 96twf.doc/006 十、申請專利範圍： 1· 一種橫向雙擴散的金屬氧化半導體(LDMOs)元件， 其元件包括： 一基底； 在基底中形成的一源極區與一及極區； 在該源極區與該汲極區之間的一部分該基底上配置了 一絕緣層’以便在該絕緣層與該基底表面之間提供/個平 面介面； 鲁 在該絕緣層的一部分上配置有一絕緣構件；以及 在部分該絕緣構件與該絕緣層之上配置有一閘極詹。 2·如申請專利範圍第1項所述的LDMOS元件，其中該 絕緣構件是由沉積作用形成的。 3·如申請專利範圍第1項所述的LDMOS元件，該 LDMOS元件更包括·· 一間隙壁結構，其位於鄰近該絕緣構件的裏少一側 牆’以提供絕緣層與絕緣構件之間的閘極層一個過渡表面 • 4·如申請專利範圍第1項所述的LDMOS元件，其中該 基底是一第一傳導性類型的，而該源極區與該淡極區疋一 第二傳導性類型的，該第二傳導類型相對於該第一傳導性 類型，該LDMOS元件更包括： 在該基底中配置有該第二傳導性類型的一第一井區， 在該第一井區中配置有該源極區與該没極區之一；以及 這樣放置該第一井區，以便該絕緣層的一部分覆蓋於 該第一井區之上，其中，該絕緣層的該部分之上配置有該 18 ⑧ idoc/006 絕緣構件。 5·如申請專利範圍第4項所述的LDMOS元件，其中該 LDMOS元件更包括： 在該絕緣層之下的該基底中配置有一通道區；以及 在該基底中配置有該第一傳導性類型的一第二井區， 以提供該通道區—摻雜濃度。 6·如申請專利範圍第5項所述的LDMOS元件，其中該 第二井區圍繞著該第一井區。 7·如申請專利範圍第1項所述的LDMOS元件，其中該 絕緣層是由二氧化矽形成的。 8·如申請專利範圍第1項所述的LDMOS元件，其中該 絕緣構件包括一絕緣材料。 9·如申請專利範圍第8項所述的LDMOS元件，其中該 絕緣材料是氮化矽、氮氧化矽與富氧化矽其中之一。 1〇·如申請專利範圍第3項所述的LDMOS元件，其中 該間隙壁結構是由一絕緣材料形成的。 n•如申請專利範圍第1〇項所述的LDMOS元件，其中 =隙健構的該絕緣㈣是氧切、氮化频氮氧^ 12.如申請專利範㈣3項所述的ldm〇s 件是由氮化鄉成的，而該間隙壁結構是由氧化 13·種檢向雙擴散的金屬氧化半導體⑽以 的製造方法，該方法包括以下步驟： ⑧ 19 1251347 13396twf.doc/006 (a) 提供一基底； (b) 在該基底的一部分形成一絕緣層，以便在該絕緣層 兵及基底之表面之間提供一個平面介面·， (c) 在该絕緣層的一部分上形成一絕緣構件； (d) 在部分該絕緣構件與該絕緣層之上形成一個閘極 層；以及 9 (e) 在該基底中形成一源極區與一汲極匾，使該基底之 一部分置於該源極區與該汲極區之間，其中該基底之該部 分疋在該步驟(b)中，上方形成有該絕緣廣的該基底之該部 分0 14·如申請專利範圍第13項所述的製造方法’其中该步 驟(c)包括使用沉積製程形成該絕緣構件。 15·如申請專利範圍第13項所述的製造方法，其更包括 下面步驟： 形成一間隙壁結構於鄰近該絕緣構件的至少一侧牆， 以使該絕緣層與該絕緣構件之間的該閘極層形成一個過渡 表面。 16·如申請專利範圍第π項所述的製造方法，其中該基 底是一第一傳導性類型的，該源極區與該汲極區是一第二 傳導性類型的，該第二傳導類型相對於該第一傳導性類 型，該方法更包括以下步驟： 在該基底中形成該第二傳導性類型的一第一井區，在 该步驟(e)中在該第一井區中形成該源極區與該沒極區之 一，這樣放置第一井區，以使該絕緣層的一部分置於該第 ⑤ 20 1251347 13396twf.doc/006 -^之f，其中在該絕緣層之該部分是上方形成有該絕 緣構件的該絕緣層之該部分。 17·如申請專利範圍第13項所述的製造方法，其中該步 驟(c)包括以下步驟： 在該絕緣層上沉積一層絕緣材料；以及 圖案化该絕緣材料以形成該絕緣構件。 ，成 18·如申请專利範圍第μ項所述的製造方法’其中 該間隙壁結構的步驟包括： 以及 在該絕緣層與該絕緣構件上沉積一層絕緣讨科’ > 進行姓刻製程以形成該間隙壁結構。 包拉以 下步驟 19·如申睛專利範圍第16項所述的製造方法更 及 在u亥基底中形成該第一傳導性類型的該斧 ，该第 在該絕緣層之下的該第二井區中形成〆通 二井區提供該通道區一摻雜濃度。 其中该第 20·如申請專利範圍第19項所述的製造方法’"、 二井區圍繞著該第一井區。 其中該絕 21·如申請專利範圍第13項所述的製造方法 緣層是由二氧化矽形成的。 ，，其中该絕 22·如申請專利範圍第13項所述的製造方法/ 緣構件包括-絕緣材料。 ，，其中该絕 23.如申請專利範圍第22項所述的製造方次。 緣材料是氮切、氮氧切與富氧化々其 21 I251341_ 24·如申請專利範圍第15項所述的製造方法，其中該間 隙壁結構是由一絕緣材料形成的。 25·如申請專利範圍第24項所述的製造方法，其中該間 隙壁結構的該絕緣材料是氧化矽、氮化矽與氳氧化矽其中 * 〇 26·如申請專利範圍第15項所述的製造方法，其中該絕 緣構件是由氮化矽形成的，而該間隙壁結構是由氧化矽形 成的。
27·—種橫向雙擴散的金屬氧化半導體（ldmqs)元 件，該LDMOS元件包括： 一基底，該基底屬於一第一傳導類型； 一源極區與一汲極區，該源極區與該汲極區是一第二 傳導性類型的該第二傳導類型相對於該第一傳導性類型； 在該源極區與該>及極區之間的一部分該基底提供了 絕緣層，以便在該絕緣層與該基底表面之間提供一個平 介面； 在該絕緣層的一部分形成一絕緣構件； 在該絕緣構件的一部分與該絕緣層之上形成一門極 在該基底中形成該弟二得導性類型的—^ 該第一井區中形成該源極區與該沒核區其中之一· 這樣放置第-井區，以使該絕緣層的—部分置 一井區之上，其中該絕緣層的該部分是在上 y 、、、第 緣構件之該絕緣層的該部分。 〃成有該絕 ⑧ 22
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US59030504P | 2004-07-22 | 2004-07-22 | |
| US11/100,688 US7473625B2 (en) | 2004-07-22 | 2005-04-07 | LDMOS device and method of fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200605355A TW200605355A (en) | 2006-02-01 |
| TWI251347B true TWI251347B (en) | 2006-03-11 |
Family
ID=35924818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094124459A TWI251347B (en) | 2004-07-22 | 2005-07-20 | LDMOS device and method of fabrication |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7473625B2 (zh) |
| CN (1) | CN100524820C (zh) |
| TW (1) | TWI251347B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7473625B2 (en) * | 2004-07-22 | 2009-01-06 | Macronix International Co., Ltd. | LDMOS device and method of fabrication |
| US7671411B2 (en) * | 2006-03-02 | 2010-03-02 | Volterra Semiconductor Corporation | Lateral double-diffused MOSFET transistor with a lightly doped source |
| DE102006033692B4 (de) * | 2006-07-20 | 2011-01-05 | Austriamicrosystems Ag | Verfahren zur Herstellung eines strukturierten Dielektrikums für einen LDMOS-Transistor |
| CN102263029A (zh) * | 2010-05-25 | 2011-11-30 | 无锡华润上华半导体有限公司 | 横向扩散型金属氧化物半导体晶体管及其制作方法 |
| CN102420142A (zh) * | 2011-06-07 | 2012-04-18 | 上海华力微电子有限公司 | 一种优化高压ldmos器件源漏穿通性能的方法 |
| TWI447912B (zh) * | 2011-09-02 | 2014-08-01 | Macronix Int Co Ltd | 半導體裝置及其製造方法 |
| DE102011122988B3 (de) | 2011-12-06 | 2022-08-11 | Infineon Technologies Ag | Laterales Transistorbauelement und Verfahren zu dessen Herstellung |
| DE102011087845B4 (de) * | 2011-12-06 | 2015-07-02 | Infineon Technologies Ag | Laterales transistorbauelement und verfahren zu dessen herstellung |
| US9299773B2 (en) * | 2012-02-20 | 2016-03-29 | Macronix International Co., Ltd. | Semiconductor structure and method for forming the same |
| US8981475B2 (en) | 2013-06-18 | 2015-03-17 | International Business Machines Corporation | Lateral diffusion metal oxide semiconductor (LDMOS) |
| KR102490091B1 (ko) | 2016-07-08 | 2023-01-18 | 삼성전자주식회사 | 반도체 소자 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264719A (en) * | 1986-01-07 | 1993-11-23 | Harris Corporation | High voltage lateral semiconductor device |
| JPH08241985A (ja) * | 1995-03-06 | 1996-09-17 | Nippon Motorola Ltd | Ｌｄ−ｍｏｓトランジスタ |
| US5569937A (en) * | 1995-08-28 | 1996-10-29 | Motorola | High breakdown voltage silicon carbide transistor |
| KR100253075B1 (ko) * | 1997-05-15 | 2000-04-15 | 윤종용 | 고내압 반도체 장치 및 그의 제조 방법 |
| US6225669B1 (en) * | 1998-09-30 | 2001-05-01 | Advanced Micro Devices, Inc. | Non-uniform gate/dielectric field effect transistor |
| US6441431B1 (en) | 1998-12-04 | 2002-08-27 | Texas Instruments Incorporated | Lateral double diffused metal oxide semiconductor device |
| US6531355B2 (en) | 1999-01-25 | 2003-03-11 | Texas Instruments Incorporated | LDMOS device with self-aligned RESURF region and method of fabrication |
| TW408472B (en) * | 1999-05-06 | 2000-10-11 | United Microelectronics Corp | The manufacture method for increasing CMOS breakdown voltage |
| JP2001015741A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 電界効果トランジスタ |
| US6444550B1 (en) | 1999-08-18 | 2002-09-03 | Advanced Micro Devices, Inc. | Laser tailoring retrograde channel profile in surfaces |
| US6277675B1 (en) * | 1999-10-28 | 2001-08-21 | United Microelectronics Corp. | Method of fabricating high voltage MOS device |
| US6468870B1 (en) | 2000-12-26 | 2002-10-22 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a LDMOS transistor |
| US6448625B1 (en) | 2001-03-16 | 2002-09-10 | Semiconductor Components Industries Llc | High voltage metal oxide device with enhanced well region |
| US6486034B1 (en) | 2001-07-20 | 2002-11-26 | Taiwan Semiconductor Manufacturing Company | Method of forming LDMOS device with double N-layering |
| EP1321985B1 (en) * | 2001-12-20 | 2007-10-24 | STMicroelectronics S.r.l. | Method of integrating metal oxide semiconductor field effect transistors |
| US7473625B2 (en) | 2004-07-22 | 2009-01-06 | Macronix International Co., Ltd. | LDMOS device and method of fabrication |
| KR100614806B1 (ko) * | 2004-10-27 | 2006-08-22 | 삼성전자주식회사 | 고내압 트랜지스터 및 이의 제조 방법 |
-
2005
- 2005-04-07 US US11/100,688 patent/US7473625B2/en active Active
- 2005-07-19 CN CNB2005100850276A patent/CN100524820C/zh not_active Expired - Fee Related
- 2005-07-20 TW TW094124459A patent/TWI251347B/zh active
-
2008
- 2008-12-01 US US12/325,824 patent/US7875938B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060017102A1 (en) | 2006-01-26 |
| US7473625B2 (en) | 2009-01-06 |
| CN1725508A (zh) | 2006-01-25 |
| TW200605355A (en) | 2006-02-01 |
| US7875938B2 (en) | 2011-01-25 |
| US20090108345A1 (en) | 2009-04-30 |
| CN100524820C (zh) | 2009-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI251347B (en) | LDMOS device and method of fabrication | |
| US6861296B2 (en) | Method for creating thick oxide on the bottom surface of a trench structure in silicon | |
| TWI246769B (en) | Method of forming high voltage devices with retrograde well | |
| US7829945B2 (en) | Lateral diffusion field effect transistor with asymmetric gate dielectric profile | |
| TW201003917A (en) | Lateral double diffused metal oxide semiconductor (LDMOS) device and manufacturing method of LDMOS device | |
| JP4632639B2 (ja) | 選択的酸化物付着形成によるトレンチ底部における厚い酸化物の形成 | |
| TWI302017B (en) | Method for forming a semiconductor structure and an nmos transistor | |
| TWI309434B (en) | Method for forming an improved t-shaped gate structure | |
| TW200410363A (en) | Chip incorporating partially-depleted, fully-depleted and multiple-gate transistors and method of fabricating the multiple-gate transistor | |
| TW200812082A (en) | Semiconductor device having sub-surface trench charge compensation regions and method | |
| TW201015719A (en) | Lateral DMOS transistor and method for fabricating the same | |
| TW200416942A (en) | Semiconductor device having STI without divot and its manufacture | |
| WO2006132284A1 (ja) | トレンチ型ｍｏｓｆｅｔ及びその製造方法 | |
| TW200832709A (en) | Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET | |
| TW200842988A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TW200805657A (en) | Power semiconductor device having improved performance and method | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| CN100468776C (zh) | 具有介质应力产生区的晶体管及其制造方法 | |
| TW200840042A (en) | Termination trench structure for MOSgated device and process for its manufacture | |
| US7569480B2 (en) | Semiconductor devices and methods of fabricating the same | |
| TW200910592A (en) | Semiconductor device | |
| JP2006303272A (ja) | 半導体装置、及びその製造方法 | |
| JP4491307B2 (ja) | 半導体装置およびその製造方法 | |
| TW586232B (en) | Trench MIS device with active trench corners and thick bottom oxide and method of making the same | |
| JP2008047824A (ja) | 半導体装置及びその製造方法 |