CN102263029A - 横向扩散型金属氧化物半导体晶体管及其制作方法 - Google Patents
横向扩散型金属氧化物半导体晶体管及其制作方法 Download PDFInfo
- Publication number
- CN102263029A CN102263029A CN2010101876274A CN201010187627A CN102263029A CN 102263029 A CN102263029 A CN 102263029A CN 2010101876274 A CN2010101876274 A CN 2010101876274A CN 201010187627 A CN201010187627 A CN 201010187627A CN 102263029 A CN102263029 A CN 102263029A
- Authority
- CN
- China
- Prior art keywords
- field plate
- dielectric layer
- semiconductor substrate
- metal oxide
- type metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种横向扩散型金属氧化物半导体晶体管的制作方法，包括：提供半导体衬底，在所述半导体衬底上沉积场板介电层，图形化所述场板介电层，形成横向扩散型金属氧化物半导体晶体管的场板。本发明通过在半导体衬底上沉积场板介电层以制作场板，场板下方的电场线不发生弯曲，解决了因电场线弯曲引起的沟道穿通问题；同时，通过各向同性刻蚀方法在场板边缘形成了斜坡状过渡，所述场板边缘的斜坡状过渡使得场板上的栅电极不会因为尖端放电而被击穿。
Description
技术领域
本发明涉及半导体技术领域，更具体的，本发明涉及横向扩散型金属氧化物半导体(LDMOS)晶体管及其制作方法。
背景技术
作为一种兼容标准CMOS制作工艺的晶体管，LDMOS晶体管被广泛应用于各种高压电路及射频电路。与普通MOS晶体管相比，LDMOS晶体管在源极与漏极间的沟道区中形成有轻掺杂的漂移区，所述轻掺杂的漂移区具有较高的电阻，漂移区中的均匀电场维持载流子以饱和速度通过。LDMOS晶体管具有较高的击穿电压，因此，LDMOS晶体管非常适合应用于高压电路。
申请号为200710044405.5的中国专利申请公开了一种LDMOS器件及其制作方法。图1是现有技术LDMOS晶体管的剖面结构示意图。如图1所示，LDMOS晶体管包括：半导体衬底100，半导体衬底100上依次形成有埋层隔离层102以及外延层101；外延层101中形成有阱区104，阱区104上形成有场隔离区103，所述场隔离区103用于隔离相邻的LDMOS晶体管；阱区104上形成有相邻的栅介电层105与场板106，所述场板106另一侧的阱区104中形成有漏区111，所述栅介电层105另一侧的阱区104中形成有体区107，而且所述体区107部分延伸至栅介电层105下方，栅介电层105下方的部分体区107构成了反型沟道区117；体区107内形成有相邻的源区113与引线区115，所述源区113与栅介电层105相邻，所述引线区115与场隔离区103相邻；栅介电层105与场板106上形成有栅电极109，所述栅电极109覆盖场板106的部分区域与栅介电层105的全部区域；栅介电层105与场板106下方的阱区104还形成有漂移区119，所述漂移区119与反型沟道区117共同构成了LDMOS晶体管的沟道区。
现有技术中，LDMOS晶体管的场板采用局部氧化隔离法(LOCOS)形成，但是，所述LOCOS方法生长氧化层时，硅-氧化硅界面局部向下凹陷(即鸟嘴区)，所述凹陷的硅-氧化硅界面使得漏区附近的电流方向发生改变，电场线发生弯曲，特别的，漏区附近的弯曲的电场线使得漏区局部的电场线集中，容易发生沟道穿通并漏电；此外，LOCOS氧化层生长过程中，硅表面会因为不完全氧化而存在许多氧化堆垛等缺陷，所述缺陷使得沟道区的载流子迁移率降低。
因此，需要改进现有的LDMOS晶体管及其制作方法，解决硅-氧化硅界面凹陷问题，避免电场线弯曲引起的沟道穿通问题。
发明内容
本发明解决的问题是提供了一种LDMOS晶体管及其制作方法，解决硅-氧化硅界面凹陷问题，避免了漏区附近局部的电场线弯曲的沟道穿通问题。
为解决上述问题，本发明提供了一种LDMOS晶体管的制作方法，包括：提供半导体衬底；在所述半导体衬底上沉积场板介电层；图形化所述场板介电层，形成横向扩散型金属氧化物半导体晶体管的场板。
可选的，采用各向同性刻蚀方式图形化所述场板介电层。
可选的，经过所述各向同性刻蚀形成的场板具有边缘部分和平台部分两个部分，所述边缘部分为斜坡状。
可选的，所述场板介电层的厚度为2000埃至5000埃。
可选的，所述场板介电层为氧化硅。
可选的，所述氧化硅的沉积方法为低压化学气相淀积或低温化学气相淀积。
可选的，图形化所述场板介电层采用缓冲氧化刻蚀剂湿法腐蚀方式，反应条件为：缓冲氧化刻蚀剂溶液中NH4F与HF的配比为7∶1至20∶1，反应温度为20摄氏度至25摄氏度，腐蚀速率为300至800埃/分钟，反应时间为5分钟至15分钟。
可选的，所述的横向扩散型金属氧化物半导体晶体管的制作方法还依次包括：在半导体衬底上邻近场板的部分区域形成栅介电层；形成栅电极，所述栅电极覆盖场板的部分区域及栅介电层的全部区域；对所述半导体衬底进行离子注入，在与栅介电层相邻的半导体衬底中形成体区；对所述半导体衬底进行退火，在栅介电层下方的部分半导体衬底中形成反型沟道区；对所述半导体衬底进行离子注入，在邻近栅介电层一侧的体区中形成漏区、在邻近场板一侧的半导体衬底中形成源区。
相应的，本发明还提供了一种横向扩散型金属氧化物半导体晶体管，包括：半导体衬底；位于所述半导体衬底上的场板介电层，作为横向扩散型金属氧化物半导体晶体管的场板。
可选的，所述场板包括相邻的边缘部分和平台部分，所述边缘部分为斜坡状。
可选的，所述场板的平台部分厚度为2000埃至5000埃。
可选的，所述场板介电层为氧化硅。
可选的，所述横向扩散型金属氧化物半导体晶体管还包括：位于半导体衬底上的栅介电层，所述栅介电层与场板相邻且无间隙；栅电极，所述栅电极覆盖场板的部分区域及栅介电层的全部区域；体区，位于半导体衬底内并延伸至栅介电层一侧的下方，位于栅介电层一侧下方的体区形成反型沟道区；漏区，位于体区内，与反型沟道区相邻；源区，位于场板与栅介电层远离一侧的半导体衬底内。
与现有技术相比，本发明具有以下优点：
1.现有技术采用LOCOS氧化层形成LDMOS晶体管的场板，所述LOCOS氧化层鸟嘴区凹陷的硅-氧化硅界面使得漏区附近的电场线弯曲，容易导致沟道穿通并漏电；而本发明通过在形成LDMOS晶体管的半导体衬底上沉积场板介电层以制作场板，场板下方的电场线不发生弯曲，解决了沟道穿通问题；
2.通过各向同性刻蚀场板介电层以形成场板，在场板边缘形成了斜坡状过渡，所述斜坡状过渡使得场板上的栅电极不会因为尖端放电而击穿。
3.本发明的LDMOS晶体管沟道区的电场线不发生弯曲，电流的有效路径变短，而且整个沟道区可以进一步缩小，从而使晶体管的导通电阻相应减小。
附图说明
图1是现有技术LDMOS晶体管的剖面结构示意图。
图2是本发明一个实施例的LDMOS晶体管制作方法的流程示意图。
图3至图8是本发明一个实施例的LDMOS晶体管制作方法的剖面结构示意图。
图9是本发明一个实施例的LDMOS晶体管的剖面结构示意图。
具体实施方式
现有技术中的LDMOS晶体管中，采用LOCOS氧化层形成LDMOS晶体管的场板，LOCOS氧化层特有的鸟嘴区可以使得栅电极由较薄的栅介电层逐步扩展到较厚的场板上，这种渐变的栅电极结构可以弱化栅电极附近的表面电场，有利于提高LDMOS晶体管的击穿电压。
然而，所述LOCOS氧化层的鸟嘴区会使得硅-氧化硅界面局部向下凹陷，并使得漂移区的电流方向发生改变，这使得沟道区中的电场线弯曲，所述弯曲的电场线导致漏区附近的电场线集中，容易发生沟道穿通。
针对上述问题，发明人提供如下技术方案，在形成LDMOS晶体管的半导体衬底上沉积场板介电层以制作场板，并各向同性刻蚀所述场板介电层，在场板边缘形成了斜坡状过渡，所述场板边缘的斜坡状过渡使得场板上的栅电极不会因为尖端放电而击穿。
上述形成场板的方法在保留现有技术中渐变栅电极优点的同时，解决了现有技术场板下方半导体衬底中硅-氧化硅界面凹陷的缺点，提高了LDMOS晶体管的击穿电压。
为了更好的理解本发明的LDMOS晶体管及其制作方法，下面参照附图对本发明的具体实施例作进一步说明，但应认识到，本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对本领域技术人员的广泛教导，而并不作为对本发明的限制。
图2是本发明一个实施例的LDMOS晶体管制作方法的流程示意图，包括：执行步骤S202，提供半导体衬底；执行步骤S204，在半导体衬底上沉积场板介电层；执行步骤S206，图形化所述场板介电层，形成场板。在具体实施例中，所述LDMOS晶体管的制作方法还依次包括：在半导体衬底上邻近场板的部分区域形成栅介电层；形成栅电极，所述栅电极覆盖场板的部分区域及栅介电层的全部区域；对所述半导体衬底进行离子注入，在与栅介电层相邻的半导体衬底中形成体区；对所述半导体衬底进行退火，在栅介电层下方的部分半导体衬底中形成反型沟道区；对所述半导体衬底进行离子注入，在邻近栅介电层一侧的体区中形成漏区、在邻近场板一侧的半导体衬底中形成源区。
图3至图8是本发明一个实施例的LDMOS晶体管制作方法的剖面结构示意图。本发明的一个实施例以N型沟道LDMOS晶体管为例进行说明，但应认识到，本发明的LDMOS晶体管制作方法亦可用于制作P型沟道LDMOS晶体管，只需将各掺杂区的掺杂类型进行互补的更换即可。
如图3所示，提供半导体衬底100，依据具体实施例的不同，所述半导体衬底100为硅衬底、绝缘体上硅(SOI)衬底、锗化硅衬底或其他半导体衬底，在本发明的一个实施例中，所述半导体衬底100为P型掺杂的硅衬底，掺杂离子为硼离子或其他P型离子。
依据具体实施例的不同，LDMOS晶体管可以直接制作在半导体衬底100上，但对于高压电路中的LDMOS晶体管，为了提高器件性能，特别是器件的击穿电压，通常会采用埋层隔离层-外延层的结构，所述埋层隔离层可以降低闩锁效应，同时外延层的质量也要优于原有的半导体衬底100。因此，优选的，本发明在外延层上制作LDMOS晶体管。
之后，对所述半导体衬底100进行锑离子注入，在半导体衬底100上形成P型重掺杂的埋层隔离层102，再在所述埋层隔离层102上形成外延层101，所述外延层101为P型掺杂，掺杂离子为硼离子或其他P型离子。
接着，在所述外延层101上形成阱区104，所述阱区104为N型掺杂，掺杂离子为磷离子、砷离子或其他N型离子。在所述阱区104上形成场隔离区103，依据具体实施例的不同，所述场隔离区103采用场氧化隔离结构(FOX)或沟槽隔离结构(STI)，在本发明的一个实施例中，所述场隔离区103采用场氧化隔离结构，所述场隔离区103的厚度为2000埃至8000埃。
如图4所示，在阱区104上形成场板，所述场板包括相邻的边缘部分和平台部分，所述边缘部分为斜坡状。形成所述场板包括沉积场板介电层，所述场板介电层为氧化硅、氮氧化硅或其他介电材料。由于氧化硅易于进行各向同性的湿法腐蚀，因此在优选的实施例中，所述场板介电层为氧化硅。氧化硅的形成方法通常为热氧化方式、低压化学气相淀积方式以及低温化学气相淀积方式，但由于热氧化工艺会降低衬底的表面杂质掺杂浓度，而所述场板介电层的厚度较大，需要较长的热氧化时间，过长的加热过程会导致阱区104表面掺杂浓度发生变化，进而引起器件参数的漂移，因此，此处不采用热氧化工艺形成场板介电层。本发明以正硅酸乙酯(TEOS)为反应前驱物、采用低压化学气相淀积形成氧化硅，或者，以SiH4与O2为反应前驱物、采用低温化学气相淀积形成氧化硅。在具体实施例中，依据LDMOS晶体管击穿电压要求的不同，所述场板介电层的厚度为2000埃至5000埃。
对于所述低压化学气相淀积形成氧化硅的反应，反应条件为：反应温度为650摄氏度至750摄氏度，反应压力为1torr至10torr，反应气体为TEOS以及与TEOS不会发生反应的稀释性气体，如氮气、氦气或氩气等，TEOS的流量为10sccm至100sccm，稀释性气体与TEOS的流量比为0.5至100。
对于所述低温化学气相淀积形成氧化硅的反应，反应条件为：反应温度为400摄氏度至450摄氏度，反应压力为0.5torr至2torr，反应气体为SiH4与O2，SiH4的流量为5sccm至100sccm，SiH4与O2的流量比为0.5至5。
接着，各向同性刻蚀场板介电层，形成场板106；所述场板106的边缘部分为斜坡状过渡结构；所述斜坡状过渡使得之后形成在场板106上的栅电极不会因为尖端放电而击穿。若场板介电层为氧化硅，场板106的各向同性刻蚀采用缓冲氧化刻蚀剂湿法腐蚀，所述缓冲氧化刻蚀剂湿法腐蚀可以使得场板106的边缘比较倾斜和圆滑，之后形成的栅电极可以较好的覆盖在场板106上。在具体实施例中，依照设计击穿电压的不同，所述场板106的宽度为2微米至5微米，所述场板106边缘斜坡的倾角为30度至60度。
所述缓冲氧化刻蚀剂湿法腐蚀的反应条件为：缓冲氧化刻蚀剂中包含NH4F与HF，其配比为7∶1至20∶1，反应温度为20摄氏度至25摄氏度，腐蚀速率为300至800埃/分钟，反应时间为5分钟至15分钟；优选的实施例中，采用20∶1的缓冲氧化刻蚀剂，反应温度为20至25摄氏度，腐蚀速率为300至400埃/分钟，反应时间为10分钟至15分钟。
经过上述刻蚀形成具有边缘部分和平台部分的场板，所述边缘部分为斜坡状。所述平台部分的厚度为2000埃至5000埃。
如图5所示，在阱区104邻近场板106的部分区域上形成栅介电层105，栅介电层105为氧化硅、氮氧化硅等介电材料，在具体实施例中，所述栅介电层105采用与场板106相同的材料，厚度为200埃至1000埃；之后，在阱区104上形成栅电极109，所述栅电极109覆盖场板106的部分区域及栅介电层105的全部区域，在具体实施例中，所述栅电极109为掺杂的多晶硅，掺杂材料为硼离子、磷离子、砷离子或其他掺杂离子，掺杂浓度为1018至1020原子/cm3。
如图6所示，在半导体衬底上形成第一光刻胶层，图形化所述第一光刻胶层，露出栅电极109与场隔离区103之间的阱区104，对所述栅电极109与场隔离区103之间的阱区104进行离子注入，形成体区107；在具体实施例中，所述体区107为P型掺杂，掺杂离子为硼离子或其他P型离子，注入剂量为1012至1014原子/cm2。之后，对半导体衬底进行退火处理，掺杂离子在阱区104中同时发生横向扩散和纵向扩散，所述掺杂离子的横向扩散推进使得栅电极109下方的部分阱区104中形成P型掺杂区，所述栅电极109下方的P型掺杂区在LDMOS晶体管工作时由于栅电极109的偏压作用而反型，从而构成了反型沟道区117。之后，移除半导体衬底上的第一光刻胶层。
如图7所示，在半导体衬底上形成第二光刻胶层，图形化所述第二光刻胶层，露出场板106与场隔离区103之间的阱区104与体区107，对所述阱区104及体区107进行离子注入，在体区107中形成LDMOS晶体管的源区113，所述源区113与栅电极109相邻，在阱区104中形成LDMOS晶体管的漏区111，所述漏区111与场板106相邻；更具体的，源区113靠近栅电极109的一侧与体区107靠近栅电极109的一侧之间形成有反型沟道区117。在具体实施例中，所述源区113及漏区111为N型掺杂，掺杂离子为磷离子、砷离子或其他N型掺杂离子，注入剂量为1015至1016原子/cm2。之后，移除半导体衬底上的第二光刻胶层。
如图8所示，在半导体衬底上形成第三光刻胶层，图形化所述第三光刻胶层，露出源区113与场隔离区103之间的体区107，对所述体区107进行离子注入，在体区107中形成引线区115，所述引线区115位于源区113与场隔离区103之间。在具体实施例中，所述引线区115的掺杂类型与体区107相同，为P型掺杂，掺杂离子为硼离子或其他P型离子，但所述引线区115的掺杂浓度要高于体区107，注入剂量为1015至1016原子/cm2。之后，移除半导体衬底上的第三光刻胶层。
基于上述工艺实施，形成本发明一个实施例的LDMOS晶体管。图9是本发明一个实施例的LDMOS晶体管的剖面结构示意图，包括：半导体衬底100，半导体衬底100上依次形成有埋层隔离层102、外延层101以及阱区104；场隔离区103，所述场隔离区103位于阱区104边缘，用于隔离相邻的LDMOS晶体管；场板106，所述场板106位于阱区104上；栅介电层105，所述栅介电层与场板106相邻且无间隙；栅电极109，所述栅电极109覆盖场板106的部分区域及栅介电层105的全部区域；体区107，位于阱区104内并延伸至栅介电层105一侧的下方，位于栅介电层105一侧下方的体区107形成反型沟道区117；漏区111，位于体区107内，与反型沟道区117相邻；源区113，位于场板106的远离栅介电层105一侧的阱区104内；引线区115，所述引线区115与源区113相邻，位于体区107中；漂移区119，所述漂移区119位于栅介电层105与场板106下方的阱区104中，连接反型沟道区117与漏区111。
特别的，所述场板106完全位于阱区104上，包括相邻的边缘部分和平台部分，所述边缘部分为斜坡状；所述场板106的平台部分厚度为2000埃至5000埃。
本发明通过在半导体衬底上沉积场板介电层并制作场板，场板下方的半导体衬底不发生凹陷，从而形成了平直的沟道区，解决了现有技术LDMOS晶体管因沟道中电场线弯曲产生的沟道穿通问题；同时，本发明采用各向同性刻蚀方式形成场板，场板边缘具备斜坡状的过渡结构，所述斜坡状过渡使得场板上的栅电极不会因为尖端放电而击穿，提高了器件的击穿电压。
应该理解，上述的具体实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和更正。
Claims (13)
1.一种横向扩散型金属氧化物半导体晶体管的制作方法，包括：提供半导体衬底，在所述半导体衬底上沉积场板介电层；图形化所述场板介电层，形成横向扩散型金属氧化物半导体晶体管的场板。
2.如权利要求1所述的横向扩散型金属氧化物半导体晶体管的制作方法，其特征在于，采用各向同性刻蚀方式图形化所述场板介电层。
3.如权利要求1所述的横向扩散型金属氧化物半导体晶体管的制作方法，其特征在于，经过所述各向同性刻蚀形成的场板具有边缘部分和平台部分两个部分，所述边缘部分为斜坡状。
4.如权利要求1所述的横向扩散型金属氧化物半导体晶体管的制作方法，其特征在于，所述场板介电层的厚度为2000埃至5000埃。
5.如权利要求1所述的横向扩散型金属氧化物半导体晶体管的制作方法，其特征在于，所述场板介电层为氧化硅。
6.如权利要求5所述的横向扩散型金属氧化物半导体晶体管的制作方法，其特征在于，所述氧化硅的沉积方法为低压化学气相淀积或低温化学气相淀积。
7.如权利要求5所述的横向扩散型金属氧化物半导体晶体管的制作方法，其特征在于，图形化所述场板介电层采用缓冲氧化刻蚀剂湿法腐蚀方式，反应条件为：缓冲氧化刻蚀剂溶液中NH4F与HF的配比为7∶1至20∶1，反应温度为20摄氏度至25摄氏度，腐蚀速率为300至800埃/分钟，反应时间为5分钟至15分钟。
8.如权利要求1所述的横向扩散型金属氧化物半导体晶体管的制作方法，其特征在于，还依次包括：在半导体衬底上邻近场板的部分区域形成栅介电层；形成栅电极，所述栅电极覆盖场板的部分区域及栅介电层的全部区域；对所述半导体衬底进行离子注入，在与栅介电层相邻的半导体衬底中形成体区；对所述半导体衬底进行退火，在栅介电层下方的部分半导体衬底中形成反型沟道区；对所述半导体衬底进行离子注入，在邻近栅介电层一侧的体区中形成漏区、在邻近场板一侧的半导体衬底中形成源区。
9.一种横向扩散型金属氧化物半导体晶体管，包括：半导体衬底；位于所述半导体衬底上的场板介电层，作为横向扩散型金属氧化物半导体晶体管的场板。
10.如权利要求9所述的横向扩散型金属氧化物半导体晶体管，其特征在于，所述场板包括相邻的边缘部分和平台部分，所述边缘部分为斜坡状。
11.如权利要求10所述的横向扩散型金属氧化物半导体晶体管，其特征在于，所述场板的平台部分厚度为2000埃至5000埃。
12.如权利要求9所述的横向扩散型金属氧化物半导体晶体管，其特征在于，所述场板介电层为氧化硅。
13.如权利要求9所述的横向扩散型金属氧化物半导体晶体管，其特征在于，还包括：位于半导体衬底上的栅介电层，所述栅介电层与场板相邻且无间隙；栅电极，所述栅电极覆盖场板的部分区域及栅介电层的全部区域；体区，位于半导体衬底内并延伸至栅介电层一侧的下方，位于栅介电层一侧下方的体区形成反型沟道区；漏区，位于体区内，与反型沟道区相邻；源区，位于场板的远离栅介电层一侧的半导体衬底内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101876274A CN102263029A (zh) | 2010-05-25 | 2010-05-25 | 横向扩散型金属氧化物半导体晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101876274A CN102263029A (zh) | 2010-05-25 | 2010-05-25 | 横向扩散型金属氧化物半导体晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102263029A true CN102263029A (zh) | 2011-11-30 |
Family
ID=45009619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101876274A Pending CN102263029A (zh) | 2010-05-25 | 2010-05-25 | 横向扩散型金属氧化物半导体晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102263029A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103996710A (zh) * | 2013-02-18 | 2014-08-20 | 飞兆半导体公司 | 具有双斜坡场板的ldmos器件 |
| CN104576345A (zh) * | 2013-10-29 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 功率器件中斜坡场板结构的制备方法 |
| CN106847897A (zh) * | 2017-01-04 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 平面栅超级结器件的制造方法 |
| CN108122780A (zh) * | 2018-01-12 | 2018-06-05 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN115064582A (zh) * | 2022-08-08 | 2022-09-16 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087232A (en) * | 1997-10-28 | 2000-07-11 | Electronics And Telecommunications Research Institute | Fabrication method of lateral double diffused MOS transistors |
| US20040121547A1 (en) * | 2002-12-18 | 2004-06-24 | Lee Dae Woo | Structures of high voltage device and low voltage device, and method of manufacturing the same |
| CN1725508A (zh) * | 2004-07-22 | 2006-01-25 | 旺宏电子股份有限公司 | 横向双扩散金属氧化物半导体ldmos元件及其加工方法 |
-
2010
- 2010-05-25 CN CN2010101876274A patent/CN102263029A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087232A (en) * | 1997-10-28 | 2000-07-11 | Electronics And Telecommunications Research Institute | Fabrication method of lateral double diffused MOS transistors |
| US20040121547A1 (en) * | 2002-12-18 | 2004-06-24 | Lee Dae Woo | Structures of high voltage device and low voltage device, and method of manufacturing the same |
| CN1725508A (zh) * | 2004-07-22 | 2006-01-25 | 旺宏电子股份有限公司 | 横向双扩散金属氧化物半导体ldmos元件及其加工方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103996710A (zh) * | 2013-02-18 | 2014-08-20 | 飞兆半导体公司 | 具有双斜坡场板的ldmos器件 |
| CN103996710B (zh) * | 2013-02-18 | 2017-06-30 | 飞兆半导体公司 | 具有双斜坡场板的ldmos器件 |
| CN104576345A (zh) * | 2013-10-29 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 功率器件中斜坡场板结构的制备方法 |
| CN104576345B (zh) * | 2013-10-29 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 功率器件中斜坡场板结构的制备方法 |
| CN106847897A (zh) * | 2017-01-04 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 平面栅超级结器件的制造方法 |
| CN106847897B (zh) * | 2017-01-04 | 2019-12-10 | 上海华虹宏力半导体制造有限公司 | 平面栅超级结器件的制造方法 |
| CN108122780A (zh) * | 2018-01-12 | 2018-06-05 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN111785639B (zh) * | 2020-08-26 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN115064582A (zh) * | 2022-08-08 | 2022-09-16 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101312211B (zh) | 半导体器件及其制造方法 | |
| CN100364070C (zh) | 半导体元件与其形成方法 | |
| CN100594593C (zh) | 半导体器件及其制造方法 | |
| CN100461456C (zh) | 半导体器件及其制造方法 | |
| CN101378022B (zh) | 形成一半导体元件的方法 | |
| CN101361178B (zh) | 具有扩展的栅极顶部的半导体晶体管 | |
| US8841191B2 (en) | Semiconductor device and method of manufacturing same | |
| CN102709183B (zh) | 用于制造半导体器件的方法 | |
| US9082874B2 (en) | Semiconductor device including transistor and method of manufacturing the same | |
| CN101373788A (zh) | 半导体结构 | |
| CN102263029A (zh) | 横向扩散型金属氧化物半导体晶体管及其制作方法 | |
| CN100466207C (zh) | 半导体晶体管元件及其制作方法 | |
| US6940151B2 (en) | Silicon-rich low thermal budget silicon nitride for integrated circuits | |
| US10157932B2 (en) | Semiconductor device and production method thereof | |
| CN106601677A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| WO2016107234A1 (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| US20090309161A1 (en) | Semiconductor integrated circuit device | |
| CN103094113B (zh) | Nmos形成方法、cmos形成方法 | |
| US8928047B2 (en) | MOSFET with source side only stress | |
| CN107516658B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN100388440C (zh) | 具超浅结面漏极/源极延伸的半导体晶体管元件制作方法 | |
| CN103367146B (zh) | 半导体装置的制作方法 | |
| US8669616B2 (en) | Method for forming N-shaped bottom stress liner | |
| RU2377691C1 (ru) | Способ изготовления самосовмещенных транзисторных структур | |
| CN102623342A (zh) | 具有封装的压力源区域的半导体装置及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111130 |