TWI247486B - High-speed low-noise charge pump - Google Patents

High-speed low-noise charge pump Download PDF

Info

Publication number
TWI247486B
TWI247486B TW093127738A TW93127738A TWI247486B TW I247486 B TWI247486 B TW I247486B TW 093127738 A TW093127738 A TW 093127738A TW 93127738 A TW93127738 A TW 93127738A TW I247486 B TWI247486 B TW I247486B
Authority
TW
Taiwan
Prior art keywords
transistor
current mirror
source
output
current
Prior art date
Application number
TW093127738A
Other languages
English (en)
Other versions
TW200513039A (en
Inventor
Chun-Chieh Chen
Jyh-Fong Lin
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TW200513039A publication Critical patent/TW200513039A/zh
Application granted granted Critical
Publication of TWI247486B publication Critical patent/TWI247486B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

I247486 九、發明說明: 【發明所屬之技術領域】 本發明係有關於電荷泵(charge-pump)電路,特別係指一種用於鎖相 迴路(phase locked loop)的高速、低雜訊電荷泵電路。 【先前技術】 近來行動通訊系統的快速成長,已帶來對高效能的射頻(radi〇 frequency,RF)積體電路元件的強烈需求。構成這類系統的重要元件之一 即為本地振|器(l〇cal oscillator,L〇),為符合無線通訊標準的嚴格要 求,本地振盪益需要利用鎖相迴路(phase l〇cked 1〇叩,pLL)技術來提供 高度清晰且穩定的訊號。第〗圖所示之方塊圖係典型ριχ _,簡言之, PLL電路1〇0由相位檢測器(細e獅伽)11〇、電荷果(比卿—卿) 電路120、迴路濾、波器(loop filter)13〇、塵控振盪器(_哪-⑽廿 oscillator ’簡稱VCO)140以及除頻器15〇所構成。㈣让電路接收 頻率為L之參考時鐘訊號CLKrei而產生頻率為L之輸㈣鐘訊號ακ邮, 其中輪it!時鐘訊號CLLut在相位上與參考時鐘訊號aLef同步。 參考_訊號CLK㈣會被送到相位檢測器11〇和回授訊號M,减比 較,根據比較的結果,相位檢測器11〇產生充電訊號即及放電訊號⑽以 指引電荷泵電路12〇供應電流給迴路據波器13〇或是從迴路濾波器13〇沒 取電流,關此在迴械波謂形成糖相整細咖⑽的輸 出頻率,壓控振蘯器140的輸出’亦即PLL電路1〇〇之輸出,輕接至除頻 謂。回授訊傾,⑽可直接為振加4〇所產生之輪出時鐘娜 d或是如第職示,暖訊號M,⑽為除頻㈣之輸出。雖然 1247486 PLL電路1 〇〇之中常利用除頻器丨5()將壓控振靈器⑽產生的訊號頻率除以 N ’但在某些應陳,是可以不f要關_器15〇。 電何泵電路120產生的電流Iep會在迴路舰器⑽上形成電壓%以 控制紅振_^ 140的輪出鮮,而電流&是根據相位檢· 1職出的 UP及DN訊號來決定。當既爾之上升緣(出細㈣領先m,灿訊 號之上升〜f何泵電路12Q會增加電流^在迴路濾m⑼上形成較 大的電懸’因此引起壓控缝謂提高cuu訊號之頻率;反之,當I 訊號落後Μ,’電荷絲路⑽會減少電流—在迴路驗器⑽ 上形成較小的電壓V。,使壓控缝器14Q降低1職之鮮。一旦回授 訊號頻率r。„獻參考日_賴率&,卿:既“訊號和ακ,灿訊 號兩者的相位已經對齊,則電㈣不會再進行調整而輸出頻率^保持固 定,此時PLL電路1〇〇之狀態稱為“鎖相,,。 “第2圖所不係傳統電荷系電路之電路示意圖,電荷栗電路220包括充 電用的電流鏡(瞻nt-m聰r)電路222及其相關的開關電晶體M25,還有 放電用的電流鏡電路224及其相關的開關電晶體腿。開關電晶體M25於輸 出節點225搞接開關電晶體M26。電流鏡電路怨之中的輸入電流鏡電晶體 M21其閘極(_)雛於輸出電流鏡電晶體M之閘極,兩者之源極(贿⑹ 則-起输電壓供應源vDD,輸入電流鏡電晶體體之汲極(drain)與其問極 執接在一起以確保電晶體M21本身工作在飽和(她加㈣區内,輸出電 流鏡電晶體M23之没極則输於開關電晶體船5之源極。以類似於電流鏡 屯路222的方式’電流鏡電路224之中的輪入電流鏡電晶體M22其閘軸 1247486 接於輪出電流鏡電晶體M24之閘極,兩者之源極則—起予以接地(脚⑹, 輸入電流鏡電晶體M22之汲極與其間極祕,而輸出電流鏡電晶體之 沒極則輪於開關電晶體M26之源極,且開關電晶體肪、_兩者之汲極 輕接於輸出節‘點225。充電用的電流鏡電路222所包括的電晶體伽、吧3 及其相關的開關電晶體M25均為P型金氧半電晶體;反之,放電用的電流 鏡電路224所包括的電晶體M22、M24及其相關的開關電晶體_則為n型 金氧半電晶體。 /配置在輸入電流鏡電晶體M21和M22兩者沒極之間的參考電流源226 係用來提供電流W,根據相位檢測器(如第】圖所示之方式連接電荷果電 路220)分別施加在開關電晶體κ,其閘極之上的控制訊號,致使充電 用的電流鏡電_或放電用的電流鏡電路辦會由供應電流ι卿產生鏡電 流,藉此導引輸出電流ieP流向或遠離輸出節點225。在控制訊號册作用期 間,_馨25絲導通«補供«流W之鏡電流產蝴2繩 的支路,因此電流鏡電糧提供了大體上等於電流w的充電用電說 反之’在控制訊號Μ作用期間’開關電晶體M26成為導通狀態而讓供應電 流W之鏡電流產生在M24-M26的支路,因此電流鏡電路⑽提供了大體上 等於電流I㈣放電用電流lDN。在輪出節點225,輸出電流㈣大小即為 充電用電流W與放電用電流“之總和。 對RF發送器而言,必須搡用始 ^ 、用擁有鬲交換速度的電荷泵電路方能滿足 要求,然而,傳統的電荷泵電路 …一一一 一^—ί:稍,的速度便遭遇到相當大的交換 雜訊問題,並且由於電流鏡電路00^ ' 〜-——-——一一—- r … ^^、224的輸出阻抗不夠高,採用傳統的 1247486 電荷泵電路22G·產生輸_的電壓賴受職限,所以傳統的電 何泵電路220並不適用在高速的應用。為了解決這些缺點,_等人於西 " 年12月12日么告的第6,160, 432號美國專利中揭露了一種疊接式 ^ACcascoded 〇utput)^^^^#^(source-switched)^ Μ电荷泵電路可以強化3c換雜訊的隔離,但其交換速度卻仍嫌不足, 此乃肇因於Rhee的電荷泵電路當中之$晶體需要相當的開啟(加_)時 , , Rhee 會因為製程的變動而導致電流匹配的問題。 有鑑於此’里需-種高速度、低雜訊之電荷泵電路來克服先前技術的 問題。 【發明内容】 本發明之目的是提供-種適用於無線通訊的電荷栗電路,其具有高交 換速度、低交換雜訊及較佳的電流匹配特性。 本發明係雌—翻於鎖她路之電荷泵電路,根據本㈣,該電荷 果綠-輸出節點、-第-疊接電流鏡電路以及—第二疊接電流鏡電 路二弟-®接電流鏡電路祕於—參考電流源以產生第—鏡電流,其至少 =含一弟-輸出電流鏡電晶體以及—第—輸出疊接電晶體,·而第二疊接電 流鏡電路输第一疊接電流鏡電路於輪出節點,用來產生第二鏡電流。插 入在弟-輪出電流鏡電晶體以及第_輪出疊接電晶體之間的第—開關電晶 體則接收第-控制訊號’在該第—控制訊號侧_,第_關電晶體成 為導通狀態崎增細軸點,另_細,第二開關電晶 Ϊ247486 第二開關電晶體 體則被施加第二控制訊號,在該第二控制訊號作用期間 成為導通狀態而讓上述第二鏡電流通過輸出節點。
根據本發_-要點,,速、低雜訊之電荷泵電路係包括一 個輸出節點、-個參考電流源、兩個疊接電流鏡電路以及兩個開關電晶 體。參考紐源可峰提供-供應電流;第—疊接電魏電路織該泉考 電絲以便由供應電絲產生第—鏡電流,其包括第—輸出電流鏡電晶體 以及第-輪出疊接電晶體;另-方面,第二疊接電流鏡電路_接該來考 電流T便由供應電流來產生第二鏡電流,其包括第二輸出電流鏡電晶體 曰乂及第一輸出豐接電晶體,其中第二輸出疊接電晶體輪第—輸出疊接電 晶體於上述輪出節點。第—酬電晶體則係、介於第—輸出電流鏡電晶體以 及第一輸轉接電Μ之間,且於第—控制訊號作娜〗成轉通狀能, 致^述第-鏡電流通過輸出節點;第二開關電晶體則以類似的方式*** 於第-輸出電流鏡電晶體以及第二輪出疊接電晶體之間,且於第二控制訊 號作用_成騎通狀態,致使上述第二鏡電流通職出節點。二° 在本發明的較佳實施例中,具有輸出節點之電荷果電路係由兩個最接 電流鏡電路以及兩個開關電晶體所構成。含有第—輸出電流鏡電晶體和丘第 —輸出疊接電晶體之第-疊細鏡電路输至第—參考電流源以產生 弟-鏡電流,而含有第二輸出電流鏡電晶體和第二輸出疊接電晶體之第二 疊接電流鏡電路難織至第二參考電絲喊生第二鏡電流。介於第一 f出電流鏡電晶體以及第—輸出疊接電晶體之間的第一晴晶體其源極 接第一輸㈣流鏡電晶體、纽梅__—輸出疊接電《、而翔 10 1247486 極則接收第一和制知% . ^,介於第二輸出電流鏡電晶體以及第二輪出果接I 晶體之間的笫二_命n 卿出宜接電 電曰曰體其源極輕接第二輸出電流鏡電晶 接該第二輪出趣带R 瓶其及極耦 妾^體、而其_職收第二控舰號。在第__制 號作用期間,第一門 、、 &制λ μ電曰曰體成為導通狀態而使上述第一鏡電流通過輸出 ‘開關電晶體成為導通狀 即”·、, 一方面,在第二控制訊號作用期間,第 恶而使上述第二鏡電流通過輸出節點。 【實施方式】 為使本♦明之上述目的、特徵和優點能更明顯紐,下文特舉—較佳 實施例,並配合所附圖式,作詳細說明如下: 土 第3圖所不係根據本發明第—實施例的電荷泵電路挪。此處提到的 電晶體,不管是Ν型或ρ型金氧半⑽s)電晶體都具有閘極、汲極和源極, 由於MOS電晶體-般為對稱的裝^,實際上對没極和源極的指稱,只可能 在電壓施加在這些電極才可確定,因此,本文所指的源、汲極,應從廣義 的範圍來轉。電荷泵電路32〇包括絲用的電流鏡電路微及其相關的 開關電晶體M3 A,在M3卜M3 5支路中的電晶體M3B則係用來搭配開關電晶體 M3A。電荷泵電路320還包括放電用的電流鏡電路324及其相關的開關電晶 體M3X,同樣地,在M32-M36支路中的電晶體Μ3γ則係用來搭配開關電晶體 Μ3Χ。放電用的電流鏡電路324輕接於提供供應電流Irefi之參考電流源咖, 而充電用的電流鏡電路322則輕接於提供供應電流Ikef2之參考電流源327。 充電用的電流鏡電路322之中的電晶體及其相關的電晶體_、開關電晶體 M3A均為P型金氧半電晶體;反之,充電用的電流鏡電路324之中的電晶體 1247486 及其相關的電晶體M3Y、開關電晶體M3X則為N型金氧半電晶體。 根據本發明,電流鏡電路322和324係以寬幅型疊接式之電流鏡 (wide-swing cascode current mirror)電路為較佳,其具備了高輸出阻於 特性而不會嚴重限縮訊號的幅度。N通道的寬幅疊接電流鏡電路由電晶 體M32、M34、M36及M38所組成。開關電晶體M3X係***在輸出電流鏡電 晶體M34以及輸出疊接電晶體M38之間,其中開關電晶體Μ3χ之源極耦接 於輪出電流鏡電晶體Μ34之汲極,開關電晶體Μ3Χ之汲極耦接於輪出疊接 電晶體Μ38之源極’而開關電晶體Μ3Χ之閘極則接收控制訊號⑽;相對地,馨 電晶體M3Y係***在輸入電流鏡電晶體M32以及輸入疊接電晶體咖之間, 其中電晶體M3Y之源極耦接於輸入電流鏡電晶體M32之汲極,電晶體Μ3γ 之沒極祕於輸入疊接電晶體Μ36之源極,而電晶體Μ3γ之閘極則福接至 高電位的電壓供應源,即·· Vdd,藉以保持電晶體服於導通狀態。輸入電 流鏡電晶體Μ32之閘極與輸出電流鏡電晶體賴之閘極墟在一起,且電 晶體Μ32、Μ34兩者之源極一起祕至低電位的電壓供應源,即:接地 (ground),出璺接電晶體Μ38之汲_接於輸出節點,輸入疊接電晶 · 體Μ36之;及極柄接於輸入電流鏡電晶體Μ32之間極,輸入疊接電晶體哪 之及極則連接參考電流源326,並且疊接電晶體_、Μ38兩者之閘極係輛 ^在(〃中電曰曰體跳、Μ38兩者之閘極電壓係由偏壓Vm所提供,而偏 壓VB1的大小必須足以使疊接電晶體腿、_進入導通狀態。 I道的見W接電流鏡電路322以類似的方式由電晶體顯、卿、 Μ37所、、且成。開關電晶體Μ3Α係***在輸出電流鏡電晶體μ33以及輸 12 1247486 出®接電晶體M37之間,其中開關電晶體M3A之源極織於輸出電流鏡電 曰曰版M33之及極’開關電晶體腿之没極編妾於輸出疊接電晶體願之源 極,而開關電晶體M3A之閘極則接收控制訊號up ;相對地,電晶體Μ3β係 ***在輸入電流鏡電晶體M31以及輸入疊接電晶體腦5之間,其中電晶體 M3B之源軸接於輸入電流鏡電晶體舰之沒極,電晶體咖之汲極搞接於 輸入疊接電晶體M35之源極,而電晶體M3B之閘極則耗接至低電位的電壓 供應源,即:接地,藉以保持電晶體於導通狀態。輸入糕鏡電晶體 M31之間極與輸出電微鏡電晶體M33之閘極箱接在一起,且電晶體mm、脆3 兩者之源極-她接至電壓供麟Vdd。輸出疊接電晶體題找極於輸出 節點325減輸出疊接電晶體M38之錄,輸入疊接電晶體腿之沒極輕 接於輸入電流鏡電晶體M31之閘極,輸入疊接電晶體M35之汲極則連接表 考電流源327,並且疊接電晶體咖、M37兩者之閘極餘接在一起,其中 電晶體M35、M37兩者之間極電壓係由偏壓L所提供,而偏壓I的大小必 須足以使疊接電晶體M35、M37進入導通狀態。 電荷泵電路320因應控制訊號UP、DN而導引輸出電流&流向或離開 輸出節點325。在控制訊號UP作用期間,開關電晶體M3A成為導通狀態而 讓供應電流1_之鏡電流產生在M33-M37的支路且方向上係進入輸出節點 325,因此電流鏡電路322提供了大體上等於電流丨觀的充電用電流κ ·另 一方面,在控制訊號DN作用期間,開關電晶體Μ3χ成為導通狀熊 心“表1、應 電流I®!之鏡電流產生在M34-M38的支路且方向上係離開輸出節點3烈,口 此電流鏡電路324没取了大體上等於電流“的放電用電流丨⑽。以幹^ ^ βρ 13 1247486 點奶而言,輸出電流Icp由充電用電流Iup與放電用電流兩者所形成。 引進疊接電晶體的目的在於增加電流鏡電路322、微的輸出阻抗, 口=雜出電流IeP暖動較不受輸出賴的影響且增加了產生輪出電流 =的爾圍,特別是開關電晶龍⑽X係分別以疊接(咖她)的 325趣掩晶細和而不是直接連接輪出_,所以輸㈣ 心5可以因此隔絕開關運作的交換雜1。函參## 4 η又換㈣。再者,依據本發明的配置,電荷泵 电之❺母個輪出電流鏡電晶體其有效閘-源極賴可得到良好匹
配,造成更為精確的電流匹配結果。經賴擬和分析顯示:本發明的電荷 泵電糊相較於第6,160,432號美國專利揭露的電荷絲路,僅會在寄 生電谷上累積少量的電荷’因此有效的縮短了開啟(恤請)時間。第4圖 所示的模紐絲較了本發瓶絲聽,電棘銳的交換速度係模擬 在125 MHz圖中本發明的輸出電流係以實線綠製而第π㈣號美國專 麵出電她虛鱗製,第4暢的顯示本發_啟時間大約是 』技农所而的丨,故本發明相較於先前技藝將更能提供—種具有高交
換速度、低賴_及較佳電流㈣·的電躲電路。 弟5圖所不係根據本發明第二實施例的電荷果電路520,包括了充電 用的驗鏡包路522及其相關的開關電晶體廳入,在脱—Μ55支路中的電晶 鏡電路524及其相__電晶體,同樣地,在M52支路中的⑽
^M5Y w ^ M3X〇 522 ^ 524 J 提4、供應電*1’之參考電流源526。充電用的電流鏡電路微之中的電晶 14 1247486 體及其棚的電晶體廳、開關電晶體M5A均為p型金氧半電晶體;反之, 充迅用的電鏡電路524之中的電晶體及其相關的電晶體Μ5γ、開關電晶體 Μ5Χ則為Ν型金氧半電晶體。 根據本發明,電流鏡電路522和524係以寬幅型疊接式之電流鏡電路 為較k纟具備了 ρ^輸出阻抗特性而不會嚴重限縮訊號的幅度 。N通道的寬 W接電抓鏡电路524由電晶體M52、M54、M56及M58所組成。開關電晶
體M5X係***在輪出電流鏡電晶體胸以及輪出疊接冑晶體奶8之間,其 中開關電晶體M5X之源極祕於輸丨電流鏡電晶體M54之汲極,開關電晶 體M5X之汲_接於輸出疊接電晶體Μ5δ之源極,而開關電晶體.之閉 極則接收控制訊號謝;相對地,電晶體Μ5γ係***在輸入電流鏡電晶體脱 以及輸入疊接電晶體Μ56之間,其中電晶體聰之_禺接於輸入電流鏡 電晶體Μ52之沒極’電晶體Μ5γ之祕雛於輸入疊接電晶體聽之源極, 而電晶ΜΥ之間極則墟至高電位的電壓供應源,即:L,藉以常保電 晶體M5Y於導通狀態。輸入電流鏡電晶體脱之閘極與輸出電流鏡電晶體 M54之閘極轉接在-起’且電晶體、脇兩者之源極一起_至低電位 的電塵供應源’即:接地。輪出疊接電晶體M58之沒極減於輸出節點娜, 輸入疊接電晶體M56之祕輪於輸入電流鏡電晶體卿之閘極,輸入疊 接電晶體M56之汲極則連接參考電流源娜,並且疊接電晶麵、㈣兩 者之間極餘接在-起,其中電晶體M56、廳兩者之間極電塵係由偏塵L 所提供,而偏壓Vbi的大小必須足以使疊接電晶體奶6、Μ5δ進入導通狀態。 Ρ通道的寬幅疊接電流鏡電路522以類似的方式由電晶體刷、聊、 15 1247486 聊及κ所組成。開關電晶體脱係***在輪出電.流鏡電晶體廳以及輸 出疊接電晶HM57之間’其中開關電晶體M5A之源極織於輪出電流鏡電 晶體M53之祕,P箱電晶體M5A之汲極轉接於輪出疊接電晶體脱之源 極,而開關電晶體M5A之閘極則接收控制訊f#uUp ;相對地,電晶體·係 ***在輸入電流鏡電晶體M51以及輪入疊接電晶體κ之間,其中電晶體 M5B之源極耗接於輸入電流鏡電晶體M51之沒極,電晶體㈣之汲極輕接於 輸入疊接電晶體M55之源極,而電晶體M5B之閉極則叙接至低電位的電壓 供應源,即:接地,藉以常保電晶體M5B於導通狀態。輪入電流鏡電晶體 M51之閘極與輸出電流鏡電晶體M53之閘極輕接在—起,且電晶體腕, 兩者之源極-起雛至電壓供應源vDD。輸出疊接電晶體M57之汲極於輸出 節點525雛輸出疊接電晶體M58之祕,輸入疊接電晶體點之没絲 接於輸入電流鏡電晶體M51之閘極,輸入疊接電晶體肥5之汲極則連接相 同的參考電流源' 526,並且疊接電晶體M55、M57兩者之閘極係編妾在一起, 其中電晶體M55、M57兩者之閘極電壓係由偏壓Vb2所提供,而偏壓&的大 小必須足以使疊接電晶體M55、M57進入導通狀態。 電荷泵電路520因應控制訊號UP、D“導引輸出電流Icp流向或離開 輸出節點525。在控制訊號UP作用期間,開關電晶體隐成為導通狀態而 讓供應電流I哪之鏡電流產生在M53-M57的支路且方向上係進入輸出節點 525,因此電流鏡電路522提供了大體上等於電流丨咖的充電用電流“;另 —方面,在控制訊號簡作用期間,開關電晶體M5X成為導通狀態而讓供應 電流I®之鏡電流產生在M54-M58的支路且方向上係離開輸出節點525,因 16 1247486 此電流鏡電路524没取了大體上等於電流Iro的放電用電流iDN。以私 出節點 525而言,輸出電流ICP由充電用電流IUP與放電用電流Idn兩者所形成。值〜 注意的是··熟習此技藝者當能按照本發明所教示的原則,考量以其他的電 晶體技術來實施第3、5圖中所示範的電晶體。 雖然本發明已以一具體實施例揭露如上,然其僅為了易於說明本發明 之技術内容,而並非將本發明狹義地限定於該實施例,任何熟習此技蓺者, 在不脫離本發明之精神和範圍内,當可作些許之更動與、顯,因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖是典型鎖相迴路之方塊示意圖; 第2圖是根據先前技術之傳統電荷泵電路其電路示意圖; 第3圖是根據本發明實施例之電荷泵電路其電路示意圖·, 第4圖是傳統和本發明的電荷泵電路之模擬結果示意圖;以及 第5圖是根據本發明另一實施例之電荷策電路其電路示意圖。 【主要元件符號說明】 100〜典型的PLL電路 110〜相位檢測器 120〜電荷泵電路 130〜迴路濾波器 140〜壓控振盪器(VCO) 150〜除頻器 17 1247486 220〜傳統電荷泵電路 222〜充電用的電流鏡電路 · 224〜放電用的電流鏡電路 - 225〜輸出節點 226〜參考電流源 M2卜M22〜輸入電流鏡電晶體 M23、M24〜輸出電流鏡電晶體 M25、M26〜開關電晶體 鲁 320〜本發明第一實施例之電荷泵電路 322〜充電用的電流鏡電路 324〜放電用的電流鏡電路 325〜輸出節點 326、327〜參考電流源 M31、M32〜輸入電流鏡電晶體 M33、M34〜輸出電流鏡電晶體 · M35、M36〜輸入疊接電晶體 M37、M38〜輸出疊接電晶體 M3A、M3X〜開關電晶體 M3B、M3Y〜搭配電晶體 520〜本發明第二實施例之電荷泵電路 522〜充電用的電流鏡電路 18 1247486 524〜放電用的電流鏡電路 525〜輸出節點 · 526〜參考電流源 · M51、M52〜輸入電流鏡電晶體 M53、M54〜輸出電流鏡電晶體 M55、M56〜輸入疊接電晶體 M57、M58〜輸出疊接電晶體 M5A、M5X〜開關電晶體 籲 M5B、M5Y〜搭配電晶體 CLK〇ut〜輸出時鐘訊號 CLKref〜參考時鐘訊號 CLK’ _〜除頻器之輸出訊號
Icp〜輸出電流
Vc〜迴路渡波器所形成的電壓 IREF1、1廳2、1勝〜供應電流 ·
Iup〜充電電流 Idn〜放電電流 UP、DN〜控制訊號 Vdd〜電壓供應源 VbI、Vb2〜偏壓 19

Claims (1)

  1. ^47486 、申請專利範圍·· 重问逮、低雜訊之電荷泵電路,至少包含: 一輪出節點; 生 及 “弟—疊接電流鏡電路,耦接-第-參考電流源以產 j鏡電流’其至少包含-第-輪出電流鏡電晶體以 第一輪出疊接電晶體; 生 及 ★:第二疊接電流鏡電路,耦接一第二參考電流源以產 2 ’兄®'瓜其至少包含一第二輪出電流鏡電晶體以 第—第二,出疊接電晶體’該第二輸出疊接電晶體輕接該 輪出燮接電晶體於該輸出節點; 第開關電晶體’於一第一控制訊號作用期間,該 ]關電晶體成為導通狀態而使該第一 出節戥* 罘鏡电仇通過該輪 、古…,、中該第一開關電晶體之源_接該第 <鏡電晶體,該第一開關電曰雕之,出% 接電, ]關一之及極•接該第—輪 ^ u日曰體之閘極則接收該第—控制 第:第二開關電晶體’於一第二控制訊號作用期間,該 關電晶體成為導通狀態而使該第二鏡電流通 出即點,j:由兮筮-閂明a 、邊輪 、、☆ 其中5亥弟-開關電晶體之源極•接該第 〆瓜鏡電晶辦兮镇一 p气 月11出電 趙5亥弟一開關電晶體之沒極純該第二輪出處 20 1247486 接電晶體,而該第二開關電晶體之閘極則接收該第二控制 訊號。 2,如申請專利範圍第1項所述之電荷泵電路,其中·· · 上述第一輪出電流鏡電晶體、上述第一輸出疊接電晶 體和上述第一開關電晶體係屬N型金氧半電晶體;且 上述第二輸出電流鏡電晶體、上述第二輸出疊接電晶 體和上述第二開關電晶體係屬p型金氧半電晶體。 3·如申請專利範圍第2項所述之電荷泵電路,其中: 鲁 上述第一輸出電流鏡電晶體之汲極耦接於上述第一開 關電晶體之源極,上述第一輸出電流鏡電晶體之源極則予 以接地; 上述第一輸 電晶體之汲極, 上述輸出節點; 出疊接電晶體之源極耦接於上述第一開關 上述第一輸出疊接電晶體之汲極則耦接於
    上述第二輸出電流鏡電晶體之沒極搞接於上述第二開 關電晶體之源極,上怵筮- 这弟一輪出電流鏡電晶體之源極則耦 接於一電壓供應源;且 上述弟一輸出疊接雷曰鹏 要冤日日體之源極耦接於上述第二開關 電晶體之汲極,上述第—輪 ^ 弟一輸出豐接電晶體之汲極則耦接上 述第一輸出疊接電晶體於上 日日肢%上4輸出節點。 21 !247486 4’如申凊專利範圍第1項所述之電荷泵電路,其中上述第 第二疊接電流鏡電路係屬寬幅型疊接式之電流鏡電路。 5.如申請專利範圍第4項所述之電荷泵電路,其中: 上述第一疊接電流鏡電路尚至少包含: 一第一輸入電流鏡電晶體,耦接在上述第—輪出 電流鏡電晶體和接地之間;以及 一第一輸入疊接電晶體,耦接在上述第一輸出疊 接電晶體和上述第一參考電流源之間; 上述第二疊接電流鏡電路尚至少包含: 一第二輸入電流鏡電晶體,耦接在上述第二輪出 電流鏡電晶體和上述電壓供應源之間;以及 一第二輸入疊接電晶體,耦接在上述第二輪出疊 接電晶體和上述第二參考電流源之間。 汝申明專利範圍第5項所述之電荷栗電路,其中·_ 上述第一輸入電流鏡電晶體以及上述第一輸入疊接電 晶體係屬!^型金氧半電晶體;且 甩 上述第二輸入電流鏡電晶體以及上述第二輸入疊接電 曰日體係屬p型金氧半電晶體。 .如申凊專利範圍第6項所述之電荷泵電路,其中·· 22 1247486 上述弟一輸入電流鏡電晶體之閘極輕接上述第一 韻!)出 電流鏡電晶體,上述第一輸入電流鏡電晶體之源極則予以 接地; 上述第一輸入疊接電晶體之閘極耦接上述第一輪出最 接電晶體,上述第一輸入疊接電晶體之汲極則耦接於上述 弟一輸入電流鏡電晶體之間極和上述第一參考電流源· 上述第一輸入電流鏡電晶體之閘極耗接上述第二輪出 電流鏡電晶體,上述第二輸入電流鏡電晶體之源極則耦接 於上述電壓供應源; 上述第二輸入疊接電晶體之閘極耦接上述第二輸出疊 接電晶體,上述第二輸入疊接電晶體之汲極則耦接上述第 二輸入電流鏡電晶體之閘極和上述第二參考電流源。 8. 一種高速、低雜訊之電荷泵電路,至少包含: 一輸出節點;
    一參考電流源,用來提供一供應電流; 一第一疊接電流鏡電路,耦接該參考電流源以便由該 供應電流來產生一第—鏡電流,其至少包含一第一輪出電 流鏡電晶體以及一第一輪出疊接電晶體; -第二疊接電流鏡電路’難該參考電流源以便由該 供應電流來產生一第二鏡電流,其至少包含-第二輸出電 23 1247486 流鏡電晶體以及—笛_ & 一輸出豐接電晶體,該宽一 電晶體耦接該第—屮β 弟—輪出疊接 即點; 輸出S接電晶體於該輪出 -第-開關電晶體,***在該第 以及該第一輪出聂 田冤机鏡電晶體 且电晶體之間,該第一開關電曰辨 第一控制訊號作用_ 曰曰體於一 卞用』間成為導通狀態,致使 通過該輸出節點;以及 鏡笔^ 一第二開關電晶體,***在 以及令® W , 矛狗出电流鏡電晶體 w弟一輪出疊接電晶體之 第二控制訊號《-開關笔晶體於一 儿作用期間成為導通狀態,致使該第二 通過該輸出節點。 9.如申請專利範圍第8項所述之電荷泵電路,其中: 制訊號;且 〜上述第-開關電晶體之源軸接上述第_輸出電^ 電晶體,上述第一開關電晶體之沒極輪接上述第—輪出疊 ,曰體上述第一開關電晶體之閘極則接收上述第 上述第二開關電晶體之源極耦接上述第二輸出電流鏡 電晶體’上述第二開關電晶體之汲極耦接上述第二輪出疊 控 接電晶體,上述第二開關電晶體之間極則接收上述第且 制訊號。 路,其中: 10.如申請專利範圍第9項所述之電荷栗電 24 1247486 上述第一輪出電流鏡電晶體、上述第— 體和上述第一門η ^宜接電£ 弟開關電晶體係屬Ν型金氧半電晶體,·且 上述第二輪出電流鏡電晶體、上述 體和上述第二開關電晶體係屬Ρ型金氧半電晶體。且接電曰1 U·如申請專利範圍第9項所述之電荷泵電路,其中: ^述第—輸出電流鏡電晶體线極域於上述第 關電晶體之源極,卜 1 ^ 輪出電流鏡電晶體之源極_ ^弟一電壓供應源; :述第-輸出疊接電晶體之源極•接於上述第一開關 日日體之汲極,上述第一輪 上述輸出節點; 按也日日體之汲極則耦接於 之汲極耦接於上述第 一輪出電流鏡電晶體之源極則耦 上述第二輪出電流鏡電晶體 广 關電晶體之源極,上述帛 一™工现弟二開 接於一第二電壓供應源;且 上述弟二輸出疊接雷晶辦 體之汲極則輕接上 電耦接於上述第二開關 電曰曰體之沒極,上述第二輸出疊接電晶 斤m 電荷泵電路,其中上述第 弟二疊接電流鏡電路係屬寬幅型 述第-輸出疊接電晶體於上述輪出節點 12·如申請專利範圍第9項所述之 疊接式之電流鏡電路。 13, 如申請專利範圍第12項所述 之電荷泵電路,其中: 25 1247486 上述弟一豐接電流鏡電路尚至少包含: 一第一輸入電流鏡電晶體,耦接在上述第—輪出 電流鏡電晶體和一第一電壓供應源之間;以及 一第一輸入疊接電晶體,耦接在上述第一輪出最 接電晶體和上述參考電流源之間; 上述第二疊接電流鏡電路尚至少包含·· 一第二輸入電流鏡電晶體,耦接在上述第二輪出 電流鏡電晶體和一第二電壓供應源之間;以及 一第二輸入疊接電晶體’耦接在上述第二輪出疊 接電晶體和上述參考電流源之間。 I4·如申請專利範圍第13項所述之電荷泵電路,其中··
    體係屬N型金氧半電晶體;且
    體係屬P型金氧半電晶體。 15H請專利範圍第14項所述之電荷泵電路,其中 上述第一輸入電 輸入電流鏡電晶體之閘極耦接上述第 電流鏡電晶體,上述| 上述第一電壓供應源; 一輪出 上述第一輸入電流鏡電晶體之源極則耦接 26 1247486 上述第一輸入疊接電晶體之閘極耦接上述第一輪出最 接黾θθ體,上述弟一輸入疊接電晶體之汲極則搞接於上述 弟一輸入電流鏡電晶體之閘極和上述參考電流源; 上述第二輸入電流鏡電晶體之閘極耦接上述第二輪出 電流鏡電晶體,上述第二輸入電流鏡電晶體之源極則耦接 於上述第二電壓供應源; 上述第二輸入疊接電晶體之閘極㈣上述第二輪出疊 接電晶體’上述第二輸人疊接電晶體之汲極則減上述; 二輸入電流鏡電晶體之閘極和上述參考電流源。 ° 穴月 调即點,該電路至少包含 —第-疊接電流鏡電路,_接於—參考電流源, 產生'第一鏡電流,其至少包含—第一輸出電流鏡電 以及一第一輪出疊接電晶體; —第一開關電晶體’***在該第-輪出電流鏡電
    …弟-輪出疊接電晶體之間,其接收—第一控彳 號,在該第一控制訊號作用期間, 工1 逡、S此& ^弟一開關電晶體j 導、狀:而讓該第一鏡電流通過該輪出節點丨 -第二疊接電流鏡電路 於仲屮〜 柄钱°亥弟—豐接電流鏡1 於。亥輪出即點’用來產生—第 27 !247486 -第二開關電晶體,接收一第二控制訊號,在該第二 作用期間,該第二開關電晶體成為導通狀態而讓 -亥第一鏡電流通過該輸出節點。 17·如申請專利範圍第16項所述之電荷泵電路,其中上述第— :關電晶體之源極_接上述第-輪出電流鏡電晶體,上述 弟1開關電晶體之沒極轉接上述第一輪出疊接電晶體,上 述第一開關電晶體之閘極則接收上述第-控制訊號。
    18·如巾請專職圍第17項料m電路,其中: 上述第-輸出電流鏡電晶體之汲_於上述第一開 關電晶體之源極,上付[笛_ 一輸出電流鏡電晶體之源極則耦 接於一電壓供應源;且 上述第-輸出豐接電晶體之源極執接於上述第—開關 電晶體之沒極,上述第一輪出叠接電晶體之淡極_接於 上述輪出節點。
    19.如申請專利範圍第16項所述之電荷泵電路,其中上述第 第-豐接電流鏡電路係屬寬幅型疊接式之電流鏡電路。 申請專利範圍第19項所述之電荷栗電路,其中上述第— ®接電流鏡電路尚至少包含: —第-輸人電流鏡電晶體,其閘極墟上述第一輸出 電流鏡電晶體,而其源極則輕接一電麼供應源;以及 28 1247486 一第一輸入疊接電晶體,其閘極耦接上述第一輸出疊 接電晶體,而其汲極則耦接於該第一輸入電流鏡電晶體之 閘極和上述參考電流源。
    29
TW093127738A 2003-09-29 2004-09-14 High-speed low-noise charge pump TWI247486B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/671,654 US7005896B2 (en) 2003-09-29 2003-09-29 High-speed low-noise charge pump

Publications (2)

Publication Number Publication Date
TW200513039A TW200513039A (en) 2005-04-01
TWI247486B true TWI247486B (en) 2006-01-11

Family

ID=34376167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093127738A TWI247486B (en) 2003-09-29 2004-09-14 High-speed low-noise charge pump

Country Status (3)

Country Link
US (1) US7005896B2 (zh)
CN (1) CN1309171C (zh)
TW (1) TWI247486B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2430088B (en) * 2005-09-08 2010-09-15 Sony Uk Ltd Charge pump circuit
US7271645B2 (en) * 2005-09-30 2007-09-18 Ana Semiconductor Smart charge-pump circuit for phase-locked loops
US7616065B2 (en) * 2005-12-28 2009-11-10 Sun Microsystems, Inc. System and method for charge-pump with phase-frequency detection capability
US7583108B2 (en) * 2006-03-17 2009-09-01 Aeroflex Colorado Springs Inc. Current comparator using wide swing current mirrors
US7535281B2 (en) * 2006-09-29 2009-05-19 Micron Technology, Inc. Reduced time constant charge pump and method for charging a capacitive load
US7514985B2 (en) * 2007-01-30 2009-04-07 Richwave Technology Corp. Fast turn on and off speed in PLL cascoded charge pump
KR101394869B1 (ko) * 2007-01-30 2014-05-13 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 Dll/pll 에서의 위상 시프트
US7688122B2 (en) * 2007-02-09 2010-03-30 Fujitsu Limited Charge pump with cascode biasing
KR100908041B1 (ko) 2007-07-16 2009-07-15 한양대학교 산학협력단 유무선 통신시스템의 신호 발생장치
US7705641B2 (en) * 2008-04-23 2010-04-27 Ralink Technology Corporation Fast response phase-locked loop charge-pump driven by low voltage input
US7944257B2 (en) * 2009-05-14 2011-05-17 Ralink Technology (Singapore) Corporation Method and system of optimizing a control system using low voltage and high-speed switching
US8193843B1 (en) * 2009-09-25 2012-06-05 Rf Micro Devices, Inc. Charge pump tracking circuit for a phase lock loop
CN102904567A (zh) * 2011-07-26 2013-01-30 联咏科技股份有限公司 锁相回路装置以及其调整电压提供电路
CN103066832B (zh) 2012-12-07 2016-06-22 广州慧智微电子有限公司 一种能快速启动的电荷泵
CN106301379B (zh) * 2016-08-17 2023-05-05 宁波大学 一种输出光滑的dac单元电路
US10193560B2 (en) * 2016-12-28 2019-01-29 Analog Bits Inc. Method and circuits for charge pump devices of phase-locked loops
CN113412573B (zh) 2019-04-25 2023-05-09 华为技术有限公司 电荷泵、锁相环电路及时钟控制装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359296A (en) * 1993-09-10 1994-10-25 Motorola Inc. Self-biased cascode current mirror having high voltage swing and low power consumption
GB2324423B (en) * 1997-04-16 1999-07-21 Lsi Logic Corp Charge pump
FR2767977A1 (fr) * 1997-08-27 1999-02-26 Philips Electronics Nv Etage de sortie pour pompe de charge faible courant et demodulateur integrant une telle pompe de charge
JPH11163696A (ja) * 1997-11-26 1999-06-18 Fujitsu Ltd 周波数比較器及びこれを用いたクロック再生回路
JP3510100B2 (ja) * 1998-02-18 2004-03-22 富士通株式会社 カレントミラー回路および該カレントミラー回路を有する半導体集積回路
US6169456B1 (en) * 1999-01-06 2001-01-02 Stmicroelectronics N.V. Auto-biasing circuit for current mirrors
US6160432A (en) * 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output
KR100416589B1 (ko) * 2001-01-06 2004-02-05 삼성전자주식회사 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
US6677789B1 (en) * 2002-09-10 2004-01-13 Nokia Corporation Rail-to-rail linear charge pump

Also Published As

Publication number Publication date
US7005896B2 (en) 2006-02-28
CN1592113A (zh) 2005-03-09
CN1309171C (zh) 2007-04-04
TW200513039A (en) 2005-04-01
US20050068090A1 (en) 2005-03-31

Similar Documents

Publication Publication Date Title
TWI247486B (en) High-speed low-noise charge pump
Samavati et al. A 5-GHz CMOS wireless LAN receiver front end
TWI516031B (zh) 接地參考單端發信
EP2424092B1 (en) High efficiency charge pump
Von Arnim et al. Efficiency of body biasing in 90-nm CMOS for low-power digital circuits
TW201332290A (zh) 用於差動發信的資料軀動充電泵傳送器
Djahanshahi et al. Differential CMOS circuits for 622-MHz/933-MHz clock and data recovery applications
TW201115910A (en) Power amplifier
TW200913461A (en) Frequency divider and latch circuit and frequency dividing method thereof
TW200422806A (en) Fast dynamic low-voltage current mirror with compensated error
TW200406094A (en) High-speed high-current programmable charge-pump circuit
JPH07221566A (ja) カレントミラー装置
JP3586172B2 (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
Pan et al. A 58-dBΩ 20-Gb/s inverter-based cascode transimpedance amplifier for optical communications
CA2280128C (en) Cmos architecture for a digital radio receiver
US5936475A (en) High-speed ring oscillator
US8680899B2 (en) High performance divider using feed forward, clock amplification and series peaking inductors
Toifl et al. A 1.25–5 GHz clock generator with high-bandwidth supply-rejection using a regulated-replica regulator in 45-nm CMOS
Yamagishi et al. A 1-V 2.4-GHz PLL synthesizer with a fully differential prescaler and a low-off-leakage charge pump
CN105281762B (zh) 60GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器
Kossel et al. A multiphase PLL for 10 Gb/s links in SOI CMOS technology
Chuang et al. A 1 V phase locked loop with leakage compensation in 0.13 µm CMOS technology
GB2406234A (en) A PLL charge pump having well-matched source and sink currents
Gunda et al. DESIGN and simulation of digitally controlled oscillator of ADPLL
Youn et al. A 67-pJ/bit 435-MHz 16-QAM modulator for capsule endoscopy system with 18-ns start-up using transient DC error correction