CN102904567A - 锁相回路装置以及其调整电压提供电路 - Google Patents
锁相回路装置以及其调整电压提供电路 Download PDFInfo
- Publication number
- CN102904567A CN102904567A CN2011102104603A CN201110210460A CN102904567A CN 102904567 A CN102904567 A CN 102904567A CN 2011102104603 A CN2011102104603 A CN 2011102104603A CN 201110210460 A CN201110210460 A CN 201110210460A CN 102904567 A CN102904567 A CN 102904567A
- Authority
- CN
- China
- Prior art keywords
- voltage
- loop filter
- adjustment
- signal
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种锁相回路装置及其调整电压提供电路,锁相回路装置用以接收输入信号,并依据输入信号以产生一输出信号。锁相回路装置包括电压控制振荡器、回路滤波器以及调整电压提供电路。电压控制振荡器接收并依据控制电压以产生输出信号。回路滤波器具有电容电阻网络,且电容电阻网络接收控制电压并耦接参考电压。调整电压提供电路接收输出信号以及输入信号,并依据输入信号以及输出信号来提供电容电阻网络调整电压。
Description
技术领域
本发明涉及一种锁相回路装置及其调整电压提供电路,尤其涉及一种利用调整电压提供电路来加速锁相回路装置相位锁定动作的装置。
背景技术
在提供稳定相位的周期性的信号的需求下,锁相回路装置是一种最常被使用也最受信赖的装置。由于锁相回路装置可以有效的依据输入信的相位,来调整其所产生的输出信号的相位。因此,锁相回路装置可以拿来作为倍频器或可动态微调其输出信号频率的展频电路。
在现有技术的锁相回路装置中,因为其中的回路滤波器中的大容值的电容的影响,常需要很长的时间来完成相位锁定。为了解决上述的问题,现有技术中有利用将锁相回路装置中的电压控制振荡控制电压先预设在一个较为接近锁相回路装置完成锁定时的稳定的控制电压的值。然而,由于不同的电路制程、环境温度以及所应用的不同范围的电源电压都会是影响到上述稳定的控制电压的值的因素。因此,要设定一个好的初始控制电压,是有困难的。
另外,现有技术的锁相回路装置也提出利用在锁相回路装置未完成锁定的期间,利用较大充电电流的电荷帮浦来进行充电,并在锁相回路装置完成频率或相位锁定后,减低电荷帮浦的充电电流。然而,为了提供较大充电电流的要求,势必增加电荷帮浦的电路面积。并且,充电电流的切换时机也不容易精确的被获得。
发明内容
本发明提供一种锁相回路装置,有效加速其频率及相位锁定的动作。
本发明提供一种调整电压提供电路,使其所属的锁相回路装置可有效的加速其频率及相位锁定的动作。
本发明提出一种锁相回路装置,用以接收输入信号,并依据输入信号以产生一输出信号。锁相回路装置包括电压控制振荡器、回路滤波器以及调整电压提供电路。电压控制振荡器接收并依据控制电压以产生输出信号。回路滤波器耦接至电压控制振荡器及参考电压间,并藉以接收控制电压。调整电压提供电路耦接至回路滤波器以及电压控制振荡器。调整电压提供电路另接收输出信号以及输入信号,并依据输入信号以及输出信号来提供回路滤波器调整电压。
其中,调整电压的电压准位与参考电压的电压准位不相同。
本发明另提出一种调整电压提供电路,其中的调整电压提供电路耦接至锁相回路装置的回路滤波器。调整电压提供电路并接收锁相回路装置的输入信号及输出信号。并且,锁相回路装置的回路滤波器耦接至电压控制振荡器以接收控制电压。调整电压提供电路包括锁定检测电路、控制信号产生器以及电压提供缓冲器。锁定检测电路接收输入信号以及输出信号,锁定检测电路依据输出信号取样输入信号所产生的取样结果,来对应产生锁定信号。控制信号产生器耦接锁定检测电路,接收并依据锁定信号来产生控制信号。电压提供缓冲器耦接在控制信号产生器及回路滤波器间,接收控制信号以及调整电压,并依据控制信号来决定提供调整电压至该回路滤波器与否。其中,调整电压被提供至回路滤波器。
换言之,本发明另提出一种调整电压提供电路,用于耦接至一锁相回路装置的一回路滤波器,该回路滤波器耦接至一电压控制振荡器以接收一控制电压,该调整电压提供电路包括:一锁定检测电路、一控制信号产生器以及一电压提供缓冲器;锁定检测电路依据该锁相回路装置的一输入信号以及一输出信号来产生一锁定信号;控制信号产生器耦接该锁定检测电路,接收并依据该锁定信号来产生一控制信号;电压提供缓冲器耦接在该控制信号产生器及该回路滤波器间,接收该控制信号以及该调整电压,并依据该控制信号来决定是否提供一调整电压至该回路滤波器。
基于上述,本发明在当锁相回路装置进行锁定的期间,藉由调整电压提供电路将调整电压提供至回路滤波器上,使回路滤波器所接收的控制电压可以更快速的往频率及相位锁定时所呈现的电压值的方向进行调整。如此一来,控制电压可以更快速的到达所谓锁定时所应呈现的稳定状态,也就是说,锁相回路装置的相位锁定动作可以有效的被加速。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的一锁相回路装置的示意图。
图2为本发明另一实施例的一锁相回路装置的示意图。
图3A以及图3B分别为两不同实施例的调整电压提供电路110的细部结构图。
图4为本发明一实施例的调整电压提供电路的动作示意图。
附图标记:
100、200:锁相回路装置
110、210:调整电压提供电路
120、220:回路滤波器
130、230:电压控制振荡器
140、240:相位频率检测器
150、250:电荷帮浦
160、260:反馈除频器
111:锁定检测电路
112:控制信号产生器
113:电压提供缓冲器
LOCK:锁定信号
CKIN:输入信号
CKOUT:输出信号
CKFB:反馈信号
DR:相位频率检测结果
VCTRL:控制电压
C1、C2:滤波电容
R1:滤波电阻
VREF:参考电压
VTUN:调整电压
M1、M2:晶体管
CTRL:控制信号
VDD:电源电压
GND:接地电压
T1:调整期间
T2:停止调整期间
T3:频率检测期间
具体实施方式
请参照图1,图1为本发明一实施例的一锁相回路装置100的示意图。锁相回路装置100包括调整电压提供电路110、回路滤波器120、电压控制振荡器130、相位频率检测器140、电荷帮浦150以及反馈除频器160。锁相回路装置100接收周期性的输入信号CKIN作为参考时脉,并依据输入信号CKIN以产生输出信号CKOUT。
相位频率检测器140用以接收输入信号CKIN,并接收由反馈除频器160所产生的反馈信号CKFB。相位频率检测器140依据检测输入信号CKIN及反馈信号CKFB的相位差来产生相位频率检测结果DR。相位频率检测结果DR则被传送至与相位频率检测器140相耦接的电荷帮浦150,并作为电荷帮浦150进行充电或放电动作的依据。在此,电荷帮浦150依据相位频率检测结果DR来进行充电或放电的动作以提升或降低及所产生的控制电压VCTRL。
另外,相位频率检测器140接收的反馈信号CKFB是由耦接在相位频率检测器140及电压控制振荡器130间的反馈除频器160所产生。简单来说,反馈除频器160针对其所接收的输出信号CKOUT进行除频,来对应产生反馈信号CKFB。而反馈除频器160所提供针对输出信号CKOUT进行除频的除频数可以是为大于或等于1的实数N。另外,根据实际需求,反馈除频器160亦可移除,而直接将输出信号CKOUT反馈作为反馈信号CKFB。
电荷帮浦150产生控制电压VCTRL的端点则耦接至回路滤波器120。回路滤波器120用来滤除控制电压VCTRL上的噪声,以确保电压控制振荡器130有一个稳定的控制电压VCTRL作为输入,并进而确保电压控制振荡器130所产生的是一个具有稳定频率的输出信号CKOUT。另外,回路滤波器120并接收调整电压提供电路110所产生的调整电压VTUN。在本实施例中,调整电压提供电路110所提供的调整电压VTUN被传送至滤波电容C1与滤波电阻R1耦接的端点上。较佳地,调整电压VTUN与参考电压VREF的电压准位是不相同的。
举例而言,回路滤波器120可以具有一个电阻电容网络,其由一个以上的电容及电阻来组合而成。在本实施例中,回路滤波器120包括滤波电阻R1、滤波电容C1以及滤波电容C2。其中,滤波电容C2串接在电压控制振荡器130与回路滤波器120耦接的端点与参考电压VREF间。而滤波电阻R1的一端耦接电压控制振荡器130以接收控制电压VCTRL,且滤波电容C1则串接在调整电压提供电路110与参考电压VREF间。
值得注意的是,回路滤波器120可以有种种不同的电路结构来实现,并且耦接至调整电压VTUN的端点以及接收控制电压VCTRL的端点不限于本实施例所示的端点。在其他一些实施例中,滤波电阻R1在回路滤波器120并非必要的构件。举例而言,于某些实施例中,可以藉由传输导线的线阻,和/或各元件连接点产生的寄生电阻来获得所要的电阻值。或是,在另一些实施例中,利用切换电流的充放电,也可以得到等效的电阻特性。因此,并非必要配置实体的滤波电阻R1在回路滤波器120中。或是在另一些实施例中,可以增加更多滤波电阻和/或滤波电容,并以各种串并接方式来相耦接。
调整电压提供电路110则接收输出信号CKOUT以及输入信号CKIN,并依据输入信号CKIN以及输出信号CKOUT来决定是否提供调整电压VTUN至回路滤波器120的电容电阻网络上。
更具体一点来说明,调整电压提供电路110用于检测锁相回路装置100的频率锁定动作是否完成。较佳地,调整电压提供电路110可依据所接收的输入信号CKIN以及输出信号CKOUT间的频率的倍数关系,来判断频率锁定动作是否完成。当调整电压提供电路110在锁相回路装置100检测到频率锁定动作尚未完成时,提供调整电压VTUN至回路滤波器120的电容电阻网络上,以使控制电压VCTRL往调整电压VTUN的方向加速偏移。反之,当调整电压提供电路110检测到输出信号CKOUT的频率位于一锁定频率范围内,亦即输出信号CKOUT的频率接近输入信号CKIN的N倍,则可停止输出调整电压VTUN。
在锁相回路装置100的频率及相位锁定过程中,控制电压VCTRL是会由相对高的参考电压VREF的电压准位向下偏移,或是由相对低的参考电压VREF的电压准位向上偏移。因此,调整电压VTUN的供应,会使上述的控制电压VCTRL的偏移加速,以加速锁相回路装置100的频率及相位锁定动作。换句话说,当参考电压VREF具有相对高的电压准位时,调整电压VTUN则需具有相对低的电压准位。而相反的,当参考电压VREF具有相对低的电压准位时,调整电压VTUN则需具有相对高的电压准位。
值得注意的是,于图1的实施例中,调整电压VTUN提供至滤波电阻R1与滤波电容C1之间。然而,本发明并不以此为限。于其他一些实施例中,只需要求调整电压VTUN被提供至回路滤波器220中的电阻电容网络中与控制电压VCTRL相耦接的端点,就能使控制电压VCTRL加速的进行偏移,进而加速锁相回路装置200的频率及相位锁定的速度。
举例而言,请参照图2,图2为本发明另一实施例的一锁相回路装置200的示意图。锁相回路装置200包括调整电压提供电路210、回路滤波器220、电压控制振荡器230、相位频率检测器240、电荷帮浦250以及反馈除频器260。与图1所示的实施例不相同的,本实施例的调整电压提供电路210所提供的调整电压VTUN被提供至回路滤波器220接收控制电压VCTRL的端点上,也就是滤波电阻R1连接电荷帮浦250以及电压控制振荡器230的端点。
请参照图3A以及图3B,图3A以及图3B分别为两种不同实施例的调整电压提供电路110的细部结构图。请先参照图3A,在图3A的显示中,调整电压提供电路110包括锁定检测电路111、控制信号产生器112以及电压提供缓冲器113。锁定检测电路111接收输入信号CKIN以及输出信号CKOUT,以依据输出信号CKOUT来对输入信号CKIN进行取样,并依据取样结果来对应产生锁定信号LOCK。控制信号产生器112则是耦接锁定检测电路111,接收并依据锁定信号LOCK来产生控制信号CTRL。电压提供缓冲器113耦接在控制信号产生器112及回路滤波120器间,并接收控制信号VTRL以及调整电压(譬如为接地电压GND),并依据控制信号CTRL来决定是否提供调整电压至回路滤波器。
在此请注意,由于输出信号CKOUT的频率快于输入信号CKIN的频率,因此锁定检测电路111可以利用输出信号CKOUT的转态缘来取样输入信号CKIN,以计算出输出信号CKOUT及输入信号CKIN的频率间的比例关系来作为一取样结果。
此取样结果并可与一锁定临界值相比较,以判断锁相回路装置100是否完成频率锁定。锁定临界值即用来定义前述的锁定频率范围。举例而言,在输出信号CKOUT的目标频率设定为输入信号CKIN的频率的N倍(反馈除频器160的除频数等于N)的情况下,锁定临界值可以被设定为相当接近N的数值,例如0.9N。
当取样结果大于一锁定临界值时,代表输出信号CKOUT的频率位于该锁定频率范围内,可以视为锁相回路装置100已完成频率锁定的动作。接下来,锁定检测电路111就可产生锁定信号LOCK以指示控制信号产生器112产生对应的控制信号CTRL,用于控制电压提供缓冲器113停止提供调整电压VTUN。此外,锁定检测电路111与控制信号产生器112亦可停止运作亦节省电能。
反之,当取样结果小于该锁定临界值时,代表输出信号CKOUT的频率位于该锁定频率范围外,亦即锁相回路装置100尚未完成频率锁定的动作。接下来,锁定检测电路111就可产生锁定信号LOCK,以指示控制信号产生器112产生对应的控制信号CTRL,用于控制电压提供缓冲器113提供调整电压VTUN加速回路滤波器120的操作。
电压提供缓冲器113较佳可以利用如晶体管通过简单的开漏极(open drain)的连接方式来完成。在此实施例的回路滤波器120的电阻电容网络中,滤波电容C1以及滤波电容C2都是耦接到电源电压VDD。因此,为配合回路滤波器120的架构,电压提供缓冲器113实施为一N型晶体管M1,其控制端(栅极)接收控制信号CTRL,其一端接收接地电压GND,另一端则耦接至回路滤波器120。
在当晶体管M1依据高电压准位(大于晶体管M1的临界电压)的控制信号CTRL时,晶体管M1导通并将接地电压GND作为调整电压提供至回路滤波器120。相反的,在当晶体管M1接收低电压准位(小于晶体管M1的临界电压)的控制信号CTRL时,晶体管M1则关闭并使晶体管M1与回路滤波器120接的端点呈现高阻抗(high impendence)的现象。结果,电压提供缓冲器113所提供的调整电压是可以加速控制电压VCTRL由高电压准位往低电压准位所进行的电压偏移的速度。
接着请参照图3B,其显示另一实施例的调整电压提供电路110的细部结构图。与图3A不同之处在于,此实施例所搭配的回路滤波器120中的滤波电容C1以及滤波电容C2是改为耦接到接地电压GND。因此,为配合回路滤波器120的架构,电压提供缓冲器113是改为利用P型的晶体管M2来建构。其中,P型的晶体管M2耦接至电源电压VDD,晶体管M2并在当其接收到低准位的控制信号CTRL时导通,且将电源电压VDD作为调整电压传送至回路滤波器120。
值得注意的是,电压提供缓冲器113可以有种种不同的结构,而不仅限于图3A与图3B所示的实施例。举例而言,电压提供缓冲器113可具有一开关装置(通常由晶体管来实施),其能适时地切换,以于导通时提供充电或放电电流至回路滤波器内的滤波电容,以加速滤波电容的充或放电操作。于其他实施例中,电压提供缓冲器113亦可实施为一偏压电流源,在适当地偏压下导通以提供充电或放电电流至回路滤波器内的滤波电容,并能适当偏压而切断其电流。
图4为本发明实施例的调整电压提供电路的动作示意图。请一并参照图3A-3B与图4。在图4的显示中,调整电压提供电路110中的控制信号产生器112会依据所接收的输入信号CKIN来获得一调整期间T1。举例来说,当在锁相回路装置被启动后,控制信号产生器112可以依据其所接收到的输入信号CKIN的某一个周期(例如第一个周期)中,输入信号CKIN处于正电压的期间作为调整期间T1。
首先,在调整期间T1中,控制信号产生器依据锁定信号来产生的控制信号来提供调整电压至回路滤波器中,以提升锁相回路装置的锁定速度。
接下来,在与调整期间T1的同一个周期中的停止调整期间T2,控制信号产生器112则指示调整电压提供电路110停止提供调整电压至回路滤波器中,藉以使电压控制振荡器所接收的控制电压回复稳定。
接下来,进入调整期间T1后的下一个周期中的频率检测期间T3,调整电压继续停止提供。同时,调整电压提供电路中的锁定检测电路则会依据输入信号CKIN,进行锁定动作是否完成的检测。反之,若是在T3期间中,锁定检测电路检测出频率锁定的动作未完成,则控制信号产生器会在频率检测期间T3的下一周期时,再度进入调整期间,并使电压提供缓冲器提供参考电压给回路滤波器,以完成锁相回路装置的频率锁定动作。
综上所述,上述实施例额外提供一调整电压至回路滤波器,藉以使回路滤波器所耦接的控制电压可以更快速的产生偏移,进而加速控制电压的稳定速度。结果可使锁相回路装置的频率及相位锁定动作更快速地完成。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域的普通技术人员,当可作些许更动与润饰,而不脱离本发明的精神和范围。
Claims (21)
1.一种锁相回路装置,接收一输入信号,并依据该输入信号以产生一输出信号,包括:
一电压控制振荡器,接收并依据一控制电压以产生该输出信号;
一回路滤波器,耦接至该电压控制振荡器及一参考电压间,该回路滤波器接收该控制电压;以及
一调整电压提供电路,耦接至该回路滤波器以及该电压控制振荡器,该调整电压提供电路另接收该输出信号以及该输入信号,并依据该输入信号以及该输出信号来提供一调整电压至该回路滤波器。
2.根据权利要求1所述的锁相回路装置,其中该调整电压的电压准位与该参考电压的电压准位不相同。
3.根据权利要求1所述的锁相回路装置,其中该调整电压提供电路依据该输出信号与该输入信号的频率,以判断该输出信号的频率是否位于一锁定频率范围内,以决定是否提供该调整电压。
4.根据权利要求1所述的锁相回路装置,其中该调整电压提供电路判断该输入信号与该输出信号的频率比值是否大于一锁定临界值时以决定是否产生该调整电压。
5.根据权利要求1所述的锁相回路装置,其中该调整电压提供电路是先提供该调整电压,再停止提供该调整电压,并于停止提供该调整电压的期间内,判断是否继续提供该调整电压。
6.根据权利要求1所述的锁相回路装置,其中该调整电压提供电路是在该输入信号的一周期内的一第一期间内,提供调整电压至回路滤波器,并在该输入信号的该周期内该第一期间后的一第二期间内,停止提供调整电压至回路滤波器。
7.根据权利要求6所述的锁相回路装置,其中该电压提供缓冲器还在该输入信号的下一周间内,依据该输出信号与该输入信号的频率,以决定是否于下下一周期内提供该调整电压。
8.根据权利要求1所述的锁相回路装置,其中该调整电压提供电路包括:
一电压提供缓冲器,耦接该回路滤波器,接收一控制信号,并依据该控制信号来产生该调整电压。
9.根据权利要求8所述的锁相回路装置,其中该电压提供缓冲器包括:
一晶体管,其第一端耦接至该回路滤波器以提供该调整电压,其第二端耦接至一不同于该参考电压的电压,其控制端耦接至该控制信号。
10.根据权利要求8所述的锁相回路装置,其中该调整电压提供电路还包括:
一锁定检测电路,接收该输入信号以及该输出信号,依据该输出信号来对该输入信号进行取样,并依据一取样结果来产生一锁定信号;以及
一控制信号产生器,耦接该锁定检测电路,接收并依据该锁定信号来产生该控制信号。
11.根据权利要求1所述的锁相回路装置,其中该回路滤波器包括:
一第一滤波电容,其第一端耦接该调整电压提供电路所产生的该调整电压,其第二端耦接至该参考电压。
12.根据权利要求11所述的锁相回路装置,其中该回路滤波器还包括:
一滤波电阻,其第一端耦接该电压控制振荡器以接收该控制电压,其第二端耦接至该第一滤波电容的第一端。
13.根据权利要求12所述的锁相回路装置,其该第一滤波电容的该第一端或该滤波电阻的该第一端接收该调整电压。
14.根据权利要求11述的锁相回路装置,其中该回路滤波器还包括:
一第二滤波电容,串接在该参考电压与该电压控制振荡器之间。
15.根据权利要求11所述的锁相回路装置,其中该调整电压提供电路包括一电压提供缓冲器,电压提供缓冲器包括一晶体管,晶体管第一端耦接至该回路滤波器以提供该调整电压,晶体管第二端耦接至一不同于该参考电压的电压,其一控制端耦接至一控制信号。
16.一种调整电压提供电路,用于耦接至一锁相回路装置的一回路滤波器,该回路滤波器耦接至一电压控制振荡器以接收一控制电压,该调整电压提供电路包括:
一锁定检测电路,依据该锁相回路装置的一输入信号以及一输出信号来产生一锁定信号;
一控制信号产生器,耦接该锁定检测电路,接收并依据该锁定信号来产生一控制信号;以及
一电压提供缓冲器,耦接在该控制信号产生器及该回路滤波器间,接收该控制信号以及该调整电压,并依据该控制信号来决定是否提供一调整电压至该回路滤波器。
17.根据权利要求16所述的调整电压提供电路,其中该锁定检测电路依据该输出信号来对该输入信号进行取样,并依据一取样结果来产生该锁定信号。
18.根据权利要求16所述的调整电压提供电路,其中该锁定检测电路判断该输入信号与该输出信号的频率比值是否大于一锁定临界值以产生该锁定信号。
19.根据权利要求16所述的调整电压提供电路,其中该电压提供缓冲器是在该输入信号的一周期内的一第一期间内,提供调整电压至回路滤波器,在该输入信号的该周期内该第一期间后的一第二期间内,停止提供调整电压至回路滤波器。
20.根据权利要求19所述的调整电压提供电路,其中该锁定检测电路还在该输入信号的下一周间内,依据该输出信号与该输入信号的频率,来产生该锁定信号。
21.根据权利要求16所述的调整电压提供电路,其中该电压提供缓冲器包括:
一晶体管,其第一端耦接至该回路滤波器以提供该调整电压,其中该回路滤波器耦接至一参考电压,该晶体管的第二端耦接至不同于该参考电压的一电压,其控制端耦接至该控制信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102104603A CN102904567A (zh) | 2011-07-26 | 2011-07-26 | 锁相回路装置以及其调整电压提供电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102104603A CN102904567A (zh) | 2011-07-26 | 2011-07-26 | 锁相回路装置以及其调整电压提供电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102904567A true CN102904567A (zh) | 2013-01-30 |
Family
ID=47576637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102104603A Pending CN102904567A (zh) | 2011-07-26 | 2011-07-26 | 锁相回路装置以及其调整电压提供电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102904567A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1592113A (zh) * | 2003-09-29 | 2005-03-09 | 威盛电子股份有限公司 | 高速、低噪声的电荷泵电路 |
CN101106375A (zh) * | 2006-07-10 | 2008-01-16 | 联发科技股份有限公司 | 锁相回路装置以及电流补偿方法 |
US7719329B1 (en) * | 2007-06-15 | 2010-05-18 | Cypress Semiconductor Corporation | Phase-locked loop fast lock circuit and method |
-
2011
- 2011-07-26 CN CN2011102104603A patent/CN102904567A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1592113A (zh) * | 2003-09-29 | 2005-03-09 | 威盛电子股份有限公司 | 高速、低噪声的电荷泵电路 |
CN101106375A (zh) * | 2006-07-10 | 2008-01-16 | 联发科技股份有限公司 | 锁相回路装置以及电流补偿方法 |
US7719329B1 (en) * | 2007-06-15 | 2010-05-18 | Cypress Semiconductor Corporation | Phase-locked loop fast lock circuit and method |
Non-Patent Citations (1)
Title |
---|
张明峰: "《PIC单片机入门与实战》", 30 September 2004 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8536910B2 (en) | System and method for reducing power consumption in a phased-locked loop circuit | |
US10615810B2 (en) | Integrated circuit comprising circuitry to determine settings for an injection-locked oscillator | |
US20090135885A1 (en) | Non-linear feedback control loops as spread spectrum clock generator | |
JP2017513013A (ja) | 送受信器システム | |
US10860052B2 (en) | Hybrid single loop feedback retiming circuit | |
US7417477B2 (en) | PLL circuit | |
JP2006119123A (ja) | 位相差検出装置 | |
TW200939633A (en) | Oscillation tuning circuit and method | |
TW201304422A (zh) | 鎖相迴路裝置以及其調整電壓提供電路 | |
CN107026647B (zh) | 时间数字***以及频率合成器 | |
Kim et al. | High-resolution and wide-dynamic range time-to-digital converter with a multi-phase cyclic Vernier delay line | |
CN105959001A (zh) | 变频域全数字锁相环及锁相控制方法 | |
US7786780B2 (en) | Clock doubler circuit and method | |
CN101719767B (zh) | 一种快速响应的锁相环 | |
Gal-Katziri et al. | A sub-picosecond hybrid DLL for large-scale phased array synchronization | |
Buhr et al. | Low power 16 phase ring oscillator and PLL for use in sub-ns time synchronization over Ethernet | |
CN102904567A (zh) | 锁相回路装置以及其调整电压提供电路 | |
CN111771332A (zh) | 锁相环电路 | |
US7595677B2 (en) | Arbitrary clock circuit and applications thereof | |
US20080224782A1 (en) | Frequency jittering control circuit and method for using the same | |
TWI500269B (zh) | 具電流補償機制的鎖相迴路及其方法 | |
RU2483434C1 (ru) | Импульсный частотно-фазовый детектор | |
Kim et al. | An anti-harmonic MDLL for phase-aligned on-chip clock multiplication | |
CN112910459B (zh) | 一种用于产生四相延时信号的方法及dll电路 | |
US9548748B1 (en) | Digital phase locked loop (PLL) system and method with phase tracing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20161116 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |