JPH07221566A - カレントミラー装置 - Google Patents
カレントミラー装置Info
- Publication number
- JPH07221566A JPH07221566A JP6311851A JP31185194A JPH07221566A JP H07221566 A JPH07221566 A JP H07221566A JP 6311851 A JP6311851 A JP 6311851A JP 31185194 A JP31185194 A JP 31185194A JP H07221566 A JPH07221566 A JP H07221566A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- current
- terminal
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 しきい値電圧の不一致および低周波数ノイズ
を大幅に低減することにより、信号対ノイズ比を著しく
増加させる低ノイズ装置を提供する。 【構成】 この装置は、２つのカスコード型カレントミ
ラーと、第１および第２の電気経路内にそれぞれ形成さ
れて、それぞれ第１および第２のクロックで制御される
複数のスイッチを備えるスイッチングネットワークを含
む。第１のクロックが第１の状態にあり、第２のクロッ
クが第２の状態にあるとき、第１の電気経路内のスイッ
チが閉じ、第１のカスコード型カレントミラーを形成す
る。逆に、第１のクロックが第２の状態にあり、第２の
クロックが第１の状態にあるとき、第２の電気経路内の
スイッチが閉じ、第２のカスコード型カレントミラーを
形成する。この装置はしきい値電圧の不一致のかなりの
部分を、２つのクロックの動作周波数に合わせて調整す
る。
を大幅に低減することにより、信号対ノイズ比を著しく
増加させる低ノイズ装置を提供する。 【構成】 この装置は、２つのカスコード型カレントミ
ラーと、第１および第２の電気経路内にそれぞれ形成さ
れて、それぞれ第１および第２のクロックで制御される
複数のスイッチを備えるスイッチングネットワークを含
む。第１のクロックが第１の状態にあり、第２のクロッ
クが第２の状態にあるとき、第１の電気経路内のスイッ
チが閉じ、第１のカスコード型カレントミラーを形成す
る。逆に、第１のクロックが第２の状態にあり、第２の
クロックが第１の状態にあるとき、第２の電気経路内の
スイッチが閉じ、第２のカスコード型カレントミラーを
形成する。この装置はしきい値電圧の不一致のかなりの
部分を、２つのクロックの動作周波数に合わせて調整す
る。
Description
【０００１】
【発明の分野】本発明はカレントミラーに関し、限定で
はないが特に、入力電流を鏡映する出力電流を発生する
ための低ノイズ装置に関する。
はないが特に、入力電流を鏡映する出力電流を発生する
ための低ノイズ装置に関する。
【０００２】
【関連技術の説明】オーディオチップは現在、パーソナ
ルコンピュータ、コンパクトディスクプレーヤ、および
その他のポータブルオーディオ装置による、高品質、低
電力オーディオアプリケーションの実行を可能にしてい
る。オーディオチップは通常、オーディオチップのシリ
コン面積のおよそ７５−８０％を占めるディジタル回路
と、残りの２０−２５％を占めるアナログ回路とを含
む。典型的には、アナログ回路は、アナログ−ディジタ
ル変換器と、ディジタル−アナログ変換器と、いくつか
の出力増幅器とを含む。アナログ回路は、アナログオー
ディオ入力信号を、ディジタル回路による処理に適した
ディジタル形式に変換する。アナログ回路はまた、その
ディジタル信号をスピーカのような負荷を駆動するのに
適したアナログ形式に変換し戻す。ディジタル回路は、
シリコン領域の大部分を占めており、変換されたそのア
ナログ信号にフィルタ処理、ノイズ成形および音声合成
といったディジタル信号処理を、典型的には行なう。こ
れらのオーディオチップの主な機能は、１つのシリコン
にオーディオシステム全体を実現することである。
ルコンピュータ、コンパクトディスクプレーヤ、および
その他のポータブルオーディオ装置による、高品質、低
電力オーディオアプリケーションの実行を可能にしてい
る。オーディオチップは通常、オーディオチップのシリ
コン面積のおよそ７５−８０％を占めるディジタル回路
と、残りの２０−２５％を占めるアナログ回路とを含
む。典型的には、アナログ回路は、アナログ−ディジタ
ル変換器と、ディジタル−アナログ変換器と、いくつか
の出力増幅器とを含む。アナログ回路は、アナログオー
ディオ入力信号を、ディジタル回路による処理に適した
ディジタル形式に変換する。アナログ回路はまた、その
ディジタル信号をスピーカのような負荷を駆動するのに
適したアナログ形式に変換し戻す。ディジタル回路は、
シリコン領域の大部分を占めており、変換されたそのア
ナログ信号にフィルタ処理、ノイズ成形および音声合成
といったディジタル信号処理を、典型的には行なう。こ
れらのオーディオチップの主な機能は、１つのシリコン
にオーディオシステム全体を実現することである。
【０００３】上記のアナログ回路は典型的にはカレント
ミラーを含む。これらのカレントミラーは、基準電流お
よび基準電圧を、アナログ回路内の他の構成要素に提供
するといった、いくつかの重要な機能を果たす。したが
って、これらのカレントミラーは、たとえば、出力増幅
器の出力スイングならびにアナログ回路の全般的な信頼
性および正確性を改良するために、非常に優れた一致特
性および低ノイズ（すなわち大きな信号対ノイズ比）を
有することが必要である。
ミラーを含む。これらのカレントミラーは、基準電流お
よび基準電圧を、アナログ回路内の他の構成要素に提供
するといった、いくつかの重要な機能を果たす。したが
って、これらのカレントミラーは、たとえば、出力増幅
器の出力スイングならびにアナログ回路の全般的な信頼
性および正確性を改良するために、非常に優れた一致特
性および低ノイズ（すなわち大きな信号対ノイズ比）を
有することが必要である。
【０００４】図１は、Ｎチャネルトランジスタ１１０、
１２０、１３０および１４０を含む、従来のカスコード
型カレントミラー１００を図示する。トランジスタ１１
０、１２０、１３０および１４０は、エンハンスメント
型の、金属酸化物シリコン電界効果トランジスタ（すな
わちＭＯＳＦＥＴ）である。カレントミラー１００の出
力電流（すなわちＩOUT ）が、正確に入力電流（すなわ
ちＩIN）に一致（すなわち鏡映）するために、トランジ
スタ１１０および１３０は同一のしきい値電圧降下（す
なわちＶT ）とゲート−ソース電圧降下（すなわち
ＶGS）とを有さねばならない。同様に、トランジスタ１
２０および１４０は、同一のしきい値電圧降下（すなわ
ちＶT ）とゲート−ソース電圧降下（すなわちＶGS）と
を有さねばならない。カレントミラー１００に対するこ
れらの要求は、ＩOUT とＩINとを規定する等式（本明細
書で述べられる）により、明らかになるであろう。
１２０、１３０および１４０を含む、従来のカスコード
型カレントミラー１００を図示する。トランジスタ１１
０、１２０、１３０および１４０は、エンハンスメント
型の、金属酸化物シリコン電界効果トランジスタ（すな
わちＭＯＳＦＥＴ）である。カレントミラー１００の出
力電流（すなわちＩOUT ）が、正確に入力電流（すなわ
ちＩIN）に一致（すなわち鏡映）するために、トランジ
スタ１１０および１３０は同一のしきい値電圧降下（す
なわちＶT ）とゲート−ソース電圧降下（すなわち
ＶGS）とを有さねばならない。同様に、トランジスタ１
２０および１４０は、同一のしきい値電圧降下（すなわ
ちＶT ）とゲート−ソース電圧降下（すなわちＶGS）と
を有さねばならない。カレントミラー１００に対するこ
れらの要求は、ＩOUT とＩINとを規定する等式（本明細
書で述べられる）により、明らかになるであろう。
【０００５】トランジスタ１２０および１４０は、ソー
スが基準電圧（たとえば接地）に接続され、ゲートが互
いに接続されているために、同一のＶGSを有する。同様
に、トランジスタ１１０および１３０は、ゲートが互い
に接続され、同一のドレイン電流を有するためにほぼ同
一のＶGSを有する。
スが基準電圧（たとえば接地）に接続され、ゲートが互
いに接続されているために、同一のＶGSを有する。同様
に、トランジスタ１１０および１３０は、ゲートが互い
に接続され、同一のドレイン電流を有するためにほぼ同
一のＶGSを有する。
【０００６】さらに、同一のＶGSとＶT とを有するため
に、トランジスタ１１０および１３０が等しい大きさ
（すなわち幅と長さ）で、トランジスタ１２０および１
４０が等しい大きさでなければならない。したがって、
トランジスタ１１０および１３０ならびにトランジスタ
１２０および１４０は、大きさができるだけ等しくなる
ように作製される。しかし不幸にも、現在可能な製造技
術に関連する固有の誤差のため、全く等しいサイズの２
つのトランジスタを作製することはできない。したがっ
て、トランジスタ１２０および１４０ならびにトランジ
スタ１１０および１３０のＶT は同一ではない。トラン
ジスタ１２０と１４０との間のしきい値電圧のこの不一
致（すなわちΔＶT ）の一次モデルが、図２に示されて
いる。
に、トランジスタ１１０および１３０が等しい大きさ
（すなわち幅と長さ）で、トランジスタ１２０および１
４０が等しい大きさでなければならない。したがって、
トランジスタ１１０および１３０ならびにトランジスタ
１２０および１４０は、大きさができるだけ等しくなる
ように作製される。しかし不幸にも、現在可能な製造技
術に関連する固有の誤差のため、全く等しいサイズの２
つのトランジスタを作製することはできない。したがっ
て、トランジスタ１２０および１４０ならびにトランジ
スタ１１０および１３０のＶT は同一ではない。トラン
ジスタ１２０と１４０との間のしきい値電圧のこの不一
致（すなわちΔＶT ）の一次モデルが、図２に示されて
いる。
【０００７】図２を参照して、カレントミラー１００の
入力電流ＩINは以下の等式により近似できる。
入力電流ＩINは以下の等式により近似できる。
【０００８】 ＩIN＝（ｋ′)(ｗ／ｌ)(ＶGS−ＶT ）2 …（１） ここで、ｋ′はプロセスパラメータ、ｗ／ｌはトランジ
スタ１２０のサイズ（すなわち幅と長さ）、ＶT はトラ
ンジスタ１２０のしきい値電圧、ＶGSはトランジスタ１
２０のゲート−ソース電圧である。
スタ１２０のサイズ（すなわち幅と長さ）、ＶT はトラ
ンジスタ１２０のしきい値電圧、ＶGSはトランジスタ１
２０のゲート−ソース電圧である。
【０００９】トランジスタ１２０および１４０のゲート
の電圧（すなわちＶA ）は以下の等式により近似でき
る。
の電圧（すなわちＶA ）は以下の等式により近似でき
る。
【００１０】ＶA ＝ΔＶT ＋ＶGS …（２） したがって、等式（２）を等式（１）に代入してＶA に
ついて解くと、 ＩIN＝（ｋ′)(ｗ／ｌ）〔ＶA −ΔＶT −ＶT 〕2 ＶA ＝ΔＶT ＋ＶT ＋〔ＩIN／((ｋ′)(ｗ／ｌ))〕1/2 …（３） 同様に、ＩOUT は以下の等式により近似できるだろう。
ついて解くと、 ＩIN＝（ｋ′)(ｗ／ｌ）〔ＶA −ΔＶT −ＶT 〕2 ＶA ＝ΔＶT ＋ＶT ＋〔ＩIN／((ｋ′)(ｗ／ｌ))〕1/2 …（３） 同様に、ＩOUT は以下の等式により近似できるだろう。
【００１１】 ＩOUT ＝（ｋ′)(ｗ／ｌ)(ＶGS−ＶT ）2 …（４） ここでｋ′はプロセスパラメータ、ｗ／ｌはトランジス
タ１４０のサイズ（すなわち幅と長さ）、ＶT はトラン
ジスタ１４０のしきい値電圧、ＶGSはトランジスタ１４
０のゲート−ソース電圧である。等式（２）を等式
（４）に代入して解く。
タ１４０のサイズ（すなわち幅と長さ）、ＶT はトラン
ジスタ１４０のしきい値電圧、ＶGSはトランジスタ１４
０のゲート−ソース電圧である。等式（２）を等式
（４）に代入して解く。
【００１２】 ＩOUT ＝（ｋ′)(ｗ／ｌ）〔ＶA −ＶT 〕2 …（５） 等式（３）を等式（５）に代入して解く。
【００１３】
【数１】
【００１４】したがって、一次および二次項２（ｋ′）
（ｗ／ｌ）（ΔＶT ）〔ＩIN／（ｋ′（ｗ／ｌ））〕
1/2 およびｋ′（ｗ／ｌ）（ΔＶT ）2 （等式６参照）
は、しきい値電圧の不一致ΔＶT の結果生じる誤差項で
ある。
（ｗ／ｌ）（ΔＶT ）〔ＩIN／（ｋ′（ｗ／ｌ））〕
1/2 およびｋ′（ｗ／ｌ）（ΔＶT ）2 （等式６参照）
は、しきい値電圧の不一致ΔＶT の結果生じる誤差項で
ある。
【００１５】たとえば、もし、ＩIN＝５０μＡ，ｋ′＝
４３×１０-6Ａ／Ｖ2 ，ｗ／ｌ＝１００／１０，ΔＶT
＝１０ｍＶであれば、以下となる。
４３×１０-6Ａ／Ｖ2 ，ｗ／ｌ＝１００／１０，ΔＶT
＝１０ｍＶであれば、以下となる。
【００１６】ＩOUT ＝５０×１０-6＋２．６１×１０-6
＋．０３４×１０-6 ＩOUT ＝５２．６４４μＡ したがって、入力電流５０μＡに対し、カレントミラー
１００の出力電流は５２．６４４μＡとなる。この入力
電流と出力電流の不一致は、５．３％の誤差率を生む。
この誤差の大部分は、等式６における一次誤差項に起因
する。したがって、もし新規の改良されたカレントミラ
ーが設計できれば、不一致およびノイズを大きく低減
し、したがって、しきい値電圧の不一致ΔＶT の結果生
じる誤差率を大きく低減することになり、アナログ回路
の全般的な信頼性および正確性が、大幅に向上するだろ
う。
＋．０３４×１０-6 ＩOUT ＝５２．６４４μＡ したがって、入力電流５０μＡに対し、カレントミラー
１００の出力電流は５２．６４４μＡとなる。この入力
電流と出力電流の不一致は、５．３％の誤差率を生む。
この誤差の大部分は、等式６における一次誤差項に起因
する。したがって、もし新規の改良されたカレントミラ
ーが設計できれば、不一致およびノイズを大きく低減
し、したがって、しきい値電圧の不一致ΔＶT の結果生
じる誤差率を大きく低減することになり、アナログ回路
の全般的な信頼性および正確性が、大幅に向上するだろ
う。
【００１７】
【発明の概要】本発明の第１および第２の実施例は、入
力電流を受取るための入力と、その入力電流を鏡映する
出力電流を発生するための出力とを有する、新規の改良
された低ノイズのカレントミラー装置を含む。この装置
は、低周波数ノイズ（すなわち１／ｆ）と、しきい値電
圧の不一致の結果生じる不一致とを大幅に低減させるこ
とにより、信号対ノイズ比を大いに増大させる。第１の
実施例において、この装置は、制御端子ならびに第１お
よび第２の端子を各々が有する４つのトランジスタと、
第１または第２の電気経路内に形成された複数のスイッ
チを備えるスイッチングネットワークとを含む。第２の
実施例において、この装置は、１）制御端子ならびに第
１および第２の端子を各々が有する４つのトランジスタ
と、２）第１および第２のトランジスタのゲートをバイ
アスする２つのバイアストランジスタと、３）第１また
は第２の電気経路内に形成された複数のスイッチを備え
るスイッチングネットワークとを含む。
力電流を受取るための入力と、その入力電流を鏡映する
出力電流を発生するための出力とを有する、新規の改良
された低ノイズのカレントミラー装置を含む。この装置
は、低周波数ノイズ（すなわち１／ｆ）と、しきい値電
圧の不一致の結果生じる不一致とを大幅に低減させるこ
とにより、信号対ノイズ比を大いに増大させる。第１の
実施例において、この装置は、制御端子ならびに第１お
よび第２の端子を各々が有する４つのトランジスタと、
第１または第２の電気経路内に形成された複数のスイッ
チを備えるスイッチングネットワークとを含む。第２の
実施例において、この装置は、１）制御端子ならびに第
１および第２の端子を各々が有する４つのトランジスタ
と、２）第１および第２のトランジスタのゲートをバイ
アスする２つのバイアストランジスタと、３）第１また
は第２の電気経路内に形成された複数のスイッチを備え
るスイッチングネットワークとを含む。
【００１８】第１の実施例において、第１のクロック
は、第１の電気経路内に形成されたスイッチを制御し、
第２のクロックは、第２の電気経路内に形成されたスイ
ッチを制御する。第１のクロックが第１の状態にあり、
第２のクロックが第２の状態にあるとき、第１の電気経
路内に形成されたスイッチが閉じ、第１および第２のト
ランジスタの第２の端子は、それぞれ第３および第４の
トランジスタの第２の端子に接続する。さらに、第３の
トランジスタの第２の端子は、第３および第４のトラン
ジスタの制御端子に接続する。しかし、第２の電気経路
内に形成されたスイッチは開いたままである。
は、第１の電気経路内に形成されたスイッチを制御し、
第２のクロックは、第２の電気経路内に形成されたスイ
ッチを制御する。第１のクロックが第１の状態にあり、
第２のクロックが第２の状態にあるとき、第１の電気経
路内に形成されたスイッチが閉じ、第１および第２のト
ランジスタの第２の端子は、それぞれ第３および第４の
トランジスタの第２の端子に接続する。さらに、第３の
トランジスタの第２の端子は、第３および第４のトラン
ジスタの制御端子に接続する。しかし、第２の電気経路
内に形成されたスイッチは開いたままである。
【００１９】反対に、第１のクロックが第２の状態にあ
り、第２のクロックが第１の状態にあるとき、第２の電
気経路内に形成されたスイッチが閉じ、第１および第２
のトランジスタの第２の端子は、それぞれ第４および第
３のトランジスタの第２の端子に接続する。さらに、第
４のトランジスタの第２の端子は、第３および第４のト
ランジスタの制御端子に接続する。しかし、第１の電気
経路内に形成されたスイッチは開いたままである。
り、第２のクロックが第１の状態にあるとき、第２の電
気経路内に形成されたスイッチが閉じ、第１および第２
のトランジスタの第２の端子は、それぞれ第４および第
３のトランジスタの第２の端子に接続する。さらに、第
４のトランジスタの第２の端子は、第３および第４のト
ランジスタの制御端子に接続する。しかし、第１の電気
経路内に形成されたスイッチは開いたままである。
【００２０】第２の実施例において、第１のクロック
は、第１の電気経路内に形成されたスイッチを制御し、
第２のクロックは、第２の電気経路内に形成されたスイ
ッチを制御する。第１のクロックが第１の状態にあり、
第２のクロックが第２の状態にあるとき、第１の電気経
路内に形成されたスイッチが閉じ、第１のトランジスタ
の第１の端子は、第３および第４のトランジスタの入力
と制御端子とに接続する。さらに、第２のトランジスタ
の第１の端子は出力に接続する。しかし、第２の電気経
路内に形成されたスイッチは開いたままである。
は、第１の電気経路内に形成されたスイッチを制御し、
第２のクロックは、第２の電気経路内に形成されたスイ
ッチを制御する。第１のクロックが第１の状態にあり、
第２のクロックが第２の状態にあるとき、第１の電気経
路内に形成されたスイッチが閉じ、第１のトランジスタ
の第１の端子は、第３および第４のトランジスタの入力
と制御端子とに接続する。さらに、第２のトランジスタ
の第１の端子は出力に接続する。しかし、第２の電気経
路内に形成されたスイッチは開いたままである。
【００２１】反対に、第１のクロックが第２の状態にあ
り、第２のクロックが第１の状態にあるとき、第２の電
気経路内に形成されたスイッチが閉じ、第１のトランジ
スタの第１の端子は出力に接続する。さらに、第２のト
ランジスタの第１の端子は、第３および第４のトランジ
スタの入力と制御端子とに接続する。しかし、第１の電
気経路内に形成されたスイッチは開いたままである。
り、第２のクロックが第１の状態にあるとき、第２の電
気経路内に形成されたスイッチが閉じ、第１のトランジ
スタの第１の端子は出力に接続する。さらに、第２のト
ランジスタの第１の端子は、第３および第４のトランジ
スタの入力と制御端子とに接続する。しかし、第１の電
気経路内に形成されたスイッチは開いたままである。
【００２２】したがって、この装置の２つの実施例は、
しきい値電圧の不一致のかなりの部分を、２つのクロッ
クの動作周波数に合わせて調整する。したがって、しき
い値電圧の不一致ΔＶT の結果生じる一次誤差項は消去
される。
しきい値電圧の不一致のかなりの部分を、２つのクロッ
クの動作周波数に合わせて調整する。したがって、しき
い値電圧の不一致ΔＶT の結果生じる一次誤差項は消去
される。
【００２３】ゆえに、本発明の目的は、大きな信号対ノ
イズ比を有するカレントミラーを提供することである。
イズ比を有するカレントミラーを提供することである。
【００２４】本発明の他の目的は、しきい値電圧の不一
致の結果生じる一次誤差項を消去できる、カレントミラ
ー装置を提供することである。
致の結果生じる一次誤差項を消去できる、カレントミラ
ー装置を提供することである。
【００２５】本発明のさらに他の目的は、スイッチング
ネットワークを用いて、複数のトランジスタの接続をス
イッチするカレントミラー装置を提供することである。
ネットワークを用いて、複数のトランジスタの接続をス
イッチするカレントミラー装置を提供することである。
【００２６】本発明のさらに他の目的は、しきい値電圧
の不一致の悪影響を軽減する、カレントミラー装置を提
供することである。
の不一致の悪影響を軽減する、カレントミラー装置を提
供することである。
【００２７】本発明のこれらおよびその他の目的、特徴
および利点は、添付の図面および好ましい実施例の詳細
な説明から、当業者には明らかになるであろう。
および利点は、添付の図面および好ましい実施例の詳細
な説明から、当業者には明らかになるであろう。
【００２８】
【好ましい実施例の詳細な説明】本発明の好ましい実施
例におけるすべてのトランジスタは、エンハンスメント
型の、金属酸化物シリコン電界効果トランジスタ（すな
わちＭＯＳＦＥＴ）である。直流電力が電源ＶDDA およ
び基準電位ＶSSA （たとえば接地）より供給される。好
ましい実施例の出力経路ＩOUT （後に述べる）は、基準
電圧ＶSSA とその他のアナログ回路（図示せず）とを接
続する。
例におけるすべてのトランジスタは、エンハンスメント
型の、金属酸化物シリコン電界効果トランジスタ（すな
わちＭＯＳＦＥＴ）である。直流電力が電源ＶDDA およ
び基準電位ＶSSA （たとえば接地）より供給される。好
ましい実施例の出力経路ＩOUT （後に述べる）は、基準
電圧ＶSSA とその他のアナログ回路（図示せず）とを接
続する。
【００２９】図３は本発明の第１の実施例を図示する。
装置３００は、１）入力電流ＩINを受取るための入力ノ
ード３６０と、２）ＩINを鏡映する出力電流ＩOUT を発
生するための出力ノード３５０と、３）Ｎチャネル吸い
込みトランジスタ３１０および３３０と、４）Ｎチャネ
ルトランジスタ３２０および３４０と、５）電気経路φ
１およびφ２（ここでは経路と呼ばれる）内にそれぞれ
形成されたスイッチ３３５および３４５を備えるスイッ
チングネットワークとを含む。発振器のような、発振信
号を発生できる適切な装置ならどれでも、スイッチ３３
５および３４５を活性化／不活性化するだろう。たとえ
ば、信号が第１の状態の間は、スイッチ３３５は活性
化、スイッチ３４５は不活性化され、一方信号が第２の
状態の間は、スイッチ３３５は不活性化、スイッチ３４
５は活性化される。しかし、この好ましい実施例では、
クロックφ１（図示せず）はスイッチ３３５を制御し、
クロックφ２（図示せず）はスイッチ３４５を制御す
る。図４は互いに逆のクロックφ１およびφ２のタイミ
ング図を示す。
装置３００は、１）入力電流ＩINを受取るための入力ノ
ード３６０と、２）ＩINを鏡映する出力電流ＩOUT を発
生するための出力ノード３５０と、３）Ｎチャネル吸い
込みトランジスタ３１０および３３０と、４）Ｎチャネ
ルトランジスタ３２０および３４０と、５）電気経路φ
１およびφ２（ここでは経路と呼ばれる）内にそれぞれ
形成されたスイッチ３３５および３４５を備えるスイッ
チングネットワークとを含む。発振器のような、発振信
号を発生できる適切な装置ならどれでも、スイッチ３３
５および３４５を活性化／不活性化するだろう。たとえ
ば、信号が第１の状態の間は、スイッチ３３５は活性
化、スイッチ３４５は不活性化され、一方信号が第２の
状態の間は、スイッチ３３５は不活性化、スイッチ３４
５は活性化される。しかし、この好ましい実施例では、
クロックφ１（図示せず）はスイッチ３３５を制御し、
クロックφ２（図示せず）はスイッチ３４５を制御す
る。図４は互いに逆のクロックφ１およびφ２のタイミ
ング図を示す。
【００３０】再び図３を参照して、ＣＭＯＳ伝送ゲート
または電界効果トランジスタといった、適切なスイッチ
ならどれでも、スイッチ３３５および３４５を実現する
だろう。しかし、この好ましい実施例では、スイッチ３
３５および３４５はＮチャネルＭＯＳＦＥＴ（図示せ
ず）を用いて実現される。スイッチ３３５および３４５
を実現するＭＯＳＦＥＴのゲート（図示せず）は、それ
ぞれクロックφ１およびφ２に接続する。
または電界効果トランジスタといった、適切なスイッチ
ならどれでも、スイッチ３３５および３４５を実現する
だろう。しかし、この好ましい実施例では、スイッチ３
３５および３４５はＮチャネルＭＯＳＦＥＴ（図示せ
ず）を用いて実現される。スイッチ３３５および３４５
を実現するＭＯＳＦＥＴのゲート（図示せず）は、それ
ぞれクロックφ１およびφ２に接続する。
【００３１】クロックφ１のどの正のサイクルおよびク
ロックφ２のどの負のサイクル（たとえば、クロックφ
１が第１の状態にあり、クロックφ２が第２の状態にあ
る）に対しても、スイッチ３３５は閉じ、スイッチ３４
５は開いたままである。スイッチ３３５を閉じ、スイッ
チ３４５を開くことにより、トランジスタ３１０はトラ
ンジスタ３２０に接続し、トランジスタ３２０のゲート
はそのドレインに接続し、トランジスタ３３０はトラン
ジスタ３４０に接続し、こうして第１のカスコード型カ
レントミラーを形成する。第１のカスコード型カレント
ミラーは入力電流ＩINを入力ノード３６０で受取る。入
力電流ＩINは、基準電流経路（すなわちトランジスタ３
１０および３２０）を流れ、ＩOUT （φ１）は、出力経
路（すなわちトランジスタ３３０および３４０）を流れ
る。このような態様で、出力ノード３５０の出力電流Ｉ
OUT （φ１）は、入力ノード３６０の入力電流ＩINを鏡
映する。
ロックφ２のどの負のサイクル（たとえば、クロックφ
１が第１の状態にあり、クロックφ２が第２の状態にあ
る）に対しても、スイッチ３３５は閉じ、スイッチ３４
５は開いたままである。スイッチ３３５を閉じ、スイッ
チ３４５を開くことにより、トランジスタ３１０はトラ
ンジスタ３２０に接続し、トランジスタ３２０のゲート
はそのドレインに接続し、トランジスタ３３０はトラン
ジスタ３４０に接続し、こうして第１のカスコード型カ
レントミラーを形成する。第１のカスコード型カレント
ミラーは入力電流ＩINを入力ノード３６０で受取る。入
力電流ＩINは、基準電流経路（すなわちトランジスタ３
１０および３２０）を流れ、ＩOUT （φ１）は、出力経
路（すなわちトランジスタ３３０および３４０）を流れ
る。このような態様で、出力ノード３５０の出力電流Ｉ
OUT （φ１）は、入力ノード３６０の入力電流ＩINを鏡
映する。
【００３２】逆に、クロックφ２のどの正のサイクルお
よびクロックφ１のどの負のサイクル（たとえば、クロ
ックφ２が第１の状態にあり、クロックφ１が第２の状
態にある）に対しても、スイッチ３４５は閉じ、スイッ
チ３３５は開いたままである。スイッチ３４５を閉じ、
スイッチ３３５を開くことにより、トランジスタ３１０
はトランジスタ３４０に接続し、トランジスタ３４０の
ゲートはそのドレインに接続し、トランジスタ３３０は
トランジスタ３２０に接続し、こうして第２のカスコー
ド型カレントミラーを形成する。第２のカスコード型カ
レントミラーは入力電流ＩINを入力ノード３６０で受取
る。入力電流ＩINは、基準電流経路（すなわちトランジ
スタ３１０および３４０）を流れ、ＩOUT （φ２）は出
力経路（すなわちトランジスタ３３０および３２０）を
流れる。このような態様で、出力ノード３６０の出力電
流ＩOUT （φ２）は、入力ノード３６０の入力電流ＩIN
を鏡映する。
よびクロックφ１のどの負のサイクル（たとえば、クロ
ックφ２が第１の状態にあり、クロックφ１が第２の状
態にある）に対しても、スイッチ３４５は閉じ、スイッ
チ３３５は開いたままである。スイッチ３４５を閉じ、
スイッチ３３５を開くことにより、トランジスタ３１０
はトランジスタ３４０に接続し、トランジスタ３４０の
ゲートはそのドレインに接続し、トランジスタ３３０は
トランジスタ３２０に接続し、こうして第２のカスコー
ド型カレントミラーを形成する。第２のカスコード型カ
レントミラーは入力電流ＩINを入力ノード３６０で受取
る。入力電流ＩINは、基準電流経路（すなわちトランジ
スタ３１０および３４０）を流れ、ＩOUT （φ２）は出
力経路（すなわちトランジスタ３３０および３２０）を
流れる。このような態様で、出力ノード３６０の出力電
流ＩOUT （φ２）は、入力ノード３６０の入力電流ＩIN
を鏡映する。
【００３３】しかし、装置３００の出力電流ＩOUT が正
確に入力電流ＩINを鏡映するために、トランジスタ３１
０および３３０は同一のしきい値電圧降下（すなわちＶ
T ）を有さねばならない。同様に、トランジスタ３２０
および３４０は同一のしきい値電圧降下（すなわち
ＶT ）を有さねばならない。これを達成するためには、
トランジスタ３１０および３３０が等しい大きさで、ト
ランジスタ３２０および３４０が等しい大きさでなけれ
ばならない。したがって、トランジスタ３１０および３
３０ならびにトランジスタ３２０および３４０は、大き
さができるだけ等しくなるように作製される。不幸に
も、前述のように、現在可能な製造技術に伴なう本質的
な誤差のため、全く等しい大きさの２つのトランジスタ
を作製することはできない。したがって、トランジスタ
３２０および３４０ならびにトランジスタ３１０および
３３０のＶT は同一ではない。トランジスタ３２０と３
４０との間のしきい値電圧のこの不一致ΔＶT の一次項
モデルが、図３に示されている。
確に入力電流ＩINを鏡映するために、トランジスタ３１
０および３３０は同一のしきい値電圧降下（すなわちＶ
T ）を有さねばならない。同様に、トランジスタ３２０
および３４０は同一のしきい値電圧降下（すなわち
ＶT ）を有さねばならない。これを達成するためには、
トランジスタ３１０および３３０が等しい大きさで、ト
ランジスタ３２０および３４０が等しい大きさでなけれ
ばならない。したがって、トランジスタ３１０および３
３０ならびにトランジスタ３２０および３４０は、大き
さができるだけ等しくなるように作製される。不幸に
も、前述のように、現在可能な製造技術に伴なう本質的
な誤差のため、全く等しい大きさの２つのトランジスタ
を作製することはできない。したがって、トランジスタ
３２０および３４０ならびにトランジスタ３１０および
３３０のＶT は同一ではない。トランジスタ３２０と３
４０との間のしきい値電圧のこの不一致ΔＶT の一次項
モデルが、図３に示されている。
【００３４】スイッチ３３５および３４５を開閉し、ト
ランジスタ３２０および３４０を、トランジスタ３１０
および３３０に接続またはトランジスタ３１０および３
３０から切断する繰返しのサイクルは、トランジスタ３
２０および３４０を交互にチョッピングするものとして
考えることができる。交互にトランジスタ３２０および
３４０をチョッピングすることにより、しきい値電圧の
不一致ΔＶT を持つトランジスタ（たとえばトランジス
タ３２０）は、基準電流経路から出力電流経路に、出力
ノード３５０での平均出力電流が、入力ノード３６０で
の入力電流を正確に示すに充分な周波数で、交互にスイ
ッチされる。（以下に等式により説明される。） 図５は、クロックφ１が正のサイクルである間に形成さ
れる、装置３００の第１のカスコード型カレントミラー
を示す。図５はまた、トランジスタ３２０と３４０との
間のしきい値電圧の不一致ΔＶT の一次項モデルを示
す。図１および５に示されるように、クロックφ１が正
のサイクルである間の装置３００の構造は、先行技術に
よるカレントミラー１００の構造と同一である。したが
って、装置３００のＩOUT （φ１）は、先行技術による
カレントミラー１００のＩOUT と一致する。
ランジスタ３２０および３４０を、トランジスタ３１０
および３３０に接続またはトランジスタ３１０および３
３０から切断する繰返しのサイクルは、トランジスタ３
２０および３４０を交互にチョッピングするものとして
考えることができる。交互にトランジスタ３２０および
３４０をチョッピングすることにより、しきい値電圧の
不一致ΔＶT を持つトランジスタ（たとえばトランジス
タ３２０）は、基準電流経路から出力電流経路に、出力
ノード３５０での平均出力電流が、入力ノード３６０で
の入力電流を正確に示すに充分な周波数で、交互にスイ
ッチされる。（以下に等式により説明される。） 図５は、クロックφ１が正のサイクルである間に形成さ
れる、装置３００の第１のカスコード型カレントミラー
を示す。図５はまた、トランジスタ３２０と３４０との
間のしきい値電圧の不一致ΔＶT の一次項モデルを示
す。図１および５に示されるように、クロックφ１が正
のサイクルである間の装置３００の構造は、先行技術に
よるカレントミラー１００の構造と同一である。したが
って、装置３００のＩOUT （φ１）は、先行技術による
カレントミラー１００のＩOUT と一致する。
【００３５】
【数２】
【００３６】ここで、ｋ′はプロセスパラメータ、ｗ／
ｌはトランジスタ３４０の大きさ、ΔＶT はトランジス
タ３２０と３４０との間のしきい値電圧の不一致であ
る。
ｌはトランジスタ３４０の大きさ、ΔＶT はトランジス
タ３２０と３４０との間のしきい値電圧の不一致であ
る。
【００３７】図６はクロックφ２が正のサイクルである
間の、装置３００の第２のカスコード型カレントミラー
を示す。図６はまた、トランジスタ３２０と３４０との
間のしきい値電圧の不一致ΔＶT の一次項モデルを示
す。φ２が正のサイクルの間、装置３００の入力電流Ｉ
INおよび出力電流ＩOUT （φ２）は、以下の等式を解く
ことにより近似できる。
間の、装置３００の第２のカスコード型カレントミラー
を示す。図６はまた、トランジスタ３２０と３４０との
間のしきい値電圧の不一致ΔＶT の一次項モデルを示
す。φ２が正のサイクルの間、装置３００の入力電流Ｉ
INおよび出力電流ＩOUT （φ２）は、以下の等式を解く
ことにより近似できる。
【００３８】ＩIN＝ｋ′（ｗ／ｌ）〔ＶA −ＶT 〕2 ここでｋ′はプロセスパラメータ、ｗ／ｌはトランジス
タ３４０の大きさ、Ｖ T はトランジスタ３４０のしきい
値電圧、ＶA はトランジスタ３２０および３４０のゲー
トの電圧である。ＶA について解く。
タ３４０の大きさ、Ｖ T はトランジスタ３４０のしきい
値電圧、ＶA はトランジスタ３２０および３４０のゲー
トの電圧である。ＶA について解く。
【００３９】 ＶA ＝〔ＩIN／（ｋ′（ｗ／ｌ））〕1/2 ＋ＶT …（８） φ２が正のサイクルの間、装置３００の出力電流ＩOUT
（φ２）は、以下の等式を解くことにより近似できる。
（φ２）は、以下の等式を解くことにより近似できる。
【００４０】ＶGS1 ＝ＶA −ΔＶT ＩOUT （φ２）＝ｋ′（ｗ／ｌ）〔ＶGS1 −ＶT 〕2 ここでｋ′はプロセスパラメータ、ｗ／ｌはトランジス
タ３２０の大きさ、Ｖ GS1 はトランジスタ３２０のゲー
ト−ソース電圧、ＶT はトランジスタ３２０のしきい値
電圧、ＶA はトランジスタ３２０および３４０のゲート
の電圧である。したがって以下となる。
タ３２０の大きさ、Ｖ GS1 はトランジスタ３２０のゲー
ト−ソース電圧、ＶT はトランジスタ３２０のしきい値
電圧、ＶA はトランジスタ３２０および３４０のゲート
の電圧である。したがって以下となる。
【００４１】 ＩOUT （φ２）＝ｋ′（ｗ／ｌ）〔ＶA −ΔＶT −ＶT 〕2 …（９） 式８を９に代入する。
【００４２】
【数３】
【００４３】したがって、装置３００の平均直流電流Ｉ
AVG は以下となる。
AVG は以下となる。
【００４４】 ＩAVG ＝〔ＩOUT （φ１）＋ＩOUT （φ２）〕／２ …（１１） しかし、ＩOUT （φ１）をＩOUT （φ２）と比較すると
以下が導かれる。
以下が導かれる。
【００４５】
【数４】
【００４６】こうして、式１１においてＩOUT （φ１）
とＩOUT （φ２）とを加算すると、一次誤差項２
（ｋ′)(ｗ／ｌ)(ΔＶT ）〔ＩIN／（ｋ′)(ｗ／ｌ）〕
1/2 は消去される。したがって以下となる。
とＩOUT （φ２）とを加算すると、一次誤差項２
（ｋ′)(ｗ／ｌ)(ΔＶT ）〔ＩIN／（ｋ′)(ｗ／ｌ）〕
1/2 は消去される。したがって以下となる。
【００４７】ＩAVG ＝〔２ＩIN＋２（ｋ′)(ｗ／ｌ)(Δ
ＶT ）2 〕／２ ＩAVG ＝ＩIN＋ｋ′（ｗ／ｌ）ΔＶT 2 関連技術の説明において与えられたものと同一のパラメ
ータ、すなわち、ＩIN＝５０μＡ，ｋ′＝４３×１０-6
Ａ／Ｖ2 ，ｗ／ｌ＝１００／１０，ΔＶT ＝１０ｍＶを
用いると、以下が導かれる。
ＶT ）2 〕／２ ＩAVG ＝ＩIN＋ｋ′（ｗ／ｌ）ΔＶT 2 関連技術の説明において与えられたものと同一のパラメ
ータ、すなわち、ＩIN＝５０μＡ，ｋ′＝４３×１０-6
Ａ／Ｖ2 ，ｗ／ｌ＝１００／１０，ΔＶT ＝１０ｍＶを
用いると、以下が導かれる。
【００４８】ＩOUT ＝５０×１０-6＋．０３４×１０-6 ＩOUT ＝５０．０３４μＡ したがって、入力電流５０μＡに対し、装置３００の出
力電流は５０．０３４μＡで、誤差率は０．０６８％で
ある。この誤差率は、従来のカレントミラーと比べて著
しい改良である。この著しい改良の達成の理由は、トラ
ンジスタ３２０および３４０がチョッピングされると、
一次誤差項が消えるからである。事実、装置３００は、
しきい値電圧の不一致ΔＶT と低周波数ノイズ（すなわ
ち１／ｆ）とのかなりの部分をクロックφ１およびφ２
の動作周波数に合わせて調整する。結果として生じた高
周波数ノイズは、次に、何か適切なローパスフィルタを
用いてフィルタ処理される。
力電流は５０．０３４μＡで、誤差率は０．０６８％で
ある。この誤差率は、従来のカレントミラーと比べて著
しい改良である。この著しい改良の達成の理由は、トラ
ンジスタ３２０および３４０がチョッピングされると、
一次誤差項が消えるからである。事実、装置３００は、
しきい値電圧の不一致ΔＶT と低周波数ノイズ（すなわ
ち１／ｆ）とのかなりの部分をクロックφ１およびφ２
の動作周波数に合わせて調整する。結果として生じた高
周波数ノイズは、次に、何か適切なローパスフィルタを
用いてフィルタ処理される。
【００４９】本発明は、関連技術における制限を克服
し、またここに述べられたように構成され、使用される
と特に効果的である。しかしながら、数多くの変形や代
替形が本発明に考案され、実質的には、好ましい実施例
で得られたものと同じ結果を得ることもあることを、当
業者は簡単に認識するであろう。たとえば、カスコード
型トランジスタ３１０および３３０は、二次誤差項のみ
に関わるが、同じようにチョッピングされてもよい。図
７は２対のチョッピングされたトランジスタ、すなわち
トランジスタ３１０および３３０ならびにトランジスタ
３２０および３４０を示す。スイッチ３３５および４３
５はクロックφ１により制御され、スイッチ３４５およ
び４４５はクロックφ２により制御される。トランジス
タ３１０および３３０をチョッピングする動作は、トラ
ンジスタ３２０および３４０をチョッピングする動作と
同じである。
し、またここに述べられたように構成され、使用される
と特に効果的である。しかしながら、数多くの変形や代
替形が本発明に考案され、実質的には、好ましい実施例
で得られたものと同じ結果を得ることもあることを、当
業者は簡単に認識するであろう。たとえば、カスコード
型トランジスタ３１０および３３０は、二次誤差項のみ
に関わるが、同じようにチョッピングされてもよい。図
７は２対のチョッピングされたトランジスタ、すなわち
トランジスタ３１０および３３０ならびにトランジスタ
３２０および３４０を示す。スイッチ３３５および４３
５はクロックφ１により制御され、スイッチ３４５およ
び４４５はクロックφ２により制御される。トランジス
タ３１０および３３０をチョッピングする動作は、トラ
ンジスタ３２０および３４０をチョッピングする動作と
同じである。
【００５０】図８は本発明の第２の実施例を示す。装置
２００は、１）入力電流を受取るための入力ノード２６
０と、２）その入力電流を鏡映する出力電流を発生する
ための出力ノード２５０と、３）Ｎチャネルカスコード
型トランジスタ２１０および２３０ならびにＮチャネル
吸い込みトランジスタ２２０および２４０と、４）Ｎチ
ャネルバイアストランジスタ２１５および２２５と、
５）電気経路φ１およびφ２（ここでは経路と呼ばれ
る）内にそれぞれ形成されたスイッチ２３５および２４
５を備えるスイッチングネットワークとを含む。バイア
ストランジスタ２１５はその飽和領域で動作し、バイア
ストランジスタ２２５はその三極管領域で動作する。バ
イアストランジスタ２１５および２２５はともに、出力
ノード２５０での電圧がほぼ両電源電圧間で振れるよう
な振幅を取ることかできるようにカスコード型トランジ
スタ２１０および２３０にバイアス電圧を加える。さら
に、トランジスタ２２５は、トランジスタ２２０および
２４０のドレイン−ソース電圧降下（すなわちＶDS）が
トランジスタ２２０および２４０がその飽和領域で動作
するのに必要な電圧降下よりもわずかに上回るような大
きさになっている。トランジスタ２２０および２４０
は、ソースが基準電圧（たとえば接地）に接続され、ゲ
ートが互いに接続されているために、同一のＶGSを有す
る。同様に、トランジスタ２１０および２３０は、ゲー
トが互いに接続され、ほぼ同一のドレイン電流（後に述
べられる）を有するためにほぼ同一のＶGSを有する。発
振器のような、発振信号を発生できる適切な装置ならど
れでも、スイッチ２３５および２４５を活性化／不活性
化するだろう。たとえば、信号が第１の状態の間は、ス
イッチ２３５は活性化され、スイッチ２４５は不活性化
され、一方信号が第２の状態の間は、スイッチ２３５は
不活性化され、スイッチ２４５は活性化される。しか
し、この好ましい実施例では、クロックφ１（図示せ
ず）はスイッチ２３５を制御し、クロックφ２（図示せ
ず）はスイッチ２４５を制御する。図４は互いに逆のク
ロックφ１およびφ２のタイミング図を示す。
２００は、１）入力電流を受取るための入力ノード２６
０と、２）その入力電流を鏡映する出力電流を発生する
ための出力ノード２５０と、３）Ｎチャネルカスコード
型トランジスタ２１０および２３０ならびにＮチャネル
吸い込みトランジスタ２２０および２４０と、４）Ｎチ
ャネルバイアストランジスタ２１５および２２５と、
５）電気経路φ１およびφ２（ここでは経路と呼ばれ
る）内にそれぞれ形成されたスイッチ２３５および２４
５を備えるスイッチングネットワークとを含む。バイア
ストランジスタ２１５はその飽和領域で動作し、バイア
ストランジスタ２２５はその三極管領域で動作する。バ
イアストランジスタ２１５および２２５はともに、出力
ノード２５０での電圧がほぼ両電源電圧間で振れるよう
な振幅を取ることかできるようにカスコード型トランジ
スタ２１０および２３０にバイアス電圧を加える。さら
に、トランジスタ２２５は、トランジスタ２２０および
２４０のドレイン−ソース電圧降下（すなわちＶDS）が
トランジスタ２２０および２４０がその飽和領域で動作
するのに必要な電圧降下よりもわずかに上回るような大
きさになっている。トランジスタ２２０および２４０
は、ソースが基準電圧（たとえば接地）に接続され、ゲ
ートが互いに接続されているために、同一のＶGSを有す
る。同様に、トランジスタ２１０および２３０は、ゲー
トが互いに接続され、ほぼ同一のドレイン電流（後に述
べられる）を有するためにほぼ同一のＶGSを有する。発
振器のような、発振信号を発生できる適切な装置ならど
れでも、スイッチ２３５および２４５を活性化／不活性
化するだろう。たとえば、信号が第１の状態の間は、ス
イッチ２３５は活性化され、スイッチ２４５は不活性化
され、一方信号が第２の状態の間は、スイッチ２３５は
不活性化され、スイッチ２４５は活性化される。しか
し、この好ましい実施例では、クロックφ１（図示せ
ず）はスイッチ２３５を制御し、クロックφ２（図示せ
ず）はスイッチ２４５を制御する。図４は互いに逆のク
ロックφ１およびφ２のタイミング図を示す。
【００５１】再び図８を参照して、ＣＭＯＳ伝送ゲート
または電界効果トランジスタといった、適切なスイッチ
ならどれでも、スイッチ２３５および２４５を実現する
だろう。しかし、この好ましい実施例では、スイッチ２
３５および２４５はＮチャネルＭＯＳＦＥＴ（図示せ
ず）を用いて実現される。スイッチ２３５および２４５
を実現するＭＯＳＦＥＴのゲート（図示せず）は、それ
ぞれクロックφ１およびφ２に接続する。
または電界効果トランジスタといった、適切なスイッチ
ならどれでも、スイッチ２３５および２４５を実現する
だろう。しかし、この好ましい実施例では、スイッチ２
３５および２４５はＮチャネルＭＯＳＦＥＴ（図示せ
ず）を用いて実現される。スイッチ２３５および２４５
を実現するＭＯＳＦＥＴのゲート（図示せず）は、それ
ぞれクロックφ１およびφ２に接続する。
【００５２】クロックφ１のどの正のサイクルおよびク
ロックφ２のどの負のサイクル（たとえば、クロックφ
１が第１の状態にあり、クロックφ２が第２の状態にあ
る）に対しても、スイッチ２３５は閉じ、スイッチ２４
５は開いたままである。スイッチ２３５を閉じ、スイッ
チ２４５を開くことにより、トランジスタ２１０のドレ
インは入力ノード２６０とトランジスタ２２０および２
４０のゲートとに接続し、トランジスタ２３０のドレイ
ンは出力ノード２５０に接続し、こうして第１のカスコ
ード型カレントミラーを形成する。第１のカスコード型
カレントミラーは入力電流ＩINを入力ノード２６０で受
取る。入力電流ＩINは、基準電流経路（すなわちトラン
ジスタ２１０および２２０）を流れ、ＩOUT （φ１）
は、出力経路（すなわちトランジスタ２３０および２４
０）を流れる。このような態様で、出力ノード２５０の
出力電流ＩOUT （φ１）は、入力ノード２６０の入力電
流Ｉ INを鏡映する。
ロックφ２のどの負のサイクル（たとえば、クロックφ
１が第１の状態にあり、クロックφ２が第２の状態にあ
る）に対しても、スイッチ２３５は閉じ、スイッチ２４
５は開いたままである。スイッチ２３５を閉じ、スイッ
チ２４５を開くことにより、トランジスタ２１０のドレ
インは入力ノード２６０とトランジスタ２２０および２
４０のゲートとに接続し、トランジスタ２３０のドレイ
ンは出力ノード２５０に接続し、こうして第１のカスコ
ード型カレントミラーを形成する。第１のカスコード型
カレントミラーは入力電流ＩINを入力ノード２６０で受
取る。入力電流ＩINは、基準電流経路（すなわちトラン
ジスタ２１０および２２０）を流れ、ＩOUT （φ１）
は、出力経路（すなわちトランジスタ２３０および２４
０）を流れる。このような態様で、出力ノード２５０の
出力電流ＩOUT （φ１）は、入力ノード２６０の入力電
流Ｉ INを鏡映する。
【００５３】逆に、クロックφ２のどの正のサイクルお
よびクロックφ１のどの負のサイクル（たとえば、クロ
ックφ２が第１の状態にあり、クロックφ１が第２の状
態にある）に対しても、スイッチ２４５は閉じ、スイッ
チ２３５は開いたままである。スイッチ２４５を閉じ、
スイッチ２３５を開くことにより、トランジスタ２１０
のドレインは出力ノード２５０に接続し、トランジスタ
２３０のドレインは入力ノード２６０とトランジスタ２
２０および２４０のゲートとに接続し、こうして第２の
カスコード型カレントミラーを形成する。第２のカスコ
ード型カレントミラーは入力電流ＩINを入力ノード２６
０で受取る。入力電流ＩINは、基準電流経路（すなわち
トランジスタ２３０および２４０）を流れ、ＩOUT （φ
２）は出力経路（すなわちトランジスタ２１０および２
２０）を流れる。このような態様で、出力ノード２５０
の出力電流ＩOUT （φ２）は、入力ノード２６０の入力
電流ＩINを鏡映する。
よびクロックφ１のどの負のサイクル（たとえば、クロ
ックφ２が第１の状態にあり、クロックφ１が第２の状
態にある）に対しても、スイッチ２４５は閉じ、スイッ
チ２３５は開いたままである。スイッチ２４５を閉じ、
スイッチ２３５を開くことにより、トランジスタ２１０
のドレインは出力ノード２５０に接続し、トランジスタ
２３０のドレインは入力ノード２６０とトランジスタ２
２０および２４０のゲートとに接続し、こうして第２の
カスコード型カレントミラーを形成する。第２のカスコ
ード型カレントミラーは入力電流ＩINを入力ノード２６
０で受取る。入力電流ＩINは、基準電流経路（すなわち
トランジスタ２３０および２４０）を流れ、ＩOUT （φ
２）は出力経路（すなわちトランジスタ２１０および２
２０）を流れる。このような態様で、出力ノード２５０
の出力電流ＩOUT （φ２）は、入力ノード２６０の入力
電流ＩINを鏡映する。
【００５４】しかし、装置２００の出力電流ＩOUT が正
確に入力電流ＩINを鏡映するために、トランジスタ２１
０、２１５および２３０は同一のしきい値電圧降下（す
なわちＶT ）を有さねばならない。同様にトランジスタ
２２０および２４０は同一のしきい値電圧降下（すなわ
ちＶT ）を有さねばならない。これを達成するために
は、トランジスタ２１０、２１５および２３０が等しい
大きさで、トランジスタ２２０および２４０が等しい大
きさでなければならない。したがって、トランジスタ２
１０および２３０ならびにトランジスタ２２０および２
４０は、大きさができるだけ等しくなるように作製され
る。不幸にも、前述のように、現在可能な製造技術に関
連する本質的な誤差のため、全く等しい大きさ（サイ
ズ）の２つのトランジスタを作製することはできない。
したがって、トランジスタ２２０および２４０ならびに
トランジスタ２１０、２１５および２３０のＶT は同一
ではない。図８はトランジスタ２２０と２４０のしきい
値電圧のこの不一致ΔＶT の一次項モデルを図示する。
確に入力電流ＩINを鏡映するために、トランジスタ２１
０、２１５および２３０は同一のしきい値電圧降下（す
なわちＶT ）を有さねばならない。同様にトランジスタ
２２０および２４０は同一のしきい値電圧降下（すなわ
ちＶT ）を有さねばならない。これを達成するために
は、トランジスタ２１０、２１５および２３０が等しい
大きさで、トランジスタ２２０および２４０が等しい大
きさでなければならない。したがって、トランジスタ２
１０および２３０ならびにトランジスタ２２０および２
４０は、大きさができるだけ等しくなるように作製され
る。不幸にも、前述のように、現在可能な製造技術に関
連する本質的な誤差のため、全く等しい大きさ（サイ
ズ）の２つのトランジスタを作製することはできない。
したがって、トランジスタ２２０および２４０ならびに
トランジスタ２１０、２１５および２３０のＶT は同一
ではない。図８はトランジスタ２２０と２４０のしきい
値電圧のこの不一致ΔＶT の一次項モデルを図示する。
【００５５】スイッチ２３５および２４５を開閉し、ト
ランジスタ２１０および２３０を、入力ノード２６０お
よび出力ノード２５０に接続または入力ノード２６０お
よび出力ノード２５０から切断する繰返しのサイクル
は、トランジスタ２１０および２２０をトランジスタ２
３０および２４０とともに、交互にチョッピングするも
のとして考えることができる。交互にこれらのトランジ
スタをチョッピングすることにより、しきい値電圧の不
一致ΔＶT を持つトランジスタ（たとえばトランジスタ
２２０）は、基準電流経路から出力電流経路に、出力ノ
ード２５０での平均出力電流が、入力ノード２６０での
入力電流を正確に示すに充分な周波数で、交互にスイッ
チされる。（以下に等式により説明される。） 図９は、クロックφ１が正のサイクルである間に形成さ
れる、装置２００の第１のカスコード型カレントミラー
を示す。図９はまた、トランジスタ２２０と２４０との
間のしきい値電圧の不一致ΔＶT の一次項モデルを示
す。クロックφ１が正のサイクルである間、第２の実施
例のＩOUT （φ１）は、第１の実施例のＩ OUT と一致す
る。
ランジスタ２１０および２３０を、入力ノード２６０お
よび出力ノード２５０に接続または入力ノード２６０お
よび出力ノード２５０から切断する繰返しのサイクル
は、トランジスタ２１０および２２０をトランジスタ２
３０および２４０とともに、交互にチョッピングするも
のとして考えることができる。交互にこれらのトランジ
スタをチョッピングすることにより、しきい値電圧の不
一致ΔＶT を持つトランジスタ（たとえばトランジスタ
２２０）は、基準電流経路から出力電流経路に、出力ノ
ード２５０での平均出力電流が、入力ノード２６０での
入力電流を正確に示すに充分な周波数で、交互にスイッ
チされる。（以下に等式により説明される。） 図９は、クロックφ１が正のサイクルである間に形成さ
れる、装置２００の第１のカスコード型カレントミラー
を示す。図９はまた、トランジスタ２２０と２４０との
間のしきい値電圧の不一致ΔＶT の一次項モデルを示
す。クロックφ１が正のサイクルである間、第２の実施
例のＩOUT （φ１）は、第１の実施例のＩ OUT と一致す
る。
【００５６】
【数５】
【００５７】ここで、ｋ′はプロセスパラメータ、ｗ／
ｌはトランジスタ２４０の大きさ、ΔＶT はトランジス
タ２２０と２４０との間のしきい値電圧の不一致であ
る。
ｌはトランジスタ２４０の大きさ、ΔＶT はトランジス
タ２２０と２４０との間のしきい値電圧の不一致であ
る。
【００５８】図１０はクロックφ２が正のサイクルであ
る間の、装置２００の第２のカスコード型カレントミラ
ーを示す。図１０はまた、トランジスタ２２０と２４０
との間のしきい値電圧の不一致ΔＶT を示す。φ２が正
のサイクルの間、装置２００の入力電流ＩINおよび出力
電流ＩOUT （φ２）は、以下の等式を解くことにより近
似できる。
る間の、装置２００の第２のカスコード型カレントミラ
ーを示す。図１０はまた、トランジスタ２２０と２４０
との間のしきい値電圧の不一致ΔＶT を示す。φ２が正
のサイクルの間、装置２００の入力電流ＩINおよび出力
電流ＩOUT （φ２）は、以下の等式を解くことにより近
似できる。
【００５９】ＩIN＝（ｋ′)(ｗ／ｌ）〔ＶA −ＶT 〕2 ここでｋ′はプロセスパラメータ、ｗ／ｌはトランジス
タ２４０の大きさ、Ｖ T はトランジスタ２４０のしきい
値電圧、ＶA はトランジスタ２２０および２４０のゲー
トの電圧である。ＶA について解く。
タ２４０の大きさ、Ｖ T はトランジスタ２４０のしきい
値電圧、ＶA はトランジスタ２２０および２４０のゲー
トの電圧である。ＶA について解く。
【００６０】 ＶA ＝〔ＩIN／（ｋ′（ｗ／ｌ））〕1/2 ＋ＶT …（８） φ２が正のサイクルの間、装置２００の出力電流ＩOUT
（φ２）は、以下の等式を解くことにより近似できる。
（φ２）は、以下の等式を解くことにより近似できる。
【００６１】ＶGS1 ＝ＶA −ΔＶT ＩOUT （φ２）＝ｋ′（ｗ／ｌ）〔ＶGS1 −ＶT 〕2 ここでｋ′はプロセスパラメータ、ｗ／ｌはトランジス
タ２２０の大きさ、Ｖ GS1 はトランジスタ２２０のゲー
ト−ソース電圧、ＶT はトランジスタ２２０のしきい値
電圧、ＶT はトランジスタ２２０のしきい値電圧、ＶA
はトランジスタ２２０および２４０のゲートの電圧であ
る。したがって以下となる。
タ２２０の大きさ、Ｖ GS1 はトランジスタ２２０のゲー
ト−ソース電圧、ＶT はトランジスタ２２０のしきい値
電圧、ＶT はトランジスタ２２０のしきい値電圧、ＶA
はトランジスタ２２０および２４０のゲートの電圧であ
る。したがって以下となる。
【００６２】 ＩOUT （φ２）＝ｋ′（ｗ／ｌ）〔ＶA −ΔＶT −ＶT 〕2 …（９） 等式８を９に代入する。
【００６３】
【数６】
【００６４】したがって、装置３００の平均直流電流Ｉ
AVG は以下となる。
AVG は以下となる。
【００６５】 ＩAVG ＝〔ＩOUT （φ１）＋ＩOUT （φ２）〕／２ …（１１） しかし、ＩOUT （φ１）をＩOUT （φ２）と比較すると
以下が導かれる。
以下が導かれる。
【００６６】
【数７】
【００６７】こうして、等式１１においてＩOUT （φ
１）とＩOUT （φ２）とが合計されると、一次誤差項２
（ｋ′)(ｗ／ｌ)(ΔＶT ）〔ＩIN／（ｋ′)(ｗ／ｌ）〕
1/2 は消去される。したがって以下となる。
１）とＩOUT （φ２）とが合計されると、一次誤差項２
（ｋ′)(ｗ／ｌ)(ΔＶT ）〔ＩIN／（ｋ′)(ｗ／ｌ）〕
1/2 は消去される。したがって以下となる。
【００６８】ＩAVG ＝〔２ＩIN＋２（ｋ′)(ｗ／ｌ)(Δ
ＶT ）2 〕／２ ＩAVG ＝ＩIN＋ｋ′（ｗ／ｌ）ΔＶT 2 関連技術の説明において与えられたものと同一のパラメ
ータ、すなわち、ＩIN＝５０μＡ，ｋ′＝４３×１０-6
Ａ／Ｖ2 ，ｗ／ｌ＝１００／１０，ΔＶT ＝１０ｍＶを
用い、以下が導かれる。
ＶT ）2 〕／２ ＩAVG ＝ＩIN＋ｋ′（ｗ／ｌ）ΔＶT 2 関連技術の説明において与えられたものと同一のパラメ
ータ、すなわち、ＩIN＝５０μＡ，ｋ′＝４３×１０-6
Ａ／Ｖ2 ，ｗ／ｌ＝１００／１０，ΔＶT ＝１０ｍＶを
用い、以下が導かれる。
【００６９】ＩOUT ＝５０×１０-6＋．０３４×１０-6 ＩOUT ＝５０．０３４μＡ したがって、入力電流５０μＡに対し、装置２００の出
力電流は５０．０３４μＡで、誤差率は０．０６８％で
ある。この誤差率は、従来のカレントミラーと比べて著
しい改良である。この著しい改良の達成の理由は、トラ
ンジスタ２１０および２２０ならびにトランジスタ２３
０および２４０がチョッピングされると、一次誤差項が
消えるからである。事実、装置２００は、しきい値電圧
の不一致ΔＶT と低周波数ノイズ（すなわち１／ｆ）と
のかなりの部分をクロックφ１およびφ２の動作周波数
に合わせて調整する。結果として生じた高周波数ノイズ
は、次に、何か適切なローパスフィルタを用いてフィル
タ処理される。
力電流は５０．０３４μＡで、誤差率は０．０６８％で
ある。この誤差率は、従来のカレントミラーと比べて著
しい改良である。この著しい改良の達成の理由は、トラ
ンジスタ２１０および２２０ならびにトランジスタ２３
０および２４０がチョッピングされると、一次誤差項が
消えるからである。事実、装置２００は、しきい値電圧
の不一致ΔＶT と低周波数ノイズ（すなわち１／ｆ）と
のかなりの部分をクロックφ１およびφ２の動作周波数
に合わせて調整する。結果として生じた高周波数ノイズ
は、次に、何か適切なローパスフィルタを用いてフィル
タ処理される。
【００７０】本発明は、関連技術における制限を克服
し、またここに述べられたように構成され、使用される
と特に効果的である。しかしながら、数多くの変形や代
替形が本発明に考案され、実質的には、好ましい実施例
で得られたものと同じ結果を得ることもあることを、当
業者は簡単に認識するであろう。
し、またここに述べられたように構成され、使用される
と特に効果的である。しかしながら、数多くの変形や代
替形が本発明に考案され、実質的には、好ましい実施例
で得られたものと同じ結果を得ることもあることを、当
業者は簡単に認識するであろう。
【００７１】本発明は、好ましい実施例で前述されてき
たが、この詳述は説明のためにのみ提示されたものであ
り、必ずしも本発明を限定するものとして構成されたも
のではない。たとえば、好ましい実施例はＰ−ウェルプ
ロセスで実現されるが、ツインタブおよびＮ−ウェルプ
ロセスを含む数多くのＣＭＯＳプロセスにも同様に適し
ている。さらに、ＣＭＯＳ技術は、示された実施例にお
いて有利に用いられたが、同様またはさらに有利な特徴
を示すどの半導体回路にも代替され得る。たとえば、シ
リコン・オン絶縁体構造のような、改良された論理構造
および革新的な集積回路技術を、回路の動作速度を改良
し、電力消費を低減させるために、代わりに用いること
もできる。したがって、ここには述べられていないさま
ざまなその他の実施例、修正および改良は、前掲の特許
請求の範囲に規定された本発明の精神と範囲内のもので
ある。
たが、この詳述は説明のためにのみ提示されたものであ
り、必ずしも本発明を限定するものとして構成されたも
のではない。たとえば、好ましい実施例はＰ−ウェルプ
ロセスで実現されるが、ツインタブおよびＮ−ウェルプ
ロセスを含む数多くのＣＭＯＳプロセスにも同様に適し
ている。さらに、ＣＭＯＳ技術は、示された実施例にお
いて有利に用いられたが、同様またはさらに有利な特徴
を示すどの半導体回路にも代替され得る。たとえば、シ
リコン・オン絶縁体構造のような、改良された論理構造
および革新的な集積回路技術を、回路の動作速度を改良
し、電力消費を低減させるために、代わりに用いること
もできる。したがって、ここには述べられていないさま
ざまなその他の実施例、修正および改良は、前掲の特許
請求の範囲に規定された本発明の精神と範囲内のもので
ある。
【図１】従来の、先行技術によるカレントミラーの概略
図である。
図である。
【図２】しきい値電圧の不一致をさらに図示する、従来
の、先行技術による図１のカレントミラーの概略図であ
る。
の、先行技術による図１のカレントミラーの概略図であ
る。
【図３】入力電流を受取り、その入力電流を鏡映する出
力電流を発生する低ノイズ装置の第１の実施例を示す概
略図である。
力電流を発生する低ノイズ装置の第１の実施例を示す概
略図である。
【図４】図３、５、６、７、８、９および１０の低ノイ
ズ装置に利用される、２つのクロックのタイミング図で
ある。
ズ装置に利用される、２つのクロックのタイミング図で
ある。
【図５】一方のクロックが正のサイクルのときの、図３
の低ノイズ装置の概略図である。
の低ノイズ装置の概略図である。
【図６】他方のクロックが正のサイクルのときの、図３
の低ノイズ装置の概略図である。
の低ノイズ装置の概略図である。
【図７】チョッピングされた２対のトランジスタを有す
る図３の低ノイズ装置を図示する概略図である。
る図３の低ノイズ装置を図示する概略図である。
【図８】入力電流を受取り、その入力電流を鏡映する出
力電流を発生する低ノイズ装置の第２の実施例を示す概
略図である。
力電流を発生する低ノイズ装置の第２の実施例を示す概
略図である。
【図９】一方のクロックが正のサイクルのときの、図８
の低ノイズ装置の概略図である。
の低ノイズ装置の概略図である。
【図１０】他方のクロックが正のサイクルのときの、図
８の低ノイズ装置の概略図である。
８の低ノイズ装置の概略図である。
３１０ Ｎチャネルカスコード型トランジスタ ３２０ Ｎチャネルトランジスタ ３５０ 出力ノード ３６０ 入力ノード
Claims (9)
- 【請求項１】 入力電流を受取り、入力電流を鏡映する
出力電流を発生するためのカレントミラー装置であっ
て、 入力電流を受取るための入力、および出力を有する第１
のカスコード型カレントミラーと、 入力電流を受取るための入力、および前記第１のカレン
トミラーの前記出力に接続される出力を有する第２のカ
スコード型カレントミラーと、 前記第１および第２のカスコード型カレントミラーを交
互に活性化し、入力電流を鏡映する電流を、共通の出力
に発生するための手段とを含む、カレントミラー装置。 - 【請求項２】 前記交互に活性化する手段は、 第１の状態と第２の状態とを有する信号を発生するため
の手段と、 前記信号の第１の状態の間は前記第１のカスコード型カ
レントミラーを活性化し、前記信号の第２の状態の間は
前記第２のカスコード型カレントミラーを活性化するた
めの、スイッチングネットワークとを含む、請求項１に
記載の装置。 - 【請求項３】 信号発生のための前記手段はクロックを
含む、請求項２に記載の装置。 - 【請求項４】 前記交互に活性化する手段は、 第１および第２の状態を有する第２のクロックと、 前記第２のクロックの第１の状態の間は前記第１のカス
コード型カレントミラーを不活性化し、前記第２のクロ
ックの第２の状態の間は前記第２のカスコード型カレン
トミラーを不活性化するための、前記スイッチングネッ
トワークとをさらに含む、請求項３に記載の装置。 - 【請求項５】 前記スイッチングネットワークは、 第１の複数個のトランジスタを含み、これらのトランジ
スタの各々は前記信号が第１および第２の状態にあると
き前記トランジスタをそれぞれ活性化および不活性化
し、それにより前記信号が第１および第２の状態にある
とき前記第１のカスコード型カレントミラーをそれぞれ
活性化および不活性化するための制御端子を有し、前記
スイッチングネットワークはさらに、 第２の複数個のトランジスタを含み、これらのトランジ
スタの各々は前記信号が第２および第１の状態にあると
き前記トランジスタをそれぞれ活性化および不活性化
し、それにより前記信号が第２および第１の状態にある
とき前記第２のカスコード型カレントミラーをそれぞれ
活性化および不活性化するための制御端子を有する、請
求項２に記載の装置。 - 【請求項６】 前記第１および第２のカスコード型カレ
ントミラーは、各々が、 第１および第２のトランジスタを含み、各トランジスタ
は、第１の端子と、互いに接続する制御端子と、第２の
端子とを有し、前記第１および第２のカレントミラーは
さらに、 第３および第４のトランジスタを含み、各トランジスタ
は、基準電圧に接続された第１の端子と、互いに接続す
る制御端子と、第２の端子とを有する、請求項２に記載
の装置。 - 【請求項７】 前記交互に活性化する手段は、 前記信号が第１の状態にあるとき、前記第１および第２
のトランジスタの前記第２の端子を、それぞれ前記第３
および第４のトランジスタの前記第２の端子に接続する
ための、前記スイッチングネットワークと、 前記信号が第２の状態にあるとき、前記第１および第２
のトランジスタの前記第２の端子を、それぞれ前記第４
および第３のトランジスタの前記第２の端子に接続する
ための、前記スイッチングネットワークと、 前記信号が第１の状態にあるとき、前記第３のトランジ
スタの前記第２の端子を、前記第３のトランジスタの前
記制御端子に接続し、前記信号が第２の状態にあると
き、前記第４のトランジスタの前記第２の端子を、前記
第４のトランジスタの前記制御端子に接続するための、
前記スイッチングネットワークとをさらに含む、請求項
６に記載の装置。 - 【請求項８】 前記第１および第２のカスコード型カレ
ントミラーは、各々が、 第１および第２のトランジスタを含み、各トランジスタ
は、第１の端子と、互いに接続する制御端子と、第２の
端子とを有し、さらに、 第３および第４のトランジスタを含み、各トランジスタ
は、基準電圧に接続された第１の端子と、互いに接続す
る制御端子と、第２の端子とを有し、さらに、 第５および第６のトランジスタを含み、前記第５のトラ
ンジスタは前記第１および第２のトランジスタの前記制
御端子に接続された制御端子と、第１の端子と、第２の
端子とを有し、さらに、 前記第６のトランジスタは前記第５のトランジスタの前
記制御端子に接続された制御端子と、前記基準電圧に接
続された第１の端子と、前記第５のトランジスタの前記
第２の端子に接続された第２の端子とを有する、請求項
２に記載の装置。 - 【請求項９】 前記交互に活性化する手段はさらに、 前記第１のトランジスタの前記第１の端子を前記第１の
カスコード型カレントミラーの前記入力と前記第３およ
び第４のトランジスタの前記制御端子とに接続し、前記
信号が第１の状態にあるとき、前記第２のトランジスタ
の前記第１の端子を前記第１のカスコード型カレントミ
ラーの前記出力に接続するための、前記スイッチングネ
ットワークと、 前記第２のトランジスタの前記第１の端子を前記第２の
カスコード型カレントミラーの前記入力と前記第３およ
び第４のトランジスタの前記制御端子とに接続し、前記
信号が第２の状態にあるとき、前記第１のトランジスタ
の前記第１の端子を前記第２のカスコード型カレントミ
ラーの前記出力に接続するための前記スイッチングネッ
トワークとを含む、請求項８に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US168628 | 1993-12-16 | ||
| US08/168,628 US5444363A (en) | 1993-12-16 | 1993-12-16 | Low noise apparatus for receiving an input current and producing an output current which mirrors the input current |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221566A true JPH07221566A (ja) | 1995-08-18 |
Family
ID=22612285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6311851A Withdrawn JPH07221566A (ja) | 1993-12-16 | 1994-12-15 | カレントミラー装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5444363A (ja) |
| EP (1) | EP0658834A3 (ja) |
| JP (1) | JPH07221566A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005505802A (ja) * | 2001-09-20 | 2005-02-24 | パイオニア株式会社 | 発光素子駆動回路 |
| KR20060056789A (ko) * | 2004-11-22 | 2006-05-25 | 삼성에스디아이 주식회사 | 커렌트 미러 회로 및 그의 구동방법 |
| JP2007142711A (ja) * | 2005-11-17 | 2007-06-07 | Mitsumi Electric Co Ltd | カレントミラー回路、電流制御回路、および、ｌｅｄ駆動用半導体集積回路 |
| JP2007184776A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 差動増幅器とデータドライバ及び表示装置 |
| JP2008078987A (ja) * | 2006-09-21 | 2008-04-03 | Nec Electronics Corp | 演算増幅器及び液晶表示装置の駆動方法 |
| JP2009303121A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 演算増幅器回路、その演算増幅器回路を用いた液晶表示装置の駆動方法 |
| JP2013178578A (ja) * | 2001-09-21 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JPWO2012124106A1 (ja) * | 2011-03-17 | 2014-07-17 | 富士通株式会社 | 差動電流源および差動カレントミラー回路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627490A (en) * | 1995-02-23 | 1997-05-06 | Matsushita Electric Industrial Co., Ltd. | Amplifier circuit |
| US5910738A (en) * | 1995-04-07 | 1999-06-08 | Kabushiki Kaisha Toshiba | Driving circuit for driving a semiconductor device at high speed and method of operating the same |
| JP3510100B2 (ja) * | 1998-02-18 | 2004-03-22 | 富士通株式会社 | カレントミラー回路および該カレントミラー回路を有する半導体集積回路 |
| US5892356A (en) * | 1998-05-01 | 1999-04-06 | Burr-Brown Corporation | High impedance large output voltage regulated cascode current mirror structure and method |
| US6211659B1 (en) * | 2000-03-14 | 2001-04-03 | Intel Corporation | Cascode circuits in dual-Vt, BICMOS and DTMOS technologies |
| US6538503B2 (en) * | 2001-02-22 | 2003-03-25 | Texas Instruments Incorporated | Instrumentation amplifier and method for obtaining high common mode rejection |
| KR100468715B1 (ko) | 2001-07-13 | 2005-01-29 | 삼성전자주식회사 | 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기 |
| IT1391865B1 (it) * | 2008-09-30 | 2012-01-27 | St Microelectronics Rousset | Circuito a specchio di corrente, in particolare per un dispositivo di memoria non-volatile |
| US8537040B2 (en) * | 2011-11-15 | 2013-09-17 | Integrated Device Technology, Inc. | Data converter current sources using thin-oxide core devices |
| US10004117B2 (en) | 2015-09-22 | 2018-06-19 | Nxp B.V. | Amplifier for a constant-current LED driver circuit and constant-current LED driver IC device |
| US9622303B1 (en) * | 2015-09-22 | 2017-04-11 | Nxp B.V. | Current mirror and constant-current LED driver system for constant-current LED driver IC device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4544878A (en) * | 1983-10-04 | 1985-10-01 | At&T Bell Laboratories | Switched current mirror |
| IT1214249B (it) * | 1987-06-10 | 1990-01-10 | Sgs Microelettronica Spa | Amplificatore operazionale di potenza cmos ad alte prestazioni. |
| GB2214018A (en) * | 1987-12-23 | 1989-08-23 | Philips Electronic Associated | Current mirror circuit arrangement |
| US4939516B1 (en) * | 1988-06-13 | 1993-10-26 | Crystal Semiconductor Corporation | Chopper stabilized delta-sigma analog-to-digital converter |
| GB2225910A (en) * | 1988-12-08 | 1990-06-13 | Philips Electronic Associated | Processing sampled analogue electrical signals |
| US5039989A (en) * | 1989-10-27 | 1991-08-13 | Crystal Semiconductor Corporation | Delta-sigma analog-to-digital converter with chopper stabilization at the sampling frequency |
| GB2254211A (en) * | 1990-06-07 | 1992-09-30 | Motorola Inc | Current mirrors |
| JP3103154B2 (ja) * | 1990-10-30 | 2000-10-23 | 株式会社東芝 | サンプル・ホールド回路 |
| US5126685A (en) * | 1990-12-18 | 1992-06-30 | Synaptics, Incorporated | Circuits for linear conversion between voltages and currents |
| EP0561469A3 (en) * | 1992-03-18 | 1993-10-06 | National Semiconductor Corporation | Enhancement-depletion mode cascode current mirror |
-
1993
- 1993-12-16 US US08/168,628 patent/US5444363A/en not_active Expired - Lifetime
-
1994
- 1994-12-15 JP JP6311851A patent/JPH07221566A/ja not_active Withdrawn
- 1994-12-15 EP EP94309369A patent/EP0658834A3/en not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005505802A (ja) * | 2001-09-20 | 2005-02-24 | パイオニア株式会社 | 発光素子駆動回路 |
| US9165952B2 (en) | 2001-09-21 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US9847381B2 (en) | 2001-09-21 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US10068953B2 (en) | 2001-09-21 | 2018-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US9876063B2 (en) | 2001-09-21 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US9876062B2 (en) | 2001-09-21 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| JP2013178578A (ja) * | 2001-09-21 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US9368527B2 (en) | 2001-09-21 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US8895983B2 (en) | 2001-09-21 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| KR20060056789A (ko) * | 2004-11-22 | 2006-05-25 | 삼성에스디아이 주식회사 | 커렌트 미러 회로 및 그의 구동방법 |
| JP2007142711A (ja) * | 2005-11-17 | 2007-06-07 | Mitsumi Electric Co Ltd | カレントミラー回路、電流制御回路、および、ｌｅｄ駆動用半導体集積回路 |
| JP2007184776A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 差動増幅器とデータドライバ及び表示装置 |
| JP2008078987A (ja) * | 2006-09-21 | 2008-04-03 | Nec Electronics Corp | 演算増幅器及び液晶表示装置の駆動方法 |
| JP2009303121A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 演算増幅器回路、その演算増幅器回路を用いた液晶表示装置の駆動方法 |
| JPWO2012124106A1 (ja) * | 2011-03-17 | 2014-07-17 | 富士通株式会社 | 差動電流源および差動カレントミラー回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0658834A3 (en) | 1996-01-31 |
| US5444363A (en) | 1995-08-22 |
| EP0658834A2 (en) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07221566A (ja) | カレントミラー装置 | |
| US20080315950A1 (en) | Integrated Circuit Amplifiers Having Switch Circuits Therein that Provide Reduced 1/f Noise | |
| JPH11103227A (ja) | 出力振幅調整回路 | |
| JP2002290230A (ja) | Ｃｍｏｓインバータ | |
| JPH05191169A (ja) | 増幅回路および直流バイアス信号およびアナログ信号供給方法 | |
| JPH0334566A (ja) | Ｃｍｏｓ―ｅｃｌ出力バッハァ回路 | |
| JP2001053556A (ja) | インターフェース構成用の高速前置増幅器 | |
| US5442309A (en) | Low distortion output stage | |
| JP2001127615A (ja) | 分割レベル論理回路 | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| KR100273076B1 (ko) | 증폭기 장치 및 그것들을 구비하는 집적회로 | |
| JPS607210A (ja) | ダブルバランスドミキサ装置 | |
| JP2643541B2 (ja) | 演算増幅回路 | |
| JPS6215910A (ja) | 増幅回路 | |
| JP4672883B2 (ja) | 半導体装置 | |
| JPH11136090A (ja) | アクティブフィルタおよびアクティブフィルタ用集積回路 | |
| JP2002164772A (ja) | 半導体スイッチ集積回路 | |
| JPH0239607A (ja) | 半導体集積回路装置 | |
| JP2002353736A (ja) | 発振器 | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JPH04120907A (ja) | オペアンプ回路 | |
| JP2002217692A (ja) | 電圧比較器 | |
| JPH05152905A (ja) | 半導体装置 | |
| JP2000101415A (ja) | Ｃｍｏｓバッファ回路 | |
| JPH05191258A (ja) | Ｃｍｏｓ出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |