TWI245596B - Method of forming thin film pattern, method of manufacturing device, electrooptical apparatus and electronic apparatus - Google Patents

Method of forming thin film pattern, method of manufacturing device, electrooptical apparatus and electronic apparatus Download PDF

Info

Publication number
TWI245596B
TWI245596B TW093107944A TW93107944A TWI245596B TW I245596 B TWI245596 B TW I245596B TW 093107944 A TW093107944 A TW 093107944A TW 93107944 A TW93107944 A TW 93107944A TW I245596 B TWI245596 B TW I245596B
Authority
TW
Taiwan
Prior art keywords
forming
thin film
film pattern
substrate
patent application
Prior art date
Application number
TW093107944A
Other languages
English (en)
Other versions
TW200501849A (en
Inventor
Toshimitsu Hirai
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200501849A publication Critical patent/TW200501849A/zh
Application granted granted Critical
Publication of TWI245596B publication Critical patent/TWI245596B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

1245596 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關於一種薄膜圖型之形成方法及元件之製 造方法、光電裝置及電子機器。 本案針對主張在2003年4月1日所申請的日本國專 利申請第2003-98274號、及在20 04年3月12日所申請 的曰本國專利申請第2004-70834號主張優先權，在此則 援用其內容。 【先前技術】 在製造具有電子電路或積體電路等之配線的元件時， 則例如使用光石印法。該光石印法是一將被稱爲光阻劑（ resist)的感光性材料塗佈在事先已塗佈有導電膜的基板 上’針對電路圖型實施照射而顯像，根據光阻劑圖型針對 導電膜實施蝕刻，而形成薄膜的配線圖型的方法。該光石 印法必須要有真空裝置等的大型的設備及複雜的過程，又 ’連材料使用效率也幾乎有數％左右必須要廢棄，因此製 造成本高。 針對此，例如美國專利第5 1 32248號說明書中則提出 有從液滴吐出頭將液體材料呈液滴狀吐出的液滴吐出法， 利用所謂的噴墨法在基板上形成配線圖型的方法。在該方 法中，直接將已分散有金屬微粒子等的導電性微粒子之作 爲機能液的配線圖型形成用墨水塗佈在基板上，之後，進 行熱處理及雷射照射而轉換成薄膜的導電膜圖型。根據該 -4- 1245596 (2) 方法’則不需要光石印法，具有除了可以使過程大幅地簡 化外，連原材料的使用量也只需要很少的優點。 然而，在上述的習知技術中存在有以下的問題。 在爲了要形成配線圖型而將機能液配置在基板上時， 當在基板上有殘渣時，則有無法將機能液均勻地配置在基 板上的情形’而成爲液體積留或斷線等之問題發生的原因 〇 本發明即有鑑於以上的問題而提出，其目的在於提供 一種可以抑制斷線等之問題發生之薄膜圖型之形成方法及 元件之製造方法、光電裝置及電子機器。 【發明內容】 爲了要達成以上的目的乃採用以下的構成。 本發明之第1形態，其主要是一藉著將機能液配置在 基板上而形成薄膜圖案之方法，具有： 在上述基板上形成與上述薄膜圖案呈對應之堤（bank )的堤形成過程； 除去在上述堤之間之殘渣的殘渣處理過程及； 將上述機能液配置在上述已經除去殘渣之上述堤之間 的材料配置過程。此時，上述殘渣處理過程具有除去位在 上述堤間之底部的殘渣的過程。 根據此一形態，由於設置除去殘渣的殘渣處理過程， 因此能將機能液均勻地配置在機能液。因此，可以抑制鼓 出部（bulge )的發生，而所形成的薄膜圖案也能夠避免 -5- (3) 1245596 斷線等之問題的發生。又，由於將用於形成薄膜圖案的機 能液配置在已形成在基板上之堤（bank )之間，因此，除 •了可以防止機能液的液滴飛散到周圍外，也能夠沿著堤的 形狀將薄膜圖案圓滑地圖案化成一定的形狀。此外，在殘 渣處理過程中，特別藉著除去在堤間之底部的殘渣，可以 提高薄膜圖案相對於基板的密著性。 此時，上述的殘渣處理過程也可以具有光照射處理過 程。 根據本發明，例如藉著照射紫外線（UV )等的光， 藉由光激發可以良好地除去有機系的殘渣。 又，上述殘渣處理過程也可以具有利用所設定之處理 氣體的電獎處理過程。 根據本發明，藉著使用上述所設定的處理氣體，例如 含有氧氣（02 )的處理氣體的〇2電漿處理，特別能夠良 好地除去有機系的殘渣。 又’上述殘渣處理過程則可以具有利用所設定之處理 氣體的電漿處理過程與光照射處理過程。亦即，可以藉著 將處理氣體，例如使用氧氣（〇2)的〇2電漿處理、紫外 線（UV )等的光照射處理加以組合來除去殘渣。或是藉 著以酸來實施蝕刻來除去殘渣。 又’可以將上述堤形成而延伸在所設定方向，上述電 漿處理過程則針對上述處理氣體讓上述基板一邊相對於上 述所設疋方向移動，而一邊供給該處理氣體。 根據本發明，在讓處理氣體供給部與基板一邊相對移 -6- (4) 1245596 動而一邊實施電漿處理之際，藉著讓基板的移動方向與設 在堤間之溝部延伸方向呈一致而一邊供給處理氣體，可以 使處理氣體針對在堤間之溝部的整個領域得以良好地走過 。因此能夠良好地除去殘渣。 又，在針對上述堤賦予撥液性的撥液化處理過程的前 後可具有上述殘渣處理過程。 根據本發明，藉著在殘渣處理之後所進行的撥液化處 理而對堤賦予撥液性，而即使藉此所吐出之液滴的一部分 跑到堤上時，由於堤的表面成爲撥液性，因此會從堤跳開 ，而會流落到堤間的溝部。因此，可以將所吐出的機能液 良好地配置在基板上的堤間。 又，在上述材料配置過程之後再度進行上述殘渣處理 過程。 根據本發明，爲了要例如達成薄膜圖案的厚膜化，雖 然有時會將機能液的液滴多次重疊地配置在基板上，但即 使是在將機能液的液滴配置在基板上後，在將下一個的液 滴重疊之前藉著進行殘渣處理來除去已附著在上述堤之機 能液的殘渣，當機能液附著在堤而使得堤的撥液性降低時 ，也可以除去成爲造成堤的撥液性降低之原因的機能性的 殘渣。因此可以發揮與在下一個液滴重疊之前的堤同樣的 性能。 在本形態中，在上述機能液也可以包含有可藉由熱處 理或光處理而顯現出導電性的材料。或是在本形態中，在 上述機能液中也可以包含有導電性微粒子。 1245596 (5) 根據本發明可以將薄膜圖案設成配線圖案，而能夠應 用在各種元件上。又，除了導電性微粒子、有機銀化合物 以外，藉著使用有機E L等的發光元件形成材料或R · G • B的墨水材料，也能夠適用於有機EL裝置或具有濾色 片之液晶顯示裝置等的製造上。 本發明之第2形態是一元件之製造方法，具有藉由上 述薄膜圖案形成方法而在上述基板上形成薄膜圖案的過程 〇 根據本形態可以得到一具有相對於基板可以良好地密 接，而能夠抑制斷線等之問題發生之薄膜圖型的元件。 本發明之第3形態是一光電裝置，具備有利用上述記 載之元件之製造方法所製造的元件。 又’本發明之第4形態是一電子機器，具備有上述記 載的光電裝置。 根據該些形態可以得到具有能夠抑制斷線等之問題發 生之配線圖案之光電裝置及電子機器。 本發明之第5形態是一主動矩陣基板之製造方法，具 有： 在基板上形成閘極配線的第1過程； 在上述閘極配線上形成閘極絕緣膜的第2過程； 經由上述閘極絕緣膜將半導體層實施積層的第3過程 在上述閘極絕緣層之上形成源極及汲極的第4過程； 將絕緣材料配置在上述源極及上述汲極上的第5過程 -8- (7) 1245596 米粒子分散在溶媒（分散媒）的溶液所構成。導電性微粒 子除了含有金、銀、銅、鋁、鈀以及鎳中之至少其中一者 的金屬微粒子外，也使用該些的氧化物，以及導電性聚合 物（polymer )或超電導體的微粒子等。該些的導電性微 粒子爲了要提高分散性，可以在表面被覆著有機物等。導 電性微粒子的粒徑最好是在1 nm以上、0. 1 // m以下。當 較0.1#m爲大時，會有在後述之液滴吐出頭產生堵塞之 虞。又，當較1 nm爲小時，則被覆（coating )劑相對於 導電性微粒子的體積比會變大，而使得在所得到的膜中之 有機物的比例過大。 分散媒是用於讓上述的導電性微粒子分散者，只要是 不會引發凝結，並未特別加以限制。例如除了水以外，也 可以使用甲醇、乙醇、丙醇、丁醇等的醇類、正庚烷、正 辛烷、癸烷、十二烷、十四烷、甲苯、二甲苯、甲基異丙 基苯、硬炔、茚、雙戊烯、四氫化萘、十氫化萘、環己基 苯等的碳化氫系化合物、或乙二醇二甲醚、乙二醇二*** 、乙二醇甲基乙基醚、雙乙二醇二甲基醚、雙乙二醇二乙 醚、雙乙二醇甲基乙基醚、1，2-乙二醇二甲醚、雙（2-甲 氧基）醚、p -二噁烷等醚系化合物，更且，碳酸丙烯酯、 r· 丁內酯、N-甲基-2-吡咯烷酮、Ν，Ν·二甲基甲醯胺、二 甲亞碾、環己酮等的極性化合物。其中就微粒子的分散性 與分散液的安定性、或容易應用到液滴吐出法的觀點來看 ，最好是使用水、醇類、碳化氫系化合物、醚系化合物， 又，分散媒更好是使用水、碳化氫系化合物。 -10- (8) 1245596 上述導電性微粒子的分散液的表面張力最好是在0.02 N/m以上0.07 N/m以下的範圍內。在藉由液滴吐出法吐 出液滴材料之際，當表面張力未滿0.0 2 N/m時，則由於 墨水相對於噴嘴面的沾溼性會增大，因此容易產生飛行彎 曲的現象。當超過〇.〇7N/m時，由於在噴嘴前端之彎月 面（meniscus)的形狀不安定，因此上述分散液，在不會 大幅地降低與基板的接觸角度的範圍內，可以添加氟素系 、矽系、鎗（onium )系等的表面張力調節劑。鐵系表面 張力調節劑是一可以提高液體對基板的沾溼性，而改良膜 的高度（leveling )性，有助於防止膜發生微細的凹凸等 之現象者。上述表面張力調節劑也可以因應必要含有醇、 醚、酯、酮等的有機化合物。 上述分散液的粘度最好是在1 mPa· s以上50 mPa· s以下。當利用液滴吐出法將墨水當作液滴吐出時，當粘 度較1 mPa · s爲小時，噴嘴周邊部容易因爲墨水的流出 而受到污染。又，當粘度較50 mPa· s爲大時，則在噴嘴 孔發生堵塞的頻率變高，而難以順利地吐出液滴。 已形成配線圖案的基板則可以利用玻璃、石英玻璃、 矽晶圓、塑膠薄膜、金屬板等各種的東西。又，在各種之 素材基板的表面也包含有半導體膜、金屬膜、介電體膜、 有機膜等以作爲基底層。 在此，液滴吐出法的吐出技術可以是帶電控制方式、 加壓振動方式、電氣機械轉換方式、電氣熱轉換方式、靜 電吸引方式等。帶電控制方式是一藉由帶電電極對材料賦 -11 - (9) 1245596 予電荷，而藉由偏向電極控制材料的飛行方向，而從吐出 噴嘴吐出的方式。又，加壓振動方式是一針對材料施加 3 0 kg/cm2左右的超高壓，而讓材料吐出到噴嘴前端側的 方式。當未施加控制電壓時，則材料直線前進而從吐出噴 嘴吐出，當施加控制電壓時，在材料之間會引發靜電式的 排斥，而使得材料飛散而無法從吐出噴嘴吐出。又，電氣 機械轉換方式是一利用壓電元件會因爲接受脈衝式的電氣 信號而變形的性質的方式，藉著壓電元件產生變形，可經 由可撓物質將壓力賦予已儲存有材料的空間，而從該空間 押出材料而從吐出噴嘴吐出。 又，電氣熱轉換方式是一藉著設在已儲存有材料之空 間內的加熱器，讓材料急速地氣化而產生氣泡，而藉著氣 泡的壓力來吐出空間內的材料的方式。靜電吸引方式是一 對已儲存有材料的空間內施加微小壓力，而在吐出噴嘴形 成材料的彎月面，在此狀態下施加靜電引力將材料吸出的 方式。又，其他也可以利用藉由電場使流體的粘性發生變 化的方式，或藉由放電火花而飛出之方式等的技術。液滴 吐出法具有材料的使用較少浪費，且能夠確實地將所希望 的量的材料配置在所希望之位置的優點。此外，藉由液滴 吐出法所吐出的液體材料之一滴的量例如爲1〜3 00 ng。 接著則說明在製造本發明之元件時所使用的元件製造 裝置。 該元件製造裝置則使用藉著從液滴吐出頭將液滴吐出 (滴下）到基板而製造出元件之液滴吐出裝置（噴墨裝置 -12- 1245596 (10) 圖1爲表示液滴吐出裝置U之槪略構造的立體圖。 在圖1中’液滴吐出裝置具備有液滴吐出頭1、X 軸方向驅動軸4裝置、Y軸方向導引軸5、控制裝置 CONT、機台（stage ) 7'淸潔機構8、基台9、以及加熱 器1 5。 機台7係一藉由該液滴吐出裝置u來支撐已配置了 墨水（液體材料）之基板P者，而具體有將基板p固定在 基準位置之未圖不的固定機構。 液滴吐出頭1係一已具備了多個吐出噴嘴之多噴嘴型 式的液滴吐出頭，而讓長邊方向與X軸方向成爲一致。 多個吐出噴嘴乃在X軸方向排列而以一定間隔地被設在 液滴吐出頭1的下面。而從液滴吐出頭1的吐出噴嘴針對 爲機台所支撐的基板P吐出含有上述導電性微粒子的墨水 〇 在X軸方向驅動軸4則連接有X軸方向驅動馬達2。 X軸方向驅動馬達2爲步進馬達等，當從控制裝置C〇NT 被供給X軸方向的驅動信號時，則讓X軸方向驅動軸4 旋轉。當X軸方向驅動軸4旋轉時，液滴吐出頭1會在X 軸方向上移動。 Y軸方向導引軸5則被固定成相對於基台9不會動。 機台7具備有Y軸方向驅動馬達3。Y軸方向驅動馬達3 爲步進馬達等，當從控制裝置c〇NT被供給γ軸方向的 驅動信號時，則機台7會在Υ軸方向上移動。 •13- (11) 1245596 控制裝置CONT則對液滴吐出頭1供給用於控制液滴 吐出的電壓。控制裝置CONT除了對X軸方向驅動馬達2 供給用於控制液滴吐出頭1朝X軸方向之移動的驅動脈 衝信號外，也對對Y軸方向驅動馬達3給用於控制機台7 朝Y方向之移動的驅動脈衝信號。 淸潔機構8係一淸潔液滴吐出頭1者，具備有未圖示 的Y方向驅動馬達。藉由驅動該Y方向驅動馬達，淸潔 機構8會沿著動Y軸方向導引軸5而移動。連淸潔機構8 的移動也是由控制裝置CONT來控制。 加熱器15在此是一藉由燈退火（lamp anneal)針對 基板P實施熱處理的機構，而對在被塗佈在基板P上的墨 水中的溶媒進行蒸發以及乾燥。連該加熱器15之電源的 切入以及切斷也是由控制裝置CONT來控制。 液滴吐出裝置IJ則讓液滴吐出頭1與用於支撐基板P 的機台7 —邊地掃描而一邊對基板P吐出液滴。在此，在 以下的說明中將Y軸方向當作掃描方向，將與Y軸方向 呈直交的X軸方向當作非掃描方向。因此，液滴吐出頭1 的吐出噴嘴則依據一定的間隔被設在爲非掃描方向的X 軸方向上。此外，在圖1中，液滴吐出頭1雖然是與基板 P的行進方向呈直角地被配置，但是也可以調整液滴吐出 頭1的角度而與基板p的行進方向呈交差。如此一來，藉 著調整液滴吐出頭1的角度可以調整噴嘴之間的間距。又 ，也可以任意地調整基板P與噴嘴的距離。 圖2爲藉由壓電方式來吐出液體材料之原理的說明圖 •14- (12) Ϊ245596 在圖2中則鄰著用於收容液體材料（配線圖型形成用 墨水、機能液）的液體室2 1而設置有壓電元件2 2。針對 液體室2 1則經由含有用於收容液體材料之材料槽的液體 材料供給系統2 3來供給液體材料。壓電元件2 2被連接到 驅動電路2 4，經由該驅動電路2 4對壓電元件2 2施加電 壓，藉著讓壓電元件22變形而使液體室21產生變形，而 從吐出噴嘴25吐出液體材料。此時，藉著讓施加電壓的 値產生變化來控制壓電元件22的變形量。又，藉著讓施 加電壓的頻率產生變化來控制壓電元件22的變形速度。 由於藉由壓電方式來吐出液體並未加熱，因此具有難以影 響到材料之組成的優點。 接著請一邊參照圖面一邊來說明本發明之配線圖型之 形成方法的一實施形態。 圖3爲表示本發明之薄膜圖型之形成方法之一實施形 態的流程圖。 圖4A-圖4D以及圖5A-圖5D爲形成順序的模式圖。 如圖3所示，本發明之薄膜圖型之形成方法是一將上 述之配線圖型形成用墨水配置在基板上，而在基板上形成 導電膜配線圖型者。具有在基板上形成與配線圖型對應之 堤（bank )的堤形成過程S1、除去堤之間之殘渣的殘渣 處理過程S2(S2-1、S2-2)、針對堤賦予撥液性的撥液 性處理過程S 3、將墨水配置在已經除去殘渣之堤間的材 料配置過程S 4、將墨水之液體成分的至少一部分除去的 -15 - (13) 1245596 中間乾燥過程S 5、燒成過程S 6。 以下則詳細地說明各過程。在本實施形態中基板p使 用玻璃基板。 (堤形成過程） 首先，如圖4所示，在塗佈有機材料之前先實施表面 改質處理，亦即針對基板P實施HMDS處理。HMDS處理 是一將弄成蒸氣狀再加以塗佈的方法。藉此可將作爲用於 提局堤與基板P之密著性的密著層的Η M D S層3 2形成在 基板Ρ上。 堤係一作爲分隔構件來使用的構件，堤的形成可藉由 光石印法或印刷法等任意的方法來達成。例如當使用光石 印法時可根據旋轉塗覆（spin coat )、噴濺塗覆（spray coat)、染色塗覆（c}ye coat)、滴浸塗覆（dip coat)等 力法’如圖4B所示，配合堤的高度將有機系感光性材料 31塗佈在基板卩的HMDS層32上，且將光阻層塗佈在其 °此外，則配合堤的形狀（配線圖型）實施掩罩（mask )’藉著曝光·顯像而留下與堤的形狀配合的光阻層。又 ’也可以以下層爲無機物或有機物，而對機能液顯現親液 性的材料，上層爲有機物，而由顯現撥液性的材料所構成 的2層以上來形成堤（凸部）。藉此，如圖4C所示，如 包圍住配線圖型預定形成領域之周邊般地形成堤B、B。 形成堤的有機材料可以是對於液體材料原本顯現撥液 性的材料。如後所述，可以是一可藉由電漿處理達成撥液 • 16 - 1245596 (14) 化（氟素化），而與底層基板的密著性優良且很容易藉由 光石印法達成圖型化的絕緣有機材料。例如丙烯酸樹脂、 聚醯亞胺樹脂、烯烴樹脂、酚醛樹脂、蜜胺樹脂、等之高 分子材料。 (殘渣處理過程-1 ) 當在基板P形成堤B、B時，則實施氟酸處理。氟酸 處理是一例如藉著以2 · 5 %氟酸水溶液實施蝕刻而除去在 堤B、B之間之HMDS層32的處理。在氟酸處理中則將 堤B、B當作掩罩來使用而除去位在形成在堤B、B之間 之溝部34的底部35而爲有機物的HMDS層32。藉此， 如圖4D所示，可除去爲殘渣的HMDS層。 (撥液化處理過程） 接著針對堤B實施撥液化處理，而對期表面賦予撥液 性。撥液化處理可以採用例如在大氣環保下以四氟化碳作 爲處理氣體之電漿處理法（CF4電漿處理法）。CF4電漿 處理法的條件爲例如電漿功率爲100-800W、四氟化碳氣 體的流量爲 5 0- 1 00 ml/min、相對於電漿放電電極的基板 搬送速度爲0.5- 1 020 mm/sec、基板溫度爲70-90°C。此外 ’處理氣體並不限於四氟化碳，也可以使用其他之氟代烴 (fluorocarbon)系的氣體。 藉著實施如此的撥液化處理，在堤B、B中可將氟基 導入到構成此之樹脂中，而對堤B、B賦予高的撥液性。 •17- 1245596 (15) 此外，作爲上述之親液化處理的02電漿處理，雖然可以 在形成堤B之前進行，但由於藉著〇2電漿處理的前置處 理具有容易達成氟素化（撥液化）的性質，因此最好是在 形成好堤B之後才實施〇2電獎處理。 此外，藉著對堤B、B實施撥液化處理，當對於先前 經過親液化處理過之堤間的基板P露出部多少有影響者， 特別是基板P由玻璃等所構成時，由於無法藉由撥液化處 理來導入氟基，因此基板P實質上無損其親液性、亦即沾 濕性。又，對於堤B、B，藉著以具有撥液性的材料（例 如具有氟基的樹脂材料）來形成，也可以省略其撥液處理 (殘渣處理過程-2 ) 在此也有藉由氟素酸處理無法完全地除去在堤B、B 間之底部35的HMDS (有機物）的情形。或也有在堤b 、B間之底部3 5留下在形成堤時的光阻層（有機物）的 情形。在此，接著爲了要除去位在堤B、B間之底部35 的在形成堤時的有機物（光阻層），乃針對基板P再度實 施殘渣處理。 殘渣處理可以選擇爲了不會使堤的撥液性過度降低而 藉由照射紫外線來進行殘渣處理的紫外線（UV )照射處 理或在大氣環境下以氧氣作爲處理氣體的〇2電;漿處理等 〇 又，也可以藉由酸（H2SO4、HF、hn〇3)等進行倉虫 •18- 1245596 (16) 刻處理。 此外’當基板P爲玻璃基板時，雖然其表面對於配線 -圖型形成用材料具有親液性，但如本實施形態所示，爲了 殘渣處理，藉著實施〇 2電漿處理或紫外線照射處理可以 提商在堤B、B間露出之基板p表面（底部35)的親液性 。在此’最好是實施〇2電漿處理或紫外線照射處理、藉 由酸（HF )的蝕刻以使得在堤B、B間之底部3 5相對於 墨水的接觸角度成爲15度以下。 圖6A爲在實施〇2電漿處理時所使用之電漿處理裝 置之一例的槪要構成圖。圖6A所示的電漿處理裝置具有 被連接到交流電源4 1的電極42以及作爲接地電極的試料 台40。試料台40可支撐作爲試料的 基板P而在Y軸方向上移動。除了在電極42的下面 形成2個延伸存在於與移動方向呈直交的X軸方向上的 平行的放電產生部44、44外，也如包圍住放電產生部44 般地設置介電體構件45。介電體構件45是一用於防止放 電產生部44的異常放電者。包含介電體構件45之電極 42的下面大略呈平面狀，而在放電產生部44以及介電體 構件4 5與基板P之間則形成些微的空間（放電間隙）。 在電極42的中央則設有在X軸方向呈細長地被形成而構 成處理氣體供給部之一部分的氣體噴出口 46。氣體噴出 口 46則經由電極內部的氣體通路47以及中間室48而連 接到氣體導入口 49。 通過氣體通路4 7而從氣體噴出口 4 6所噴射之含有處 -19- (17) 1245596 理氣體的一定氣體則在上述空間之中分別向移動方向（γ 軸方向）的前方以及後方流動，而從介電體構件4 5的前 端以及後端被排出到外部。與此同時，從電源4 1將一定 的電壓施加在電極42，而在放電產生部44、44與試料台 40之間產生氣體放電。此外，藉著由氣體放電所產生的 電漿而產生上述一定氣体的激發活性種，而針對通過放電 領域之基板Ρ表面全體連續地實施處理。 在本實施形態中，上述一定的氣體是指由作爲處理氣 體的氧氣（0)、在大氣壓附近的壓力下容易開始放電且 可安定地維持之氦氣（He)、氬氣（Ar)等稀有氣體或 氮氣（N )等之惰性氣體混合而成的氣體。特別是藉著使 用氧氣作爲處理氣體，如上所述般地進行除去（洗淨）有 機物殘渣或親液化。又，藉著針對在有機EL裝置中的電 極進行該〇2電漿處理可以調整該電極的工作函數。 圖6B爲被支撐在試料台40上之基板P的說明圖。 在圖6B中，在基板P的多個的堤以及被形成在該些 堤之間的溝部3 4則被形成爲延伸存在於一個方向（在此 爲Y軸方向），而在該些堤B、B間的溝部3 4則形成以 Y軸方向作爲長邊方向的配線圖型。此外，在本實施形態 中’形成有堤B的基板P則是在讓該堤B的延伸存在方 向（Y軸方向）與試料台40的移動方向成爲一致的狀態 下進行02電漿處理。亦即，本實施形態的電漿處理是讓 基板P —邊在爲堤B的延伸存在方向的Y軸方向上移動 ’而一邊供給含有處理氣體的上述一定的氣體。換言之， -20- (18) 1245596 是在讓上述一定的氣體流動的方向與堤B的延伸 成爲一致的狀態下進行〇2電漿處理。藉此，處理 以圓滑地在堤B、B間的底部3 5 (基板P的露出 ，而能夠均勻地實施電漿處理。 此外，在此雖然是說明移動基板P的情形，但 讓構成處理氣體供給部之一部分的電極42側移動 基板P與電極42側雙方移動。 又，在此，雖然殘渣處理的一部分是進行氟酸 但是當可藉由〇2電漿處理或紫外線照射處理充分 在堤之間之底部3 5的殘渣時，則也可以不進行氟 。又，在此，雖然殘渣處理可使用 〇2電漿處理或 照射處理的其中一者，但當然也可以將02電漿處 外線照射處理組合在一起使用。 (撥液化處理過程） 接著則針對堤B進行撥液化處理，而對其表面 液性。撥液化處理例如可以採用在大氣環境下以四 作爲處理氣體的電漿處理法（CF4電漿處理法） 電漿處理法的條件爲例如電漿功率爲1 0 〇 - 8 0 0 W、 碳氣體的流量爲50-100 ml/min、相對於電紫放電 基板搬送速度爲0.5 - 1 020 mm/sec、基板溫度爲70· 此外，處理氣體並不限於四氟化碳，也可以使用其 代烴（fluorocarbon)系的氣體。 藉著實施如此的撥液化處理，在堤B、B中可 在方向 氣體可 )流動 也可以 、或讓 處理， 地除去 酸處理 紫外線 理與紫 賦予撥 氟化碳 ，。C F 4 四氟化 電極的 9 0〇C 〇 他之氟 將氣基 •21 - (19) 1245596 導入到構成此之樹脂中，而對堤B、B賦予高的撥液性。 此外，作爲上述之親液化處理的0 2電漿處理，雖然可以 在形成堤B之前進行，但對於丙烯酸樹脂或聚醯亞胺樹脂 而言，由於具有藉著〇2電漿處理的前置處理容易達成氟 素化（撥液化）的性質，因此最好是在形成好堤B之後才 實施〇2電漿處理。 此外，藉著對堤B、B實施撥液化處理，當對於先前 經過親液化處理過之堤間的基板P露出部多少有影響者， 特別是基板P由玻璃等所構成時，由於無法藉由撥液化處 理來導入氟素基，因此基板P實質上無損其親液性、亦即 ，沾濕性。又，對於堤B、B，藉著以具有撥液性的材料 (例如具有氟基的樹脂材料）來形成，也可以省略其撥液 處理。 (材料配置過程） 接著藉由液滴吐出裝置IJ利用液滴吐出法，而將配 線圖型形成用墨水的液滴配置在基板P上之堤B、B之間 。此外，在此則將由導電性材料使用有機銀化合物，而溶 媒（分散媒）使用乙二醇二甲醚 的有機銀化合物所構 成的墨水（機能液）吐出。在材料配置過程中，如圖5A 所示，從液滴吐出頭1將含有配線圖型形成用材料的墨水 呈液滴狀地吐出。所吐出的液滴則如圖5 A所示般被配置 在基板P上之堤B、B之間的溝部3 4。液滴吐出的條件例 如爲墨水重量4 ng/dot、墨水速度（吐出速度）5-7 m/sec -22- (20) 1245596 。又’吐出液滴的環境最好是設在溫度6 〇 t以下、溼度 8 0 %以下。藉此，液滴吐出頭1的吐出噴嘴不會堵塞而能 夠安定地吐出液滴。 此時’吐出液滴的配線圖型預定形成領域（亦即溝部 34) ’由於被堤B、B所包圍，因此能夠阻止液滴擴散到 所設定位置以外。又由於對堤B、B賦予撥液性，因此即 使所吐出的液滴的一部分跑到堤B之上，由於堤的表面成 爲撥液性，因此會從堤B跳開而流到堤間的溝部3 4。更 且，由於基板P露出之溝部3 4的底部3 5被賦予撥液性， 因此所吐出的液滴會容易藉由底部35而擴散，藉此墨水 可以均勻地被配置在一定位置內。 (中間乾燥過程） 在將液滴吐出到基板P後，爲了要除去溶媒以及確保 膜厚，乃因應必要進行乾燥處理。乾燥處理除了例如將基 板P加熱的通常的熱板、電。然未特別限定，但可以使用 紅外線燈、氙燈、YAG雷射、氬雷射、碳酸氣雷射、XeF 、XeCl、XeBr、KrF、KrCl、ArF、ArCl 等之準分子雷射 作爲光源。該些光源雖然一般來說使用輸出1 ow以上 5 000W以下的範圍者，但在本實施形態中，在100W以上 1000W以下的範圍即已足夠。此外，藉著反覆地實施該中 間乾燥過程與上述材料配置過程，如圖5 c所示’液體材 料的液滴乃被積層多層，而形成膜厚爲厚的配線圖型（薄 膜圖型）33 A 〇 -23- (21) 1245596 (燒成過程） 在吐出過程後的導電性材料，當例如爲有機銀化合物 時，則爲了要得到導電性乃進行熱處理，而必須要除去有 機銀化合物的有機成份而讓銀粒子殘留下來。因此必須針 對在吐出過程後的基板實施熱處理及或光處理。 熱處理及或光處理雖然通常是在大氣環境下進行，但 也可以因應必要而在氮氣、氬氣、氦氣等的惰性氣體環境 下進行。熱處理及或光處理的處理溫度則必須考慮分散媒 的沸點（蒸氣壓）、環境氣體的種類或壓力、微粒子的分 散性或有機銀化合物、氧化性等的熱的舉動、有無被覆（ coating )材或量、基板的耐熱溫度等而適當地決定。例如 爲了要除去有機銀化合物的有機成份則必須要在約200 °C 下燒成。又，當使用塑膠等的基板時，則最好是在室溫以 上1 〇(TC以下進行。藉著以上的過程，在吐出過程後的導 電性材料（有機銀化合物），則藉由銀粒子的殘留而如圖 5D般地被轉換成導電性膜（配線圖型）33。 但是在將墨水的液滴實施多層積層時，在將第1的液 滴吐出到基板P後，在因應必要實施完乾燥處理後，在將 第2的液滴吐出到基板P之前，可以再度進行殘渣處理。 即使機能液附著在堤上而導致堤的撥液性降低時，也可以 除去成爲造成堤的撥液性降低之原因的機能層的殘渣。因 此可以發揮與前一個的堤同樣的功能。 此外，在燒成過程後可藉由灰化剝離處理來除去存在 -24- (22) 1245596 於基板P的堤B、B。灰化處理可採用電漿灰化或臭氧灰 化等。電漿灰化是一讓已經電漿化的氧氣等的氣體與堤（ 光阻層）產生反應而讓堤產生氣化加以剝離·除去者。堤 是一由碳、氧、氫所構成的固體的物質，藉著其與氧氣電 漿產生化學反應而成爲C02、H20、02，全部成爲氣體而 剝離。另一方面’臭氧灰化的基本原理則與電漿灰化相同 ，將03(臭氧）分解而變成反應性氣體的氧游離基，而 讓該氧游離基與堤產生反應。與氧游離基產生反應的堤則 成爲C02、H20、02全部成爲氣體而剝離。藉著針對基板 P實施灰化剝離處理可以從基板P除去堤。 如以上所述，由於設置除去殘渣的殘渣處理過程S 2 ，因此可以抑制因爲殘渣所造成的突出部或斷線等情形， 而能夠良好地將墨水的液滴配置在基板P上。又由於用於 形成配線圖型的墨水是被配置在形成在基板P上之堤B、 B間的溝部3 4，因此除了防止所吐出的墨水飛散到周圍外 ，也可以沿著堤的形狀而圓滑地將配線圖型加以圖型化所 設定的形狀。 (實施例） 在基板P上形成HMDS層32，當在其上形成堤B後 ，不進行氟素酸處理即針對基板P利甩上述電漿處理裝置 實施〇2電漿處理。處理條件是電漿功率爲5 5 0W、氧氣流 量100 mL/niin、He氣流量10 L/min。此外，將上述電漿 處理裝置的g式料合40的移動速度依據1 mm/sec、2 -25- (23) 1245596 mm/sec、5 mm/sec依序變更，而測量在電漿處理後之堤 之間的底部3 5 (基板p的露出部）與純水的接觸角度。 結果’當試料台移動速度爲1 nim/sec時，在作02電獎處 理前之接觸角度約5 9度者在經過〇2電漿處理後的接觸角 度成爲1〇度以下。同樣地，當移動速度爲2 mm/sec以及 5 mm/sec時，在經過〇2電漿處理後的接觸角度成爲10 度以下。藉著以上的實驗，不進行氟酸處理只藉由實施 〇2電漿處理即可以充分地除去殘渣，又可以確認出對於 基板P (底部3 5 )賦予均勻的親液性。 (光電裝置） 以下針對作爲本發明之光電裝置之一例的液晶顯示裝 置加以說明。 圖7爲針對本發明之光電裝置從與各構成元件同時表 示之對向基板側所看到的俯視圖、圖8爲沿著圖7的Η -Η ’線的斷面圖、圖9爲在液晶顯示裝置的畫像顯示領域中 被形成爲矩陣狀之多個的畫素中之各種元件、配線等的等 效電路圖、圖1 0爲液晶顯示裝置之部分放大斷面圖。此 外，在以下之說明中所使用的各圖，爲了設成在圖面上可 辨識各層或各構件的大小，針對各層或各構件的縮小比例 並不相同。 在圖7以及圖8中，本實施形態的液晶顯示裝置（光 電裝置）100乃藉由作爲光硬化型之封裝材的密封材52 將成對的TFT陣列基板10與對向基板20貼在一起，而 -26- (24) 1245596 將液晶5 0封入、保持在由該密封材5 2所規劃的領域內。 密封材5 2則被形成爲在基板面內的領域中被封閉的框狀 - 〇 在密封材5 2之形成領域的內側的領域則形成由遮光 性材料所形成的周邊部5 3。在密封材5 2之外側的領域則 沿著T F Τ陣列基板1 0的一邊形成資料線驅動電路2 Ο 1以 及安裝端子202。沿著與該一邊鄰接的2邊而形成掃描線 驅動電路204。TFT陣列基板10之剩下來的一邊則設有 用於連接設在畫像顯示領域之兩側的掃描線驅動電路之間 的多個的配線。又，在對向基板20之角落部的至少一個 位置則配設有用於在TFT陣列基板1 0與對向基板20之 間取得電氣導通的基板間導通材206。 此外，也可以取代將資料線驅動電路20 1以及掃描線 驅動電路204形成在TFT陣列基板10之上，而例如經由 異方性導電膜將已安裝了驅動用 LSI的 TAB ( Tape Automated Bonding)基板與在TFT陣列基板10的周邊部 所形成的端子群在電氣上及機械上加以連接。此外，在液 晶顯示裝置1 0 0中則根據所使用的液晶5 0的種類、亦即 ，TN ( Twisted Nematic )模式、S TN ( S u p e r T w i s t e d Nematic )模式等的動作模式或正常白模式/正常黑模式 的區別而將相位差板、偏光板等配置在所設定的方向，但 在此則省略其圖示。又，當將液晶顯示裝置】00用於彩色 顯示時，則在對向基板2 0中，在T F T陣列基板1 0之面 向後述之各畫素電極的領域例如同時形成紅（R )、綠（ -27· (25) 1245596 G)、藍（B)的濾色器與其保護膜。 在構成該構造之液晶顯示裝置1 〇 〇的畫像顯示領域中 ，如圖9所示，除了將多個的畫素100a構成爲矩陣狀， 也在該些畫素l〇〇a分別形成畫素切換用的TFT(切換元 件）3 0 ’而供給畫素丨g號S 1、S 2、...、S η的資料線6 a則 在電氣上被連接到TFT30的源極。寫入到資料線6a的畫 素信號S 1、S 2..... S η也可以依序依據線順序地來供給 ，也可以針對相鄰的多個的資料線6a針對各群來供給。 又，TFT30的閘極則在電氣上連接有掃描線3a，依據所 設定的時間依序以脈衝形式依據線順序地將掃描信號G 1 、G2..... Gm施加在掃描線3a。 畫素電極19則在電氣上被連接到TFT30的汲極。藉 著只在一定期間將作爲開關元件的TFT30設成爲ON狀態 ，可在所設定的時間將從資料線6 a所供給的畫素信號S 1 、S2..... Sn寫入到各畫素。如此一來，經由畫素電極 1 9被寫入到液晶之一定的位準的畫素信號s 1、S 2.....
Sn則在一定期間內被保持在與圖8所示之對向基板20的 對向電極1 2 1之間。此外，爲了要防止被保持之畫素信號 SK S2..... Sn露掉，則與被形成在畫素電極19與對向 電極121之間的液晶電容呈並聯地附加有積蓄電容60。 例如畫素電極19的電壓藉由積蓄電容60可保持爲被施加 源極電壓之時間長3位數的時間。藉此，可以改善電荷的 保持特性，而實現對比高之液晶顯示裝置1 00。 圖10爲具有底部閘型TFT30之液晶顯示裝置1〇〇的 -28- (26) 1245596 部分放大斷面圖。在構成TFT陣列基板1 〇的玻璃基板P 上則藉由上述之實施形態的配線圖型之形成方法而將閘極 配線6 1形成在玻璃基板P上之堤B、B之間。 在閘極配線6 1上則經由由S iNx所構成的閘極絕緣膜 62而積層有由非晶質砂（a-Si)層所構成的半導體層63 。將面向該閘極配線部分之半導體層63的部分設爲通道 領域。在導體層63上則積層有爲了要得到歐姆接合而例 如由n +型a-Si層所構成的接合層64a以及64b，且在位 在通道領域之中央部的半導體層63上形成爲了要保護通 道而由SiNx所構成的絕緣性的阻止蝕刻膜65。此外，該 些閘極絕緣膜62、半導體層63以及阻止蝕刻膜65則在 蒸鍍（CVD )後，藉著實施塗佈光阻層、感光·顯像、光 蝕刻而如圖所示般地實施圖型化。 更且，除了由接合層64a、64b以及ITO所構成的畫 素電極1 9同樣地形成外，藉著實施光蝕刻而而如圖所示 般地實施圖型化。此外，在畫素電極19、閘極絕緣膜62 以及阻止蝕刻膜65上分別形成堤66···，在該些堤66···之 間利用上述的液滴吐出裝置IJ吐出銀化合物的液滴而形 成源極線、汲極線。 此外，在上述實施形態中，雖然將TFT30當作用來 驅動液晶顯示裝置1 〇〇的開闢元件來使用，但是除了液晶 顯示裝置以外，也可以例如應用在有機EL顯示元件上。 有機EL顯示元件是一具有藉著陰極與陽極挾著含有螢光 性之無機及有機化合物的薄膜的構造，藉著將電子及正孔 -29- (27) 1245596 (電洞）注入到上述薄膜進行再結合而產生激發子，利用 該激發子失活時放出光（螢光·燐光）而發光的元件。此 外’在具有上述TFT30的基板上，在用在有機El顯示元 件的螢光性材料中’呈現紅、綠以及藍色之各發光色的材 料’亦即發光層形成材料以及正孔注入/用於形成電子輸 送層的材料當作墨水，藉著分別實施圖型化可以製造出自 發光全彩EL元件。在本發明之元件（光電裝置）的範圍 內也包含如此的有機EL元件。 圖11爲藉由上述液滴吐出裝置IJ來製造一部分的構 成元件之有機EL裝置的側斷面圖。一邊參照圖11 一邊 說明有機EL裝置的槪略構造。 在圖1 1中，有機EL裝置3 01是一將彈性基板（省 略圖示）的配線以及驅動1C (省略圖示）連接到由基板 3 1 1、電路元件部3 2 1、畫素電極3 3 1、堤部3 4 1、發光元 件3 5 1、陰極3 6 1 (對向電極）以及封裝基板3 7 1所構成 的有機EL元件302上。電路元件部321是一將作爲主動 元件的TFT30形成在基板31 1上，且將多個的畫素電極 3 3 1整齊配列在電路元件部3 2 1上而構成者。此外，構成 TFT3 0的閘極配線6 1則藉由上述之實施形態的配線圖型 之形成方法來形成。 在各畫素電極331之間則呈格子狀地形堤部341，而 在由堤部341所產生的凹部開口 3 44形成發光元件351。 此外，發光元件3 5 1是由進行紅色發光的元件、進行綠色 發光的元件以及進行藍色發光的元件所構成’藉此’有機 -30- (28) 1245596 EL裝置301可以實現全彩顯示。陰極361被形成在堤部 3 4 1以及發光元件3 5 1的上部整面，而在陰極3 6 1之上則 積層有封裝用基板371。 含有有機EL元件之有機EL裝置301的製程則具備 有：形成堤部3 4 1的堤部形成過程、用於適當地形成發光 元件3 5 1的電漿處理過程、形成發光元件3 5 1的發光元件 形成過程、形成陰極3 6 1的對向電極形成過程、將封裝用 基板371積層而封裝在陰極361上的封裝過程。 發光元件形成過程由於是藉著在凹部開口 3 44，亦即 、晝素電極331上形成正孔注入層352及發光層353而形 成發光元件351，因此具備有正孔注入層形成過程與發光 層形成過程。此外，正孔注入層形成過程具有將用於形成 正孔注入層352的液體材料吐出到各畫素電極331上的第 1的吐出過程及讓所吐出的液體材料乾燥而形成正孔注入 層，3 5 3的液體材料吐出到正孔注入層3 5 2之上的第2的 吐出過程及讓所吐出的液體材料乾燥而形成發光層3 5 3的 第2的乾燥過程。此外，藉由與紅、綠、藍的3色對應的 材料而形成3種的材料，因此上述的第2吐出過程爲了分 別吐出3種的材料乃由3個過程所構成。 該發光元件形成過程，則在正孔注入層形成過程中的 第1吐出過程與發光層形成過程中的第2吐出過程可以使 用上述的液滴吐出裝置IJ。 又，在上述的實施形態中，雖然是使用本發明的圖型 形成方法來形成TFT (薄膜電晶體）的閘極配線，但也可 -31 - (29) 1245596 以製造源極、汲極、畫素電極等其他的構成元件。以下， 請參照圖12至圖15來說明製造TFT的方法。 如圖1 2所示，首先在已經洗淨的玻璃基板5丨〇的上 面藉由光石印法形成用於設置爲1畫素間距之1/20-1/10 的溝5 1 1 a的第1層的堤5 1 1。 該堤5 1 1必須在形成後具備有透光性與撥液性，其材 料除了使用丙烯酸樹脂、聚醯亞胺樹脂、烯烴樹脂、酚醛 樹脂、蜜胺樹脂等之高分子材料外，也可以使用聚矽胺烷 等無機系的材料。 爲了使在形成後的堤5 1 1具備撥液性，雖然必須實施 CF4電漿處理等（使用具有氟素成分的氣體的電漿處理） ’但也可以事先將撥液成分（氟基等）塡充到堤5〗丨。此 時，可以省略CF4電漿處理等。 如上所述，經過撥液化的堤5 1 1相對於吐出墨水的接 觸角度則在4 0。以上，又最好與玻璃面的接觸角度在！ 〇 以下。亦即’本發明人等經過實驗所確認的結果，當採 用丙烧酸樹脂系作爲堤5 1 1的材料時則相對於導電性粒子 (十四院溶媒）之處理後的接觸角度約54.0。（未作處理 時爲10 °以下）。此外’該些1〇。接觸角度是在電漿功 率爲5 5 0W而四氟素化碳氣體以〇1 L/min來供給的條件 下獲得。 在上述第1層的堤形成過程接下來的閘掃描電極形成 過程（第1次的導電性圖型形成過程）中，藉著以噴墨法 將含有導電性材料的液滴吐出成可塡滿作爲由堤5】丨所規 -32- (30) 1245596 劃之描畫領域的上述溝5 1 1 a內部而形成閘掃描電極5 1 2 。此外，當形成閘掃描電極5 1 2時，可以使用本發明的圖 型形成方法。 此時的導電材料最好採用 Ag、Al、Au、Cu、Pd、Ni 、W-Si、導電性共聚物等。如此所形成的閘掃描電極512 由於事先對堤 5 1 1賦予足夠的撥液性，因此不會從溝 5 11 a跑出而能夠形成微細的配線圖型。 藉由以上的過程在基板5 1 0上形成由堤5 1 1與閘掃描 電極512所構成而具有平坦的上面之由Ag所構成的第1 的導電層A 1。 又，爲了在溝5 1 1 a內得到良好的吐出結果，如圖1 2 所示’該溝5 1 1 a的形狀最好採用準推拔狀（朝著吐出源 開放的推拔形狀）。藉此，所吐出的液滴會足夠地深入。 接著，如圖1 3所示，藉由電漿CVD法連續地形成閘 極絕緣膜5 1 3、活性層5 1 0、接點層5 0 9。閘極絕緣膜5 1 3 爲氮化矽膜’活性層510爲非晶質矽膜，接點層5 09爲 n +矽膜’而是藉由讓原料氣體或電漿條件變化而形成。當 藉由CVD法形成時，雖然需要熱履歷，但 當將無機系的材料使用在堤時，則可以回避掉與透明性、 耐熱性相關的問題。 在上述半導體層形成過程接下來的第2層的堤形成過 程中’如圖1 4所示，藉由光石印法在閘極絕緣膜5 1 3的 上面形成爲1畫素間距之1/2 0-1/10，且用於設置與上述 溝51 la交差之溝514a的第2層的堤514。 -33- 1245596 (31) 堤5 1 4須在形成後具備有透光性與撥液性，其材料p余 了使用丙烯酸樹脂、聚醯亞胺樹脂、烯烴樹脂、蜜胺樹月旨 等之高分子材料外，也可以使用聚矽胺烷等無機系的材料 〇 爲了使在形成後的堤5 1 4備撥液性，雖然必須實施 CF4電漿處理等（使用具有氟素成分的氣體的電漿處理） ，但也可以事先將撥液成分（氟素基等）塡充到堤5 1 1。 此時，可以省略CF4電漿處理等。 如上所述，經過撥液化的堤5 1 4相對於吐出墨水的接 觸角度則最好是確保在40°以上。 在上述第2層的堤形成過程接下來的源極·汲極形成 過程（第2次的導電性圖型形成過程）中，藉著以噴墨法 將含有導電性材料的液滴吐出成可塡滿作爲由堤5 ：! 4所規 劃之描畫領域的上述溝5 1 4 a內部，如圖1 5所示形成相對 於上述閘掃描電極5 1 2交差的源極5 1 5及汲極5 1 6。此外 ，當形成源極5 1 5及汲極5 1 6時，可使用本發明的圖型形 成方法。 此時的導電材料最好採用 Ag、Al、An、Cu、Pd、Ni 、W-Si、導電性共聚物等。如此所形成的源極515及汲極 5 1 6由於事先對堤5 1 4賦予足夠的撥液性，因此不會從溝 5 1 4a跑出而能夠形成微細的配線圖型。 又，爲了要掩埋已配置了源極515及汲極516的溝 514a乃配置絕緣材料517。藉由以上的過程在基板510上 形成由堤5]4與絕緣材料517所構成的平坦的上面520。 -34- (32) 1245596 此外，除了在絕緣材料 517形成接點孔（contact h ο 1 e ) 5 1 9外，也藉著經由接點孔（c ο n t a c t h ο 1 e ) 5 1 9來 連接汲極516與畫素電極518而形成TFT。 圖1 6爲液晶顯示裝置之其他的實施形態的說明圖。 圖16所示的液晶顯示裝置（光電裝置）901大致上 具備有彩色的液晶面板（光電面板）902與被連接到液晶 面板902的電路基板903。又，因應必要可在液晶面板 902附設背景光等之照明裝置、其他的附帶機器。 液晶面板902具有爲密封材904所接著的一對的基板 905 a及905b，而將液晶封入到在該些基板905 a與基板 90 5b之間所形成的間隙，亦即，Cell Gap。該些基板 905a與基板905b —般是由玻璃、合成樹脂等所形成。在 基板905 a及基板90 5b的外側表面則貼有偏光板906a及 偏光板906b。此外，在圖16中則省略偏光板906b的圖 ° 又，在基板905 a的內側表面形成有電極90 7a，而在 基板905b的內側表面形成有電極907b。該些的電極907a 、907b被形成爲線條狀、文字、數字等其他的適當的圖 型形狀。又，該些的電極 907a、907b例如由IT0 ( Indium Tin Oxide)等的透光性材料所形成。基板905a具 有相對於基板905b突出的突出部，而在該突出部形成有 多個的端子908。該些端子908則在將電極907a形成在 基板905a上時同時與907a被形成。因此，該些端子908 例如由IT0所形成。該些端子908則包含從電極907a — (33) 1245596 體形成者及經由導電材（未圖示）被連接到電極90 7b者 〇 在電路基板903，則在配線基板909上的一定位置安 裝有作爲液晶驅動用1C的半導體元件900。此外，雖然 是省略圖示，但也可以在安裝了半導體元件900之部位以 外安裝電阻、電容器、其他的晶片零件。配線基板909是 藉由將在例如聚醯亞胺等之具有可撓性的基礎（base )基 板911之上所形成的Cu等的金屬膜實施圖型化而形成配 線圖型9 1 2而製造出。 在本實施形態中，藉由上述的元件製造方法而形成液 晶面板902中的電極907a、907b及電路基板903中的配 線圖型9 1 2。 根據本實施形態的液晶顯示裝置可以得到能夠消除電 氣特性不均勻而高品質的液晶顯示裝置。 此外，以上的例子雖然是被動型的液晶面板，但也可 以是主動型的液晶面板。亦即，在一個基板形成薄膜電晶 體（TFT)，而針對各TFT形成畫素電極。又，如上所述 般利用噴墨技術而形成在電氣上各TFT連接的配線（閘 極配線、源極配線）。另一方面，則在對向的基板形成對 向電極等。本發明可適用於主動矩陣型的液晶面板。 其他的實施形態則針對非接觸型卡媒體的實施形態來 說明。 如圖1 7所示，本實施形態之非接觸型卡媒體（電子 機器）400則在由卡基體402與蓋418所構成的框體內內 -36 - 1245596 (34) 藏了半導體積體電路晶片408與天線電路412, 磁波或靜電電容結合之至少其中一者在與未圖示 傳送接收機之間進行電力供給或資料授受的至少 。在本實施形態中，上述天線電路4 1 2是藉由上 態之配線圖型形成方法而形成。 此外，本發明的元件（光電裝置）除了以上 可以適用於PDP ( Plasma Display Panel)或藉著 基板上之小面積的薄膜讓電流平行地流經膜面， 生放出電子之現象的表面傳導型電子放出元件等 (電子機器） 針對本發明之的具體例子加以說明。 圖18A爲表不彳了動電話之一例的立體圖。 中，600爲行動電話本體、601爲具備有上述實 液晶顯示裝置的液晶顯示部。 圖18B爲表示文書處理機、個人電腦等攜帶 理裝置之一例的立體圖。在圖18B中，700爲資 置、7〇1爲鍵盤等的輸入部、703爲資料處理；^ 爲具備有上述實施形態之液晶顯示裝置的液晶顯 圖18C爲表示手錶型電子機器之一例的立體 18C中，800爲手錶本體、801爲具備有上述實 液晶顯示裝置的液晶顯示部。 圖18A-圖18C所示之圖18C雖然具備了液 但也可以是具備了有機EL顯示裝置、電漿型顯 而藉由電 的外部的 其中一者 述實施形 以外，也 在形成在 而利用產 在圖 1 8 A 施形態之 型資訊處 訊處理裝 :體、702 和部。 圖。在圖 施形態之 晶裝置， 示裝置等 -37- (35) 1245596 其他的光電裝置的電子機器。 以上雖然是一邊參照所附圖面一邊來說明本發明之較 佳的實施形態，但本發明當然並不限定於該例子。將上述 例子中所示的各構成構件的各形狀及組合等即是一例，在 不脫離本發明之主旨的範圍內可根據設計要求等進行各種 的變更。 例如在上述實施形態中，雖然是形成堤而除去在該堤 之間的殘渣，但 並不限定於此，例如也可以對基板實施表面處理，且 對配線圖型預定形成領域實施親液化處理，對其他的部分 實施撥液化處理，而除去該親液化處理部分的殘渣。此外 ，藉著將含有導電性微粒子或有機銀化合物的墨水配置在 該親液化部分，可以形成所希望的配線圖型。 又，在上述實施形態中，雖然薄膜圖型設爲導電性膜 ，並不限定於此，例如也可以適用於在液晶顯示裝置中用 於彩色化的濾色片上。該濾色片是由將R (紅）、G (綠 )、B (藍）的墨水（液體材料）當作液滴而將一定的圖 型配置在基板而形成，但也可以針對基板形成與一定圖型 對應的堤，而在除去形成在該堤之間的溝部內的殘渣後才 配置墨水而形成濾色片，藉此可以製造出具有高性能的濾 色片的液晶顯示裝置。 【圖式簡單說明】 圖1爲液滴吐出裝置之槪略立體圖。 -38- 1245596 (36) 圖2爲藉由壓電方式吐出液體材料之原理的說明圖。 圖3爲表示本發明之薄膜圖型之形成方法之一實施形 態的流程圖。 圖4A—圖4D爲表示形成本發明之薄膜圖型之順序之 一例的模式圖。 圖5A—圖5D爲表示形成本發明之薄膜圖型之順序之 一例的模式圖。 圖6A以及圖6B爲表示在殘渣處理過程中所使用之 電漿處理裝置之一例的說明圖。 圖7爲從對向基板一側來看液晶顯示裝置時的俯視圖 〇 圖8爲沿著圖7之H-H’線的斷面圖。 圖9爲液晶顯示裝置的等效電路圖。 圖1〇爲液晶顯示裝置的部分放大斷面圖。 圖11爲有機EL裝置的部分放大斷面圖。 圖1 2爲製造薄膜電晶體之過程的說明圖。 圖13爲製造薄膜電晶體之過程的說明圖。 圖14爲製造薄膜電晶體之過程的說明圖。 圖15爲製造薄膜電晶體之過程的說明圖。 圖1 6爲液晶顯示裝置之其他形態的說明圖。 圖17爲非接觸型卡媒體的分解立體圖。 圖18A…圖18C爲表示本發明之電子機器之具體例的 說明圖。 •39- 1245596 (37) 主要元件對照表 1 :液滴吐出頭 4: X軸方向驅動軸 5 : Y軸方向驅動軸 CONT :控制裝置 7 :機台 8 :淸潔機構 9 :基台 1 5 :加熱器 2: X軸方向驅動馬達 3 : Y軸方向驅動馬達 21 :液體室 22 :壓電元件 23 :液體材料供給系統 2 4 :驅動電路 2 5 :吐出噴嘴 3 1 :有機系感光性材料 32 : HMDS 層 3 5 :底部 40 :試料台 4 1 :交流電源 42 :電極 44 :放電產生部 45 :介電體構件 -40 (38) 1245596 4 6 :氣體噴出孔 10 : TFT陣列基板 2 0 :對向基板 5 0 ·液晶 5 2 :密封材料 5 3 :周邊部 2 0 1 :資料線驅動電路 202 :安裝端子 2 0 4 :掃描線驅動電路 2 0 5 :配線 100:液晶顯示裝置 206 :基材間導通材 30 : TFT 1 9 :畫素電極 1 2 1 :對向電極 60 :積蓄電容 6 1 :閘極配線 62 :閘絕緣膜 63 :半導體層 64a， 64b ：接合層 65 :阻止蝕刻膜 6 6 :堤 301 :有機EL裝置 3 02 :有機EL元件 (39) (39)1245596 3 1 1 :基板 3 2 1 :電路元件部 3 3 1 :畫素電極 3 4 1 :堤 3 5 1 :發光元件 361 :陰極 3 7 1 :封裝基板 3 4 4 :凹部開口 3 5 2 :正孔注入層 3 5 3 :發光層 5 1 1 :堤 5 1 2 :閘掃描電極 5 11a：溝 5 1 3 :閘絕緣膜 5 1 4 :堤 5 14a：溝 5 1 5 :源極 5 1 6 :源極 5 1 7 :絕緣材料 5 1 8 :畫素電極 5 1 9 :接觸孔 9 0 1 :液晶顯示裝置 902 :液晶面板 903 :電路基板 (40) 1245596
9 0 4 :密封材 905a ， 905b ：基板 906a， 906b:偏光板 907a， 907b:電極 9 0 8 :端子 9 0 9 :配線基板 900 :半導體元件 91 1 :底層基板 9 1 2 :配線圖案 402 :卡基體 4 1 8 :卡基 408 :半導體積體電路晶片 4 1 2 :天線電路 600 :行動電話本體
6 0 1 :液晶顯不部 700 :資訊處理裝置 7 0 1 :輸入部 7 0 2 :液晶顯不部 7 〇 3 :資訊處理本體 800 :手錶本體 8 0 1 :液晶顯不部 P :基板 B :堤 -43-

Claims (1)

  1. 1245596 ⑴ 拾、申請專利範圍 第93107944號專利申請案 中文申請專利範圍修正本 民國94年6月21日修正 1· 一種薄膜圖型之形成方法，其主要是一藉著將機能 液配置在基板上而形成薄膜圖型之方法，具有： 在上述基板上形成與上述薄膜圖型呈對應之堤（bank )的堤形成過程； 除去在上述堤之間之殘渣的殘渣處理過程及； 將上述機能液配置在上述已經除去殘渣之上述堤之間 的材料配置過程。 2.如申請專利範圍第1項之薄膜圖型之形成方法， 其中上述殘渣處理過程具有除去位在上述堤之間之底 部之殘渣的過程。 3 ·如申請專利範圍第1項之薄膜圖型之形成方法， 其中上述殘渣處理過程具有光照射處理過程。 4·如申請專利範圍第1項之薄膜圖型之形成方法， 其中上述殘渣處理過程具有利用所設定的處理氣體的 電漿處理過程。 5 ·如申請專利範圍第1項之薄膜圖型之形成方法， 其中上述殘渣處理過程具有利用所設定的處理氣體的 電漿處理過程與光照射處理過程。 6·如申請專利範圍第1項之薄膜圖型之形成方彳去， 1245596 ΡΡ^ΙΤχ 平 η .： V. 其中上述殘渣處理過程是藉由酸來進行餓刻。 7 .如申請專利範圍第4項之薄膜圖型之形成方法， 其中上述堤係被形成爲延伸存在於所設定方向，上述 電漿處理過程則針對上述處理氣體一邊讓上述基板相對於 上述所設定方向移動而一邊供給該處理氣體。 8 .如申請專利範圍第5項之薄膜圖型之形成方法， 其中上述堤係被形成爲延伸存在於所設定方向，上述 電漿處理過程則針對上述處理氣體一邊讓上述基板相對於 上述所設定方向移動而一邊供給該處理氣體。 9 ·如申請專利範圍第1項之薄膜圖型之形成方法， 在上述殘渣處理過程之後具有針對上述堤賦予撥液性 的撥液化處理過程。 10.如申請專利範圍第9項之薄膜圖型之形成方法， 在上述針對堤賦予撥液性的撥液化處理過程後具有除 去位在上述堤之間之底部之殘渣的過程。 1 1 .如申請專利範圍第1 0項之薄膜圖型之形成方法， 在上述撥液化處理過程後的殘渣處理過程具有除去位 在上述堤之間之底部之殘渣的過程。 1 2 .如申請專利範圍第1 〇項之薄膜圖型之形成方法， 在上述撥液化處理過程後的殘渣處理過程具有光 >照身寸 處理過程。 1 3 .如申請專利範圍第1 〇項之薄膜圖型之形成方法， 在上述撥液化處理過程後的殘渣處理過程具有利$戶斤 設定之處理氣體的電漿處理過程。 -2- 1245596 (3 ) 丨 I. I 丨U|__(，你“一:—, 1 4 .如申請專利範圍第1 o項之薄膜圖型之形成方法， 在上述撥液化處理過程後的殘渣處理過程具有利用所 設定之處理氣體的電漿處理過程與光照射處理過程。 1 5 .如申請專利範圍第1 〇項之薄膜圖型之形成方法， 其中上述殘渣處理過程是藉由酸來進行蝕刻。 1 6 .如申請專利範圍第1項之薄膜圖型之形成方法， 在上述材料配置過程後再度進行上述殘渣處理過程。 1 7 .如申請專利範圍第1項之薄膜圖型之形成方法， 其中上述機能液是藉由熱處理或光處理來發現導電性 〇 1 8 .如申請專利範圍第1項之薄膜圖型之形成方法， 在上述機能液包含有導電性微粒子。 1 9 · 一種元件之製造方法，具有藉由申請專利範圍第1 項所記載的薄膜圖型之形成方法，在上述基板上形成薄膜 圖型的過程。 20.—種光電裝置，具備有利用申請專利範圍第19項 所記載之元件之製造方法所製造的元件。 2 1·—種電子機器，具備有申請專利範圍第20項所記 載的光電裝置。 2 2.—種主動矩陣基板之製造方法，具有： 在基板上形成閘極配線的第1過程； 在上述閘極配線上形成閘極絕緣膜的第2過程； 經由上述閘極絕緣膜將半導體層實施積層的第3過程 -3- 1245596 (4) 在上述蘭極絕緣層之上形成源極及汲極的第4過程； 將絕緣材料配置在上述源極及上述汲極上的第5過程 及； 在已配置了上述絕緣材料之上形成畫素電極的第6過 程， 而上述第1、第4以及第6過程的至少一個過程具有
    形成與形成圖型呈對應之堤的堤形成過程； 除去上述堤之間之殘渣的殘渣處理過程及； 藉著以液滴吐出裝置吐出機能液而配置在上述已除去 殘渣之上述堤之間的材料配置過程。
    -4-
TW093107944A 2003-04-01 2004-03-24 Method of forming thin film pattern, method of manufacturing device, electrooptical apparatus and electronic apparatus TWI245596B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003098274 2003-04-01
JP2004070834A JP4123172B2 (ja) 2003-04-01 2004-03-12 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
TW200501849A TW200501849A (en) 2005-01-01
TWI245596B true TWI245596B (en) 2005-12-11

Family

ID=33478793

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093107944A TWI245596B (en) 2003-04-01 2004-03-24 Method of forming thin film pattern, method of manufacturing device, electrooptical apparatus and electronic apparatus

Country Status (5)

Country Link
US (1) US7214617B2 (zh)
JP (1) JP4123172B2 (zh)
KR (1) KR100606948B1 (zh)
CN (1) CN1298019C (zh)
TW (1) TWI245596B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2005012179A (ja) * 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
JP2005331619A (ja) * 2004-05-18 2005-12-02 Sharp Corp パターン部材およびその製造方法
JP3841096B2 (ja) * 2004-09-28 2006-11-01 セイコーエプソン株式会社 配線パターンの形成方法、多層配線基板の製造方法、電子機器
JP4906259B2 (ja) * 2004-12-06 2012-03-28 シャープ株式会社 表示装置用基板の製造方法
US8063551B1 (en) * 2004-12-29 2011-11-22 E.I. Du Pont De Nemours And Company Pixel intensity homogeneity in organic electronic devices
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4345710B2 (ja) * 2005-05-11 2009-10-14 セイコーエプソン株式会社 膜パターンの形成方法
KR101127835B1 (ko) * 2005-05-11 2012-06-12 엘지디스플레이 주식회사 액정 적하 장치 및 이를 이용한 액정 적하 방법
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
GB0510382D0 (en) * 2005-05-20 2005-06-29 Cambridge Display Tech Ltd Ink jet printing compositions in opto-electrical devices
JP4200983B2 (ja) * 2005-05-24 2008-12-24 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器
KR100786970B1 (ko) * 2005-09-27 2007-12-17 주식회사 엘지화학 ｐ-ｎ 접합 반도체 소자의 매립 접촉전극 형성 방법 및이를 이용한 광전자 반도체 소자
TWI334649B (en) 2005-09-27 2010-12-11 Lg Chemical Ltd Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP5215298B2 (ja) * 2006-07-12 2013-06-19 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング グリコシル化された基質から切断される末端単糖の固相検出
JP4305478B2 (ja) * 2006-08-11 2009-07-29 セイコーエプソン株式会社 液状体の吐出方法、配線基板の製造方法、カラーフィルタの製造方法、有機ｅｌ発光素子の製造方法
JP4896843B2 (ja) * 2007-09-20 2012-03-14 積水化学工業株式会社 有機ｅｌ素子の製造方法
US20090155963A1 (en) * 2007-12-12 2009-06-18 Hawkins Gilbert A Forming thin film transistors using ablative films
GB2462845B (en) * 2008-08-21 2011-07-27 Cambridge Display Tech Ltd Organic electronic devices and methods of making the same using solution processing techniques
US20120223308A1 (en) * 2009-10-16 2012-09-06 Sharp Kabushiki Kaisha Thin-film transistor, process for production of same, and display device equipped with same
WO2014098275A1 (ko) * 2012-12-17 2014-06-26 코오롱글로텍주식회사 플렉서블 디스플레이를 위한 평탄화 섬유기판의 제조방법
WO2014156134A1 (ja) 2013-03-26 2014-10-02 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法
EP3209808A4 (en) * 2014-10-21 2017-10-11 Oreltech Ltd. A method and system for forming a patterned metal film on a substrate
CN106356380B (zh) * 2016-11-11 2019-05-31 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
WO2020077104A1 (en) * 2018-10-11 2020-04-16 Schmutz Ip, Llc Methods for printing conductive inks and substrates produced thereof
US11730017B2 (en) 2018-11-13 2023-08-15 Samsung Display Co., Ltd. Display device and method of fabricating the same
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
CN118235542A (zh) * 2021-11-19 2024-06-21 株式会社半导体能源研究所 显示装置的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
KR100660384B1 (ko) * 1998-03-17 2006-12-21 세이코 엡슨 가부시키가이샤 표시장치의 제조방법
KR100425856B1 (ko) * 1998-03-26 2004-06-18 엘지.필립스 엘시디 주식회사 피식각막식각방법
KR100403714B1 (ko) 2000-06-10 2003-11-01 씨씨알 주식회사 웹문서 레이아웃 이미지 및 웹사이트 구조를 제공하여인터넷 검색을 용이하게 할 수 있는 시스템 및 방법
JP3908443B2 (ja) * 2000-06-30 2007-04-25 株式会社東芝 基板処理方法
TWI256732B (en) * 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
JP4170049B2 (ja) * 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4103830B2 (ja) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法
JP4400290B2 (ja) * 2004-04-06 2010-01-20 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20040086601A (ko) 2004-10-11
JP4123172B2 (ja) 2008-07-23
CN1298019C (zh) 2007-01-31
KR100606948B1 (ko) 2006-08-01
US7214617B2 (en) 2007-05-08
US20050191781A1 (en) 2005-09-01
CN1534727A (zh) 2004-10-06
TW200501849A (en) 2005-01-01
JP2004314056A (ja) 2004-11-11

Similar Documents

Publication Publication Date Title
TWI245596B (en) Method of forming thin film pattern, method of manufacturing device, electrooptical apparatus and electronic apparatus
TWI240596B (en) Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus
TWI239297B (en) Method for fabricating thin film pattern, method for fabricating device, electro-optical apparatus, and electronic apparatus
TWI254340B (en) Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus
TWI248332B (en) Pattern substrate and fabricating method therefor, device and fabricating method therefor, electro-optical apparatus, electronic apparatus, and method for fabricating active matrix substrate
TWI236325B (en) Thin-film pattern formation method, manufacturing method of thin-film pattern forming device, electro-optical device, and electronic apparatus
KR100626911B1 (ko) 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법
TWI296945B (en) Thin film pattern substrate, method for manufacturing device, electro-optic device, and electronic apparatus
KR100691717B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및 디바이스
JP2005012173A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US20060183036A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
JP2006245526A (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4640093B2 (ja) 膜パターンの形成方法、デバイスの製造方法
JP4075929B2 (ja) パターン形成方法
TWI354173B (en) Active matrix substrate, manufacturing method ther
JP2004337779A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004342916A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2008098550A (ja) 膜パターンの形成方法
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2008093620A (ja) 膜パターンの形成方法
JP2004351397A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2006043623A (ja) パターンの形成方法、デバイスの製造方法、デバイス、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器
JP2007103758A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees