KR100786970B1 - ｐ-ｎ 접합 반도체 소자의 매립 접촉전극 형성 방법 및이를 이용한 광전자 반도체 소자 - Google Patents

Abstract

본 발명은 (a) p-n 접합 다이오드의 적어도 일측면(一側面)을 깊이 방향으로 식각 처리하여, 일정 배열을 갖는 연속적(continuous), 비연속적(isolated) 또는 이들의 혼합 형태의 전극 패턴 홈을 복수 개 형성하는 단계; (b) 상기 형성된 홈에 도전성 투명 입자(transparent conducting particle)가 포함된 도전성 잉크를 잉크젯(Inkjet)을 통해 충전(充塡)시킨 후 열처리하여 매립형 투명 전극을 형성하는 단계를 포함하는 p-n 접합 다이오드(p-n junction diode)를 구비하는 광전자 반도체 소자의 제조방법 및 상기 광전자 반도체 소자, 상기 광전자 반도체 소자를 제조하기 위한 제조장치를 제공한다.

본 발명에서는 매립 투명 전극으로 인해 가림 손실이 유의적으로 감소하여 광전 변환 고효율을 구현할 수 있을 뿐만 아니라, 식각 공정과 전극 형성 공정의 단일화를 통해 제조 공정의 용이성 및 생산성 향상을 제공할 수 있다.

p-n 반도체, 레이저, 매립 접촉, 잉크젯, 태양전지

Description

ｐ-ｎ 접합 반도체 소자의 매립 접촉전극 형성 방법 및 이를 이용한 광전자 반도체 소자{METHOD FOR FORMING BURIED CONTACT ELECTRODE OF SEMICONDUCTOR DEVICE HAVING PN JUNCTION AND OPTOELECTRONIC SEMICONDUCTOR DEVICE USING THE SAME}

도 1은 일반적인 p-n 접합 반도체 태양 전지의 개략도이다.

도 2a는 일반적인 매립 접촉 전극(상부 전극)을 구비하는 p-n 접합 반도체 태양 전지의 부분 단면도이며, 도 2b는 종래 스퀴지(squeezee)법에 의해 형성된 매립 접촉 전극(상부 전극)을 구비하는 p-n 접합 반도체 태양 전지의 부분 단면도이다.

도 3은 동일 스테이지(stage) 상에 레이저 장치와 잉크젯 장치가 동시에 구성된 p-n 접합 반도체 태양 전지의 제조 공정 개념도이다.

도 4은 종래 스퀴지(squeezee)법에 따라 기판의 일면 상에 형성된 홈을 채우는 공정을 나타내는 개념도이다.

도 5는 본 발명에 따라 잉크젯(Ink jet) 방법에 따라 기판의 일면 상에 형성된 홈을 채우는 공정을 나타내는 개념도이다.

***도면의 주요부분에 대한 부호의 설명***

11: 태양 전지 상부 전극 12: 반사방지막(AR 코팅층)

13: n-형 반도체 14: p-형 반도체

15: 후면 접촉전극 21: n-형 반도체

22: 중 도핑된 n-형 반도체 23a: 잉크젯으로 형성된 상부 접촉전극

23b: 스퀴지법으로 형성된 돌출된 상부 접촉전극

24: p-형 반도체 25: 후면 접촉전극

본 발명은 p-n 반도체 소자의 전극 형성 방법에 대한 것으로서, 바람직하게는 태양전지, 발광다이오드 소자(light emitting diode: LED) 등과 같은 광전자 반도체 소자의 매립형 전극 형성 방법, 상기 방법에 의해 제조된 매립 투명 전극을 구비하는 광전자 반도체 소자 및 상기 광전자 반도체 소자를 제조하기 위한 제조 장치에 관한 것이다.

태양전지(solar cell)는 태양 에너지를 전기에너지로 변환시키는 반도체 소자로서, 1839년 E. Becquerel이 최초로 광전 효과를 발견한 후 1870년 H.Hertz의 Se의 광전효과 연구를 통해 효율 1~2%의 셀레늄 전지(Se cell)를 사진기의 노출기에 사용한 것이 효시로 알려졌다. 이후 개발 초기인 1950년대 후반에는 위성의 동력원으로 사용되는 등 군사적 목적으로 사용되었으나, 1970년대 오일 쇼크의 영향으로 각국에서 대체 에너지로 사용하기 위하여 막대한 연구비를 쏟아 부으면서 상업화가 급진전되었다.

태양전지는 반도체의 광 기전력 효과를 이용한 것으로서, p형 반도체와 n형 반도체를 조합하여 만든다. p형 반도체와 n형 반도체가 접한 부분(p-n 접합부)에 빛이 들어오면, 빛 에너지에 의해 반도체 내부에서 마이너스의 전하(전자, electron)와 플러스의 전하(정공, hole)가 발생하게 되며, 이러한 전자와 정공은 에너지 장벽을 사이에 두고 분리되어 각각 n형 반도체 층과 p형 반도체 층으로 이동하여 양쪽의 전극부로 모아진다. 이러한 두개의 전극을 도선으로 연결하면 전류가 흐르므로, 외부에서 전력으로 이용할 수 있게 된다.

도 1은 일반적인 태양전지의 구조를 나타내는 도이다. 태양전지 구조는 다이오드, LED 등에서 쉽게 볼 수 있는 p-타입(14)과 n-타입(13)의 반도체를 접합하는 p-n 접합 구조와 상·하부의 전극(11, 15) 및 빛의 반사 손실을 줄이기 위한 반사방지막(Anti reflection: AR층) (12)으로 이루어진다. 반도체의 특성상 광전 효과에 의하여 반도체가 빛(광자, photon)을 흡수하면 자유전자와 정공이 생기게 되며 일반적인 반도체에서는 이러한 자유전자와 정공이 다시 재결합(recombination)하면서 흡수한 포톤 에너지를 열과 같은 포논 에너지로 변환시키지만, 태양전지에서는 p-n 접합 주위에 있는 자유전자와 홀들이 p-n 접합 주위의 전자장으로 인해 서로의 위치가 바뀌게 되어 전기적 포텐셜이 형성되기 때문에, 태양전지 외부에 소자를 연결하게 되면 결과적으로 전류가 흐르게 되는 것이다.

그러나 이러한 태양전지는 현재 효율이 낮을 뿐만 아니라 고가의 소자라는 문제점을 가지고 있는데, 실제로 태양전지의 상업화를 위해 가장 먼저 해결해야 할 문제는 태양전지의 효율을 높이는 것이다. 태양전지가 갖는 저효율 요인 중 하나는 태양전지의 상부 전극(11)에 의한 가림 손실이다. p-n 접합 구조를 갖는 태양전지는 상기 접합의 양면 상에 전극을 형성하기 위한 금속 접합을 하여야 하는데, 일반적으로 금속이 불투명한 물체이기 때문에 상기 접합부분은 빛이 투과하지 못하고, 결국 그만큼의 면적을 사용하지 못하여 효율이 낮아지게 된다. 만일 면적을 늘리기 위하여 일부분에만 금속 접합을 한다면 실제로 p-n 접합 다이오드용 기판으로 사용되는 실리콘 자체의 저항이 크기 때문에 저항이 증가하게 되며, 이러한 저항의 증가는 에너지 손실을 증가시키게 된다. 따라서, 매립 접합으로 전술한 문제점을 개선시킬 수 있다.

도 2a는 매립 접촉 태양 전지의 단면을 나타내는 도이다. 매립 접촉은 상기 태양전지 상부(21)에 레이저나 기계적 방법을 이용하여 직선의 홈을 판 후, 상기 홈에 금속 전극(23a)을 형성하는 것이다. 이와 같은 방법을 이용할 경우, 태양 전지의 접촉 저항과 가림 손실을 동시에 줄이는 장점을 가질 뿐만 아니라 부분적인 도핑을 통한 데드 셀의 감소 효과 및 단파장 대역의 광 응답특성 향상 등의 이득이 있다. 그러나 전술한 매립 접촉의 금속 접합 형성은 일반적으로 스퀴지(squeezee)법이나 전기 도금법을 사용하는데, 스퀴지법을 이용할 경우 금속 배선을 형성하기 위한 페이스트 양의 균일도에 문제가 있어 홈에 채워지는 금속 물질이 홈 밖으로 돌출(23b)되어서 일정한 선폭의 확보가 어려울 뿐만 아니라 심지어 금속 배선이 끊어지는 문제점이 있다(도 2b 참조). 또한, 전기 도금법을 사용할 경우 전기 도금전에 무전해 도금으로 seed 금속을 형성한 후 추가적으로 전기 도금을 진행해야 하므로 낮은 공정 효율성을 가질 뿐만 아니라 대량 생산의 경우 낮은 전착 속도에 의한 throughput 저하의 문제점을 나타내게 된다.

본 발명자들은 전술한 문제점을 고려하여, 미세 패터닝 구현이 가능한 식각 공정을 통해 태양 전지 상부에 일정 배열(array)을 갖는 하나 이상의 연속적, 비연속적 또는 이들의 혼합 형태의 전극 패턴 홈을 형성한 후, 상기 홈에 잉크젯을 이용하여 도전성 투명 입자로 채워 매립형 투명 전극을 형성함으로써, 전극 패턴 형성의 자유도(自由度) 향상 및 투명 전극으로 인한 유의적인 가림 손실 감소를 통해 광전자 반도체 소자의 고효율을 구현하고자 한다. 또한, 종래 전극 재료의 균일한 선폭 및 두께 구현이 용이하지 않은 스퀴지법과 도금을 위해 필수적으로 seed 전극을 삽입하여야 하는 전기 도금법의 문제점을 해결할 뿐만 아니라 제조 공정의 throughput 향상 및 효율 향상을 이루고자 한다.

이에, 본 발명은 고효율이 도모된 광전자 반도체 소자 및 이의 제조방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 식각 공정과 전극 형성 공정의 단일화를 통해 제조 공정의 용이성 및 생산성 향상을 도모할 수 있는 상기 광전자 반도체 소자의 제조장치를 제공하는 것을 또 다른 목적으로 한다.

본 발명은 (a) p-n 접합 다이오드의 적어도 일측면(一側面)을 깊이 방향으로 식각 처리하여, 일정 배열을 갖는 연속적(continuous), 비연속적(isolated) 또는 이들의 혼합 형태의 전극 패턴 홈을 복수 개 형성하는 단계; (b) 상기 형성된 홈에 도전성 투명 입자(transparent conducting particle)가 포함된 도전성 잉크를 잉크젯(Inkjet)을 통해 충전(充塡)시킨 후 열처리하여 매립형 투명 전극을 형성하는 단계를 포함하는 p-n 접합 다이오드(p-n junction diode)를 구비하는 광전자 반도체 소자의 제조방법을 제공한다.

또한, 본 발명은 (a) p-n 접합 다이오드; 및 (b) 상기 p-n 접합 다이오드의 광 입사면 일부를 식각하여 형성된 일정 배열을 갖는 복수 개의 오목부(recess) 내 위치하는 매립 전극을 구비하는 광전자 반도체 소자로서, 상기 전극은 입사되는 빛을 투광(投光)시키는 도전성 투명 산화물(transparent conducting oxide)로부터 형성된 투명 전극인 것이 특징인 광전자 반도체 소자, 바람직하게는 태양 전지를 제공한다.

나아가, 본 발명은 (a) p-n 접합 다이오드의 일면 또는 양면 상에 일정 배열을 갖는 하나 이상의 전극 패턴 홈을 형성할 수 있는 식각 장비; 및 (b) 상기 형성된 홈에 잉크젯(Ink jet)을 통해 도전성 물질을 채워 전극을 형성할 수 있는 잉크젯 장비가 하나의 스테이지 상에 장착됨으로써, 단일화된 제조공정에 의해 매립형 전극을 제조할 수 있는 것이 특징인 광전자 반도체 소자의 제조장치를 제공한다.

이하, 본 발명에 대하여 상세히 설명한다.

본 발명은 광전자 반도체 소자, 바람직하게는 매립 접촉형 태양전지(buried contact solar cell: BCSC)를 제공하되, 전기 도금법 등과 같은 종래 전극 형성 방법으로 형성하지 못하는 도전성 투명 입자(transparent conducting particle)을 이용한 투명 전극(transparent electrode)을 소자의 구성 요소로서 구비하는 것을 특 징으로 한다.

특히, 본 발명에서는 종래 매립 접촉 전극 형성 기술에서 식각 공정과 전극 형성 공정 간의 연관 관계의 중요성을 인식하여 본 발명을 완성하였으며, 이를 통해 제조 공정의 throughput 향상과 더불어 전극 배선 선폭의 신뢰성 및 전극 패턴의 자유도(自由度, degree of freedom) 향상, 균일성과 광전 변환 효율이 증대된 광전자 반도체 소자의 특성을 제공할 수 있다.

즉, 종래 매립 접촉 전극 기술은 일반적으로 p-n 접합 다이오드 상에 기형성된 홈을 스퀴지법이나 전기 도금법을 이용하여 채워 금속 접합, 즉 금속 전극을 형성하는 것이다. 스퀴지(squeezee)법을 사용할 경우, 도 2b에 도시된 바와 같이 금속 접합이 홈에 한정되는 것이 아니라 홈의 윗부분까지 돌출하게 되며, 또한 이를 방지하기 위해 스퀴지 양을 줄일 경우 금속 배선이 단락되는 문제점이 발생하게 된다. 또한 매립 접촉 기술 중 다른 하나로서 습식법인 전기 도금법을 사용할 경우 홈의 밑 부분에 도금을 위한 seed 전극 삽입이 필수로 요구될 뿐만 아니라 전착에 의한 금속 전극 형성에 장시간이 소요된다는 단점이 있다.

이에 비해, 본 발명에서는 도전성 입자가 분산매에 분산된 도전성 잉크를 잉크젯(Inkjet)법을 통해 전극을 형성하도록 한다. 잉크젯법은 도전성 입자가 분산매에 분산된 도전성 잉크를 이미 식각 처리된 전극 패턴 홈에 분사시키는 방식으로 채워 전극을 형성하는 방법이다. 이때 도전성 잉크는 종래 쥐어짜는 스퀴즈 방법과는 달리 droplet 형태로 채우기 때문에 보다 좁은 선폭에 대한 잉크 채움이 용이할 뿐만 아니라 균일한 두께의 금속 배선을 얻을 수 있다는 장점이 있다. 또한, 전기 도금을 위한 seed 전극 형성이 불필요할 뿐만 아니라 종래 전기도금법에 의한 전착 속도보다 잉크젯에 의한 전극 형성 속도가 빠르다는 장점이 있다. 특히, 연속적인 페이스트 공급이 요하는 스퀴지법(도 4 참조)에 비해 비연속적인 패턴 구현이 가능하므로 비연속적(isolated) 전극 패턴을 형성할 수 있다(도 5 참조).

또한, 본 발명에서는 전술한 잉크젯법과 더불어 레이저 식각 장치를 이용하여 전극을 형성함으로써, 고도의 정밀도 및 전극 패턴의 자유도 향상을 구현할 수 있다.

즉, 종래 잉크젯법을 통해 균일한 선폭의 금속 배선을 얻을 수 있다 하더라도, 기형성된 전극 패턴 홈 자체가 균일하지 않거나 좁은 선폭을 재현성 있게 구현할 수 없다면, 최종 형성되는 전극의 신뢰도 역시 필수적으로 감소할 수 밖에 없는 것이다. 실제로, 종래에는 전극 패턴을 형성하는 식각 공정에 대한 특별한 인식 없이 전극 패턴 홈을 채우는 전극 형성 공정에만 단순히 치중하였으므로, 최종 전극 패턴의 자유도(degree of freedom), 균일한 선폭과 두께를 갖는 전극 형성 자체를 궁극적으로 도모하지 못하였다.

이에 본 발명에서는 미세 패터닝 공정에 적합한 레이저 식각 장치를 사용하여 일정 배열을 갖는 전극 패턴 홈을 형성한 후, droplet 형태의 도전성 투명 잉크를 채워 매립 투명 전극을 형성함으로써 높은 재현성 및 정밀도, 전극 패턴의 자유도가 최적으로 구현된 전극을 제공할 수 있다.

특히, 전술한 식각 공정과 잉크젯 공정 모두가 각각 별개의 장비를 필수적으로 요구하는 공정이므로, 종래에는 공정 중에 이들을 재배치하거나 사용하기 위해 제조 공정의 속도 및 생산성 면에서 불리할 수 밖에 없었다. 이에 비해, 본 발명에서는 도 3에 나타난 바와 같이, p-n 접합 다이오드의 일면 또는 양면 상에 일정 배열을 갖는 전극 패턴 홈을 파는 식각 장비, 예컨대 레이저(laser)와 형성된 홈에 금속 물질을 채워 전극을 형성하는 잉크젯 장비 모두가 동일 스테이지(stage) 상에 배치된 전극 제조 장치를 사용할 경우, 상기 두 가지 공정이 단일 제조 공정으로 동시에 수행 가능하여 제조 공정의 용이성, 공정 속도 및 생산성 향상을 도모할 수 있을 뿐만 아니라, 잉크젯 장치를 위한 추가 align 공정이 요구되지 않는다는 장점이 있다.

본 발명에 따른 광전자 반도체 소자, 바람직하게는 태양 전지는 전극 물질로서 도전성 투명 입자를 사용하여 미세 전극 패터닝 가능한 식각 공정과 잉크젯을 통한 전극 형성 공정을 연속적으로 또는 동시에 수행한다는 점을 제외하고는, 당 업계에 알려진 통상적인 방법에 따라 제조될 수 있다. 이의 일 실시예를 들면, 레이저를 통해 p-n 접합 다이오드의 일면 또는 양면 상에 일정 배열을 갖는 복수 개의 미세 전극 패턴 홈을 형성한 후, 상기 홈에 도전성 투명 입자가 분산된 도전성 잉크를 잉크젯을 통해 채워 매립형 투명 전극을 형성하고, 이후 전극을 각각 외부 소자에 연결하는 방식에 의하여 제조될 수 있다.

이하, 본 발명의 일반적인 제조 공정 뿐만 아니라, 종래 기술과 가장 차별화되는 특징부, 예컨대 식각 단계 및 전극 형성 단계를 상세히 설명하고자 한다.

(1) p-n 접합 다이오드 형성 단계

p-n 접합 다이오드는 당 업계에 잘 알려진 바와 같이 제 1 도전형 반도체층 (p형), p-n 접합층 및 제 2 도전형 반도체층 (n형)이 순차적으로 형성된 것이라면 특별한 제한 없이 사용할 수 있다. 바람직하게는 제 1 도전형 기판(substrate) 상에 pn 접합층 및 제 2 도전형 반도체층이 형성된 것이다.

제 1 도전형 기판(substrate)으로는 도전성과 제 1형(p형)을 갖기만 하면 특별한 제한이 없으며, 이의 비제한적인 예로는 실리콘 웨이퍼 (si wafer) 등이 있다. 상기 기판은 텍스처링(texturing)을 실시하여 일면 또는 양면상에 요철 구조가 형성된 것일 수 있으며, 또는 표면상에 이미 반사 방지막(Anti-reflection: AR층) 및/또는 패시베이션 층이 형성된 것일 수 있다.

상기 p-n 접합층 및 제 2 도전형층 (예를 들면, n형층(13))은 당 업계에 알려진 통상적인 방법에 따라 제조될 수 있으며, 일례로 제 1 도전형 기판(14)의 전면(광 입사면) 전체에 걸쳐 n형 불순물을 주입 및 확산시켜 형성될 수 있다. 이때, n형 불순물은 당 업계에 알려진 통상적인 성분, 즉 전자의 농도를 증가시키는 물질을 제한 없이 사용할 수 있으며, 이의 구체적인 예를 들면 V 및/또는 VI족 성분을 사용할 수 있다. 바람직한 예로는 P, POCl₃, P₂O₅, Te 등이 있다.

(2) 도전성 잉크 제조

형성된 홈을 채워 매립형 전극을 형성할 수 있는 물질로는 도전성(conductivity)과 투광성(投光性)을 동시에 갖는 물질이라면 특별한 제한 없이 사용 가능하다. 일례로 도전성 투명 산화물(transparent conducting oxide) 등이 있다.

즉, 종래 전극으로 사용되는 금속은 입사되는 빛의 일부를 반사시켜 광전 변환 효율 감소를 필수적으로 초래하는 반면, 본 발명에서 전극 성분으로 사용하는 도전성 투명 산화물(transparent conducting oxides)은 입사면으로 들어오는 빛의 전부를 투광(投光)시킴으로써 광전 변환 효율을 유의적으로 증대시킬 수 있다. 그러나 전술한 도전성 투명 산화물들은 전기 도금이 불가능하여 적용할 수 없었던 것에 비해, 본 발명에서는 전극 형성 방법으로서 잉크젯법을 도입함으로써 전술한 도전성 투명 산화물을 매립형 전극 성분으로 적용하여 종래 불투명한 금속 전극에 비해 가림 손실을 유의적으로 감소시켜 고효율을 구현할 수 있다.

사용 가능한 도전성 투명 산화물의 비제한적인 예로는 ITO(indium tin oxide), FTO(fluorine doped tin oxide), ZnO_x, SnO₂, TiO₂ 또는 이들의 혼합물 등이 있다. 그 외, 도전성과 투명성을 동시에 가져 전극으로 적용 가능한 성분 역시 본 발명의 범주에 속한다.

상기 도전성 투명 입자의 크기(입경)는 특별한 제한은 없으며, 사용하고자 하는 잉크젯 장비의 노즐(nozzle) 크기에 의해 제한되는 것이 일반적이다. 현재 상업화되어 있는 잉크젯용 노즐 크기가 20 내지 수 백 ㎛ 범위인 관계로, 가능하면 도전성 투명 입자의 입경은 5nm 내지 50㎛ 범위인 것이 바람직하다.

또한, 상기 도전성 투명 입자는 분산매에 분산된 형태로서 도전성 잉크를 형성하게 되는데, 이때 분산매는 당 업계에 알려진 통상적인 수계 및/또는 유기 용매가 적용 가능하다. 제조된 도전성 잉크는 특별한 제한이 없으나, 도전성 입자가 분 산매에 고르게 분산되고 응집이 방지되는 콜로이드(colloid) 형태가 바람직하다.

본 발명의 도전성 잉크는 전도성 향상을 위해 당 업계에 알려진 통상적인 금속 성분을 추가로 포함할 수 있으며, 이의 비제한적인 예로는 Ag, Cu, Au, Ti, W, Ni, Cr, Mo, Pb, Pd, Pt 또는 이들의 혼합물 등이 있다.

종래 매립형 전극 형성 기술은 일반적으로 p-n 접합 다이오드, 바람직하게는 상기 p-n 접합 다이오드의 제 1형 반도체층 (예를 들면, p형) 또는 제 2형 반도체층 상에 홈을 판 후 금속 입자를 채워 금속 전극을 채우는 것으로서, 이때 n형 불순물을 중도핑시켜 n++층을 형성시키는 것이 필수적으로 요구되었다. 그러나 본 발명에서는 전극을 형성하기 위한 도전성 투명 입자가 포함된 도전성 잉크에 당 업계에 알려진 통상적인 n형 불순물을 추가로 함유할 수 있으므로, n++ 형성 단계와 매립 전극 형성 단계를 하나의 공정으로 진행할 수 있으며, 이를 통해 제조 공정의 단순성 확보 및 대량 양산성을 구현할 수 있다는 이점이 있다.

(3) 식각 단계

다음, p-n 접합다이오드의 적어도 일측면, 바람직하게는 광 입사면의 일부 또는 전부를 부분적으로 식각하여 하나 이상의 임의의 전극 패턴 홈을 형성한다.

전극 패턴이 형성되는 p-n 접합 다이오드 면(面)은 제 1 도전형 반도체층 (p형), pn 접합층 및 제 2 도전형 반도체층 (n형)이 순차적으로 형성된 p-n 접합 다이오드의 제 1 도전형 반도체층 또는 제 2 도전형 반도체층 면일 수 있으며, 바람직하게는 제 1 도전형 기판 상에 제 2 도전형 반도체층(n형층(13))이 형성된 광 입사면(光 入射面)이다. 또한, 식각에 의해 형성된 전극 패턴 홈은 일정 배열을 갖는 연속적(continuous), 비연속(isolated) 또는 이들의 혼합 형태일 수 있으나, 이에 의해 제한되는 것은 아니다.

이때, 상기 홈을 형성하기 위한 식각 공정은 패턴 형성의 자유도(degree of freedom) 향상을 위해 레이저(laser)에 의한 식각이 바람직하나, 기타 당 업계에 알려진 통상적인 식각 방법, 예컨대 기계적 식각 방법 역시 적용 가능하다.

상기 레이저(laser)는 엑시머(excimer), Nd:Yag 등의 단위 시간당 에너지가 높은 Pulse Laser 장치를 사용할 수 있으며, 레이저 광의 파장은 자외전(UV) 영역 파장인 것이 바람직하다. 또한 레이저의 파워와 초점거리의 조절을 통한 패턴의 폭 및 깊이의 조절이 용이하다는 장점이 있다.

상기 p-n 접합 다이오드의 적어도 일측면 상에 주사된 레이저 빔은 p-n 접합 다이오드에 흡수되면서 소정의 에너지를 가하게 되며, 이러한 흡수된 에너지는 p-n 접합 다이오드 내의 분자 간 결합을 끊어지도록 함으로써 p-n 접합 다이오드의 표면의 일부가 식각 제거되는 것이다. 이와 같이 레이저 빔이 반복적으로 주사되는 경우 p-n 접합 다이오드 표면에 홈이 형성되면서 전극 배선이 패터닝된다. 이와 같이 일정 영역에 대한 식각 공정이 완료되면 x, y 축으로 미세 이동하게 되고, 이와 같은 이동이 완료되면 전술한 바와 같이 p-n 접합 다이오드에 대한 전극 패터닝이 진행된다.

형성된 전극 패턴 홈의 깊이(depth)는 특별한 제한이 없으며, 깊이 방향으로의 전극 형성을 통해 광전자 반도체 소자의 가림 손실을 감소시키기 위해 가능하면 홈의 폭(width) 보다 큰 것이 바람직하다. 일례로 1㎛ 내지 수 십 ㎛ 범위일 수 있 다.

(4) 매립 전극 형성

기제조된 도전성 잉크를 잉크젯 장비에 투입한 후, 잉크젯 장비의 노즐(nozzle)을 통해 토출시켜 p-n 접합 다이오드의 일면 또는 양면 상에 형성된 하나 이상의 전극 패턴 홈을 채우게 된다.

상기 잉크젯 장비는 분사 노즐을 통해 분사액, 예컨대 도전성 잉크를 분사시키는 장치를 지칭하는 것으로서, 이러한 역할을 수행할 수 있다면 이의 형태, 구성 요소 등에 특별한 제한이 없다. 가능하면 피에조(piezo) 소자를 이용한 잉크젯 헤드가 부착되고, 잉크젯 노즐의 직경(nozzle diameter)이 가능하면 20 내지 50㎛ 범위인 것이 바람직하다. 필요한 경우, 상기 전극 패턴 홈 내부에 도전성 잉크를 채우기 전, n형 불순물을 중도핑할 수도 있으며, 또는 n형 불순물을 포함하는 도전성 잉크를 사용하여 n++층 형성과 동시에 매립형 전극을 형성할 수도 있다.

잉크젯 노즐을 통해 도전성 투명 입자로 채워진 전극 패턴 홈에 열처리를 수행함으로써 매립형 전극이 완성된다. 이때, 열처리 온도 및 시간은 특별한 제한이 없으며, 당 업계에서 실시되는 통상적인 범위, 예컨대 졸 용액 용매가 증발에 의해 제거되는 온도 범위에서 수행하는 것이 바람직하다. 일례로 ITO와 같은 투명 전극의 경우는 졸 용액을 잉크로 사용하여 열처리함으로써 고상화시킬 수 있다. 또한, 은 나노 입자는 200℃ 미만의 온도에서 열처리하여도 충분히 비저항 특성을 나타낼 수 있다.

이와 같이 제조된 매립형 전극(상부 전극)이 제 2 도전형 반도체층(n형층) 면(面)의 일부 또는 전부와 접촉할 경우 제 2 전극이 되며, 제 1 도전형 반도체층(p형층)의 일부 또는 전부와 접촉할 경우 제 1 전극이 된다.

전술한 도전성 잉크 제조 단계 (2)와 식각 단계 (3)은 필요에 따라 적절히 순서를 변경하여 수행할 수 있다. 또한, 식각 단계 (3) 및 매립 전극 형성 단계 (4)는 두 단계의 제조 공정에 의해 구성될 수 있으며, 또는 전술한 식각 장비와 잉크젯 장비가 하나의 스테이지 상에 장착된 제조 장치를 사용할 경우 단일화된 제조 공정을 통해 전극이 형성 가능하다는 장점이 있다.

상기와 같이 매립형 전극이 형성된 광전자 반도체 소자는 이후 당 업계에 알려진 통상적인 방법에 따라 제조될 수 있다. 일례로, 상기 p-n 접합 다이오드의 광 입사면과 반대면, 즉 후면(後面)에 위치하는 도전형 반도체층의 일부 또는 전부와 접촉하는 후면 전극(예컨대, 제 1 전극 또는 제 2 전극)을 형성하는 단계를 포함할 수 있다.

이때, 후면 전극(後面電極)은 태양광이 입사하지 않아 전극 패턴 폭을 특별히 좁게 할 필요가 없으므로, 종래 전극 형성 기술을 이용하여도 무방하다. 따라서 당 업계에 알려진 통상적인 방법에 따라 실시 가능하며, 일례로 태양 전지의 후면에 위치하는 제 1 전극(또는 제 2 전극)은 스크린 프린팅, 무전해 도금법 및/또는 전기 도금법에 따라 도전성 금속, 예컨대 은 또는 구리 등을 이용하여 제조될 수 있다.

본 발명에서는 상기 p-n 접합 다이오드의 광 입사면(光 入射面) 상에 입사되는 광량 증가를 도모하기 위해, 반사 방지막(anti reflection layer: AR층), 패시 베이션층(passivation layer), 텍스쳐링(texturing), 도전성 투명 산화물층 중에서 선택된 하나 이상의 구성 요소를 형성하는 단계를 추가로 포함할 수 있다.

이와 같이 외부로부터 기판 내부로 입사하는 빛의 양을 증가시키기 위한 구성요소, 예컨대 반사 방지막(AR)은 당 업계에 알려진 통상적인 방법에 따라 제조 가능하며, 일례로 열저항이나 전자빔, 진공증착법, 스퍼터링법, 화학 기상 증착법 등을 이용하여 TiO₂, MgF₂, ZnS, SiN_x 등을 형성시킬 수 있다. 또한, 상기 도전성 투명 산화물층을 구성하는 성분은 도전성과 투명성(transparency)을 가져 가림 손실을 감소시킬 수만 있다면, 이의 재질, 형태 또는 크기 등은 특별한 제한이 없다. 전술한 (2) 단계에 기재된 도전성 투명 산화물 입자와 동일할 수 있으나, 이에 한정되는 것은 아니다.

전술한 바와 같이 구성되는 본 발명의 광전자 반도체 소자는 광전자 반도체 소자의 내부, 즉 p-n 접합부에 빛이 들어오면 흡수된 광자(photon)는 한 쌍의 전자(electron)와 정공(hole)을 발생시키게 되며, 생성된 전자와 정공은 life time 동안 안정하게 존재하게 되는데, 이 사이에 각각 p-n 접합 다이오드 내부에 존재하는 전기장에 의해 전자와 정공이 각각 n형 반도체층과 p형 반도체 층으로 이동하게 된다. 이러한 두 층간에 발생되는 전위차(광기전력)를 각각의 전극 단자를 통해 도선으로 연결하면 전류(current)가 흐르게 되며, 이를 외부 전력으로 이용할 수 있게 된다.

또한, 본 발명은 (a) p-n 접합 다이오드; 및 (b) 상기 p-n 접합 다이오드의 광 입사면 일부를 식각하여 형성된 일정 배열을 갖는 복수 개의 오목부(recess) 내 위치하는 매립 전극을 구비하는 광전자 반도체 소자로서, 상기 전극은 입사되는 빛을 투광(投光)시키는 도전성 투명 산화물(transparent conducting oxide)로부터 형성된 투명 전극인 것이 특징인 광전자 반도체 소자를 제공한다.

상기 투명 전극은 전술한 바와 같이 입사되는 빛을 투광시켜 전극 가림 손실 감소를 통한 광전 변환 효율 증대를 도모할 수 있다. 이때 상기 전극의 형태는 특별한 제한이 없으며, 일례로 연속적(continuous), 비연속적(isolated) 또는 이들의 혼합 형태를 가질 수 있다. 또한, 상기 투명 전극은 V족 및 VI족으로 구성된 군으로부터 선택된 1종 이상의 n형 성분을 추가로 포함할 수 있다.

상기 광전자 반도체 소자는 최종 광 입사면의 일부 또는 전부에 내부로 입사하는 빛의 양이나 양자 효율을 증가시키기 위한 구성 요소, 예컨대 반사 방지막(anti reflection layer: AR층), 패시베이션층(passivation layer), 텍스쳐링(texturing), 도전성 투명 산화물층(transparent conducting oxides layer) 중에서 선택된 하나 이상의 구성 요소를 포함할 수 있다. 상기 반사 방지막(anti reflection layer: AR층)은 표면 반사를 통해 태양광 손실을 최소화하여 광전 효율을 증가시키는 역할을 하며, 패시베이션층(passivation layer)은 누설 전류 및 소자의 손상을 방지하는 기능을 한다. 텍스쳐링(texturing)은 표면에 요철을 주어서 난반사를 형성시켜 반도체 소자 내부에 입사하는 빛의 양을 증가시키는 역할을 한다. 이중 광전 변환 효율 증대를 상승시킬 수 있는 도전성 투명 산화물층이 바람직하다. 이는 도전성 투명 산화물층이 두께 조절을 통해 종래 입사되는 광량 증가를 도모하는 반사 방지막(AR)의 역할과 더불어 전극의 보조적 역할을 동시에 수행할 수 있기 때문이다. 상기 도전성 투명 산화물층의 바람직한 두께 범위는 입사되는 빛의 파장(λ) 보다 1/4 정도인 두께(λ/4) 범위이나 이에 제한되지 않으며, 광전 변환 효율을 증대할 수 있는 범위 내에서 적절히 조절 가능하다.

상기 광전자 반도체 소자 중 p-n 접합 다이오드(a)는 오목부 형성 이전에, 이미 광 입사면 상에 반사 방지막(AR)이 기형성된 것일 수 있다. 특히, 반사 방지막(AR)이 기형성된 p-n 접합 다이오드의 광 입사면 일부를 깊이 방향으로 식각하여 형성된 매립형 투명 전극의 전면(全面) 상에 도전성 투명 산화물층이 존재하는 경우, 광전 변환 효율을 현저히 상승시킬 수 있다. 이는 광 입사면 상에 존재하는 도전성 투명 산화물층과 반사 방지막(AR)의 병용(竝用)에 의해 입사되는 빛의 양이 유의적으로 증가하게 될 뿐만 아니라, 투명 전극과 도전성 보유로 인해 보조적 전극 역할을 수행할 수 있는 도전성 투명 산화물층의 병용(竝用)에 의해 통전(通電)되는 전류 단면적이 넓어져 저항성이 좋아지게 되기 때문이다. 이때 도전성 투명 산화물층의 굴절률은 제 1 형 기판, 예컨대 실리콘의 굴절률 보다 낮은 것이 바람직하다.

상기 광전자 반도체 소자는 p-n 접합 반도체의 구성에만 한정된 것이 아니며, 예를 들면 태양전지와 발광다이오드 소자(LED) 등과 같이 금속 접합의 접합 조건에 의하여 반도체 소자의 효율이 변할 수 있는 구조, 즉 금속 접합의 구조에 의하여 발광부나 수광부의 유효 면적을 증가하여 소자의 효율이 변할 수 있는 구조에 모두 적용 가능하다.

나아가, 본 발명은 (a) p-n 접합 다이오드의 일면 또는 양면 상에 일정 배열을 갖는 하나 이상의 전극 패턴 홈을 형성할 수 있는 식각 장비; 및 (b) 상기 형성된 홈에 잉크젯(Ink jet)을 통해 도전성 물질을 채워 전극을 형성할 수 있는 잉크젯 장비가 하나의 스테이지 상에 장착됨으로써, 단일화된 제조공정에 의해 매립형 전극을 제조할 수 있는 것이 특징인 광전자 반도체 소자의 제조장치를 제공한다.

상기 식각 장비는 전술한 바와 같이 레이저(Laser)인 것이 바람직하다. 이때 레이저는 높은 에너지를 발생하는 레이저 다이오드를 사용하거나, 외부의 레이저 장치에서 Optical fiber 등의 광 도파로를 사용하여 헤드(head) 크기를 줄일 수 있게 된다. 상기 잉크젯 장비 역시 특별한 제한이 없으나 분사 노즐을 갖는 잉크젯 프린터인 것이 바람직하다.

상기 제시된 광전자 반도체 소자, 바람직하게는 태양 전지를 제조하는 방법의 실시예는 바람직한 제조예를 든 것에 불과하며, 이에 의해 본 발명이 제한되는 것은 아니다.

상술한 바와 같이, 본 발명의 p-n 접합 광전자 반도체 소자는 전기 도금으로 형성이 어려웠던 투명 전극 산화물을 사용하여 매립형 투명 전극을 형성함으로써, 전극 가림 손실이 유의적으로 감소하여 고효율을 구현할 수 있으며, 기존의 스퀴지법에 의한 홈 채움 방법 보다 균일한 선폭과 두께의 금속 배선을 얻을 수 있어 비연속적인 패턴 구현이 가능하다. 또한, 전기 도금을 위한 seed 금속 형성 공정을 배제시킬 수 있으며, 레이저 grooving 이후에 동일 스테이지에서 잉크젯 공정을 진 행할 수 있으므로, 제조 공정의 throughput이 크다는 장점을 갖는다.

Claims (20)

1. (a) p-n 접합 다이오드의 적어도 일측면(一側面)을 깊이 방향으로 식각 처리하여, 일정 배열을 갖는 연속적(continuous), 비연속적(isolated) 또는 이들의 혼합 형태의 전극 패턴 홈을 복수 개 형성하는 단계;

   (b) 상기 형성된 홈에 도전성 투명 입자(transparent conducting particle)가 포함된 도전성 잉크를 잉크젯(Inkjet)을 통해 충전(充塡)시킨 후 열처리하여 매립형 투명 전극을 형성하는 단계

   를 포함하는 p-n 접합 다이오드(p-n junction diode)를 구비하는 광전자 반도체 소자의 제조방법.
2. 제 1항에 있어서, 상기 식각 공정은 레이저(laser)에 의한 것인 제조방법.
3. 제 1항에 있어서, 상기 전극은 하나의 스테이지 상에 (a) p-n 접합 다이오드의 일면 또는 양면상에 일정 배열을 갖는 하나 이상의 전극 패턴 홈을 형성할 수 있는 레이저 장비; 및 (b) 상기 형성된 홈에 도전성 입자가 포함된 도전성 잉크를 채워 전극 패턴을 형성할 수 있는 잉크젯 장비가 장착된 광전자 반도체 소자의 제조 장치를 이용하여 단일화된 제조공정으로 제조하는 것이 특징인 제조방법.
4. 제 1항에 있어서, 상기 도전성 투명 입자는 ITO(indium tin oxide), FTO(fluorine doped tin oxide), ZnO_x 및 TiO₂로 구성된 군으로부터 선택된 1종 이상의 도전성 투명 산화물(transparent conducting oxide)인 것인 제조방법.
5. 제 1항에 있어서, 상기 도전성 잉크는 Cu, Au, Ti, W, Ni, Cr, Mo, Pb, Pd 및 Pt로 구성된 군으로부터 선택된 1종 이상의 금속을 추가로 포함하는 것인 제조방법.
6. 제 1항에 있어서, 상기 도전성 잉크는 V족 및 VI족으로 구성된 군으로부터 선택된 1종 이상의 n형 성분을 추가로 포함하는 것이 특징인 제조방법.
7. 제 6항에 있어서, 상기 제조방법은 n형 성분을 포함하는 도전성 잉크를 사용하여 n++층과 매립형 전극을 동시에 형성할 수 있는 것이 특징인 제조방법.
8. 제 1항에 있어서, 상기 전극 패턴 홈이 형성되는 p-n 접합 다이오드 면은 광 입사면(光 入射面)인 제조방법.
9. 제 1항에 있어서, 상기 전극 패턴 홈의 깊이는 1 내지 90㎛ 범위이며, 홈의 폭은 1㎛ 이상이고 상기 홈의 깊이 보다 작은 것인 제조방법.
10. (a) p-n 접합 다이오드; 및

    (b) 상기 p-n 접합 다이오드의 광 입사면 일부를 식각하여 형성된 일정 배열을 갖는 복수 개의 오목부(recess) 내 위치하는 매립 전극

    을 구비하는 광전자 반도체 소자로서, 상기 전극은 입사되는 빛을 투광(投光)시키는 도전성 투명 산화물(transparent conducting oxide)로부터 형성된 투명 전극인 것이 특징인 광전자 반도체 소자.
11. 제 10항에 있어서, 상기 투명 전극은 입사되는 빛을 투광시켜 전극 가림 손실 감소를 통한 광전 변환 효율 증대를 도모하는 것이 특징인 광전자 반도체 소자.
12. 제 10항에 있어서, 상기 p-n 접합 다이오드(a)는 오목부 형성 이전, 광 입사면 상에 반사 방지막(AR)이 기형성된 것이 특징인 광전자 반도체 소자.
13. 제 10항에 있어서, 상기 p-n 접합 다이오드는 제 1 도전형 반도체층, p-n 접합층 및 제 2 도전형 반도체층이 순차적으로 형성된 것인 광전자 반도체 소자.
14. 제 10항에 있어서, 상기 제 1 도전형 반도체층은 제 1 도전형 기판이고, 제 1 도전형 기판 상에 p-n 접합층 및 제 2 도전형 반도체층이 형성된 것인 광전자 반도체 소자.
15. 제 10항에 있어서, 상기 전극은 연속적(continuous), 비연속적(isolated) 또는 이들의 혼합 형태를 갖는 것인 광전자 반도체 소자.
16. 제 10항에 있어서, 상기 매립 전극이 형성된 최종 광전자 반도체 소자의 광 입사면(光 入射面) 일부 또는 전부에 도전성 투명 산화물층(transparent conducting oxide layer), 반사 방지막(anti-reflection layer), 패시베이션층(passivation layer), 텍스처링(texturing) 중에서 선택된 하나 이상이 형성된 것이 특징인 광전자 반도체 소자.
17. 제 10항에 있어서, 상기 투명 전극은 V족 및 VI족으로 구성된 군으로부터 선택된 1종 이상의 n형 성분을 추가로 포함하는 것인 광전자 반도체 소자.
18. 제 10항에 있어서, 상기 광전자 반도체 소자는 태양전지 또는 발광다이오드 소자인 소자.
19. (a) p-n 접합 다이오드의 일면 또는 양면 상에 일정 배열을 갖는 하나 이상의 전극 패턴 홈을 형성할 수 있는 식각 장비; 및

    (b) 상기 형성된 홈에 잉크젯(Ink jet)을 통해 도전성 물질을 채워 전극을 형성할 수 있는 잉크젯 장비

    가 하나의 스테이지 상에 장착됨으로써, 단일화된 제조공정에 의해 매립형 전극을 제조할 수 있는 것이 특징인 광전자 반도체 소자의 제조장치.
20. 제 19항에 있어서, 상기 식각 장비는 레이저(Laser)이고, 잉크젯 장비는 잉크젯프린터인 제조장치.

Images