TWI244661B - Method of manufacturing multilayered electronic component and multilayered component - Google Patents

Method of manufacturing multilayered electronic component and multilayered component Download PDF

Info

Publication number
TWI244661B
TWI244661B TW093135055A TW93135055A TWI244661B TW I244661 B TWI244661 B TW I244661B TW 093135055 A TW093135055 A TW 093135055A TW 93135055 A TW93135055 A TW 93135055A TW I244661 B TWI244661 B TW I244661B
Authority
TW
Taiwan
Prior art keywords
coil
ceramic layer
ceramic
electrode
connection
Prior art date
Application number
TW093135055A
Other languages
English (en)
Other versions
TW200522104A (en
Inventor
Tomoyuki Maeda
Hideaki Matsushima
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW200522104A publication Critical patent/TW200522104A/zh
Application granted granted Critical
Publication of TWI244661B publication Critical patent/TWI244661B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/02Fixed inductances of the signal type  without magnetic core
    • H01F17/03Fixed inductances of the signal type  without magnetic core with ceramic former
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • Y10T29/49071Electromagnet, transformer or inductor by winding or coiling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • Y10T29/49073Electromagnet, transformer or inductor by assembling coil and core
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • Y10T29/49075Electromagnet, transformer or inductor including permanent magnet or core
    • Y10T29/49078Laminated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

1244661 九、發明說明: 【發明所屬之技術領域】 本發明,係有關在積層體内部 型電子零件。 &成有、線圈導體之積層 【先前技術】 習知,就積層型電子零件而言, f絲蚀SL, I®13、圖14所示者。 &種積層型電子零件100係片狀雷咸哭如 狀之籍@雜1 Λ ^ σσ,在具有長方體形 之積層體1 01内部埋設線圈導 守篮102線圈導體102具 備·線圈配線圖案104導體貫穿 λλ ^ ^ 1 Λ 、牙孔形成在構成積層體101 一層G3表面;及導體(導貫穿孔導體)Η)5,貫穿各陶 ΠΓ度方向。線圈導體102,藉由導體105電氣連 揮線圈的作用。 ^權形成電器連接而發 線圈導體102的外延部分係按下述方式構成。將端子 電極106設於積層體101的兩端。在端子電極⑽與線圈 導請的端部之間設置外延電極107。外延電極107係設 成複數層,並且各外延電極107透過内設於陶充層103的 導體105形成層接連接。外延電極1G7的内端與線圈導體 i〇2係透過連結配線圖案⑽與導體1()5形成電氣連接。 連、’°配線圖帛1 08,係設在最接近於陶竟層群組(形成 有線圈導體102)的陶竞層1〇3的表面。連結配線圖案ι〇8 具有使契線圈導體1G2的端部對向的陶竞層的表面部位 連結到與外延電極1G7對向的陶竟層的表面部位的形狀。 1244661 線圈導體102與連結配線圖案1〇8係透過導體1〇5形 成電氣連接。外延電極1〇7與連結配線圖案1〇8係透過導 體1 形成電氣連接。配置於積層體1 〇丨端部的外延電極 1 07與端子電極1 〇5係藉彼此抵接而形成電氣連接。 (例如’參照專利文獻1、專利文獻2) 專利文獻1曰本特開平丨1-26〇644號公報 專利文獻2日本特開2001-076928號公報 在圖13、圖14所示的專利文獻丨的積層型電子零件的 構成,存在以下問題,亦即:需要複數個連結配線圖案108。 '、、下所述 叙,線圈的繞組數係依據所要的電氣特 性來進行調整。線圈㈣1G2亦同樣,在這種情形之線圈 …且數的调整’係藉由增減供形成線圈配線圖帛⑺4的陶 瓷層103的層數來實施。當陶瓷層(〇3的層數增減時,則 線圈導體1 〇2的端部配置位置也改變。當線圈導體1 〇2的 而口Μ己置位置改變時’則供連結線圈導體^ 肖外延電極 107的連結配線圖案1〇8的形狀也必須改變。 口此’在專利文獻1的構成,在具有不同特性的各賴 d電子零件⑽,必須將具有不㈣狀的連結配線圖案 1〇8形成在陶資芦Μ' " 9 。“、、、而,在這種情形,需要複數個 、^ ),以形成各連結配線圖案108。在此情形,者 換模框時,必項、、φ、、、心 田更 須冼乎该杈框,並丟棄多餘的導電性糊料。 ,不僅需要額外的洗淨步驟, 料數|, 太茱的導電性糊 里㈢加,如此將使製造成本對應增加。 又,此時,雖亦考慮到使用使形成有連結配線圖案w 1244661 別陶ί:丨::方轉’惟在那種情形,因爲額外需要用於識 在二::它旋轉的機構,成本增加。 圖13、圖14未揭- 積層型電子零件的構成,雖然 將線圈導體就連結配線圖案⑽而言,其形成有 可使==端部的各配置位置連結之十字形,因此, 案形成”連:㈣102的各端部與-個連結配線圖 作成十二ΓΓ而,在此構成,由於將連結配線圖案 部”,的面籍 配線圖案108隔絕線圈導體102的内 性(電感等)降低的問題。 積日…零件的電氣特 【發明内容】 為解決上述問題,本發明之積層型電子零件,具備 積層一體化之複數個第1陶瓷層;
第2陶瓷層 ***配置於該第 1陶瓷層的任意積層位 分的形狀,且 的任意表面部 線圈配線圖案,具有構成線圈導體一部 設於各該第1陶瓷層表面; 外延電極連接圖案,設於該第2陶兗層 位; 9 :線圈連接電極,係設置成隔著該第2陶究層或第i陶 究層而通過與該線圈配線圖案的端部對 ,^ 、该弟2陶瓷層 的表面部位; 用來連結該 連結配線圖案,設於該第2陶瓷層表面 1244661 外延電極連接圖案與線圈連接電極; 第1電導體,貫穿該第1陶瓷層的厚度方向,用以使 ^著第1陶究層對向的該線圈配線圖案的端部彼此形成電 氣連接’而使該等線圈配線圖案形成該線圈導體;及 第2電導體’貫穿該第2陶瓷層或第1陶瓷層(連接於 /第2陶瓷層)之厚度方向,並使彼此對向的該線圈配線圖 案的端部與該線圈連接電極形成電氣連接; 该線圈連接電極的線圈連接電極對向端部,係依據該 第1陶兗層的層數增減而在該第1陶瓷層表面其位置不同; 該線圈連接電極具有,隔著該第2陶瓷層或該第1陶 瓷層與該線圈配線圖案的線圈連接電極對向端部(依據該第 1陶瓷層的層數減增減而位置不同)對向的第2陶瓷層表面 部位所連結而成的形狀; 该連結配線圖案具有,將該線圈連接電極的一處與該 外延電極連接圖案的一處連接的形狀。 又’本發明之上述積層型電子零件之製造方法,係包 含以下步驟: 準備複數個第1陶瓷生坯層,並在該等第丨陶瓷生坯 層形成該第1電導體或第2電導體的步驟; 在該第1陶瓷生坯層形成該線圈配線圖案的步驟; 準備第2陶瓷生坯層,並在該第2陶瓷生坯層形成該 第2電導體的步驟; 在该第2陶瓷生坯層形成該外延電極連接圖案、線圈 連接電極、及連結配線圖案的步驟; 1244661 在任意的積層位置***該第2陶瓷生坯層的狀態下, 積層π亥第1、帛2陶竟生堪層的步驟;及 將含S亥第1、第2陶瓷生坯層的積層體燒結的步驟; 在S亥第2陶究生柱層形成該外延電極連接圖案、線圈 連接電極、及連結配線圖案的步驟中, :二亥線圈連接電極形成為具有··隔著該帛2陶瓷生坯層 或第1 m堪層而與該線圈配線圖案的線圈連接電極對 向端邛(依據》亥第1陶瓷生坯層的層數減增減而位置不 對向的該第2陶究層表面部位連結而成的形狀; 且该連結配線圖案形成為具有,將該線圈連接電極的 -處與該外延電極連接圖案的—處連接的形狀。 藉此,在本發明,該線圈配線圖案的線圈連接電極對 向端部,不拘於因帛1陶竟層的層數增減而在第i陶曼層 的表面位置不@,亦能線圈連接電極對向端部的位置不同 點連接到線圈連接電極H能以具有-種或極少種類 的線圈連接電極的第2陶竟層,來對應第!陶兗層的芦數 增減。如此,不僅可削減需準備的第2陶竟層的種 可使第2陶瓷層的安裝步驟容易。 就本發明之較佳實施形態而言,該線圈連接… 該線圈導體環繞中心線方向觀察係沿該線圈導體的環維: 跡設置。如此’可使線圈連接電極對線圈導體的磁通:的 遮蔽抑制成最小限度’並提升積層型電子零件的特性。 在此情形,線圈連接電極較佳係呈-端斷開的環狀, 如此,線圈連接電極亦可當作線圈導體的_ ,^ , 刀’籍此不 1244661 4可&升積層型電子零件的特性,並可使其形狀小型化。 部位:二較佳地’該線圈連接電極在㈣2陶竟層表面 :)上具有焊塾部,如此,可提升連接性及降低直流電阻 ’從其環繞中心 能增加磁通量通 零件的特性,並 進而,較佳地,該線圈導體係設置成 線方向觀察時的環繞執跡爲矩形,如此, 過的面積,藉此,不僅可提升積層型電子 能使其形狀小型化。 進而,較佳地,各該線圈配線圖案的端部係設於該線 圈導體(從其環繞中心線方向觀察時的環繞執跡爲矩形)的 隅角如此,可進一步減小線圈連接電極對線圈導體磁通 量的遮蔽。 依本發明,能够獲得一容易製造且電氣特性極佳的積 層型電子零件。 【實施方式】 下面將參考附圖,來說明本發明之積層型電子零件、 及其製造方法的實施形態。 在本實施形態’在積層型片狀電感器1中實施本發明。 圖1係其截面圖’圖2係主要部分的分解立體圖。圖4係 構成積層型片狀電感器1的各陶瓷層的展開圖。 該積層型片狀電感器1具有,呈長方形或正方形之複 數片弟1陶曼層2Αι〜η、弟2陶竟層2Bi、2、及被覆陶竟層 2ci〜4。陶瓷層、2B!、2及被覆陶瓷層2(^〜4係依序積 10 1244661 層並一體化而構成積層體2。具體而言,以經積層之第1陶 瓷層為中心,在其一端積層配置第2陶瓷層2Βι,而 在另一端積層配置第2陶瓷層2B2。進而,將被覆陶瓷層 2C!、2積層配置於第2陶瓷層2Bi的外側,而將被覆陶瓷層 2C3、4積層配置於第2陶瓷層2b2的外側。 具有以上的積層構成的第1陶瓷層2 Al〜n、第2陶瓷層 2B!、2、及被覆陶瓷層2Ci〜&係具備以下的構成。在各第1 陶究層2A,〜n上面設置線圈配線圖案3ι〜η。在線圈配線圖案 31η形成端部3a、3a,,並在線圈配線圖案〜形成端部 3a、3a。將端部3a、3a,形成爲連接焊墊圖案,其線寬較 線圈配線圖案3!〜n的其他部分的線寬稍大。各第丨陶瓷層 2Al〜n 具有第1電導體(未圖示)。第1電導體係貫穿第i 陶瓷層2A!〜n q的厚度方向。第工電導體,係藉將導電性糊 料充填於第1陶瓷層所設的貫穿孔而構成。沿陶瓷 層的厚度方向彼此相鄰的線圈配線圖案3 1〜η透過第丨電導 體分別形成電氣連接。在端部3a形成電氣連接的線圈配線 圖案3!〜n整體當作螺旋狀的線圈導體3。 線圈導體3,當從其捲繞的線圈配線圖案3^的環繞中 心線方向α觀察環繞執跡係呈矩形環狀。此係用以盡可& 地增加通過、㈣導H 3的料量以提升電氣㈣所採用的匕 構成。線圈配線圖帛、的圖案,係以使線圈導體3呈有 此種形狀的方式構成。 ” ,此外,言史置各線圈配線圖案、的圖案,以使端部3a、 3a到達成爲矩形環狀的線圈導體3的環繞軌跡的隅角。此 1244661 係依據下述理由。在如圖5⑷所 的隅备的十主形』门 而口丨又於%繞執跡 的隅角的r,形、和圖5(b)所示 角以外的情形,在將端部33設 广“執跡的隅 在隅角的情形,端部3空 於線圈導體3内部的面積較少 ^線圈導體3的内部 所通過的區域,而該區域的 丨疋磁通 匕飞的面積越大,積層型片狀 的電氣特性(例如,電减)則f 电从即1 ”士* 4α)則更佳。因此,在積層型片狀電感 ^中,端部3a配置在環繞軌跡的隅角上,藉此 ^ 磁通量的隔絕並提升電氣特性。又,在圖5(a)、(b)中,干 =示從環繞中心線方向α觀察的線圈導…環繞軌 第陶兗層2B”2具備:外延電極連接圖案5、線圈連 :電極6、及連結配線圖案7。外延電極連接圖案$係設於 弟2陶究層2Β,、2_意表面部位。在本實施形態,外延電 極連接圖案5係設於第2陶£層a"的表面方向的中心位 置(線圈導體3的環繞執跡的中心位置)。此構係著眼於,當 積層體2設成一面爲正方形的長方體並將該積層型片狀電 j器1表面構裝在電路基板時,即使將積層體2的任一面 田作構I面,亦可使連接點(外延電極連接圖案成爲與電 路基板等相同的距離。這種構成係可使構裝狀態下的積層 型片狀電感器1的電氣特性穩定且狀態極佳的構成。然而, 此種外延電極連接圖案5的配置構成僅是一個例子,外延 電極連接圖案5亦可配置在第2m 2Βι 2表面的位置任 意位置。 線圈連接電極6,係隔著第2陶瓷層2Βι或第1陶瓷層 12 1244661 2An而設在與線圈配線圖案3】n的端部3a,對向的第2陶 瓷層2B】、2的表面部位。在線圈連接電極6的端部和角部, 形成線寬#父線圈連接電極的其他部分線寬稍大的隅角部 以。連結配線圖案7具有,將外延電極連接圖案5與線圈連 接包極6連結的圖案形狀。連結配線圖案7具有,將線圈 連接電極6的一處與外延電極連接圖案5連接的形狀。 在另一第2陶瓷層2B!與第1陶瓷層2An設置第2電導 體(未圖示)。在此,第!陶瓷層2An係與另一第2陶瓷層2心 連接的第i陶兗層。第2電導體,係藉由將導電性糊θ料充2 # 填'第2陶莞層2Βι和第i陶兗層2Αη所設的貫穿孔而構 成。第2電導體,係設在隔著陶£層2Biand 2Αη而對向的 線圈配線圖案31、η的線圈連接電極對向端部3a,與線圈連 電極6之間,並將兩者連接而使其形成電氣連接。 ^外延電極9係設於被覆陶瓷層2Ci —的各表面。各外延 私極9配置在彼此對向的位置。此外,外延電極9,係隔著 被覆陶究層2C2、帛2陶£層2b2而配置在與外延電極連接 圖案5對向的位置。 _ 二外延電極9和外延電極連接圖案5,係透過設於被覆陶 :層2C2或第2陶究層2B丨的第3電導體u而彼此形成電 耽連接。外延電極9彼此係透過設於被覆陶瓷層2C3、4的第 3甩導體11而形成電氣連接。 立而子電極1 〇係設於最外層的被覆陶瓷層4的外表 “而子黾極1 〇,係與設於被覆陶瓷層2C i的外表面之外 “亟及被覆陶瓷層2C4的第3電導體i i抵觸而形成電氣 13 1244661 連接藉此’端子電極1〇與内設於積層體2的線圈導體 形成電氣連接。 下端位置或中途位置。 以上係積層型片狀電感器1的基本構成。又,在上述 ,層型片狀電感器i的構成,第2陶堯層2B"的配置位置 疋在陶瓷層之八丨’的兩端,然而,亦可僅配置於上端位置、 *接著,說明積層型片狀電感器】的特徵構成。第i陶 瓮層的層數,係依據積層型片狀電感1 1所要求的電氣特 性(電感等)調整等理由來增減。因此,在位於帛】陶瓷層 2A,〜n兩端的帛i陶竟層I,按照第丨陶兗層2、心 數,使線圈配線圖案3l、n的配置位置不同。藉此,線圈配 線圖案的線圈連接電極對向端部,的配置位置亦不 同0 叹於第2陶瓷層2Bi、2的線圈連接電極6的隅角部 必肩配置成,與位置不同的線圈連接電極對向端部,對 向白知,預先準備具有對應於位置不同的線圈連接電極 對向端部3a’的線圈連接電極的第2陶瓷層,藉此,可對 應於線圈連接電極對向端部3a,之不同位置。然而,如此 將使製造作業費時。 相對於此,如圖1〜4所示,本實施形態的積層型片狀 电感杰1的線圈連接電極6具有,將與位置不同的線圈連 接電極對向端部3a,對向之第2陶瓷層2Βι、2的各表面部 位連結而成的形狀。在本實施形態中,當從線圈配線圖案 3 1〜η的環繞中心線方向觀察,線圈導體3具有矩形環狀。此 1244661 外’纟而部3a、3a’係配置在呈矩形環狀的線圈導體3的隅 角上。對應於此,線圈連接電極6具有下述形狀。 線圈連接電極6,當從環繞中心線方向α觀察時,係形 成沿線圈導體3的環繞執跡的形狀,即,形成矩形環狀的 部分圖案。線圈連接電極6的圖案寬度設爲與線圈配線圖 案3^"的圖案寬度相等。此外,與位於線圈導體%矩形環 狀)的隅角上之各線圈配線圖案3 1〜η的線圈連接電極對向端 邰3a對向的線圈連接電極6的各各隅角6a,係形成連接 焊墊狀。具體而言’隅角部6a具有與線圈連接電極對向端 ^ 相同的形狀,隅角部6a的圖案寬度與線圈連接電極 、皆向而α卩3 a同樣,設置成較線圈連接電極6的圖案寬度 稍大。 如圖6所示,在積層型片狀電感器1中,線圈連接電 極6之構成,係即使第丨陶瓷層Μ"的線圈連接電極對向 鈿部3a的配置位置不同,在設於線圈連接電極6的複數 個隅角部6a中的一個必定會線圈連接電極對向端部“,對 向藉此線圈配線圖案3!〜n,即使其線圈連接電極對向端 部3a’位於任一位置,亦可透過線圈連接電極6、連結配線 圖案7、外延電極連接圖案5、第2電導體、及外延電極9 而與端子電極10形成電氣連接。因此,在積層型片狀電感 杰1中,不需要事先製作保管分別具有對應於線圈配線圖 案1 n的不同位置的線圈連接電極6之複數個第2陶瓷層 1 此外,不需要經過區分使用該等複數個第2陶瓷層 Β1 2的複雜步驟,就能製造積層型片狀電感器1。 15 1244661 又’在積層型片狀電感器1中,線圈連接電極6具有, ^成與線圈配線圖案3ι〜η的環繞執跡相同的矩形環狀的一 #刀形狀。在此,積層型片狀電感器1係設成,將具有矩 形衣狀的線圈連接電極6的環狀的一端斷開之大致c字 形具有此種形狀的線圈連接電極ό,成為構成線圈導體3 的圖案形狀的一部分。ϋ此,提升了積層型片狀電感器i 2電氣特性(電感等),並能獲得積層型片狀電感器1所需的 電氣特性,並使裝置小型化。 當從環繞中心線方向α觀察時,線圈連接線6的形狀 係呈沿線圈㈣3的環繞軌跡的形狀。藉此,線圈連接電 極ό幾乎不會遮蔽通過線圈導體3㈣的磁通量,如此, 提升了積層型片狀電感器’ 1的電氣特性。此外,連結配線 圖案7具有,將線圈連接諸6的—處與外延電極連接圖 案5連結的直線形狀。因此,連結配、_ 7遮蔽磁通量 通過線圈導體3内部的面積成為最小極限,如此亦可提升 積層型片狀電感1的電氣特性(電感等)。
M h係設於呈矩子 狀的線圈導體3的環繞執跡的隅角上。在將端1 3 設於線圈導體3的環繞執跡隅角的情形、和設於位置户 以外的位置情形,端部3a、、3 ’ 遮蔽線圈導體3内名 間的面積不同’在端部3a、3a, μ於組 a 5又於隅角的情形,該3 較小。因此,在使端部3a、3a,机於組 σ又於隅角的積層型片法 感器1的構成中,遮蔽線圈導夢1 等體3的内部空間的面積發 步減小,如此進一步提升電氣特性(電感等卜 16 1244661 又,雖已說明線圈導體3的端部h、 成較線圈配線圖案3l~n的寬 的形狀係設 形狀可以是圓形或矩形。 屯狀惟该 又’如圖;3所示’將待形成於第 連接雷搞&以& 司无層2B〗、2的線圈 ㈣’以對應於通過線圈的電流方向的方式开, 成,糟此,即使第!陶瓷岸 弋形 3a,的配置位晋χπ … 圈連接電極對向端部 不同,亦能確實地將電流的方向固定,而 方止電感等特性的降低。然而,在此 "b 形狀彼此不同的線圈連接 ”由於㊉要準備 2),而使成本增加。電極6(料成於第2陶竟層~ 圈連22弟2陶究層2Bl、2的外延電極連接圖案5、線 所不的形狀之外,亦可如 — ^ 連接雷a k ^ (a)〜(g)所不者。圖7(a)的線圈 的巧轉’、® 1至圖6的構成同樣’具有沿線圈導體3 連極Ί且被覆其四個隅角的形狀。圖7(b)、⑷的線圈 隅^ 具有’沿線圈導體3的環繞軌跡且被覆其三個 餘沾、M°在此情形’需要將線圈連接電極6放置在剩 :7固曝,並且也需要準備具有連結配線圖案7(用 =線圈連接電極6與電極連接圖案5連結)的另一第⑼ 曰2\2。圖7(d)〜(f)的線圈連接電極6具有,沿線圈導 兩勺衣、軌跡並將其兩個隅角被覆的形狀。在此情形, 銬勤準備另一第2陶瓷層2Bl、2,其具有沿線圈導體3的環 中,亦並將其剩餘的兩個隅角被覆的形狀。在圖7(d)〜⑴ 揭不組合使用的兩第2陶曼層2Bi、2。又,在圖(b)〜(f) 17 1244661 的例子中,可將第2陶瓷層2Βι 2旋轉9〇度或i8〇度來使 用。圖7(g)係表示在線圈配線圖案3ι〜η(構成具有矩形環狀 的環繞執跡之線圈導體3)的隅角以外設置端部3&的例子。 此外,在圖7(g)中,並未設置具有外延電極9的被覆陶瓷 層2Cl〜4,而將待設置於第2陶瓷層2Βι 2的外延電極連接 圖案5設在第2陶瓷層2Bl、2的側面。在此情形,連結配線 圖案7,係將配置在第2陶瓷層2Βι 2側面的外延電極連接 圖案5與線圈連接電極6連結。在這種構成中,端子電極 1 0係設於積層體2的側面。 _ 又,在上述的積層型片狀電感器1中,外延電極連接 圖案5與外延電極9雖設於第2陶瓷層2β"或被覆陶瓷層 的表面中央位置(線圈導體3的環繞軌跡的中央位 置),惟如圖8所示之積層型片狀電感器亦可實施本發明, 其在線圈㈣3的環繞執跡的隅角(端部^或線圈連接電極 6的形成位置)配置外延電極連接圖案5或外延電極9。在 匕h形,如圖8所示,外延電極連接圖案5係與線圈連接 “極6的圖案(一隅角部6a)併用。此外,連結配線圖案7 Φ 亦與線圈連接電極6併用。在接配線圖案7與線圈連接電 極6併用之圖8的構成中,連結配線圖案7完全不會遮蔽 ,圈導體6磁通量,如此’可進一步提升積層型片狀電感 器的電氣特性(電感等)。 少在圖8所示的構成中,線圈連接電極6的圖案形狀, 係與可定位在線圈導體3端部的線圈配線圖案I η的一個 ^木形狀相同因此,當配置具有這種圖案形狀的線圈配 18 1244661 線圖案3 , η 士 將被覆陶莞芦2C 線圖案31〜,在此情形,需要 究層叫、/的lr曰増加為,僅進行經移除之第2陶 的s奉 曰“周整的量。此外,因爲線圈連接電極6 的圖案形狀係與線圈配線圖 連接電極6 故可將呈有绩願π >、 1〜η的一個圖案形狀相同, 于^、有線圈配線圖案3 ( 狀相同)的第i陶究芦2A 圈連接電極6的圖案形 春者^丨 曰Al~n备作第2陶竞層%、2來併用。 組合;案上情形時,第2陶竟層2Βι 2在圖9所示之 極6二有:個:用。在圖9中’係使用形成有線圈連接電 第角部㈣的第2陶mi及與一個 陶究居2A〜㈣的第2陶£層2Bl、2。依據在第1 是層2Al,n的線圈配線圖案、的形狀,削減帛2陶究声 二、2,如此可增加被覆陶究層的層數。在圖9中,增加的 子设陶瓷層係表示爲被覆陶瓷層2C3。 例如在圖1至圖4所示的構成中,係將線圈配線圖案 卜"的端部3a、3a,酉己置在線圈導體3的環繞軌跡的隅角。 :然而:如圖H)所示,亦可將端部3a、3a’酉己置在線圈導體 的%繞軌跡的隅角以外的中途部上。在此情形,設於第2 门瓷層2B,、2的線圈連接電極6的配置位置亦不同。此外, 例如在圖i至圖5中,端部3a、3a’、線圈連接電極6、或 外延電極連接圖案5,雖設成寬度較周圍的配線圖 連接痒塾形狀代替,惟如圖η所^,亦可形成與周圍配線 圖案相同寬度的圖案形狀。 接著,說明此積層型片狀電感器i之製造方法。如圖 19 1244661 12所示,準備呈長方形或正方 ,^ . 9 Λ ,- 的设數片積層型第1陶瓷 生丕g 2Αι〜η 、弟2陶瓷生坯層 , ^ « 9Γ , ^ 4 曰2β1、2 、及被覆陶瓷生 坯層2Ci〜4 。廷些陶瓷生坯層M| 別如以下述方式製造。混 合磁體粉末(鐵氧體粉末等)、黏人 4万飞表k - 丄十,、 α Μ、及可塑劑等原料,以 球磨粉機(ball mill)將其碾磨、、、曰 μ a而成爲漿狀的組成物 後,進仃脫氣處理以調整黏度。 _ 、、、勒度調整的組成物以 刮刀法寺方法轉印到載體膜上以 F馬免生述層。又,亦 可使用玻璃陶变的非磁性材料來代替磁體粉末。
在各弟1陶堯生, ^ 远層2Αι〜形成貫穿其厚度方向之 弟1電導體(未圖示)。第〗雷墓 , )弟1電導體,係藉由在第1陶兗生埋 層2Αι〜η 形成貫穿孔德,將莫齋α ,, 俊將導電性糊料等導體充填於貫 穿孔而形成。在第1陶竟生述層An,與第2陶曼生迷層 冰,貫穿其厚度方向而形成第2電導體(未圖示)。第^ 電導體’係藉由在第1陶咨吐抹爲 , 符街你乐1阄无生坯層2An,與第2陶瓷生坯層 2B丨’形成貫穿孔後,將焊料、導電性糊料、導電性樹脂等 導體充填於貫穿孔而形成。如此,第2電導體基本上具有
'第1電導體同樣的構成。在第2陶瓷生坯層瑪,與被覆 陶瓷生坯層2Cl〜4,,貫穿其厚度方向而形成第3電導體 11第3電導體1 1,係藉由在第2陶瓷生坯層b2,與被覆 Π瓷生坯層2C1〜4形成貫穿孔後,將導電性糊料等導體充 填於貫穿孔而形成。如上所述,第3電導體11基本上具有 與第1電導體同樣的構成。 在各第1陶瓷生堪層2A][〜n’上面形成線圈配線圖案 線圈配線圖案3〗〜n,以例如厚膜印刷、塗布、蒸鍵、 20 1244661 減鑛等方法形成。各第生_2Αι~η,的線圈配線圖 案3^’的一端,係配置在與第1陶瓷生坯層2、~n,的第 1電導體對向的位置。 在各第2陶兗生堪層2Βι 2,±面形成外延電極連接圖 案5、線圈連接電極6、及連結配線圖案7形成。外延電極 連接圖案5、線圈連接電極6、及連結配線圖案7,以例如 厚膜印刷、塗布、蒸鑛、濺鍍等方法形成。線圈連接電極6 係形成下述的形狀。線圈連接電極6係形成,將與陶兗層 的厚度方向對向的第2陶瓷生坯層2Bi2,的表面上各部: 連結到線圈連接電極對向端部3a,的各位置不同點的形 狀。端部3a ,如前述般’係與線圈連接電極6對向的線 圈配線圖案3丨、η的端部3 a同樣。 ^線圈連接電極對向端部3a,,如前述般,藉由減增減 第1陶瓷層的層數使其位置不同。外延電極連接圖案 5形成在第2陶瓷生坯層2B,、2,的預定表面部位。在本實 施形態中,外延電極連接圖案5形成在線圈導體3的環嘵 軌跡的中心位置。連結配線圖案7,係形成將外延電極連= 圖案5與線圈連接導體6直線連結的形狀。 待形成在被覆陶瓷層2(^〜4,的第3電導體u,係形成 在與電極連接圖案5對向的位置。 依序積層第1陶瓷生坯層2Αι〜η,、第2陶瓷生坯層 2B〗、2、被覆陶瓷生坯層2Cl〜4,。此時,第!陶瓷生坯^ 2A1〜η的線圈配線圖案3〗〜η的端部3a,係配置在與第工陶 瓷生坯層2AH,(與第1陶瓷生坯層2Αι〜η,鄰接)的第^電 21 1244661 導體對向的位置位置。因此,由於將第"甸⑽層2Al〜n, ' d nut:各陶£生:¾層2AH’ #線圈配線圖案3ι〜η形成 別::郤接之各第1陶瓷生坯層%〜,#第i電導體抵 接 <,猎此’線圈配線圖f 3】〜“皮此形成電氣連接且整體形 成爲螺旋狀的線圈導體3的形狀。 此呀第1陶瓷生坯層2A1〜η,的層數,係依據積層型 :狀電感器1所需的電氣特性(電感等)而改變。藉此,位於 第1陶瓷生坯層2Arn’的線圈連接電極對向端部3a,的位 置亦依據片材數而不同。然而,設於第2陶究生述層况2 的線圈連接電㉟6的形狀,具有與複數個不同位置的複數 個線圈連接電極對向端部3a,(在本實施形態中所有的)對 向的形狀。因此,即使線圈連接電極對向端部,的位置 不同’線圈連接電極6亦能透過第2電導體而與複數個(在 本實施形態中所有的)線圈連接電極對向端部“,的位置不 同點形成電氣連接。藉此,能以最小需要量(本實施形態中 爲個)的線圈連接電極6的來對應線圈連接電極對向端部 3a 的不同位置圖案。 、/積層型陶究生埋層2Al〜n, 、2Bl、2,、及%〜4係壓縮 成形。此外,將經壓縮成形之陶瓷生坯層2Αι〜η, 、2Βι ”,、 及2Ci〜4切割成各積層型片狀電感器形狀。又,在圖12中, 僅表不一個零件區域,而不是薄片狀態。將待切割的各積 層5L片狀電感器的原型以燒結處理而積層一體化。例如以 5〇(TC的脫黏合劑處理與9〇(rc的本燒結處理來實施。經積 層一體化的陶瓷生坯層成爲積層體2。 ' 22 1244661 最後’如圖i所示,在積層體2表面形成端子電極ι〇。 端子電極1G係被覆於被覆㈣層2Ci 4的表面。端子電極 丨〇,係利用沈浸積層體2於導電性糊料的方法而形成。就 導電性_所含的導電㈣而言’除了銀(Ag)外,亦可使用 ^巴(Ag-Pd)、鎳(Nl)、和銅(Cu)等金屬、或其合金。端子 ,極10的形成方法’除了上述方法之外,亦可使用印刷、 祭鑛、_等方法。在形成的端子電#1G表面施以錄鑛後, 再施以錫鍍。 在上述積層型片狀電感器i的製造方法中,線圈連接 7極6係從線圈導體3的環繞中心線方向讀察之沿線圈 —體、3的環繞執跡而形成。藉此’可將線圈連接電極6對 線圈導體3的磁通量的遮蔽抑制成最小限度。此外’將線 圈連接電極6形成一端斷開的環狀。藉此,線圈連接電極、 :可當作線圈導體3的一部分,如此可提升積層型片狀電 感益1的電氣特性(電感等)。此外,由於能削減陶竟層的層 數且提升電氣特性,故可獲得積層型片狀電^丨的小型 化。 达此外,以從環繞中心線方向α觀察之線圈導體3的環 ?執跡成爲矩形的方式,來設定線圈配線圖案3^的形狀。 精此,磁通量通過線圈導體3的面積能盡可能地增大,如 此,不僅可提升積層型片狀電感器1的特性,亦可使其形 狀小型化。 、^ 另外,將線圈配線圖案3,~η的各端部3a配置在形成有 矩形之環狀軌跡(從線圈導體3的環繞中心線方向α觀察) 23 1244661 步地減少線圈連 之線圈導體3的隅角矩形。藉此,能進 接電極對線圈導體的磁通量的遮蔽。 本發明的積層型電子零件之製 卞心Iw方法,不限於上述實 施形態,在其要旨的範圍内可作夂 」作各種變更。例如,本發明 除了積層型片狀電感器外,亦可滴 力J週用於·積層型片狀阻抗 器(―)、搞合器、平衡·不平衡轉換器、延遲線、積芦 型LC雜訊滤波器、或使用導通電感器(連結多層積板、^ 通孔而構成)之積層型LC遽波器(低通濾波器、帶通濾波
器、帶阻滤波器、高通滤波器等)等之單體,或將前述積層 型電子零件組合所構成之高頻模組。 、S 又,在前述第1實施形態,線圈軸雖平行於構裝面, 惟線圈軸亦可與構裝面正交。
本發明,除了積層型片狀電感器外,亦可利用作為: 積層型LC雜訊濾波器、或使用導通電感器(連結多層積板、 導通孔而構成)之積層型LC濾波器(低通濾波器、帶通濾波 器、帶阻濾波器、高通濾波器等)等之單體,或將前述積層 型電子零件組合所構成之高頻模組的構造、及其製造方 法,故可發揮極大的效果。 【圖式簡單說明】 圖1係表示本發明之一實施形態之積層型片狀電感器 的構成之截面圖。 圖2係表示實施形態之積層型片狀電感器的構成之分 解立體圖。 24 1244661 圖3係表示實施形態之積層型片狀電感器的變形例之 分解立體圖。 圖4係表示實施形態之積層型片狀電感器的構成之展 開圖。 圖5(a)、(b)係表示線圈導體的内部空間形狀的示意圖。 圖6係表示實施形態之積層型片狀電感器的連接構成 的各圖案之展開圖。 圖7〇)〜(g)係分別表示形成於本發明之第2陶甍層之外 I包極連接圖案、線圈連接電極、連結配線圖案的變形例 之示意圖。 圖8係表示本發明之積層型片狀電感器的連接構成的 各圖案的變形例之展開圖。 圖9係表示本發明之積層型片狀電感器的連接構成的 各圖案的另一變形例之展開圖。 圖10係表示本發明之積層型片狀電感器的連接構成的 各圖案的另一變形例之分解立體圖。 圖11係表示本發明之積層型片狀電感器的連接構成的 各圖案的另一變形例之分解立體圖。 圖12係表示本發明之積層型片狀電感器之製造方法之 截面圖。 圖1 3係表示習知例的構成之立體圖。 圖14係表示習知例的構成之分解立體圖。 【主要元件符號說明】 1244661 1 積層型片狀電感器 2 積層體 2 A !〜η 第1陶瓷層 2Β1、2 第2陶瓷層 2C^4 被覆陶瓷層 2A^n5 第1陶瓷生坯層 2Βι、2, 第2陶瓷生坯層 2Ci^45 被覆陶瓷生坯層 3 線圈導體 3 1 ~n 線圈配線圖案
3a 3a, 5 6 6a 7 9 端部 線圈連接電極對向端部 外延電極連接圖案 線圈連接電極 隅角部 連結配線圖案 外延電極 10 端子電極 11 第3電導體 a 環繞中心線方向 26

Claims (1)

1244661 十、申請專利範圍: 卜一種積層型電子零件,其特徵在於具備: 積層一體化之複數個第1陶兗層; 第2陶瓷層,***配置於該第 且八你乐i陶£層的任意積層位 置; ' 線圈配線圖案,具有構成線圈導體一部分的形狀,且 設於各該第1陶瓷層表面; 外延電極連接圖案,設於該第2陶瓷層的任意表面部 位; 線圈連接電極,係設置成隔著該第2陶瓷層或第丨陶 瓷層而通過與該線圈配線圖案的端部對向之該第2陶瓷層 的表面部位; 連結配線圖案,設於該第2陶瓷層表面,用來連結該 外延電極連接圖案與線圈連接電極; 第1電導體,貫穿該第1陶瓷層的厚度方向,用以使 隔著第1陶瓷層對向的該線圈配線圖案的端部彼此形成電 氣連接’而使該等線圈配線圖案形成該線圈導體;及 春 第2電導體,貫穿該第2陶瓷層或第1陶瓷層(連接於 該第2陶瓷層)之厚度方向,並使彼此對向的該線圈配線圖 案的端部與該線圈連接電極形成電氣連接; 該線圈連接電極的線圈連接電極對向端部,係依據該 第1陶瓷層的層數增減而在該第1陶瓷層表面其位置不同; 該線圈連接電極具有,隔著該第2陶瓷層或該第1陶 瓷層與該線圈配線圖案的線圈連接電極對向端部(依據該第 27 1244661 ⑽層的層數減增減而位置不同)對向的第2陶究層表面 部位所連結而成的形狀,· 該連結配線圖案具有,將該線圈連接電極的—處與該 外延電極連接圖案的一處連接的形狀。 2、如申請專利第丨項之積層型電子零件,其中該 線圈連接電極,從該線圈導體環繞中心線方向觀察係^ 線圈導體的環繞執跡設置。 ^ 3如申凊專利範圍第2項之積層型電子零件,其中, 該線圈連接電極係呈一端斷開的環狀。 4、 如申請專利範圍第丨項之積層型電子零件,其中, 該線圈連接電極在該第2陶瓷層表面部位上具有焊墊部。 5、 如申請專利範圍第4項之積層型電子零件,其中, 該線圈導體係設置成,從其環繞中心線方向觀察時的環繞 執跡爲矩形。 6、 如申請專利範圍第5項之積層型電子零件,其中, 各該線圈配線圖案的端部係設於該線圈導體(從其環繞中心 線方向觀察時的環繞執跡爲矩形)的隅角。 7、 一種積層型電子零件之製造方法,該積層型電子零 件具備: ' 積層一體化之複數個第1陶瓷層; 第2陶瓷層,***配置於該第丨陶瓷層的任意積層位 置; 、曰 線圈配線圖案,具有構成線圈導體一部分的形狀,且 設於各該第1陶瓷層表面; 28 .1244661 外延電極連接圖案’設於該第2陶瓷層的任意表面部 位; 線圈連接電極,係設置成隔著該第2陶瓷層或第1陶 竟層而通過與該線圈配線圖案的端部對向之該第2陶瓷層 的表面部位; 連結配線圖案,設於該第2陶瓷層表面,用來連結該 外延電極連接圖案與線圈連接電極;
第1電導體,貫穿該第1陶瓷層的厚度方向,用以使 隔著第1陶瓷層對向的該線圈配線圖案的端部彼此形成電 氣連接,而使該等線圈配線圖案形成該線圈導體;及 第2電導體,貫穿該第2陶瓷層或第i陶瓷層(連接於 該第2陶瓷層)之厚度方向,並使彼此對向的該線圈配線圖 案的端部與該線圈連接電極形成電氣連接; 該線圈連接電極的線圈連接電極對向端部,係依據該 第1陶兗層的層數增減而在該帛i陶究層表面其位置不同; 該方法之特徵包含以下步驟: 準備複數個第1陶瓷生坯層,並在該等第i陶瓷生坯 層形成該第1電導體或第2電導體的步驟; 在該第1陶瓷生坯層形成該線圈配線圖案的步驟; ^準備第2陶瓷生坯層,並在該第2陶瓷生坯層形成 第2電導體的步驟; 、在該第2陶究生埋層形成該外延電極連接圖案、線圈 連接電極、及連結配線圖案的步驟; 在任意的積層位置***該第2陶瓷生坯層的狀態下, 29 J244661 積層該第1、第2陶瓷生坯層的步驟;及 將含該第卜第2陶究生述層的積層體燒結的步驟; 在该弟2陶竟生㈣形成該外延電極連接圖案、線圈 連接電極、及連結配線圖案的步驟中, 將該線圈連接電極形成為具有:@著該帛2㈤竟生述 層或第1陶£生述層而與該線圈配線圖案的線圈連接電極 對向端部(依據該g 1陶瓷生坯層的層數減增減而位置不同) 對向的該第2陶甍層表面部位連結而成的形狀;
且將該連結配線圖案形成為具有:將該線圈連接電極 的一處與該外延電極連接圖案的一處連接的形狀。 8、如申請專利範圍第7項之積層型電子零件之製造方 法,其中,在該第2陶究生述層形成該外延電極連接圖案、 線圈連接電極、及連結配線圖案的㈣,該線圈連接電極 係形成’從該線圈導體環繞中心線方向觀察係沿該線 體的環繞執跡設置。 9、 如申請專利範圍第8項之積層型電子零件之製造方 法其中,在该第2陶瓷生坯層形成該外延電極連接圖案、_ 線圈連接電極、及連結配線圖案的步驟,該線圈連接電極 係形成呈一端斷開的環狀。 10、 如申請專利範圍第7項之積層型電子零件之製造 方法,其中,在形成該外延電極連接圖案、線圈連接電極^ 及連結配線圖案的步驟,該線圈連接電極係形成,在哕第2 陶瓷層表面部位上具有焊墊部。 11、 如申請專利範圍第1 〇項之積層型電子零 a ▽ 表造 30 1244661 方法’其中,在該帛〗肖竞生柱層形成該線圈配線圖案的 少驟,該線圈導體係形成,從其環繞中心線方向觀察時的 環繞軌跡爲矩形。 、’ 12、如申請專利範圍第u 方法’其中’在該第1陶究生 少驟,該線圈配線圖案係形成 係設於該線圈導體(從其環繞中 爲矩形)的隅角。 項之積層型電子零件之製造 迷層形成該線圈配線圖案的 各邊線圈配線圖案的端部 “線方向觀察時的環繞執跡
十一、圖式· 如次頁
31
TW093135055A 2003-12-05 2004-11-16 Method of manufacturing multilayered electronic component and multilayered component TWI244661B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003407266A JP4211591B2 (ja) 2003-12-05 2003-12-05 積層型電子部品の製造方法および積層型電子部品

Publications (2)

Publication Number Publication Date
TW200522104A TW200522104A (en) 2005-07-01
TWI244661B true TWI244661B (en) 2005-12-01

Family

ID=34464020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093135055A TWI244661B (en) 2003-12-05 2004-11-16 Method of manufacturing multilayered electronic component and multilayered component

Country Status (8)

Country Link
US (2) US7375977B2 (zh)
EP (1) EP1538638B1 (zh)
JP (1) JP4211591B2 (zh)
KR (1) KR100627700B1 (zh)
CN (1) CN1291426C (zh)
AT (1) ATE488844T1 (zh)
DE (1) DE602004030085D1 (zh)
TW (1) TWI244661B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090139759A1 (en) * 2004-12-20 2009-06-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and manufacturing method therefor
US7474539B2 (en) * 2005-04-11 2009-01-06 Intel Corporation Inductor
US8633577B2 (en) * 2006-01-24 2014-01-21 Renesas Electronics Corporation Integrated circuit device
US7768117B2 (en) * 2007-05-30 2010-08-03 Tessera, Inc. Microelectronic package having interconnected redistribution paths
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
JP5262775B2 (ja) * 2008-03-18 2013-08-14 株式会社村田製作所 積層型電子部品及びその製造方法
CN102084441A (zh) * 2008-07-22 2011-06-01 株式会社村田制作所 电子元器件及其制造方法
JP5703754B2 (ja) * 2009-01-30 2015-04-22 株式会社村田製作所 電子部品及びその製造方法
WO2010092861A1 (ja) * 2009-02-13 2010-08-19 株式会社村田製作所 電子部品
JP5365689B2 (ja) * 2009-03-26 2013-12-11 株式会社村田製作所 電子部品及びその製造方法
JP4893773B2 (ja) * 2009-04-02 2012-03-07 株式会社村田製作所 電子部品及びその製造方法
CN102804292B (zh) 2009-06-24 2014-10-22 株式会社村田制作所 电子元器件及其制造方法
CN101819853B (zh) * 2010-04-29 2012-05-09 深圳顺络电子股份有限公司 一种叠层线圈元器件的制作方法
KR101153507B1 (ko) * 2010-05-24 2012-06-11 삼성전기주식회사 적층형 인덕터
CN102971809B (zh) * 2010-06-28 2016-02-17 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
KR20120050837A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 전도성 필름 및 그 제조방법
KR101153557B1 (ko) 2010-11-23 2012-06-11 삼성전기주식회사 적층형 인덕터 및 적층형 인덕터 제조 방법
US9113569B2 (en) * 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
KR101218985B1 (ko) * 2011-05-31 2013-01-04 삼성전기주식회사 칩형 코일 부품
JP5459327B2 (ja) * 2012-01-24 2014-04-02 株式会社村田製作所 電子部品
CN203982942U (zh) * 2012-02-29 2014-12-03 株式会社村田制作所 层叠型电感器以及电源电路模块
KR20140080019A (ko) * 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
CN106024327B (zh) 2015-03-27 2019-07-19 株式会社村田制作所 层叠线圈部件
JP6508126B2 (ja) * 2016-05-26 2019-05-08 株式会社村田製作所 コイル部品
US10923259B2 (en) * 2016-07-07 2021-02-16 Samsung Electro-Mechanics Co., Ltd. Coil component
JP6569654B2 (ja) * 2016-12-14 2019-09-04 株式会社村田製作所 チップインダクタ
JP6780589B2 (ja) * 2017-06-02 2020-11-04 株式会社村田製作所 電子部品
JP6962129B2 (ja) * 2017-10-20 2021-11-05 Tdk株式会社 積層コイル部品及びその製造方法
JP2019096818A (ja) 2017-11-27 2019-06-20 株式会社村田製作所 積層型コイル部品
JP6954217B2 (ja) * 2018-04-02 2021-10-27 株式会社村田製作所 積層型コイル部品
JP6954216B2 (ja) * 2018-04-02 2021-10-27 株式会社村田製作所 積層型コイル部品
JP7222217B2 (ja) * 2018-10-30 2023-02-15 Tdk株式会社 積層コイル部品
JP7180329B2 (ja) * 2018-11-30 2022-11-30 Tdk株式会社 積層コイル部品
JP7092070B2 (ja) * 2019-03-04 2022-06-28 株式会社村田製作所 積層型コイル部品
JP7215326B2 (ja) * 2019-05-24 2023-01-31 株式会社村田製作所 積層型コイル部品
JP7020455B2 (ja) * 2019-05-24 2022-02-16 株式会社村田製作所 積層型コイル部品
JP7260016B2 (ja) * 2019-05-24 2023-04-18 株式会社村田製作所 積層型コイル部品
JP7260015B2 (ja) * 2019-05-24 2023-04-18 株式会社村田製作所 積層型コイル部品及びバイアスティー回路
JP7215327B2 (ja) 2019-05-24 2023-01-31 株式会社村田製作所 積層型コイル部品
KR20210019844A (ko) * 2019-08-13 2021-02-23 엘지이노텍 주식회사 손떨림 보정을 위한 코일 부재 및 이를 포함하는 카메라 모듈

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356181B1 (en) * 1996-03-29 2002-03-12 Murata Manufacturing Co., Ltd. Laminated common-mode choke coil
JP3097569B2 (ja) * 1996-09-17 2000-10-10 株式会社村田製作所 積層チップインダクタの製造方法
JP3307307B2 (ja) * 1997-12-19 2002-07-24 株式会社村田製作所 多層型高周波電子部品
JP3500319B2 (ja) 1998-01-08 2004-02-23 太陽誘電株式会社 電子部品
JP3351738B2 (ja) 1998-05-01 2002-12-03 太陽誘電株式会社 積層インダクタ及びその製造方法
JP2000151324A (ja) 1998-11-13 2000-05-30 Murata Mfg Co Ltd 積層型ノイズフィルタ
JP3571247B2 (ja) 1999-03-31 2004-09-29 太陽誘電株式会社 積層電子部品
JP2001076928A (ja) 1999-09-03 2001-03-23 Murata Mfg Co Ltd 積層型コイル部品
JP2002015918A (ja) 2000-06-28 2002-01-18 Tdk Corp 積層型電子部品
JP2002134321A (ja) 2000-10-23 2002-05-10 Tdk Corp 高周波コイル及びその製造方法
JP2003110238A (ja) * 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
JP3890953B2 (ja) 2001-10-26 2007-03-07 株式会社村田製作所 積層型電子部品の製造方法
JP2003282327A (ja) 2002-03-27 2003-10-03 Koa Corp 積層セラミックチップ部品およびその製造方法
US7211533B2 (en) * 2005-04-28 2007-05-01 Murata Manufacturing Co., Ltd. Oxide porcelain composition, ceramic multilayer substrate, and ceramic electronic component

Also Published As

Publication number Publication date
KR100627700B1 (ko) 2006-09-25
US7694414B2 (en) 2010-04-13
US20080250628A1 (en) 2008-10-16
US20050122699A1 (en) 2005-06-09
DE602004030085D1 (de) 2010-12-30
EP1538638B1 (en) 2010-11-17
EP1538638A3 (en) 2006-06-28
US7375977B2 (en) 2008-05-20
TW200522104A (en) 2005-07-01
EP1538638A2 (en) 2005-06-08
JP4211591B2 (ja) 2009-01-21
KR20050054832A (ko) 2005-06-10
ATE488844T1 (de) 2010-12-15
JP2005167130A (ja) 2005-06-23
CN1291426C (zh) 2006-12-20
CN1624826A (zh) 2005-06-08

Similar Documents

Publication Publication Date Title
TWI244661B (en) Method of manufacturing multilayered electronic component and multilayered component
CN107452463B (zh) 线圈部件
US10347419B2 (en) Coil electronic component and method for manufacturing the same
CN109585122B (zh) 磁耦合型线圈部件
JP2001023822A (ja) 積層フェライトチップインダクタアレイおよびその製造方法
JP3048592B2 (ja) 積層複合部品
KR20140077346A (ko) 파워 인덕터 및 그 제조 방법
US20160078997A1 (en) Inductor array chip and board having the same
KR101923812B1 (ko) 코일 부품
CN107527724B (zh) 线圈部件及其制造方法
KR102185051B1 (ko) 코일 전자부품
KR100850296B1 (ko) 자성 소자 및 그 제조 방법
JP2018098489A (ja) インダクタ
KR102194725B1 (ko) 코일 전자부품
US11107616B2 (en) Coil component
JPH09129458A (ja) コイル部品
KR20120036100A (ko) 적층형 인덕터 및 적층형 인덕터 제조 방법
US10937583B2 (en) Laminated electronic component
KR20200109557A (ko) 코일 전자부품
CN112447359B (zh) 电子部件及其制造方法
US11763979B2 (en) Laminated coil component
CN110676029B (zh) 电感器
JP3048593B2 (ja) 混成集積回路部品
JP2021052105A (ja) インダクタ部品
KR20150025936A (ko) 적층형 인덕터 및 이의 제조 방법