TWI244652B - Internal voltage generator - Google Patents
Internal voltage generator Download PDFInfo
- Publication number
- TWI244652B TWI244652B TW092135668A TW92135668A TWI244652B TW I244652 B TWI244652 B TW I244652B TW 092135668 A TW092135668 A TW 092135668A TW 92135668 A TW92135668 A TW 92135668A TW I244652 B TWI244652 B TW I244652B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- reference voltage
- differential
- driver
- differential amplifier
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Description
1244652 五、發明說明α) 【本發明所屬之技術領域】 本發明是有關一種内電壓產生器,更精確的講是有關一 種會產生位元線預充電電壓或單元板電壓的内電壓產生器, 其中位元線預充電電壓被用於半導體記憶元件的位元線,而 單元板電壓被用於半導體記憶元件的記憶單元板。 【先前技術】 一般而言,外加於半導體元件的電壓並不直接被用於該 半導體元件的内部線路。這是為了避免當直接外加電壓於内 部線路時,該半導體元件的内部線路運作錯誤的問題。第二 個原因是因為這麼做的電位不穩,因為外加電壓包含許多被 不當輸入於半導體積體線路中的雜訊,這種雜訊很有可能導 致資料的錯誤。 基於上述原因,加於半導體元件的外部電壓通過一個内 部緩衝區後,慣例地被用為内電壓。 此内電壓包含一個單元板電壓VCP,一個位元線預充電 電壓VBLP,以及一個記憶胞電晶體的的電源供應VBB。 本發明是有關一種會產生記憶胞電容器的單元板電壓 (VCP )和位元線預充電電壓(VBLP )的内電壓產生器。 通常,半導體記憶元件被區分為核心區(c 〇 r e a r e a ) 和周圍區(p e r i p h e r a 1 a r e a )。核心區有一記憶胞區。核 心電壓產生器被置於半導體記憶元件的周圍區,並產生一内 電壓來驅動具有記憶胞區的核心區。 此半導體記憶元件包含一個記憶胞及一個内電壓產生 器。此記憶胞是作為一個資料儲存元件。此半導體記憶元件
1244652 五、發明説明(2) 包含/個内電壓產生器,它會根據儲存在記憶胞的高準位電 壓(也就是核心電壓)資料而產生一個特定的電歷。 本發明是有關一種内電壓產生器,該電壓產生器會輸出 預定核心電壓值的一半。因為記憶胞電容器的單元板電壓 (VCP)或位元線預充電電壓(VBLP)只需要一事的核心電 壓來進行操作。 在下文中,搭配爹考圖第1圖,將討論常見的會產生一 半核心電壓的内電壓產生器,以作為半導體元件之内電壓產 生器的合1丨子。 第1圖是一線路圖,顯示一般會產生一半核心電壓的内 電壓產生器。 根據第1圖所顯示,一般的内電壓產生器以核心電壓作 為其電源供應電壓。一般的内電壓產生器包含一個源極隨辆 電晶體來驅動驅動態。 一般的内電壓產生器中,NM0S電晶體NMQ會產生一個訊 號(P — d r v )來區動驅動態。 為了正常操作NMOS電晶體NMO,在P〇節點的電壓應大於 YHALF加上NMOS電晶體的啟始電壓nh。 人方、 壓Γ二:的傾向是,為了使電源供應具有小-點的電 νΑt的操作上便有了限制。而且,當輸出電壓 、^ ,將會使啟動對應的PMOS電晶體MPO產生^l _ (n — drv )發生問題。 土衹派 此η — drv訊號是用來驅動降低準位驅動器。纟 來的低的電壓下’ n_drvm號可能導致降低準位操作的2
1244652 五、發明說明(3) 常反應。 【本發明之内容】 因此,本發明是設計來解決上文所提的問題。此外,本 發明的一個目的是來提供一個易於修復輸出電壓到目標值的 内電壓產生器。儘管在為了克服外加於内電壓產生器的電源 供應電壓的降低,内電壓往往會產生變化。 為了達到此目標,内電壓產生器包含了: 一個參考電壓 區分器(reference voltage divider)用來產生第一和第 二參考電壓;第一微分放大器,用來接收第一參考電壓並產 生第一微分訊號(其中第一參考電壓來自參考電壓區分器, 並經過了第一微分放大器的第一輸入端);第二微分放大 器,用來接收第二參考電壓並產生第二微分訊號(其中第一 參考電壓來自參考電壓區分器,並經過了第二微分放大器的 第一輸入端):以及一個驅動器,該驅動器被來自第一和第 二微分放大器的第一和第二微分訊號所驅動。 在此,該驅動器的輸出訊號被用為半導體元件的内電 壓,並被施加於第一和第二微分放大器的第二輸入端來提供 一個回饋迴圈,此回饋迴圈可維持驅動器的輸出訊號在預定 的目標範圍内。 最好,驅動器輸出訊號的電壓大於第一參考電壓而小於 第二參考電壓。 用來產生第一和第二參考電壓的參考電壓區分器可由一 組串連於核心電壓和接地電壓之間的電阻組成,第一和第二 參考電壓經由這些串連電阻之間的節點輸出,並被配置於至
1244652_ 五、發明說明(4) 少一個電阻的另一端。或者此參考電壓區分器可再包含一個 參考調節器。 【本發明之實施方式】 本發明之較佳實施例藉由相關圖示加以詳細描述。為免 重覆繁瑣,在以下圖示說明中,已提及之相同元件以相同之 參考數字來代表。 在詳細敘述中所用的參考標記的定義如下: V D D :電源供應; VCORE :核心電壓。當高水平的資料被儲存於半導體記 憶元件的記憶胞時,此核心電壓會有一電位水平。核心電壓 所具有的電位水平小於電源供應VDD。 VSS :接地電壓。 VREF_P :小於目標内電壓的第一參考電壓。 VREF_N :小於目標内電壓的第二參考電壓。 VB A I S :使微分放大器能操作的偏壓電壓。 VHALF :本發明所提供之預期的内電壓。 第2圖為根據本發明的第一種實例所配置的内電壓產生 器之線路圖。 第2圖的内電壓產生器包括有:一個參考電壓區分器 2 0 0,一個比較測定器2 2 0,一個驅動器2 4 0。 比較測定器2 2 0包括有第一微分放大器2 2 2和第二微分放 大器2 2 4。 如弟2圖所不’爹考電壓區分200包含了在核心電壓 VCORE與接地電壓VSS之間,彼此串連的許多電阻。
第10頁 1244652 五、發明說明(5) 參考電壓區分器2 0 0產生第一參考電壓VREF_P以及第二 參考電壓VREF J。第一參考電壓VREF_P的值比第二參考電壓 VREF_N的值來的小。 驅動器之輸出訊號的電壓VHALF被設為大於第一參考電 壓VREF一P,而小於第二參考電壓vreF — N。 構成了比較測定器22 0的第一微分放大器222和第二微分 放大器2 2 4是一個兩端輸入微分放大器。 苐一微分放大器22 2產生第一微分訊號p_drv。第一微分 放大器222包括第一與第二輸入端。 第一參考電壓VREF一P被施於第一微分放大器222的第一 輸入端。 弟二微分放大器2 2 4產生第二微分訊號n — d r v。第二微分 放大器222包括第一與第二輸入端。 第二參考電壓VREF — N被施於第二微分放大器224的第一 輸入端。 驅動器2 4 0乃被分別來自第一與第二微分放大器的第一 與第二微分訊號所驅動。 驅動器2 4 0的輸出訊號被用為半導體元件的内電壓。 驅動器2 4 0的輸出訊號,經由回饋線路被分別施於第一 微分放大器222的第二輸入端與第二微分放大器224的第二輸 入端。 驅動器240包括一個PMOS電晶體,和一個nm〇S電晶體, 此二電晶體串連於電源供應VDD與接地電壓VSs之間。 第一微分訊號P —drv被施於PMOS電晶體的栅極。
第11頁 1244652 五、發明說明(6) 第二微分訊號n — drv被施於NMOS電晶體的栅極。 驅動器的輸出訊號VHALF,乃經由佈置於PMOS電晶體和 NMOS電晶體之間的節點而輸出。 以下將討論第2圖所示之内電壓產生器之操作。 首先,在參考電壓區分器2 0 0中,許多電阻彼此串連於 核心電壓VCORE與接地電壓VSS之間。 第一參考電壓VREF一P和第二參考電壓VREF j分別經由上 述串聯電組中的兩個不同節點輸出,因此具有不同的比較電 壓。 比較測疋器2 2 0包括有第一微分放大器2 2 2和第二微分放 大态2 2 4。第一微分放大器2 2 2驅動P Μ 0 S電晶體2 4 2,此p Μ 0 S 電晶體2 4 2乃作為驅動器2 4 0的提升準位元件。第二微分放大 器224驅動關03電晶體244,此隨03電晶體244乃作為驅動器 2 4 0的降低準位元件。 口 偏壓電壓V B A I S同時的被輸入於第一微分放大器2 2 2和第 二微分放大器224。偏壓電壓VBAIS被施於兩個NMOS電晶體 2 1 2,2 1 4,以分別地來操作第一和第二微分放大器2 2 2和 224。 兩個NMOS電晶體2 1 2,2 1 4,分別的被用為第一和第二微 分放大器2 2 2和2 2 4的電流源。 Λ 偏壓電壓VBAIS最好大於每一個nm〇S電晶體212,214的 啟始電壓。
1244652 五、發明說明(7) 考電壓VREF一P,第一參考電壓VREF—P的值小於驅動器24ΰ之 輸出電壓VHALF的目標值。 第彳政分放大為Μ 2 ’經過回饋,而由其第二輸入端接 收驅動器240之輸出電壓VHALF。 因此,當驅動器240之輸出電壓VHALF小於第一參考電壓 VREF —P時,第一微分訊號p — drv的電壓準位會變的小到足 以驅動提升準位的PMOS電晶體242,進而導致驅動器24〇其輪 出電壓VHALF之電壓準位的增加。 〃別 、第一微分訊號P-drv乃第一微分放大器222的輸出電壓。 然而’當增加後的驅動器240的輪出電壓μ a Lf大於第一表考 電壓VREF-P時,第一微分訊號p — drv的電壓準位會變的高到
足以關掉PMOS電晶體242,而中斷其作為提升準^元件 用。 F 所以,驅動器240的輸出電壓VHALF的準位,在正常運作 中’可被維持於大於第一參考電壓M _ p。 第二微分放大器224驅動作為降低準位元件的NM〇s電晶 也2 4 4。第一微分放大器2 2 4經由其第一輸入端接收第二表 電壓VREF 一N,第二參考電壓VREFJ的值大於驅動器24〇/· 出電壓VHALF的目標值。 則 第二微分放大器224,經過回饋,而由其第二輸入端接 收驅動器240之輸出電壓VHALF。 因此,當驅動器24 0之輸出電壓VHALF大於第二參考電题 VREFJ時,第二微分訊號n_drv的電壓準位會變的高到足^ 以驅動降低準位的PMOS電晶體242,進而導致i動器24〇其輪
1244652 五、發明說明(8) 出電壓VHALF之電壓準位的減少。 题。f 一後=甙唬广一仏¥乃第二微分放大器224的輸出電 ί者:二’d ·減少後ί驅動器240的輸出電壓VHALF小於第二
低=1 EF-N日守,第二微分訊號n — drv的電壓準位會變的 低到足以關掉NMOS電晶俨9/1/1 :山 私土千丨曰艾日J 的作用。 弘日日to244,而中斷其作為降低準位元件 所H驅動11240的輪出„mLF的準位,在正常運作 可被維持於低於第二參考電壓j。 驅動器240運作中,構成驅動器240的PM0S電晶體242 和NMOS電晶體244被控制於一種三態的環境中。 夂體242作為提升準位元件,而NMQS電晶體244作 為IV低準位元件。以下將敘述三種作用態。 當驅動器240的輸出電壓VHALF大於第一參考電壓vref p 且小於第二參考電壓VREFj時,將會啟動作為提升準位元件 的PMOS電晶體以及作為降低準位元件的NM〇s電晶體。 s驅動^§240的輸出電壓VHALF大於第二參考電壓 VREF — N,提升準位的PM0S電晶體被關掉,而降低準1立元 的NMOS電晶體244被啟動,以降低驅動器24()的輸⑤ VHALF 。 a 土 當驅動器240的輸出電壓VHALF小於第一參考電壓 VREF-P,提升準位的PM0S電晶體被啟動,而降低^ ^元 的NMOS電晶體244被關掉,以降低驅動器240的輸出兩题 VHALF 。 包 土 因此,本發明的内電壓產生器所輸出電MVHALF被維持
第14頁 1244652 五、發明說明(9) 於介於第一參考電壓VREF_P與第二參考電壓VREF_N之間。 依照本發明,輸出電壓VHALF會介於第一參考電壓 VREF_P與第二參考電壓VREF_N的範圍之内。 經由適當的調整參考電壓區分器2 0 0的電阻值,其變化 的範圍可被調小至目標所期。 而且,經由控制的調整參考電壓區分器2 0 0的電阻比 值,可調高或調低輸出電壓VHALF的平均電壓準位。 第3圖為根據本發明的第二種實例所配置的内電壓產生 器之線路圖。 弟3圖為的内電壓產生裔^利用^一種典型的餐考電壓產 生器(參考調節器)3 0 0,而產生第一和第二參考電壓, VREF_P *VREF —N ;在這方面它不同於第2圖為的内電壓產生 器。 亦即,據本發明第二種實例内電壓產生器乃利用典型的 參考電壓產生器(參考調節器)3 0 0,而此調節器是由電源 供應電壓VDD所操控。 因為第二種實例產生的參考電壓比第一種實例的穩定, 它所產生的輸出電壓VHALF不需要和核心電壓VCORE有連鎖 關係。 核心電壓VCORE亦是一種内電壓,而它在本發明第二種 實例的操作中並不必然被使用。 如上所述,根據本發明的内電壓產生器被用於產生記憶 元件的位元線預充電電壓或單元板電壓。 此外,此内電壓產生器可被用於提供各種實用的,在半
第15頁 1244652 五、發明說明(10) 導體記憶元件中使用的内電壓產生器。 第4圖顯示,在增加施於半導體記憶元件的電源供應電 壓VDD的過程中’第2圖與第3圖所示之元件所產生之電壓的 變4匕圖。 如第4圖所示,在電源供應電壓VDD,被施加於半導體記 憶元件之後,經過一段預定的時間間隔,期望中的内電壓的 值會達到介於第一參考電壓VREF_P和第二參考電壓VREF N之
間。此範圍在圖中表示為PRESENT AREA OF VHUF VOLTME :VHALF電壓的表現範圍。 第5圖顯示當半導體記憶元件在操作時,第2圖或第3圖 任一所示之内電壓產生器之操作電壓。 ▲如第5圖所示田内電壓產生器所產生的内電壓VHALF發 生變化,也就是說,當介於第一參考電壓VREF — p和二表 電壓VREFJ之間的内電壓VHALF的準位,因為半了導體記一/ / 件的運作而被降低時,卜微分訊?虎p_drv 低 準位。第-微分訊1虎…是第一微分放大器的輸出。低的 而且,當PM0S電晶體的電源電壓VDD和第一微分訊號 P —drv之間的差別大於PM0S電晶體的啟始電壓vth,pM〇f 體將被啟動以增加並維持内電壓VHALF的準位,使其可电曰曰 pi二2 ΐ二#考電壓VREF-P和第二參考電壓VREF-N之間。 PM0S电日日.肢乃是作為一個提升準位的元件。 VREF K二Ϊ介於第一參考電壓VREF — P和第二參考電壤 f !:! ; Γθ1; ^ 1 ^ VHALF ^ ^ ^ ^ ^ ^ 被刀讯唬n —drv也會升高到一個高準位。 一
1
第16頁 1244652 五、發明說明(11) 第二微分訊號n — drv是第二微分放大器的輪出。 而且,當NMOS電晶體的電源電壓VDD和第二微分訊號 Π-drv之間的差別大於NMOS電晶體的啟始電壓vth,NMOS電晶 體將被啟動以增加並維持内電壓VHALF的準位,使其可以維 持介於第一參考電壓VREF一P和第二參考電壓VREF — N之間。 N Μ 0 S電晶體乃是作為一個降低準位的元件。 如前面所敘述,在本發明中,内電壓VHALF的值介於第 一茶考電壓VREF一Ρ和第二參考電壓VREF J之間。 經由適當的調整參考電壓區分器2 〇 〇或參考調笳 電阻值,其變化的範圍可被調小。 的
而且’經由控制的調整參考電壓區分器2 〇 〇的電阻 值’可調高或調低輸出電壓VHALF的平均電壓準位。 即 如如面所提到的,儘管在使用核心電壓做為内雷、 為的電源供應電壓的情況下,電源供應電壓可能分壓區分 發明依然可產生恆定的内電壓VHALF。 ·低’本 根據本發明的内電壓產生器,儘管内電壓可能 原因變化’其輸出電壓依然可容易的被恢復到目標值為某些 因此’具有此内電壓產生器的半導體元件,里 有一穩定的電源電壓。 "哽作將會
由W所述,本發明可基於特定實施例及附圖、 2沾§此技術者,皆可參考此描述而更清楚了解此=述二住 二,T同之改良及結合及其它發明之實施例。因此^述實施 也Ν ίτ、作為描述本發明,而非限制此發明。 上述實
1244652 圖式簡單說明 第1圖為一般用來產生一半核心電壓的内電壓產生器之 線路圖。 第2圖為根據本發明的第一實例所配置的内電壓產生器 之線路圖。 第3圖為根據本發明的第二實例所配置的内電壓產生器 之線路圖。 第4圖為第2圖與第3圖所示之線路所產生之電壓的變化 圖。 第5圖為第2圖與第3圖所示之電壓產生器之内部訊號的
操作電壓。 【圖式中元件名稱與符號對照】 200 參考 電 壓 區 分 器 220 比較 測 定 器 222 第一 微 分 放 大 器 224 第二 微 分 放 大 器 240 驅動 器 242 PMOS 電 晶 體 212 、 214 、 244 : NMOS 電晶體
3 0 0 :參考電壓產生器(參考調節器) p_drv :第一微分訊號 n_drv :第二微分訊號 VDD :電源供應 VCORE :核心電壓
第18頁 1244652_ 圖式簡單說明 VSS :接地電壓 VREF_P :第一參考電壓 VREF_N :第二參考電壓 VBAIS :偏壓電壓 VHALF :本發明所提供之預期的内電壓
第19頁
Claims (1)
1244652 六、申請專利範圍 1 · 一種内電壓產生器,包括 -參考電壓區分器’用來產生第一和第二參考電壓; 二固第-微分放大器,用來接收來自參考電壓區分器, 亚、.里過弟-微分放大器的第—輪入端輸入的第一參考電壓, 並且用來產生第一微分訊號; -個第二微分放大器’用來接收來自參考電壓區分器, 並經過第二微分放大器的第一輪入端輸入的第二參考電壓, 並且用來產生第二微分訊號;以及, -個驅動器,被分別來自第一及第二微分放大器的第一 分訊號所驅動,而其中,該驅動器的輸出訊號被用 :卜元件的内電壓,並且分別被施加於第一及第二微分 ΐ =的弟二輸人端’而藉以提供回镇線路,經此回馈線路 來維持驅動器的輸出訊號在一預定的電壓範圍内。 2二如申清專利範圍第1項所述之内電壓產生器’其中所 述的弟一參考電壓小於第二參考電麼。 3·如申請專利範圍第1項所述之土内電壓產生器,豆中所 輸出訊號的電壓值大於第-參考電壓而小於第 、十、沾s: 1 :明專利範圍第1項所述之内電壓產生器,其中所 互相ΐ ^ :;個?_電晶體和-_0S電晶體,此兩者 ^ . λΜί 弟一和第二微分訊號分別被施加於ρΜ〇ς雷曰 體和NMOS電晶體的柵極。 IPMOS電日日 述二範圍第4項所述之内電壓產生器,其中所 ⑽勺輛出矾號乃經由PM〇S電晶體和麗⑽電晶體中間 第20頁 1244652 六、申請專利圍 的節點輸出。 6. 如申請專利範圍第1項所述之内電壓產生器,其中所 述的半導體元件,除了半導體元件的内電壓之外,還產生第 二内電壓;此第二内電壓被用於提供參考電壓區分器的電源 供應電壓。 7. —種内電壓產生器,包括 一參考電壓區分器,用來產生第一和第二參考電壓; 一個第一微分放大器,用來接收來自參考電壓區分器, 並經過第一微分放大器的第一輸入端輸入的第一參考電壓, 並且用來產生第一微分訊號; 一個第二微分放大器,用來接收來自參考電壓區分器, 並經過第二微分放大器的第一輸入端輸入的第二參考電壓, 並且用來產生第二微分訊號; 一個驅動器,被來自第一微分放大器的第一微分訊號所 驅動,用以維持驅動器的輸出訊號準位高於第一參考電壓, 此第一參考電壓係接收自參考電壓區分器; 而該驅動器,係被來自第二微分放大器的第二微分訊號 所驅動,用以維持驅動器的輸出訊號準位低於第二參考電 壓,此第二參考電壓亦接收自參考電壓區分器,其中驅動器 的輸出訊號,作為半導體元件的内電壓,並分別的被施加於 第一和第二微分放大器的第二輸入端,而藉以提供回饋線 路,經此回饋線路來維持驅動器的輸出訊號在一預定的電壓 範圍内,此預定電壓範圍乃由第一和第二參考電壓所界定。 8 ·如申請專利範圍第7項所述之内電壓產生器,其中所
第21頁 1244652 六、申請專利範圍 述的參考電壓區分器,進一步的由一些彼此串連於核心電壓 與接地電壓之間的電阻所構成’弟一和弟二爹考電尾經由這 些電阻之間的節點輸出,並至少被施加於某一個電阻的相反 端節點。 9.如申請專利範圍第7項所述之内電壓產生器,其中所 述的參考電壓區分器,進一步的包含一個參考調節器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030037149A KR100762873B1 (ko) | 2003-06-10 | 2003-06-10 | 내부 전압 발생기 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200428390A TW200428390A (en) | 2004-12-16 |
TWI244652B true TWI244652B (en) | 2005-12-01 |
Family
ID=33509643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092135668A TWI244652B (en) | 2003-06-10 | 2003-12-16 | Internal voltage generator |
Country Status (3)
Country | Link |
---|---|
US (1) | US20040251957A1 (zh) |
KR (1) | KR100762873B1 (zh) |
TW (1) | TWI244652B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060170466A1 (en) * | 2005-01-31 | 2006-08-03 | Sangbeom Park | Adjustable start-up circuit for switching regulators |
KR100688539B1 (ko) * | 2005-03-23 | 2007-03-02 | 삼성전자주식회사 | 내부전압 발생기 |
KR100695037B1 (ko) | 2005-09-15 | 2007-03-14 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전원전압 발생회로 및 내부전원전압 발생방법 |
US7362167B2 (en) * | 2005-09-29 | 2008-04-22 | Hynix Semiconductor Inc. | Voltage generator |
KR100771878B1 (ko) * | 2006-08-09 | 2007-11-01 | 삼성전자주식회사 | 세미-듀얼 기준전압을 이용한 데이터 수신 장치 |
JP4920398B2 (ja) * | 2006-12-20 | 2012-04-18 | 株式会社東芝 | 電圧発生回路 |
KR100817080B1 (ko) * | 2006-12-27 | 2008-03-26 | 삼성전자주식회사 | 내부 전원 전압들을 독립적으로 제어할 수 있는 반도체메모리 장치 및 그 장치를 이용하는 방법 |
EP2488926B1 (en) * | 2009-10-14 | 2013-08-07 | Energy Micro AS | Low power reference |
KR101038998B1 (ko) * | 2010-01-08 | 2011-06-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 비트라인 프리차지 전압 생성 회로 |
KR101226275B1 (ko) * | 2011-02-28 | 2013-01-25 | 에스케이하이닉스 주식회사 | 내부전압생성회로 |
KR20130076584A (ko) * | 2011-12-28 | 2013-07-08 | 에스케이하이닉스 주식회사 | 내부전압 생성회로 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1536872A (en) * | 1975-05-15 | 1978-12-20 | Welding Inst | Electrical inter-connection method and apparatus |
US4002282A (en) * | 1976-03-25 | 1977-01-11 | The United States Of America As Represented By The Secretary Of The Army | Insulation of microcircuit interconnecting wires |
JPS5863142A (ja) * | 1981-10-12 | 1983-04-14 | Toshiba Corp | ボンデイズグワイヤおよびボンデイング方法 |
JPS5963737A (ja) * | 1982-10-04 | 1984-04-11 | Hitachi Ltd | 布線の接続方法 |
US4705204A (en) * | 1985-03-01 | 1987-11-10 | Mitsubishi Denki Kabushiki Kaisha | Method of ball forming for wire bonding |
US4860941A (en) * | 1986-03-26 | 1989-08-29 | Alcan International Limited | Ball bonding of aluminum bonding wire |
JPH0690655B2 (ja) * | 1987-12-18 | 1994-11-14 | 株式会社東芝 | 中間電位発生回路 |
SG30586G (en) * | 1989-03-28 | 1995-09-18 | Nippon Steel Corp | Resin-coated bonding wire method of producing the same and semiconductor device |
JP2766369B2 (ja) * | 1990-03-20 | 1998-06-18 | 新日本製鐵株式会社 | 半導体用ボンディング細線 |
US5027053A (en) * | 1990-08-29 | 1991-06-25 | Micron Technology, Inc. | Low power VCC /2 generator |
JP3011510B2 (ja) * | 1990-12-20 | 2000-02-21 | 株式会社東芝 | 相互連結回路基板を有する半導体装置およびその製造方法 |
TW211013B (zh) * | 1991-12-27 | 1993-08-11 | Takeda Pharm Industry Co Ltd | |
US5310702A (en) * | 1992-03-20 | 1994-05-10 | Kulicke And Soffa Industries, Inc. | Method of preventing short-circuiting of bonding wires |
US5317254A (en) * | 1992-09-17 | 1994-05-31 | Micro Control Company | Bipolar power supply |
US5340771A (en) * | 1993-03-18 | 1994-08-23 | Lsi Logic Corporation | Techniques for providing high I/O count connections to semiconductor dies |
US5455745A (en) * | 1993-07-26 | 1995-10-03 | National Semiconductor Corporation | Coated bonding wires in high lead count packages |
US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
US5468999A (en) * | 1994-05-26 | 1995-11-21 | Motorola, Inc. | Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding |
US5444303A (en) * | 1994-08-10 | 1995-08-22 | Motorola, Inc. | Wire bond pad arrangement having improved pad density |
US5530287A (en) * | 1994-09-14 | 1996-06-25 | Unisys Corporation | High density wire bond pattern for integratd circuit package |
US5610442A (en) * | 1995-03-27 | 1997-03-11 | Lsi Logic Corporation | Semiconductor device package fabrication method and apparatus |
JPH08330346A (ja) * | 1995-05-31 | 1996-12-13 | Nec Kyushu Ltd | 半導体装置の製造方法 |
JPH0974347A (ja) * | 1995-06-26 | 1997-03-18 | Mitsubishi Electric Corp | Mos集積回路 |
KR0177784B1 (ko) * | 1996-04-30 | 1999-04-15 | 김광호 | 다수개의 승압전압 발생기를 갖는 반도체 메모리장치 |
KR0183874B1 (ko) * | 1996-05-31 | 1999-04-15 | 김광호 | 반도체 메모리장치의 내부 전원전압 발생회로 |
US6180891B1 (en) * | 1997-02-26 | 2001-01-30 | International Business Machines Corporation | Control of size and heat affected zone for fine pitch wire bonding |
KR100336751B1 (ko) * | 1999-07-28 | 2002-05-13 | 박종섭 | 전압 조정회로 |
JP2003168290A (ja) * | 2001-11-29 | 2003-06-13 | Fujitsu Ltd | 電源回路及び半導体装置 |
JP3960848B2 (ja) * | 2002-04-17 | 2007-08-15 | 株式会社ルネサステクノロジ | 電位発生回路 |
-
2003
- 2003-06-10 KR KR1020030037149A patent/KR100762873B1/ko not_active IP Right Cessation
- 2003-12-16 TW TW092135668A patent/TWI244652B/zh not_active IP Right Cessation
- 2003-12-16 US US10/736,816 patent/US20040251957A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR20040105976A (ko) | 2004-12-17 |
KR100762873B1 (ko) | 2007-10-08 |
TW200428390A (en) | 2004-12-16 |
US20040251957A1 (en) | 2004-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6781443B2 (en) | Potential generating circuit capable of correctly controlling output potential | |
CA1173519A (en) | Semiconductor integrated circuit | |
JP3124781B2 (ja) | 半導体集積回路装置 | |
TWI244652B (en) | Internal voltage generator | |
JP2624585B2 (ja) | 低電流基板バイアス発生回路 | |
TWI343576B (zh) | ||
JPH0714383A (ja) | 半導体集積回路 | |
US9740220B2 (en) | Device having internal voltage generating circuit | |
JP3913956B2 (ja) | 半導体記憶装置 | |
JP3762599B2 (ja) | 電源調整回路及びその回路を用いた半導体装置 | |
US6384672B2 (en) | Dual internal voltage generating apparatus | |
JPH0770216B2 (ja) | 半導体集積回路 | |
US8570097B2 (en) | Semiconductor integrated circuit | |
US6661729B2 (en) | Semiconductor device having test mode | |
US20060104144A1 (en) | Semiconductor memory device | |
US8565032B2 (en) | Semiconductor device | |
KR100493599B1 (ko) | 워드선활성화전압의안정화회로를가지는반도체기억장치 | |
US6577166B2 (en) | Voltage level detector and voltage generator using the same | |
JP3186034B2 (ja) | 基準電圧発生回路 | |
US6885237B2 (en) | Internal step-down power supply circuit | |
KR100221799B1 (ko) | 모드설정회로와 모드설정장치 | |
US20110241769A1 (en) | Internal voltage generator of semiconductor integrated circuit | |
US7123075B2 (en) | Current mirror compensation using channel length modulation | |
JP2928531B2 (ja) | 大規模集積回路 | |
US9335777B2 (en) | Voltage generation circuits and semiconductor devices including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |