TWI237947B - Level transducing circuit - Google Patents

Description

1237947

五、發明說明（1) [技術領域] 本發明係關於一種位準轉換電路，特別是將輪入訊 的電壓振幅變換為其他電壓振幅的位準轉換電路。 〜 [技術背景]

近年來在使用大塊矽晶的積體電路上，已開發出一 種被稱之為系統矽晶片的晶片，該晶片係將記憶體^ 理器搭載於與邏輯電路之同一晶片上。隨著該項開發j ^ 可能地利用微細的設計法將多種類的電路予以單一曰滅 的技術開發亦正在進行中。 曰曰化

但是’由於係依照電路種類不同而以不同之設計、去< 計，因此必須將設計法相異之電路予以積體化。其結果叹 導致會在同一晶片内混載以不同之電源電壓運作的多數電 路’而必須在該等電路的介面部分進行電壓位準之轉換。 此外，由於該等複數電路之混載，其目的之一係在追求其 高速性，因此對於位準轉換電路，同樣也要求高速運轉。

在液晶顯示裝置，有機EL (電致發光）裝置等顯示裝置 中，一般多使用由多晶矽所形成的薄膜電晶體。在與該種 顯示裝置同一基板上設置位準轉換電路時，一般而言，位 準轉換電路亦是由多晶矽形成的薄膜電晶體所構成。在電 晶體的製造程序中，閾值電壓等元件特性會產生參差不 齊。尤其是由多晶石夕所形成的薄膜電晶體中，其元件特性 之參差更大，儘管如此依然要求位準轉換電路必須以高度 的準確度進行運轉。此外，該種顯示裝置，基於省電力化 及高精細化之觀點，即使在供應小振幅的輸入訊號時，依

313789.ptd 第5頁 1237947 五、發明說明（2) 然需要可進行高速運轉之位準轉換電路。 第1圖係習知位準轉換電路之第1例的電路圖。該位準 轉換電路800，包含2個P通道MOSFET(金屬氧化物半導體場 效電晶體）801、802以及2個η通道MOSFET803、804。p通道 MOSFET801、8 02係分別連接在接收電源電位爾的電源端 子與輸出節點Ν11、Ν12之間，而η通道MOSFET803、804係 分別連接在輸出節點N 1 1、N 1 2與接地端子之間。p通道 MOSFET801 、8 0 2的閘極分別與各輸出節點N1 1、N12交叉連 接。對η通道Μ 0 S F E T 8 0 3、8 0 4的閘極係傳送互補變化的輸 入訊號 CLK1，CLK2。 當輸入訊7虎CLK1為南位準’輸入訊號CLK2為低位準 時，η通道MOSFET8 0 3呈導通狀態，而η通道MOSFET8 04呈關 斷狀態。藉此，ρ通道MOSFET802呈導通，而ρ通道MOSFET 8 0 1呈關斷狀態。其結果，將使輸出節點ν 1 2的輸出電位 Vout上昇。相反地，當輸入訊號CLK1為低位準，輸入訊號 CLK2為高位準時，將使輸出節點N12的輸出電位7〇11七降 低。 為了使11通道1«08?£丁803、804在該電路中導通，必須 使輸入訊號CLK1 ’ CLK2的電壓振幅大於η通道MOSFET803、 804的閾值電壓vtn。因此，該位準轉換電路8〇〇，係使用 在輸入訊號與輸出訊號之電壓比較小的情況，該電路可有 效地運用於例如將3 V系的訊號變換為5 V系的訊號，或將2. 5V系的訊號變換為3V系的訊號，或是將1· 8V系的訊號變換 為2 · 5 V系或3 · 3 V系的訊號時。

313789.ptd 第6頁 1237947 五、發明說明（3) 第2圖為習知之位準轉換電路之第2例之電路圖。該位 準轉換電路810，包含··偏壓電路811 ; p通道M0SFET812以 及 η通道 MOSFET81 3。 ρ通道MOSFET81 2係連接在接收電源電位VDD的電源端 子與輸出節點Ν13之間，而η通道MOSFET813則連接於輸出 節點Ν1 3與接收預定之電位VEE的電源端子之間。輸出訊號 CLK係傳送至ρ通道MOSFET812的閘極以及偏壓電路811。偏 壓電路8 1 1係使輸入訊號的中心位準位移而分送至η通道 MOSFET813的閘極。 輸入訊號CLK為高位準時，ρ通道MOSFET812為關斷狀 態，而η通道Μ 0 S F Ε Τ 8 1 3為導通狀態。因此，輸出節點Ν1 3 的輸出電位Vout會降低。當輸入訊號CLK為低位準時，ρ通 道M0SFET812為導通狀態，而n通道M0SFET813為關閉狀 態。因此，輸出節點Ν1 3的輸出電位Vout呈上昇狀態。 由於該電路係藉由偏壓電路811使輸入訊號CLK的中心 位準產生位移，因此，根據設定在輸入訊號CLK的電壓振 幅小於η通道M0SFET813的閾值電壓Vtn時同樣可進行運 轉。 第3圖為習知之位準轉換電路之第3例之電路圖。該位 準轉換電路820，包含：箝位電路821以及電流鏡型放大電 路822。電流鏡型放大電路822包含有2個ρ通道MOS-ET 831，832 以及 2個 η 通道 M0SFET833，834。P通道 M0SFET 8 3 1、8 3 2分別被連接在接收電源電位ν D ρ的電源端子與輸 出節點Ν1 4、Ν1 5之間，而η通道M0SFET833、834係分別連

1237947 五、發明說明（4) 接在輸出節點N 1 4、N 1 5與接地端子之間。p通道μ 〇 s F E T 8 3 1、8 3 2的閘極係與輸出節點ν 1 4相連接。箝位電路8 2 1係 使互補變化的輸入訊號C L Κ 1，C L Κ 2的中心位準位移，並分 送至η通道M0SFET833，834的閘極。 當輸入訊號CLK1為高位準，輸入訊號CLK2為低位準 時，η通道M0SFET833呈導通狀態，而η通道M0SFET834呈關 斷狀態。藉此，ρ通道M0SFET831，832會導通。其結果， 將使輸出節點Ν1 5的輸出電位Vout上昇。相反地，當輸入 訊號CLK1為低位準，而輸入訊號CLK2為高位準時，將使輸 出節點N 1 5之輸出電位V 〇 u t降低。 由於該電路係藉由箝位電路821使輸入訊號CLK1， CLK2的中心位準位移，因此，在輸入訊號CLK1，CLK2的電 壓振幅小於η通道M0SFET833，834的閾值電壓Vtn時同樣可 進行運轉。 第4圖為習知之位準轉換電路之第4例之電路圖。第4 圖的位準轉換電路840，包含：箝位電路841以及PM0S密耦 型放大電路842。 PM0S密耦型放大電路842包含有2個ρ通道M0SFET851， 852 以及 2個 η通道 M0SFET853，854。ρ通道 M0SFET851、852 係分別連接在接收電源電位VDD的電源端子與輸出節點 \16、？〇7之間，而11通道^1031;^853、854係分別連接在輸 出節點Ν16、Ν17與接地端子之間。ρ通道M0SFET851、852 的閘極係分別與輸出節點Ν 1 7，Ν 1 6交叉連接。箝位電路 841係使互補變化的輸入訊號CLK1，CLK2的中心位準位

313789.ptd 第8頁 1237947 五、發明說明（5) 移，並分送至η通道M0SFET853，854的閘極。 當輸入訊號CLK1為高位準，輸入訊號CLK2為低位準 時，η通道M0SFET853呈導通狀態，而η通道M0SFET854呈關 斷狀態。藉此’使Ρ通道M0SFET851關斷，而使ρ通道 M0SFET852導通。其結果，將使輸出節點Ν17的輸出電位 Vout上昇。相反地，當輸入訊號CLK1為低位準，而輸入訊 號CLK2為高位準時，將使輸出節點N17的輸出電位Vout降 低。 由於該電路係藉由箝位電路841使輸入訊號CLK1， CLK2的中心位準位移，因此，在輸入訊號CLK1，CLK2的電 壓振幅小於η通道M0SFET853，854的閾值電壓Vtn時同樣可 進行運轉。 第1圖的位準轉換電路8 0 0，當輸入訊號CLK1，CLK2的 電壓振幅小於η通道MOSFET803，804的閾值電壓時，將無 法進行運轉。 第2圖的位準轉換電路810，因偏壓電路811之存在， 而在輸入訊號CLK的電壓振幅小於η通道M0SFET813的閾值 電壓Vtn時，依然可進行運轉。同樣地，第3圖及第4圖的 位準轉換電路820，840，因箝位電路821，841之存在，在 輸入訊號CLK1，CLK2的電壓振幅小於η通道M0S-FET833， 834，853，854的閾值電壓Vtn時，亦可進行運轉。 但是，在第2圖至第4圖的位準轉換電路810，820， 840中，因製造程序的參差不齊，而使η通道M0SFET的閾值 電壓Vtn嚴重偏離設計值時，將產生無法運轉的情形。

313789.ptd 第9頁 1237947 五、發明說明（6) 在第1圖至第4圖的位準轉換電路800，810，820，840 之任一電路中，當p通道M0SFET以及η通道MOSFET的閾值電 壓產生不規則偏差時，例如當η通道M0SFet的閾值電壓變 大’而p通道MOSFET的閾值電壓Vtp變小時，或是，當η通 道MOSFET的閾值電壓vtn變小，而ρ通道MOSFET的閾值電壓 V t p變大時’輸出電壓波形的能率比將偏離預定之設計 值。尤其’為了顯示裝置之時脈訊號而使用位準轉換電路 時’若無法將訊號之能率比保持在5 〇 % ，則在複數個顯示 裝置間會產生像素之亮燈與消燈時間的不規律。 在第1圖的位準轉換電路800中，會在η通道MOSFET 803’ 804之導通關斷之反轉時，進行ρ通道M〇SFET8(H， 802的閘極電荷的相互拉曳。因此，必須在輸出電位v〇ut 的位準反轉上花費時間，而無法達到高速運轉。在作使用 如由多晶矽所形成之薄膜電晶體般之驅動力較小的電晶體 來作為ρ通道MOSFET801，8 0 2時，將花費更多的時間。在 輸出電位V 〇 u t之位準產生反轉時，貫通電流會從電源端子 通過P通道MOSFET801以及η通道MOSFET8 0 3的路徑或是ρ通 道MOSFET8 0 2以及η通道MOSFET804的路徑而流入接地端 Τ ’在進行輸出電位vou t的位準反轉上不僅花費時間，同 時也會增加相當之消耗電力。 此外，關於第3圖以及第4圖的位準轉換電路82〇，84〇 的箝位電路8 2 1，8 4 1，一般認為必須對該等電路需要較大 之配置面積的問題進行改善。 [發明之概述]

第10頁 1237947 五、發明說明（7) 因此’本發明之目的係在提供_ 产 電晶體之閾值電壓因製造程序上的失 〉 ^ ，虽 耗電力化以及小面積：。#以達到高速運轉，低消 且備ΐ發Lr樣態’ #關於—種位準轉換電路。該電路 間的第1導電型之第曰體；原卽點與輸出節點之 ^ K - 9Υ日日 及連接在輪入有第1輸入 ;電晶體前述輸出節點之間的第2導電型之第 广而前Λ，ί晶體的控制電極係連接在前述… 點而别迷苐1電晶體的控制電極則是連拯扁於^m 出。 叛即點，而輸出訊號係由前述輸出節點取 藉由該種構成，第1以及第2電晶體的導通狀離係依昭 入r的變化而受到控制=以‘電 给又9 I ^回位準所依存的輸出訊號。因此，即使例如第 及 雨入訊號的電壓振幅小於第1及第2電晶體的閾值電 壓時’同樣能夠形成可進行運轉的構成。 此外，由於第2電晶體的控制電極為定電位，因此可 藉由第1輸入訊號直接使第2電晶體的導通狀態變化，而容 易實現高速運轉。只要能夠實現高速運轉，即可縮短輸出 訊號的電位遷移期間，並縮短貫通電流流通的期間，以達 到降低電力消耗的目的。此外，由於該種構成主要只能在 第1以及第2電晶體中實現，因此亦有助於省面積化之設

313789.ptd 第11頁 1237947 五、發明說明（8) 在本發明的另一樣態中，前述電源電壓係以單一或是 個別的方式裝設在前述第1以及第2電晶體，與第1電晶體 相對應的電源電壓係被設定為高於前述第1輸入訊號的高 位準的值，而與第2電晶體相對應的電源電壓係被設定為 高於前述第2輸入訊號的高位準的值，前述第1以及第2電 晶體的導通狀態的程度，係根據該等電源電壓與前述第1 輸入訊號以及第2輸入訊號的電壓差而受到控制，而第1輸 入訊號則變換為與前述電源電壓相對應之前述輸出訊號。 在另一樣態中，前述電源電壓被設定為高於前述第1 輸入訊號的南位準的值’並根據該等電壓的差控制前述第 1電晶體的導通狀態程度，而前述第1輸入訊號則變換為與 前述電源電壓相對應的前述輸出訊號。而在又一樣態中， 前述電源電壓被設定成高於前述第2輸入訊號的高位準的 值，並根據該等電壓的差而控制前述第2電晶體的導通狀 態程度，而前述第1輸入訊號則變換為與對第1電晶體產生 作用之電源電壓相對應的前述輸出訊號。所謂「對第1電 晶體產生作用之電源電壓」係指，該電晶體為MOSFET，而 對該源極施加電源電壓時的電壓。 所謂的「對應」，並非意味兩者必須一致，只要輸出 訊號變為電源電極的函數即可。舉例而言，當電源電極為 相對性高值時，可判斷輸出訊號的高位準將朝向較輸入訊 號的高位準更高的方向提昇。 以下，在第1到第4電晶體存在的情況下，稱做「電源 電壓」或是「第1電源電壓」以及「第2電源電壓」時，可

313789.ptd 第12頁 1237947 五、發明說明（9) 以只在該等電晶體中裝設一個共通的電源電壓，或是分別 在第1電晶體與第3電晶體中設定個別的電源電壓。在與電 源電壓相關的考察上，對第1電晶體產生作用之電源電壓 不論是否詳記有電源電壓為單一或是個別的相關記述，在 本說明書中係屬有效，其理由係：該等異同之敘述對於業 者而言過於繁瑣而並非有所助益之故。同樣的考察，在稱 之為「接地端子」時同樣有效。 本發明之另一樣態中，第2電晶體的控制電極係藉由 定量降低電源電壓的控制電路與電源節點相連接。同樣 地，第1電晶體的控制電極亦可藉由定量降低第2輸入節點 電壓的控制電路而與第2輸入節點相連接。該等控制電路 係用以迴避各電源電壓與第1輸入節點的電位差，以及電 源電壓與第2輸入節點的電位差過大而導致各第2電晶體以 及第1電晶體無法關斷至所需程度的狀態。一般而言，第1 以及第2電晶體可使之經常處於導通狀態，但是依照該導 通程度的強弱，可使輸出訊號變為較高的電位或是較低的 電位，換言之，可藉由電晶體的「拉曳」使之產生變化。 電晶體可被視為與該導通電阻等效的電阻元件。根據該種 方法，由於不需要電晶體完全由關斷狀態轉變為導通狀態 的時間，因此適合進行高速運轉。但是，在原本應關閉的 期間，呈現過強的導通狀態時，輸出訊號之電位僅會變化 所需要的量。因此，可藉由適度地裝設控制電路，以達到 將控制電壓調整至所希望之值的目的。 前述第1以及第2輸入節點亦可為單一或是共通的節

313789.ptd 第13頁 1237947 一 玉、發明說明（ίο) 點。此時，亦可另外設置使輸入至共通節點之第丨 = 號反轉的控制電路，ϋ對第1電晶體之控制電極，=^訊 控制電路之輪出訊號以取代第2輸入訊號。二匕為 / ’ | °月的 I jtL、基 節點」係包含：（1)物理上為1個節點的情形，/、通 理上為2個節點，但雙方係共通輸入第1輪入 )物 3八訊唬的愔报望 兩種意義。換言之，節點象徵物理性意義與邏輯 ^榮 雙重意義，該意義在本說明書中係屬有效。 思義4 根據本樣態，可省略第2輸入訊號，削減輪 轉換電路的輸入訊號，以達到電路規模的簡化'^至位準 點的想法，在下列任一樣態中均屬有效。3 。該共通節 本發明之另一樣悲係關於一種位準轉拖雷 丁 w俠电路。該雪女 具備有：連接在電源節點與第1輸出節點之間的 == 之第1電晶體；以及連接在輸入有第1輸入訊號之¥龄型 節點與第1輸出節點之間的第2導電型之第2電晶體；^接 在電源郎點與第2輸出卽點之間的第1導電型之第^電曰 體；以及連接在輸入有第2輸入訊號之第2輸入節點與第2 輸出節點之間的第2導電型之第4電晶體。此外，第2與第4 電晶體的控制電極係與電源節點相連接，而第1與第3電晶 體的控制電極則是分別與第2輪出節點以及第1輸出節點相 連接。在該構成中，係由第1或第2輸出節點取出輸出訊 號。 藉由該種構成，可不受第1及第3電晶體的閾值電壓所 限，而進一步確實地進行控制，因此也較容易實現所希望 之位準轉換。此外，即使由第1及第2電晶體所構成之電路

313789.ptd 第14頁 1237947 五、發明說明（11) 的輸出訊號的能率比與由第3及第4電晶體所構成之電路的 輸出訊號的能率比有差距，由於各個輸出訊號會相互構成 對方的電路的控制訊號，因此進行補足而朝著能率比一致 的方向作用。因此，即使因製造上的參差而使第1到第4電 晶體的閾值電壓偏離設計值，同樣可期待確實的運轉。 本發明之另一樣態係關於一種位準轉換電路。該電路 具備有：連接在電源節點與第1輸出節點之間的第1導電型 之第1電晶體；連接在輸入有第1輸入訊號之第1輸入節點 與第1輸出節點之間的第2導電型之第2電晶體；連接在電 源節點與第2輸出節點之間的第1導電型之第3電晶體；以 及連接在輸入有第2輸入訊號之第2輸入節點與第2輸出節 點之間的第2導電型之第4電晶體；第2與第4電晶體的控制 電極係分別與第2輸出節點以及第1輸出節點相連接，而第 1與第3電晶體的控制電極則是分別與第2以及第1輸入節點 相連接，而輸出訊號係由第1或第2輸出節點取出。 藉由該種構成，可不受第2及第4電晶體的閾值電壓所 限，而進一步確實地進行控制，因此也較容易實現所希望 之位準轉換。此外，亦可獲得前述能率比的的補足作用。 在以上的位準轉換電路中，亦可輸入預定之參考電壓 訊號以作為第2輸入訊號。該參考電壓訊號也可以是固定 電壓訊號，該值係位於例如電源電壓與接地電壓之間，舉 例而言係兩者之中間值。 本發明之另一樣態係關於一種位準轉換電路。該電路 具備有：目前所提及之任一位準轉換電路；在該電路中替

313789.ptd 第15頁 1237947 五、發明說明（12) 換第1輸入訊號與第2輸入訊號的電路；將該2電路之輸出 訊號變為2個控制輸入訊號的密耦型差動放大電路；以及 電流鏡型之放大電路；分別配設於構成上述任一放大電路 之二個電流路徑的二個電晶體連接點，係連接在取出最後 之輸出訊號的輸出節點上。藉由該構成同樣可實現與前述 能率比相關的改善。 本發明之另一樣態樣係關於一種位準轉換電路該電路 係藉由該等導通電阻，將電源電壓與預定電壓予以電阻分 割，而將第1以及第2電晶體，串聯配置於電位差比輸入訊 號之振幅大之電源電壓與預定電壓之間，當輸入訊號為高 位準時，第1電晶體成為強力導通狀態，而第2電晶體則因 該輸入訊號與電源電壓之電位差而成為微弱導通狀態或是 關斷狀態，而且，當輸入訊號為低位準時，第2電晶體成 為強力導通狀態，而第1電晶體則因該輸入訊號之反轉訊 號與電源電壓之電位差而成為微弱導通狀態或是關斷狀 態，並以將由前述電阻分割所產生之中間電位作為輸出訊 號而取出之方式配置電路。在此，預定電壓例如為接地電 壓或輸入訊號之高位準或是低位準的電壓，係在其與電源 電壓之間產生有意之電壓差。 本發明之另一樣態係關於一種位準轉換電路。該電路 係藉由該等導通電阻，使前述第1電源電壓與預定電壓電 阻分割，並依照該順序將第1以及第2電晶體串聯配置於電 位差比輸入訊號之振幅大之第1電源電壓與預定電壓之 間，而藉由該些導通電阻，使前述第2電源電壓與預定電

313789.ptd 第16頁 1237947 五、發明說明（13) 壓電阻分割，再依照該順序將第3以及第4電晶體串聯配置 於電位差比前述輸入訊號之反轉訊號之振幅大之第2電源 電壓與預定電壓之間，當前述輸入訊號為高位準時，前述 第1電晶體與第4電晶體會成為強力導通狀態，而前述第2 電晶體與第3電晶體則成為微弱導通狀態或是關斷狀態， 而當前述輸入訊號為低位準時，第2電晶體與第3電晶體會 成為強力導通狀態，而前述第1電晶體與第4電晶體則成為 微弱導通狀態或是關斷狀態，並將由前述第1與第2電晶體 之電阻分割所產生之中間電位利用於前述第3與第4電晶體 之任一方的控制，而將由前述第3與第4電晶體之電阻分割 所產生之中間電位利用於前述第1與第2電晶體之任一方的 控制，並以將由其中任一方的中間電位作為輸出訊號取出 之方式配置電路。 在此，亦可構成為：當輸入訊號為高位準時，根據該 輸入訊號與各個第1、第2電源電壓的電位差，使第2電晶 體與第3電晶體成為微弱導通狀態或是關斷狀態，或構成 為：當輸入訊號為低位準時，根據該輸入訊號之反轉訊號 與各個第1、第2電源電壓的電位差，使第1電晶體與第4電 晶體變為微弱導通狀態或是關斷狀態。 本發明之另一樣態係關於一種位準轉換電路。該電路 係具備有：連接於輸出節點與施加有高於輸入訊號之高位 準之電源電壓的電源節點之間的p通道場效電晶體；以及 連接於輸入有輸入訊號之第1輸入節點與輸出節點之間的η 通道場效電晶體’ η通道場效電晶體的閘極係與電源節點

313789.ptd 第17頁 1237947 五、發明說明（14) 相連接，P通道場效電晶體的閘極則與輸入有輸入訊號之 反轉訊號的第2輸入節點相連接，輸入訊號係由輸出節點 取出。 本發明之另一樣態係關於一種位準轉換電路。該電路 具備有··連接於施加有第1電源電壓之第1電源節點與第1 輸出節點之間的P通道場效電晶體之第1電晶體；連接於輸 入有第1輸入訊號之第1輸入節點與前述第1輸出節點之間 的η通道場效電晶體之第2電晶體；連接於施加有第2電源 電壓之第2電源節點與第2輸出節點之間的ρ通道場效電晶 體之第3電晶體；以及連接於輸入有第2輸入訊號之第2輸 入節點與前述第2輸出節點之間的η通道場效電晶體之第4 電晶體。於該構成中， 前述第2及第4電晶體的閘極係分別與前述第1或是第2 電源節點的一方相連接，而前述第1及第3電晶體的閘極則 分別與前述第2輸出節點以及第1輸出節點相連接，輸出訊 號係由前述第1或第2輸出節點取出， 2)及第4電晶體的閘極係分別與前述第2輸出節點以及 第1輸出節點相連接，而前述第1及第3電晶體的閘極則分 別與前述第2以及第1輸入節點相連接，輸出訊號係由前述 第1或第2輸出節點取出。 在此，第1電源節點與第2電源節點可為同一個亦可個 別分開。此外，第2及第4電晶體的閘極可分別藉由減弱第 1或第2電源電壓的控制電路而與第1或第2電源節點的一方 相連接。此外，在第2輸入訊號方面，則可輸入預定之參

313789.ptd 第18頁 1237947 五、發明說明（15) 考電壓訊號。 本發明之另-樣態係關於—種位準轉換電路。該電路 具備有：連接在施加有電源、電壓之f源節點與第i輸出節 點H1導Hi第1電晶體；連接在輸入有第1輸入 訊號之苐1輸入郎點與第丨輸出節點之間的第2導電型之第2 電晶體；連接在電源節點與第2輸出節點之間的第〗導電型 之第3電晶體；以及連接在輸入有第2輸入訊號之第2輸入 節點與第2輸出節點之間的第2導電型之第4電晶體；第2以 及第4電晶體的控制電極，係藉由減弱電源電壓的控制電 路與電源節點相連接，而第丨以及第3電晶體的控制電極則 是分別與第2輸出節點以及第i輪出節點相連接，而輸出訊 號係由第1或第2輸出節點取出。藉由設置控制電路，可在 任何電壓範圍内確保適當的運轉。 在以上任何之位準轉換電路中，將接地電壓標示為 VG’將前述電源電壓標示為VDD時，可將輸出訊號調整為 目標電壓Vm=(VG + VDD)/2位於其振幅中心。此外，另設置 有缓衝電路，可將目標電壓Vm設在運轉中心點，使該輸出 振幅得以遍及接地電壓物附近到電源電壓附近為止的範 圍，藉由使輸出訊號通過該緩衝電路而獲得整形之修正輸 出訊號。 ' 上述之任一種或是所有的電晶體可以是由多結晶半導 體所形成之電晶體。舉例而言，將本發明之位準轉換電路 利用在液晶顯示裝置之其他顯示裝置之驅動電路等時，多 半需要在透明的玻璃基板上形成電路，若為多結晶型半導

1237947 五、發明說明（16) 體，則除了在性能方面上較為有利之外，同時也較容易在 玻璃上形成薄膜，因此依其用途較為合適。此外，在運轉 速度上亦較為有利。 上述任一位準轉換電路亦可組裝於預定之半導體裝置 之其他裝置。該半導體裝置例如具備有：複數個感測器； 選擇該等感測器之其中一項的複數個選擇用電晶體；藉由 複數個選擇用電晶體驅動前述複數個感測器之周邊電路； 以及將預定之訊號予以位準轉換，以分送至前述周邊電路 的位準轉換電路。而作為顯示裝置之例，則具備有：複數 個顯示元件；用以選擇該等複數個顯示元件之任一項之複 數個選擇用電晶體；藉由前述複數個選擇用電晶體驅動前 述複數個顯示元件的周邊電路；將預定之訊號予以位準轉 換後分送至前述周邊電路之位準轉換電路。前述複數個顯 示元件可以是液晶顯示元件或是有機電致發光元件，此外 亦可在絕緣基板上形成複數個液晶元件、複數個選擇用電 挺、周邊電路以及位準轉換電路。選擇用電晶體與位準轉 換電路之第1到第4之電晶體亦可為薄膜電晶體。不論是哪 一種情況，即使電晶體的製造參差過大，同樣可確實進行 運轉，而容易實現高速運轉、低消耗電力化、及省面積設 計的目的。 此外，上述構成要素的任意組合、本發明之表現在方 法、裝置、系統等之間的變更，可作為本發明之樣態而同 具效力。 [發明之最佳實施形態]

313789.ptd 第20頁 1237947 五、發明說明（17) [第1實施形態] 第5圖為說明第1實施形態之位準轉換電路構成之電路 圖。在第5圖中’位準轉換電路1具備有：位準轉換部ι〇ι 以及驅動用反相器I N V1、I N V 2。位準轉換器i 〇丨，包含 有：p通道MOSFET(金屬-氧化物-半導體型場效電晶體） 11 ; η通道M0SFET12。驅動用反相器INV1、RV2，θθ則是由 通道MOSFET以及η通道MOSFET所形成之CM〇s電路所構$。Σ ρ通道M0SFET11的源極係連接於接收電源電位〇D的 源端子’沒極則連接於輸出節點N0，而閘極則是連接於輪 入節點I 2。η通道Μ 0 S F E T1 2的源極係連接於輸入節點11，’ 沒極則連接於輸出節點NO，而閘極則是連接於接收電源 位VDD的電源端子。 以互補方式變化為鬲位準與低位準的輸入訊號CLKl， CLK2係分別分送至輸入節點n、12中。輸入訊號CLn， CLK2在高位準與低位準之間的電位差，係小於電源電位 yDD與接地電位之間的電位差。在本實施形態中，輸入訊 號CLK1，CLK2的低位準為接地電位，而高位準則為電源電 位VDD與接地電位之間的電位。 說明第圖之位準轉換電路之運轉。當CLK1為低位 n i^CL1l2為局位準時，P通道M〇SFET1 1係依據閘極電位之 f呵位準電位與源極電位之電源電位之電位差之絕對 /、P通道M0SFET11之閾值電壓之絕對值之間的大小 =甘而形成關斷狀態或是微弱導通狀態。η通道m〇sfet 八源極電位為CLk 1之低位準電位，而極電位為電源 1237947 五、發明說明（18) 電位之故，而形成強力導通狀態。因此，P通道M0SFET1 1 的導通電阻，將大於η通道MOSFET12的導通電阻，而輸出 節點Ν 0的電位V 〇 u t則反映η通道Μ 0 S F Ε Τ1 2的源極電位的 CLK1的低位準而變低。 另一方面，當CLK1為高位準，CLK2為低位準時，ρ通 道M0SFET1 1，因其源極電位為CLK2之低位準電位，而閘極 電位為電源電位之故，而形成強力導通狀態。η通道 Μ 0 S F Ε Τ 1 2係依據源極電位之C L Κ 1之高位準電位與閘極電位 之電源電位之電位差之絕對值，與η通道M〇SFET1 2之閾值 電壓V t η之絕對值之間的大小關係，而形成關斷狀態或是 微弱導通狀態。因此，ρ通道M0SFET11之導通電阻，將小 於η通道M0SFET12之導通電阻，而輸出節點Ν〇之電位v〇ut 則反映ρ通道M0SFET11之源極電位之電源電位而昇高。驅 動用反相器INV1以及iNV2，係變換為將輸出電位變為 電源電位VDD與接地電位的輸出電位ν〇ϋτ。 進行藉由多晶砍所形杰之頌腺+ /准姑说々士成4膜電晶體構成本實施形態 中之位準轉換電路時之特，Μ：禮Μ „ . 付性棋擬。百先調杳第5圖之位準 轉換電路1之運轉之高速性。 一 + 一般而言’由大Μ石々a说r丄、 ^ λα ^ ^ Φ M ,夕日日所形成之電晶體，ρ通道電晶

體的閾值電反Vtp’例如Q β日处命廊馬C ϋ· 9± 〇· 1)V，而η通道電晶體 的閾值電壓Vtn，例如為㈠了 + 0_1)V。另一方面，在使用 多晶石夕的薄膜電晶體中，、音+ n 0通道電晶體的閾值電壓Vtp例如 為（2·0— 1至1_5)V，而η诵道雷日 c:丄. L 通^電日日體的閾值電壓Vtn例如 為（1 · 5 ± 1) V 〇由此得知，A你 在使用多結晶矽晶的薄膜電晶

313789.ptd 第22頁 1237947 五、發明說明（19) 其在製造程序 體中’相較於由大塊矽晶所形成之電晶體， 中的閾值電壓的參差較大。 第6圖為說明模擬結果之圖表。為確認高速運轉， 輸入訊號CLK1，CLK2之頻率設定為20MHz，將輸入電壓振 幅設定為3_ 0V，而將電源電壓VDD設定為1〇v。第6圖 、 示輸入訊號CLK1，CLK2，輸出電位V〇UT以及輸出節點’ 輸出電位Vout的波形。由第6圖之模擬結果得知，即 < 20MHz的高頻率下，同樣可獲得對應輸入訊號CLn， ^ 且能率比為50%之輸出電位νουτ。根據該結果，即 由多晶矽所形成之薄膜電晶體來構成位準轉換電路因 可達到高速運轉。 j樣 接著’進行位準轉換電路之p通道M〇SFET以及η MO SFET之閾值電壓產生參差時之電壓波形的模擬。^ 該模擬中確認實用速度中的運轉。而將輸入訊號clk、在 CLK2的頻率設定為2MHz。 第7圖為p通道M〇SFET以及^通道M〇SFET之閾值電壓 於設定值時之模擬結果。在第7圖的模擬中，係將p通道 M0SFET之閾值參數（閾值電壓）設定為—〇·5ν，而將n通 M0SFET之閾值參數（閾值電壓）設定為〇, 5V。 >第8圖士為p通道M〇SFET以及n通道m〇sfet之閾值電壓等 於設定值時之模挺結果。在第8圖的模擬中，係將p通道 M〇SFET之閾值參數設定為—0.2V，而將η通道MOS-FET之閾 值參數設定為1. 5ν。 第9圖為ρ通道M〇SFET以及η通道m〇sfet之閾值電壓大

313789.ptd 第23頁 1237947 五、發明說明（20) 於設定值時之模擬結果。在第9圖的模擬令，係將p通道 MOSFET之閾值參數設定為-3.5V，而將η通道MOS-FET之閾 值參數設定為2. 5V。 由第7圖，第8圖，第9圖之結果可得知，即使在ρ通道 MOSFET以及η通道MOSFET之閾值電壓與設定值之偏差較大 的情況下，依然可獲得對應輸入訊號CLK1，CLK2且能率比 為50%之輸出電位VOUT。 在本實施形態中的位準轉換電路1中，基本上係藉由 輸入訊號CLK1以及CLK2來控制平時為導通狀態的ρ通道 MOSFET11以及η通道MOSFET12之導通狀態程度，因此即使 CLK1以及CLK2之電壓振幅小於ρ通道MOSFET以及η通道 MOSFET之閾值電壓同樣可進行運轉。此外，即使ρ通道 MOSFET以及η通道MOSFET之閾值電壓與設定值之間的偏差 幅度較大，依然可獲得對應輸入訊號CLK1，CLK2之位準變 化之輸出電位V0UT。如此，即使因製造程序上之參差，使 得ρ通道MOSFET以及η通道MOSFET之閾值電壓ρ通道MOSFET 以及η通道MOSFET之閾值電壓偏離設計值時，亦可以高度 準確性進行運轉。 此外，基本上，因平時為導通狀態的P通道M0SFET11 以及η通道M0SFET1 2之導通狀態之程度會受到控制，因此 可進行高速運轉。此外，由於可實現高速運轉，而能夠使 輸出電位Vout之位準之遷移期間變短，進而縮短貫通電流 的流通期間。藉此以實現低消耗電力化。 此外，由於位準轉換電路1，可單由P通道M0SFET11以

313789.ptd 第24頁 1237947 五、發明說明（21) 及η通道M0SFET1 2所構成，因此可減少電路元件數，達到 縮小面積之目的，而簡化電路設計。 第10圖，為第5圖之位準轉換電路1之另一構成。僅說 明與第5圖之間的相異處。在位準轉換部1 〇 1增設控制電路 90。控制電路90包含有ρ通道MOSFET92以及η通道MOSFET 94。ρ通道MOSFET92與電源端子相連接，汲極係與ρ通道 MOSFET1 1之閘極以及η通道MOSFET94之汲極相連接，而間 極則與輸入節點I 1相連接。η通道MOSFET94之閘極與電源 端子相連接，而源極則進行接地。該位準轉換部1 〇丨中， 係省略輸入節點I 2。 根據上述構成，控制電路90可發揮輸入訊號CLK1之反 相器之功能。首先，因η通道MOSFET94係藉由源極接地將 電源電壓分送至閘極，因此呈現經常性之強力導通狀態。 另一方面，ρ通道MOSFET92係在輸入訊號CLK1為高位準 時，呈現微弱或導通是關斷狀態，而在低位準時，則呈現 強力導通狀態。因此，輸入訊號CLΚ 1為高位準時，控制電 路90之輸出訊號變為低位準，而輸入訊號CLK1為低位準 時，輸出訊號則轉換為高位準。因此，可將輸入訊號CLK1 之反轉訊號輸入至ρ通道JJOSFET1 1之閘極，而實現與第5圖 之電路相同之功能。此外，亦能夠以控制電路9 〇之η通道 MOSFET94來代替電阻元件，或是將類型變更為ρ通道 MOSFET以接地該閘極。 以上，藉由該種構成，可較第5圖多減少一個輸入訊 號數。由於不需要輸入訊號CLK1、電源電壓、接地電壓以

313789.ptd 第25頁 1237947 五、發明說明（22) 外的訊號以及電壓，因此，將位準轉換電路1 C化時，一般 而言可減少訊號針數，以及配線數。因此有助於降低成本 並改善良率。 [第2實施形態] 第1 1圖為說明第2實施形態之位準轉換電路之構成之 電路圖。在第1 1圖中，位準轉換電路2係具備··位準轉換 部201以及驅動用反相器INV1，INV2，INV3，INV4。位準 轉換器201包含有：P通道MOSFET21，23以及η通道MOSFET 22，24。而驅動用反相器INV1，INV2，INV3，INV4係藉由 Ρ通道MOSFET以及η通道MOSFET形成之CMOS電路所構成。 p通道M0SFET21，23之源極，係分別與接收電源電位 VDD之電源端子相連接，汲極係分別與輸出節點NO 1、NO2 相連接，而閘極則分別與輸出節點NO2、N01相連接。η通 道Μ 0 S F Ε Τ 2 2，2 4之源極係分別與輸入節點11、I 2相連接， 及極係分別與輸出節點Ν 01、Ν 0 2相連接，而閘極則分別與 接收電源電位VDD之電源端子相連接。 如此’在第11圖之位準轉換電路中，由ρ通道m〇sfet 21與η通道M0SFET22所構成之電路與由ρ通道mqsfeT23與η 通道M0SFET24所構成之電路，係與第5圖之位準轉換電路 幾乎為同一構成’但是係將各個電路之輸出節點N〇1、Ν〇2 與Ρ通道M0SFET21，23之閘極以交叉方式連接。但是，所 謂的「交叉連接」，並非物理性之訊號線之交叉，而僅止 於圖面上所表現之形式。該項考量於下述中亦同。輸入訊 號CLK1，CLK2與電源電位VDD之電位以及各項關係均與第j

1237947 五、發明說明（23) 實施形態相同。 以下，說明第11圖之位準轉換電路之動作。當CLK1為 低位準，CLK2為高位準時，η通道M0SFET22因源極電位為 C L Κ 1之低位準電位’而閘極電位為電源電位，故呈現強力 導通狀態，輸出節點Ν01的電位voutl反映η通道M0SFET22 之源極電位之C L Κ 1之低位準而變低。藉此，ρ通道 Μ 0 S F Ε Τ 2 3之閘極電位’成為變低之輸出節點ν 〇 1之電位 Vout，並根據與源極電位之電源電位之關係，而呈現強力 之導通狀態。此時，η通道M0SFET24，係依據源極電位之 C L Κ 2之高位準電位與閘極電位之電源電位之電位差之絕對 值，與η通道M0SFET24之閾值電壓vtn之絕對值之間的大小 關係，而呈現關斷狀態或是微弱之導通狀態。因此，P通 道M0SFET23之導通電阻，將小於η通道M0SFET24之導通電 阻，而輸出節點N02的電位Vout2則反映p通道M0SFET23之 源極電位之電源電位而昇高。此時的電位V 0 u 12將高出 CLK1、CLK2之高位準許多。因此，ρ通道M0SFET21會根據 升高之輸出節點N02的電位Vout 2與源極電位之電源電位之 電位差之絕對值，與ρ通道M0SFET21之閾值電壓Vtp之絕對 值之大小關係，而呈現關斷狀態或是極為微弱之導通狀 態。 另一方面，CLK1為高位準，CLK2為低位準時，n通道 M0SFET24由於源極電位為CLK2之低位準電位，而閘極電位 為電源電位，因而呈現強力導通狀態，輸出節點Ν02的電 位Vout2反映η通道M0SFET24之源極電位之CLK2之低位準而

313789.ptd 第27頁 1237947 五、發明說明（24) 變低。藉此，p通道MOSFET21之閘極電位，將成為變低之 輸出節點N 0 2之電位V 〇 u t 2，並依據與源極電位之電源電位 之關係’而呈現強力之導通狀態。此時，η通道MOSFET22 係依據源極電位之CLK 1之高位準電位與閘極電位之電源電 位之電位差之絕對值，與η通道MOS-FET22之閾值電壓Vtn 之絕對值之間的大小關係，而呈現關斷狀態或是微弱之導 通狀態，因此，p通道M0SFET21之導通電阻，將小於η通道 M0SFET22之導通電阻許多，而輸出節點N01的電位Voutl則 反映ρ通道M0SFET21之源極電位之電源電位而昇高。此時 的電位Voutl將高出CL1U、CLK2之高位準許多。因此，ρ通 道Μ 0 S F E T 2 3會根據升高之輸出節點n 〇 1的電位v 〇 u 11與源極 電位之電源電位之電位差之絕對值，與p通道M〇SFET23之 閾值電壓Vtp之絕對值之大小關係，而呈現關斷狀態或是 極為微弱之導通狀態。 驅動用反相器INV1以及INV2係變換為將輸出電位 Voutl變為電源電位VDD與接地電位之輸出電位ν〇υτ卜而 驅動用反相器INV3以及INV4則變換為將輸出電位¥〇1^2變 為電源電位V D D與接地電位之輸出電位v 〇 [ τ 2。 進=ϊ由多晶矽所形成之薄膜電晶體來構成本實施形 悲之位準轉換電路時之特性模擬。首先 準轉換電路2之運轉之高速性。 一$ —ί SI顯示模擬結果。將輸入訊號CLK1，CLK2之頻率 5又疋在20MHz，將輸入電壓振幅設定為3 壓VD臟定為ίον。第ι2()圓 印肝％你电 乐圖顯不輸入訊號CLn，CLK2以

1237947 五、發明說明（25) 及輸出電位V0UT1，V0UT2之波形，第1 2(b)圖則顯示輪出 節點^1，^2之輸出電位¥〇111:1，¥〇1^2之波形。 由第1 2圖之模擬結果得知，即使在20MHz之高頻率 下，依然可獲得對應輸入訊號CLK1，CLK2且能率比為50% 之輸出電位VOUT1，VOUT2。因此，即使是藉由多晶矽所形 成之薄膜電晶體來構成位準變換電路2，依然可進行高連 運轉。 接著，進行位準轉換電路之P通道MOSFET及η通道 MOSFET之閾值電壓產生參差時之電壓波形的模擬。在該模 擬中，係將輸入訊號CLIH，CLK2之頻率設定為2MHz。 第13圖為ρ通道MOSFET及η通道MOSFET之閾值電壓小於 設定值時之模擬結果。在第1 3圖的模擬中，係將P通道 MOSFET之閾值參數（閾值電壓）設定為—〇· 5V，而將η通道 MOSFET之閾值參數（閾值電壓）設定為〇· 5V。 第14圖為ρ通道MOSFET及η通道MOSFET之閾值電壓等於 設定值時之模擬結果。在第1 4圖的模擬中’係將P通道 MOSFET之閾值參數設定為-2. 0V，而將η通道M0S-FET之閾 值參數設定為1. 5V。 第15圖為ρ通道MOSFET及η通道MOSFET之閾值電壓大於 設定值時之模擬結果。在第1 5圖的模擬中’係將P通道 MOSFET之閾值參數設定為-3.5V，而將η通道M0S-FET之閾 值參數設定為2. 5V。 由第1 3圖、第1 4圖、第1 5圖之結果得知，即使Ρ通道 MOSFET以及η通道MOSFET之閾值電壓與設定值之間的偏離

313789.ptd 第29頁 1237947 五、發明說明（26) 較大，依然可獲得對應輸入訊號CLK1，CLK2且能率比為 5〇%之輸出電位¥011丁1，¥01]丁2。 在本實施形態中的位準轉換電路2，由於p通道MOS-FET21以及η通道M0SFET22所構成之電路與p通道MOS-FET23 以及η通道M0SFET24所構成之電路之各個輸出節點Ν01， Ν02係與ρ通道M0SFET21，23之閘極呈交又連接，而將具有 比輸入訊號CLK1，CLK2之高位準與低位準之間的電位差更 大之電位差的Voutl與Vout2輸入至ρ通道M0SFET21，23之 閘極，因此可確實地導通關斷P通道M0SFET21，23。因 此，即使CLK1以及CLK2之電壓振幅小於ρ通道M0SFET21， 23以及η通道M0SFET22，24之閾值電壓同樣可確實進行運 轉。 此外，即使Ρ通道M0SFET21與η通道M0SFET22所構成之 電路以及ρ通道M0SFET23與η通道M0SFET24所構成之電路之 各個輸出訊號Voutl，Vout2之能率比不同，輸出訊號 Voutl，Vout2依然可變為另一方之電路之輸入訊號，因此 可互相補足而使兩輸出訊號之能率比一致。此外，即使在 ρ通道M0SFET21，23以及η通道M0SFET22，24之閾值電壓大 幅偏離設定值時，亦能獲得對應輸入訊號CLK1，CLK2之位 準變化之輸出電位Voutl，Vout2。如此，即使因製造程序 上之參差而使P通道M0SFET21，23以及η通道M0SFET22，24 之閾值電壓偏離設計值時，亦能夠以高度準確性進行運 轉。 此外，在第11圖中，僅設定單一之電源電壓，但亦可 釅 1Β 313789.ptd 第30頁 1237947 五、發明說明（27) 個別在兩個p通道M0SFET21，23中設定。此時，兩個η通道 M0SFET22，24之閘極一般係與分別對應ρ通道M0SFET21， 2 3之電源電壓相連接，但並不以此為限，只要是在可運轉 之設定範圍内，當然以交互方式連接亦可。相同之考察對 於以下實施形態同樣有效。 第16圖顯示第11圖之位準轉換電路之另一構成。僅說 明與第1 1圖之間的差異。在第1 6圖中，消除了反相器 INV3，INV4。此外，以預定之參考電壓訊號Vref來取代輸 入訊號CLK2而輸入至輸入節點12。Vref之電壓係位於電源 電壓VDD與接地電壓之間，例如係二者之中間值附近的 值。 CLK1為低位準時，η通道M0SFET22呈強力導通狀態而 節點Ν01則成為低位準。其結果，由於ρ通道M0SFET23呈強 力導通，而η通道M0SFET24呈穩定狀態，因而使節點Ν02之 電位上昇。因此，ρ通道M0SFET21變為關斷狀態，而輸出 電壓Vout 1則成為低位準。 另一方面，CLK1為高位準時，η通道M0SFET22呈關斷 或微弱導通狀態而節點Ν 0 1則成為高位準。其結果，由於ρ 通道M0SFET23呈關斷或微弱導通狀態，而η通道M0SFET24 呈穩定狀態之故，而使節點Ν 0 2之電位下降。因此，ρ通道 M0SFET21呈導通狀態，而輸出電壓v〇uti則成為高位準。 根據上述說明，於實質上轉變為與第1 1圖之位準轉換電路 2進行相同之運轉。 以下列舉具體之數值。當VDD=10V、CLKl^O至3V、

313789.ptd 第31頁 1237947 玉、發明說明（28) v〇UT=0 至 VDD、Vtn=+1.5V、Vtp= — 2.0V時，該位準轉換 電路，至少可在Vref = 0至3V的範圍内進行運轉。 當Vref = l· 5V時，各電晶體之驅動能力關係，最好為 如下列所記一般。 • P通道M0SFET21之驅動能力‘η通道M0SFET22之驅動 能力 • Ρ通道MOSFET23之驅動能力‘η通道M0SFET24之驅動 能力 當Vref = 0V時，各電晶體之驅動能力之關係，最好如 下列所記一般。 • P通道M0SFET21之驅動能力‘η通道M0SFET22之驅動 能力 • Ρ通道MOSFET23之驅動能力gn通道M0SFET24之驅動 能力 當Vref = 3V時，各電晶體之驅動能力之關係，最好如 下列所記一般。 • P通道M0SFET21之驅動能力gn通道M0SFET22之驅動 能力 • P通道M0SFET23之驅動能力通道M0SFET24之驅動 能力 在0至3V的範圍内變化Vref時，同樣能夠以上述條件 進行運轉。此外，將VDD變換為例如5V或是12V時，同樣可 進行運轉，但是當VDD變低時，不易在Vref = 3V的條件下進 行運轉。同樣地，當VDD變高，則亦不易在Vref = 0V的條件

313789.ptd 第32頁 1237947 五、發明說明（29) 下進行運轉。此外’此外’若將Vref設定為高於3V，則可 視條件進行運轉’但是基於更大之運轉範圍及實用性之考 量，Vre f以設定在輸入訊號之低位準到高位準之間最為適 當。而設定在輸入訊號之中間電位附近則更為理邦。^ 藉由上述構成’假設在對複數個輸入訊號進彳;J位準轉 換時’藉由將參考電壓訊號予以共通化，可達到削減訊號 之效果。因此有助於降低成本並改善良率。此外，在第16 圖中，雖削除了反相器INV3，INV4，當然亦可將其予以保 留0 [第3實施形態] 第1 7圖為說明第3實施形態之位準轉換電路之構成之 電路圖。在第1 7圖中，位準轉換電路3係具備··位準轉換 部301以及驅動用反相器ΙΝΠ，INV2，INV3，INV4。位準 轉換器301包含有· p通道MOSFET31，33以及η通道MOSFET 32’ 34。而驅動用反相器INV1，INV2，INV3，INV4，係由 Ρ通道MOSFET以及η通道MOSFET所形成之CM0S電路所構成。 ρ通道Μ 0 S F E T 3 1以及3 3的源極係分別連接於接收電源 電位VDD的電源端子，汲極係分別連接於輸出節點no i，

N 0 2 ’而閘極則是分別連接於輸入節點丨2，i 1。η通道 MOS-FET3 2 ’ 34的源極係分別連接於輸入節點丨1，丨2，汲 極係分別連接於輸出節點Ν 〇 1，ν 〇 2，而閘極則是分別連接 於輸出節點Ν02’ Ν01。第17圖所示之位準轉換電路之特徵 在於：交叉連接各個電路之輸出節點No 1，ν〇2與η通道 M0SFET32’ 34之閘極。輸入訊號CLK1，CLK2與電源電位

1237947 五、發明說明（30) VDD之電位及各項關係係與第1以及第2實施形態相同。 以下’說明第17圖之位準轉換電路之動作。當CLK1為 低位準，CLK2為高位準時，p通道M〇SFET33由於閘極電位 為C L K 1之低位準電位，而源極電位為電源電位之故而呈現 強力導通狀態，輸出節點N02之電位Vout2反映p通道 Μ 0 S F E T 3 3之源極電位之電源電位而大幅升高。藉此，η通 道MOSFET32之閘極電位成為升高之輸出節點ν〇2之電位 Vout2，並依據與源極電位之CLK1i低位準電位之關係， 而呈現強力之導通狀態。此時，p通道M〇s —FET31係依據源 極電位之電源電位與閘極電位之CLK2之高位準電位之電位 差之絕對值，與p通道MOSFET31之閾值電壓Vtp之絕對值之 間的大小關係，而呈關斷狀態或是微弱導通狀態，因此， η通道MOSFET32之導通電阻，將小於p通道M〇SFET31之導通 電阻，而輸出節點N01的電位V〇utl則反映n通道MOSFET32 之源極電位之CLK 1之低位準電位而變低。因此，^通道 M0SFET34會根據變低之輸出節點Ν01的電位Voutl與源極電 位之CLK2之高位準電位之電位差之絕對值，與^通道 M0SFET34之閾值電壓Vtn之絕對值之大小關係，而呈現關 斷狀態或是極微弱之導通狀態。

另一方面，CLK1為高位準，CLK2為低位準時，p通道 M0SFET31係由於源極電位為電源電位，而閘極電位為clκ2 之低位準電位’因而呈現強力導通狀態，輸出節點N 〇 1的 電位Voutl反映p通道M0SFET31之源極電位之電源電位而升 高。藉此，η通道M0SFET34之閘極電位會成為升高之輸出

313789.ptd 第34頁 1237947 五、發明說明（31) 節點N01之電位Vout 1，並根據與源極電位之CLK1之低位準 電位之關係，而呈現強力之導通狀態。此時，P通道 从08?£了33係根據源極電位之電源電位與閘極電位之（^1(1之 高位準電位之電位差之絕對值’與P通道Μ 0 S F E T 3 3之閾值 電壓值V t ρ之絕對值之間的大小關係’而呈關斷狀態或是 微弱之導通狀態，因此，η通道M0S-FET34之導通電阻，將 小於ρ通道M0SFET33之導通電阻許多’而輸出節點Ν02之電 位Vout2則反映η通道M0SFET34之源極電位之CLK2之低位準 電位而變低。同樣地，η通道MOSFET32會根據變低之輸出 節點Ν02的電位Vout2與源極電位之CLK1之高位準電位之電 位差之絕對值，與η通道MOSFET32之閾值電壓vtn之絕對值 之大小關係，而呈現關斷狀態或是極微弱之導通狀態。 驅動用反相器I N V1以及I N V 2係變換為將輸出電位 V 〇 u 11變為電源電位V D D與接地電位之輸出電位v 〇 υ τ 1，而 驅動用反相Is I N V 3以及I N V 4則變換為將輸出電位v〇ut 2變 為電源電位V D D與接地電位之輸出電位v 〇 ^ T 2。 在此，進行藉由多晶石夕所形成之薄膜電晶體來構成本 貫施形怨中之位準轉換電路時之特性模擬。首先調查第17 圖之位準轉換電路3之運轉之高速性。 第18圖為說明模擬結果之圖表。係將輸入訊號CLK1， CLK2之頻率設定為20MHz，將輪入電壓振幅設定為3〇v， 而將電源電壓VDD設定為10V。在第18(a)圖中，顯示輸入

汛唬CL1U，CLK2’以及輸出電位v〇UT1，v〇UT2之波形。而 在第18(b)圖中，則顯不輸出節點N〇1，Ν〇2之輸出電位

1237947 五、發明說明（32)

Voutl，Vout2之波形。 由第18圖之模擬結果可得知，即使在如2〇MHz一般的 高頻率下’同樣可獲得對應輸入訊號CLK1，CLK2且能率比 為5 0%之輸出電位V0UT1，V0UT2。根據該結果，即使利用 多晶石夕所形成之薄膜電晶體來構成位準轉換電路3同樣可 達到高速運轉。 接著，進行位準轉換電路之p通道M0SFET及η通道 M0SFET之閾值電壓產生偏差時之電壓波形之模擬。在該模 擬中，係將輸入訊號CLK1，CLK2之頻率數設定為2MHz。 第19圖為p通道M0SFET及η通道M0SFET之閾值電壓小於 設定值時之模擬結果。在第1 9圖的模擬中，係將ρ通道 M0SFET之閾值參數（閾值電壓）設定為-0.5V，而將η通道 M0SFET之閾值參數（閾值電壓）設定為0.5V。 第20圖為ρ通道M0SFET及η通道M0SFET之閾值電壓等於 設定值時之模擬結果。在第2 0圖的模擬中，係將ρ通道 M0SFET之閾值參數設定為- 2.0V，而將η通道MOS-FET之閣 值參數設定為1. 5V。 第21圖為ρ通道M0SFET及η通道M0SFET之閾值電壓大於 設定值時之模擬結果。在第2 1圖的模擬中，係將ρ通道 M0SFET之閾值參數設定為- 3.5V，而將η通道M0S-FET之閾 值參數設定為2.5V。 由第1 9圖、第2 0圖、第2 1圖之結果可得知，即使Ρ通 道M0SFET及η通道M0SFET之閾值電壓與設定值之間的偏離 較大’依然可獲得對應輸入訊號CLK1 ’ CLK2且犯率比為

313789.ptd 第36頁 1237947 五、發明說明（33) 5〇%之輸出電位^〇(]丁1，卩01]丁2。 在本實施形態中的位準轉換電路3，由於p通道MOS-FET31以及n通道M0SFET32所構成之電路與p通道MOS-FET33以及由η通道M0SFET34所構成之電路之各個輸出節點 Ν01，Ν02係與η通道M0SFET31，33之閘極呈交叉連接，而 將具有比輸入訊號CLK1，CLK2之高位準與低位準之間的電 位差更大之電位差的Voutl與Vout2輸入至ρ通道MOSFET 32，34之閘極，因此可確實地導通關斷η通道M0SFET32，

34。藉此，即使CLK1以及CLK2之電壓振幅小於ρ通道 M0SFET31，33以及η通道M0SFET32，34之閾值電壓時，同 樣可確實進行運轉。

此外，即使由Ρ通道M0SFET31與η通道M0SFET32所構成 之電路以及由？通道!403?£了33與11通道的8?£734所構成之電 路之各個輸出訊號Voutl，Vout2之能率比不同，輸出訊號 Voutl，Vout 2依然可成為另一方之電路之輸入訊號’因此 可互相補足而使兩輸出訊號之能率比一致。此外，即使在 P通道M0SFET31，33以及η通道M0SFET32，34之閾值電壓大 幅偏離設定值時，亦能獲得對應輸入訊號C L Κ1 ’ C L Κ 2之位 準變化之輸出電位Voutl，Vout2。如此，即使因製造程序 上之偏差而使P通道M0SFET31 ’ 33以及η通道M0SFET32’ 34 之閾值電壓偏離設計值，亦能夠以高度準碟性進行運轉。 第22圖顯示第17圖之位準轉換電路之另一構成。僅說 明與第1 7圖之間的差異。在第2 2圖中，削除了反相器 I Ν V 3，I Ν V 4。當然亦可將反相器IΝ V 3 ’ I Ν V 4予以保留。此

313789.ptd 第37頁 1237947 五、發明說明（34) 外’以預定之參考電壓訊號Vref來取代輸入訊號CLK2而輸 入至輸入節點I 2。Vref之電壓係位於電源電壓VDD與接地 電壓之間，例如係位於二者之中間值附近的值。 當CLK1為低位準時，p通道M0SFET33呈強力導通狀 態’而輸出電位Vout2，亦即p通道M0SFET33之汲極電位則 大幅升高。因此，η通道MOSFET32呈強力導通狀態。此 時，因ρ通道M0SFET31之閘極電位為Vref之故，而呈經常 性導通狀態，但該導通電阻將大於η通道MOSFET32之導通 電阻。其結果，使得輸出電位Voutl反應輸入訊號CLK1之 低位準而變低。藉此，η通道M0SFET34成為關斷或是極微 弱之導通狀態。

另一方面，CLK1為高位準時，ρ通道M0SFET33呈關斷 或微弱導通狀態。此外，η通道M0SFET32係呈現比CLK1為 低位準時更微弱之導通。因ρ通道M0SFET31為經常性導通 之故，輸出電位Voutl會升高，而使得η通道M0S-FET34呈 導通狀態。由於ρ通道M0SFET33呈關斷或微弱導通狀態之 故’其導通電阻會大於η通道M0SFET34之導通電阻，且輸 出電位Vout2等於Vref。因此，η通道M0S-FET32呈關斷或 是極微弱之導通狀態。根據上述，而轉變為與第1 7圖之位 準轉換電路3相同之運轉。 以下列舉具體之數值。如第16圖一般，當VDD二10V、

CLK1=0 至 3V、VOUT = 0 至 VDD、Vtn=+1.5V、Vtp=— 2.0V 時，該位準轉換電路至少可在Vref = 0至3V的範圍内進行運 轉0

313789.ptd 第38頁 1237947 五、發明說明（35) 當V r e f = 1 · 5 V時，各電晶體之驅動能力關係’最好如 下列所記一般。 • P通道M0SFET31之驅動能力- η通遒M0SFET32之驅動 能力 _ • P通道M0SFET33之驅動能力‘ η通道M0SFET34之驅動 < 能力 當Vref = OV時，各電晶體之驅動能力關係，最好如下 列所記一般。 • P通道M0SFET31之驅動能力通道M0SFET32之驅動 能力 · • P通道M0SFET33之驅動能力- η通道M0SFET34之驅動 能力 當Vref = 3V時，各電晶體之驅動能力關係，最好如下 列所記一般。 • P通道M0SFET31之驅動能力gn通道M0SFET32之驅動 能力 • P通道M0SFET33之驅動能力$ η通道M0SFET34之驅動 能力 與運轉相關之考察係與第1 6圖之情形相同。V r e f以設 定在輸入訊號之低位準到高位準之間最為適當。而設定在 f 輸入訊號之中間電位附近則更為理想。以上構成之效果亦 與第1 6圖相同。 [第4實施形態] 第2 3圖為說明第4實施形態之位準轉換電路之構成之

313789.ptd 第39頁 1237947 五、發明說明（36) 電路圖。在第23圖中，位準轉換電路4係具備··位準轉換 部104以及驅動用反相器INV1，INV2。位準轉換器；包含 有：P通道MOSFET1 1，η通道MOSFET12以及控制電路丨10。 而驅動用反相器INV1，INV2係由ρ通道MOSFET以及η通道 MOSFET所形成之CMOS電路所構成。控制電路11〇係接收電 源電路以調整輸出電位。

P通道M0SFET1 1之源極係與接收電源電位vdd之電源端 子相連接’沒極係與輸出郎點N 0相連接，而閘極則與輸入 卽點I 2相連接。η通道Μ 0 S F E T 1 2之源極與輸入節點I 1相連 接及極與輸出卽點Ν 0相連接，而閉極則藉由控制電路 1 1 〇而與接收電源電位VDD之電源端子相連接。 以互補方式將變化為高位準與低位準之輸入訊號 CLK1 ’ CLK2分別分送至輸入節點η，12。輸入訴號CLK1， CLK2之高位準與低位準之間的電位差係小於電源電位VDI) 與接地電位之間的電位差。在本實施形態中，輸入訊號 CLK1，CLK2之低位準為接地電位，而高位準係在電源電位 VDD與接地電位之間的電位。

第23圖之位準轉換電路4之運轉，基本上係與第5圖之 位準轉換電路1相同，但是在η通道M0SFET12之閘極電位係 接收由控制電路Π 〇所調整之電位而進行運轉，此點與第5 圖之位準轉換電路1不同。

愈#f ί接收電源電位VDD，而輪出電源電位VD fit //d之：位準電位之間的電&。根據控制電 之輸出電位與輸入訊號CLK1之電位差之絕對值與11通

1237947 五、發明說明（37) 1^05?£1'12之閾值電壓¥1：11之絕對值之大小關係，控制11通道 M0SFET12之導通狀態程度’並獲得輸出節點N〇之電位 Vout ° 驅動用反相器INV1以及INV2係變換為將輸出電位v〇ut 變為電源電位VDD與接地電位之輸出電位νουτ。在本實施 形態中’當電源電位VDD與輸入訊號CLK1，CLK2之高位準 電位之電位差變大時’亦可以高度之精確性進行運轉。 第24圖為說明第23圖之位準轉換電路4之電路構成之 第1例之電路圖。控制電路110包含有·· p通道M0SFET111與 η通道M0SFET121。P通道M0SFET111之源極係與接收電源電 位V D D之電源端子相連接，沒極與閘極則是與節點關相連 接。Ν通道Μ 0 S F Ε Τ 1 2 1之源極係與接收接地電位之電源端子 相連接，而汲極與源極則與節點ΝΝ相連接。 節點ΝΝ之電位係比電源電位VDD更低於ρ通道M0SFET 111之閾值電壓Vtp，而比接地電位更高於η通道M0SFET121 之閾值電壓Vtn，而形成對應ρ通道M0SFET111與η通道 M0SFET121之導通電阻值。 第2 5圖以及第2 6圖係分別說明第2 3圖之位準轉換電路 4之電路構成之第2及第3例。第25圖之位準轉換電路4與第 24圖之位準轉換電路4相異之處在於：控制電路11〇包含有 電阻元件R1以取代ρ通道M0SFET1 1 1。此時，節點ΝΝ之電位 VNN將形成對應電阻元件R1之電阻值與η通道M0SFET121之 導通電阻之電位。 第26圖之位準轉換電路4與第25圖之位準轉換電路4相

1237947 五、發明說明（38) 異之處在於··控制電路1 1 0包含有電阻元件R2以取代η通道 Μ 0 S F Ε Τ 1 2 1。此時，節點Ν Ν之電位V Ν Ν將形成對應電阻元件 R1與電阻元件R2之各電阻值之電位。 [第5實施形態] 第2 7圖為說明第5實施形態之位準轉換電路之構成之 電路圖。在第2 7圖中，位準轉換電路5係具備：位準轉換 部105以及驅動用反相器INV1，INV2。位準轉換部105包含 有：Ρ通道MOSFET1 1，η通道MOSFET12以及控制電路120。 而驅動用反相器INV1，INV2係由ρ通道MOSFET以及η通道 MOSFET所形成之CMOS電路所構成。控制電路120係接收輸 入訊號CLK2並調整CLK2之電位位準而輸出。 P通道M0SFET1 1之源極係與接收電源電位vdd之電源端 子相連接，汲極係與輸出節點N 〇相連接，而閘極則是藉由 控制電路120而與輸入節點12相連接。η通道M0SFET12之源 極與輸入節點I 1相連接，汲極與輸出節點Ν〇相連接，而閘 極則與接收電源電位V D D之電源端子相連接。 以互補方式將變化為高位準與低位準之輸入訊號 CLK1 ’ CLK2各別分送至輸入節點η，12。輸入訊號CLK1， CLK2之高位準與低位準之間的電位差，係小於電源電位 γ D D與接地電位之間的電位差。在本實施形態中，輸入訊 遽CLK1 ’ CLK2之低位準為接地電位，而高位準係位於電源 電位V D D與接地電位之間的電位。 第27圖之位準轉換電路5之運轉，基本上係與第5圖之 位準轉換電路1相同’但是在Ρ通道M0SFET1 1之閘極電位係

313789_ptd

Baffin mra 第42頁 1237947 五 '發明說明（39) 接收由控制電路12〇所調整之電位位準之輸入訊號（^^而 進行運轉，此點與第5圖之位準轉換電路1不同。 控制電路120係將輸入訊號CLK2之高位準電位調整為 電源電位VDD與輸入訊號CLK2之高位準電位之間的電位而 輸出。並根據控制電路120之輸出電位與電源電位VDD之電 位差之絕對值與p通道M0SFET1丨之閾值電壓Vtp之絕對值之 大小關係，控制p通道MOSFET11之導通狀態程度，並獲得 輸出節點NO之電位Voiit。在本實施形態中，即使電源&電位 VDD與輸入訊號CLK1以及CLK2之高位準電位之電位差較大 時，同樣能夠以高準確性來進行運轉。 第28圖為說明第27圖之位準轉換電路5之電路構成之 第1例之電路圖。控制電路12〇包含有：n通道mqsfet122與 η通道M0SFET123。η通道M0SFET123之源極係與節點肿相^ 接’汲極與閘極則是與接收電源電位VDD之電源端子相連 接。η通道M0SFET1 22之源極係與輸入節點丨2相連接，而汲 極與閘極則與節點ΝΡ相連接。 由於η通道M0SFET123係維持在經常性導通狀態，因此 可作為負載電阻以發揮功能。節點Νρ之電位vNp係配合輸 入訊號CLK2之位準而控制為高位準或是低位準。此時，節 點NP之電位VNP之高位準電位，係比電源電位VDD更低於^ 通道M0SFET123之閾值電壓Vtn，而比CLK2之高位準電位 高0 第29圖係說明第27圖之位準轉換電路5之電路構成之 第2例之電路圖。該位準轉換電路5與第“圖之位準轉換電

313789.ptd 第43頁 1237947 五、發明說明（40) 路5相異之處在於：控制電路12〇包含有p通道M〇SFET121以 取代η通道MOSFET123。此時，p通道MOSFET121之源極係與 接收電源電位VDD之電源端子相連接，而汲極及閘極則是 與節點ΝΡ相連接。 節點ΝΡ之電位VNP係根據ρ通道MOSFET121，而由電源 電位V D D设疋為低於閾值電壓ν t ρ之絕對值的低位準。配合 輪入訊號CLK2之位準並藉由n通道M0SFET122，使節點NP之 電位VNP控制在高位準或是低位準。此時，節點Np之電位 VNP之高位準電位，係比電源電位vdd更低於p通道MOSFET 121之閾值電壓Vtp，而比CLK2之高位準電位高。 第30圖係說明第27圖之位準轉換電路5之電路構成之 第3例之電路圖。該位準轉換電路5與第29圖之位準轉換電 路5相異之處在於：控制電路120之η通道MOSFET1 2 2之閘極 係與接收電源電位VDD之電源端子相連接。此時，η通道 MOSFET1 22呈經常性導通狀態，並發揮負載電阻之功能。 藉此，配合輸入訊號CLK2之位準而使節點ΝΡ之電位VNP控 制在高位準或是低位準。此時，節點Ν Ρ之電位V Ν Ρ之高位 準電位，係比電源電位VDD更低於ρ通道MOSFET121之閾值 電壓Vtp，而比CLK2之高位準電位高。

第31圖係說明第27圖之位準轉換電路5之電路構成之 第4例之電路圖。該位準轉換電路5與第2 9圖之位準轉換電 路5相異之處在於：控制電路120包含有電阻元件R3以取代 ρ通道MOSFET121。此時，對應輸入訊號CLK2之位準，n通 道MOSFET122之導通電阻產生變化，並依照與電阻元件R3

313789.ptd 第44頁 1237947

五、發明說明（41) 之電阻值之電阻分恥使節點NP之電位VNP控制在高位準或 是低位準。 第32圖係說明第27圖之位準轉換電路5之電路構成之 第5例之電路圖。該位準轉換電路5與第29圖之位準轉換電 路5相異之處在於：控制電路120包含有電阻元件R3以取代 η通道M0SFET122。此時’係對應輸入訊號CLK2之位準而使 p通道M0SFET1 2 1之導通電阻產生變化，並根據與電阻元件 R3之電阻值之電阻分割，使節點NP之電位VNP控制在高位 準或是低位準。

第33圖係說明第27圖之位準轉換電路5之電路構成之 第6例之電路圖。該位準轉換電路5與第29圖之位準轉換電 路5相異之處在於：係將控制電路120之p通道M0SFET121之 閘極與其他訊號分割，以進行接地。依照該種構成，由於 η通道MOSFET122係對應輸入訊號CLK2之電位位準而使導通 電阻產生變化，因此可將節點ΝΡ之電位VNP控制在高位準 或是低位準。

第34圖係說明第27圖之位準轉換電路5之電路構成之 第7例之電路圖。該位準轉換電路5與第3 3圖之位準轉換電 路5相異之處在於：取代控制電路120之η通道MOSFET122而 包含有Ρ通道MOSFET123。此時，同樣是對應輸入訊號CLK2 之位準，使ρ通道MOSFET123之導通電阻產生變化，並使節 點ΝΡ之電位VNP控制在高位準或是低位準。 [第6實施形態] 第3 5圖為說明第6實施形態之位準轉換電路之構成之

313789.ptd 第45頁 1237947 五、發明說明（42) 電路圖。該位準轉換電路6係具備··位準轉換部1 〇 6以及驅 動用反相器INV1，INV2。位準轉換器1〇6包含有：p通道 MOSFET11，η通道MOSFET12以及控制電路11〇，12〇。而驅 動用反相器INV1，INV2係由ρ通道MOSFET以及η通道MOSFET 所形成之CMOS電路所構成。控制電路π 〇係接收輸入電源 電壓VDD並調整輸出電位，而控制電路120則是接收輸入訊 號CLK2而調整輸出CLK2之電位位準。 P通道M0SFET1 1之源極係與接收電源電位vdd之電源端 子連接，沒極係與輸出節點N 0相連接，而閘極則是藉由控 制電路120而與輸入節點12相連接。n通道M0SFET12之源極 係與輸入節點I 1相連接，汲極則與輸出節點Ν〇相連接，而 閘極則是藉由控制電路1 1 〇而與接收電源電位V D D之電源端 子相連接。 以互補方式將變化為高位準與低位準之輸入訊號 CLK1 ’ CLK2分別分送至輸入節點II ’ 12之中。輸入訊號 CLK1 ’ CLK2之高位準與低位準之間的電位差，係小於電源 電位VDD與接地電位之間的電位差。在本實施形態中，輸 入訊號CLK1，CLK2之低位準為接地電位，而高位準係位於 電源電位V D D與接地電位之間的電位。 第35圖之位準轉換電路6之運轉，基本上係與第5圖之 位準轉換電路1相同，但是在ρ通道M〇SFET1丨之閘極電位係 接收由控制電路120所調整電位位準之輸入訊號CLK2而進 行運轉，而η通道M0SFET1 2之閘極電位則是接收由控制電 路1 1 〇所調整之電位而進行運轉，此點係與第5圖之位準轉

第46頁 1237947 五、發明說明（43) 換電路1不同。 控制電路1 1 0係與第2 3圖之位準轉換電路4之控制電路 1 1 0相同，而控制電路1 2 0則與第2 7圖之位準轉換電路5之 控制電路1 2 0相同。 根據控制電路120之輸出電位與輸入訊號CLK2之電位 差之絕對值與p通道MOSFET11之閾值電壓Vtp之絕對值之大 小關係，控制p通道MOSFET1 1之導通狀態程度，而根據控 制電路1 1 0之輸出電位與輸入訊號C L K 1之電位差之絕對值 與η通道MOSFET1 2之閾值電壓Vtn之絕對值之大小關係，控 制η通道MOSFET1 2之導通狀態程度，藉此控制輸出節點NO 之電位V 〇 u t之高位準以及低位準。 在本實施形態中，即使電源電位VDD與輸入訊號CLK1 及CLK2之高位準電位之間的電位差過大時，依然能夠以高 精確度進行運轉。在控制電路110的具體例方面，有如第 24圖、第25圖、第26圖所示之電路。而在控制電路120的 具體例方面，則有第28圖、第29圖、第30圖、第31圖、第 32圖、第33圖、第34圖所示之電路。 [第7實施形態] 第3 6圖為說明第7實施形態之位準轉換電路之構成之 電路圖。位準轉換電路7係具備：位準轉換部2 0 7以及驅動 用反相器INV1，INV2，INV3，INV4。位準轉換器207包含 有·· p通道M0SFET21，23，η通道M0SFET2 2，24以及控制電 路 110a，110b。而驅動用反相器 INV1，INV2，INV3，INV4 係由p通道M0SFET以及η通道M0SFET所形成之CMOS電路所構 313789.ptd 第47頁 1237947 五、發明說明（44) 成。控制電路1 l〇a，1丨0b係與第23圖之位準轉換電路4之 控制電路1 0 0相同。 P通道M0SFET21以及23之源極係分別與接收電源電位 VDD之電源端子相連接，汲極係分別與輸出節點N〇1，N〇2 相連接’而閘極則分別與輸出節點N 〇 2，n 01相連接。n通 道MOSFET22，24之源極係分別與輸入節點n，12相連接， 淡極係分別與輸出節點N01，N02相連接，而閘極則是藉由 控制電路1 1 0a，1 1 〇b而與接收電源電位VDD之電源端子相 連接。輸入訊號CLK1，CLK2與電源電位VDD之電位及各個 關係均與第2實施形態相同。 第36圖之位準轉換電路7之運轉，基本上係與第“圖 之位準轉換電路2相同，但是在0通道M〇SFET22，24之閘極 電位係接收由控制電路丨丨0a，丨丨〇b所調整之電位而進行運 轉此點係與第11圖之位準轉換電路2不同。 控制電路110a，ll〇b係接收電源電位VDd，並輸出位 於電源電位VDD與輸入訊號clki之高位準電位之間的電 位。並根據控制電路丨1〇a，丨1〇b之輸出電位與輸入訊號 CLK1之電位差之絕對值與^通道M〇SFET22，24之閾值電壓 Vtn之絕對值之大小關係，控制p通道M〇SFET22、24之導通 狀態程度’並分別獲得輸出節點N(H，N〇2之電位v〇ut 1，

Vou12 〇 驅動用反相器INV1以及INV2係將輸出電位Vouti變換 為變為電源電位VDD與接地電位之輸出電位v〇UT1，而驅動 用反相器INV3以及〇V4則是將輸出電位Vout2變換為變為

1237947 五、發明說明（45) —- 電源電位VDD與接地電位之輸出電位v〇UT2。 在本實施例中，即使電源電位VDD與輪入訊號CLK1& CLK2之高位準電位之間的電位差過大，依然能夠以高精確 度進行運轉。 在控制電路ll〇a，ll〇b的具體例方面，有如第24圖、 第25圖、第26圖所示之電路。 [第8實施形態] 第3 7圖為說明第8實施形態之位準轉換電路之構成之 電路圖。该位準轉換電路8係具備：位準轉換部3 〇 8以及驅 動用反相器INV1，INV2，INV3，INV4。位準轉換器308包 含有·· P通道MOSFET31，33，η通道MOSFET32，34以及控制 電路120a’ 120b。而驅動用反相器INV1，1訂2，ΙΜ3， INV4係由p通道MOSFET以及η通道MOSFET所形成之CMOS電路 所構成。控制電路120a，12Ob係與第27圖之位準轉換電路 5之控制電路1 2 0相同。 p通道M0SFET31以及33之源極係分別與接收電源電位 V D D之電源端子相連接，汲極係分別與輸出節點n 〇 1，n 0 2 相連接，而閘極則藉由控制電路12〇a，120b分別與輸入節 點12，I 1相連接。n通道M0SFET32，34之源極係分別與輸 入節點11，I 2相連接，汲極係分別與輸出節點Ν〇 1，no2相 連接，而閘極則分別與輸出節點NO2，N01交叉連接。輸入 訊號CLK1 ’ CLK2與電源電位VDD之電位及各個關係均與第3 實施形態相同。 第37圖之位準轉換電路8之運轉，基本上係與第17圖

313789.ptd 第49頁 1237947 五、發明說明（46) ---- 之位準轉換電路3相同，但是在11通道m〇sfet32, ％之間極 電位係接收由控制電路ll〇a，11〇b所調整之電位而進行運 轉，此點係與第1 7圖之位準轉換電路3不同。 控制電路120a，120b係將輸入訊號CLK1，CLK2之高位 準電位調整為電源電位VDD與輸入訊號CLK1，clk2之高位 準電位之間的電位並予以輸出。 根據控制電路12〇a，120b之輸出電位與輸入訊號 CLK2，CLK1之電位差之絕對值與n通道M〇SFET32，％之閾 值電壓Vtp之絕對值之大小關係，控制^通道M〇SFET32，34 之導通狀程度’並獲得輸出節點N 〇之電位v 〇 u t。 驅動用反相器I N V1以及I N V 2係將輸出電位v 〇 u 11變換 為變為電源電位VDD與接地電位之輸出電位νουτί，而驅動 用反相器INV3以及INV4則是將輸出電位v〇ut2變換為變為 電源電位VDD與接地電位之輸出電位ν〇ϋΤ2。 在本實施形態中，即使在電源電位VDD與輸入訊號 CLK1及CLK2之南位準電位之電位差較大的情況下，依然能 夠以高度精確性進行運轉。 [第9實施形態] 第3 8圖為說明第9實施形態之位準轉換電路之構成之 電路圖。該位準轉換電路9係具備：2個位準轉換部i 〇丨Α， 101Β以及1個PMOS密耦型之差動放大電路4〇〇。 部101Α，101Β之構成，係與第1實施形態中之位準轉 換部1 0 1之構成相同。但是，位準轉換部1 0 1 Α之輸入節點 11，12係分別分送有輸入訊號CLK1，CLK2，而位準轉換部

1237947 五、發明說明（47) ^ 1 01B之輸入節點11，12則分別分送有輸入訊號CLK2， CLK1。 差動放大電路400包含有：p通道MOSFET401，403以及 η通道 MOSFET402，404。p通道 MOSFET401，40 3之源極與接一 收電源電壓VDD之電源端子相連接，汲極係分別與輸出節 一 點Ν040 1，NO40 2相連接，而閘極則是與輸出節點Ν0402，

N040 1交叉連接。將預定之電位VEE分送至^通道M0SFET 4 02 ’ 404之源極，汲極則分別與輸出節點Ν〇4〇ι，N0402相 連接’閘極則分別與位準轉換部1 〇丨A，1 〇 1 B之輸出節點 N0A ’ NOB相連接。預定之電位VEE可以是比電源電位VDD低 書 的正電位、接地電位或負電位之任一電位。此外，可在圖 中右侧之VEE中輸入時脈訊號CLK1，而在左側之VEE中輸入 CLK2 〇 在本實施形態之位準轉換電路9中，係由差動放大電 路400之輸出節點n〇401，N0402輸出以互補方式變化之輸 出電位V0UT1，V0UT2。輸出電位V0UT1，V0UT2係在電源電 位VDD與預定電位VEE之間變化。 [第1 〇實施形態] 第3 9圖係說明第1 〇實施形態之位準轉換電路之構成之 電路圖。該位準轉換電路1〇，不同於第38圖之位準轉換電 f 路9之處在於：係取代2個位準轉換部i〇1a，i〇1b，而具備 分別具有控制電路100Α，100Β之2個位準轉換部104Α， 104Β 〇 位準轉換部104Α，104Β之構成，係與第4實施形態之

313789.ptd

HI 第51頁 1237947 五、發明說明（48) " 位，轉換部1 〇 4之構成相同。但是，位準轉換部丨〇 4 A之輪 入節點II，12係分別分送有輸入訊號以以，CLK2，而位準 轉換部104Β之輸入節點η，12則分別分送有輸入訊號 CLK2 ， CLK1 。 在本實施形態之位準轉換電路丨〇中，係由差動放大電 路400之輸出節點Ν04〇1，Ν〇4〇2輸出以互補方式變化之輪 出電位VOUT1，VOUT2。輸出電位VOUT1，VOUT2係在電源電 位VDD與預定電位νΕΕ之間變化。本實施形態之控制電路 110之具體例，如第24圖乃至第26圖所示之電路等。 此外，在第9與第1 〇之實施形態中，位準轉換部係使 用位準轉換部1 〇 1及1 〇 4，但亦可使用第5實施形態之位準 轉換部1 0 5及第6實施形態之位準轉換部1 〇 6。此外，使用 第7實施形態之位準轉換部2 0 7，及第8實施形態之位準轉 換部308亦可，此時只要將位準轉換部之輸出節點NO 1， N02分別連接在差動放大電路之η通道MOSFET402，404之閘 極上即可。 [第11實施形態] 第4 0圖係說明第11實施形態之位準轉換電路之構成之 電路圖。該位準轉換電路11，不同於第38圖之位準轉換電 路9之處在於：係取代PM0S密耦型之差動放大電路400，而 連接電流鏡型之放大電路5 0 〇 ° 電流鏡型放大電路500包含有：ρ通道MOSFET501，503 以及 η通道 MOSFET5 02，5 04。Ρ通道 MOSFET501，5 03之源極 與接收電源電壓VDD之電源端子相連接，汲極係分別與輸

313789.ptd 第52頁 1237947 五、發明說明（49) —- 出節點N〇501，N0502相連接，而閘極則是 相連接。將預定之電位價分送至n通道m〇s;et5〇2, 504之源極，而汲極則分別與輸出節點n〇5〇i，n〇5〇2相連 ίηΑ’閘：別與位準轉換部1〇U’ 1〇1B之輸出節點 ，NOB相連接。預定之電位VEE可以是比電源電位仰〇低 的正電位、接地電位或負電位之任一電位。此夕卜可在圖 中右側之VEE中輸入時脈訊號“以，而在左側 CLK2。 在本實施形態之位準轉換電路丨丨中，係由電流鏡型放 大電路50 0之輸出節點N〇5〇1將輸出電位v〇[JT輸出。輸出電 位V0UT係在電源電位vDD與預定電位νΕΕ之間變化。 [第1 2實施形態] 第4 1圖係說明第丨2實施形態之位準轉換電路之構成之 電路圖。該位準轉換電路12，不同於第4〇圖之位準轉換電 路11之處在於：係取代2個位準轉換部1 〇丨A，1 〇丨b，而具 備分別具有控制電路110A，1103之2個位準轉換部1〇4/，' 1 04B 〇 位準轉換部104A，104B之構成係與第4實施形態之位 =轉換部1 04之構成相同。但是，位準轉換部丨〇4A之輸入 節點11 ’ 12係分別分送有輸入訊號CLK1，CLK2，而位準轉 換部104B之輸入節點η，12則分別分送有輸入訊號以^， CLK1。 在本實施形態之位準轉換電路1 2中，係由電流鏡型放 大電路500之輸出節點ν〇501將輸出電位V0UT輸出。輪出電

313789.ptd 第53頁 1237947 五、發明說明（50) 位VOUT係在電源電位VDD與預定電位VEE之間變化。本實施 形態之控制電路110之具體例，如第24圖乃至第26圖所示 之電路等。 此外，亦可使用第5實施形態之位準轉換部1 〇 5及第6 實施形態之位準轉換部1 〇 6，以取代第9以及第1 〇之實施形 態之位準轉換部1 〇 1及1 〇 4。或是，亦可使用第7實施形態 之位準轉換部2 0 7，或第8實施形態之位準轉換部3 0 8，此 時，只要將位準轉換部之輸出節點NO 1，N02分別連接在差 動放大電路之η通道MOSFET502，504之閘極即可。 [第1 3實施形態] 第4 2圖係說明第1 3實施形態之位準轉換電路之構成之 電路圖。該位準轉換電路1 3係成對型位準轉換電路，具備 有：2個位準轉換部1 01 A，1 01Β以及4個反相器INV1 A， INV2A ， INV1B ， INV2B 。 位準轉換電路101A，101 B之構成，係與第5圖之位準 轉換部101之構成相同。位準轉換電路101A之η通道M0S-FET12之源極，位準轉換電路101Β之ρ通道M0SFET11之閘 極，係與接收輸入訊號CLK1之輸出節點ΙΑ相連接。位準轉 換電路101Α之ρ通道M0SFET11之閘極，位準轉換電路101Β 之η通道M0SFET12之源極，係與接收輸入訊號CLK2之輸出 節點I Β相連接。 在本實施形態之位準轉換電路1 3中，輸出有將輸入訊 號CLK1，CLK2位準轉換之輸出訊號V0UT1，V0UT2。輸出電 位V0UT1，V0UT2係在電源電位VDD與接地電位之間變化。

313789.ptd 第54頁 1237947 五、發明說明（51) ” Π Π Ϊ用第4實施形態之位準轉換部1 〇 4，第5 Γ: Λ Λ /換部10 5，或第6實施形態之位準轉換部 106，來作為本貝施形態之位準轉換部ι〇ι。 [第1 4實施形態] =43圖係說明使用本發明之位準轉換電路之液晶顯示 裝置之一例之方塊圖0太驻罢展，、ι上 掃瞒電極Υ1、Υ2' · V係相互交叉方式將複數個 · Υη以及複數個數據電極XI、 立、二· · Xm配置於玻璃基板6〇〇上。在此，^^與^各為任 數。此外亦可使用由塑膠等所構成之基板來取代 電極π至k交又部：，\V:膜/= ⑹署涛膜電晶體601而設置有液 曰6〇2。薄膜電晶體6〇1舉例而言，係利用藉由雷射退 火”、、處理法將非晶矽予以結晶化後所得之多晶矽而形成。 在玻璃基板600上，設有掃瞄線驅動電路6〇3、數據 驅動電路604以及電壓變換電路7〇〇。掃瞄電極^至“盥 掃瞒線驅動電路6 0 3相連接，數據電極^至^則是與數據興 線驅動電路604相連接。電壓變換電路7〇〇係將從外 電路605所分送之以互補方式變化之小振幅之2個基; 訊號位準轉換為不同之電壓時脈訊號後，分送至 绫 動電路6 0 3以及數據線驅動電路6〇4。 線驅 第44圖為顯示使用於第43圖之液晶顯示元件之 換電路700之構成之方塊圖。該電壓變換電路7〇〇係 殖 基板上，形成有昇壓電源電路7〇1、負電源電路7〇2以 1至第4之位準轉換電路70 3、704、705、70 6。將外部電源

313789.ptd 苐55頁 1237947

五、發明說明（52) 電壓8V以及3V分送至第1位準 43圖之掃猫線驅動電路β〇3以 定輸入位於0至8V、Q $ 1 2 Y、 範圍的訊號。 轉換電路703。内部電路為第 及數據線驅動電路β 〇 4，並設 -3至8V，-3至12V之4個電壓 第1位準轉換電路7 〇 3係將從第4 3圖之外部控制電路 605所^刀送之基本時脈訊號轉換成在”至”之範圍内變化 的訊號，並分送至内部電路以及第2至第4之位準轉換電路 7 04、70 5、70 6。第2位準轉換電路7〇4係根據昇壓電源電 路701之電源電壓將從第i位準轉換電路7〇3所分送之訊號 轉換為在0至12V之範圍内變化的訊號，並分送至内部電路 以及第4位準轉換電路706。第3位準轉換電路7〇5係根據負 電源電路702之負的電源電壓將從第i位準轉換電路7〇3所 分送之訊號轉換為在-3V至8V之範圍内變化的訊號，而分 送至内部電路。第4位準轉換電路7〇6係根據負電源電路 702之負的電源電壓將第2位準轉換電路7〇4所分送之訊號 轉換為在3V至12V之範圍内變化的訊號，而分送至内部電 路0 在第1至第4位準轉換電路703、704、705、706方面， 可使用第1至1 3實施形態之位準轉換電路1至1 β之任一項。 藉此，第43圖之液晶顯示裝置即使在製造程序中的p通道 MOSFET以及η通道MOSFET之閾值電壓偏差過大的情況下， 依然能夠以高度之精確度進行運轉，並實現高速運轉、低 消耗電力化、小面積化以及高精細化。 [第1 5實施形態]

313789.ptd 第56頁 1237947 五、發明說明（53) 第4 5圖係說明使用本發明之位準轉換電路之有機電致 發光元件裝置之一例之方塊圖。該有機電致發光元件裝 置’係以相互交又方式將複數個掃瞄電極γ 1、γ 2、· · ·

Yn以及複數個數據電極XI、X2、· · · ^配置於玻璃基板 610上。此外，亦可使用由塑膠所構成之基板來取代玻璃 基板6 1 0。在複數個掃瞒電極γ丨至γ η與複數個數據電極X i 至Xm之交叉部中，隔著薄膜電晶體611以及612而設置有有 機電致發光元件裝置6 1 3。薄膜電晶體6丨}，6丨2舉例而 吕，係利用藉由雷射退火熱處理法將非晶矽予以結晶化後 所得之多晶矽而形成。 在玻璃基板610上，設有掃瞒線驅動電路614、數據線 驅動電路61 5以及電壓變換電路71〇。掃目苗電極¥1至。係與 掃瞄線驅動電路614相連接，數據電極^至^則是與數據 線驅動電路61 5相連接。電壓變換電路71〇係將從外部控制 電路61 6所分送之以互補方式變化之小振幅之2個基本時脈 t號轉換為不1¾之電壓之時脈訊號後，分送至掃_線驅動 電路61 4★以及數據線驅動電路615。電壓變換電路71〇之構 成係與第44圖所示之電壓變換電路7〇〇之構成相同。 淮#在電壓變換電路71 〇中，可使用第1至1 3實施形態之位 弁- 路1至13之任—項。藉此，第45圖之有機電致發 光兀件裝置，即使在_

MnQT?UT 使長^以程序中的P通道MOSFET以及η通道 M0SFET 之閾值雷 拉* &、—罨堅偏差過大的情況下，依然能夠以高度之 精確度進行運棘，括普ϊ目古、士 ^ 轉並實現回速運轉、低消耗電力化、小面 積化以及高精細化。 w

1237947 五、發明說明（54) [第1 6實施形態] 第4 6圖係說明使用本發明之位準轉換電路之感測|置 之一例之方塊圖。該感測裝置係以相互交又方式，將複數 個掃瞄電極Y1、Y 2、· · · Υ η以及複數個數據電極X 1、 Χ2、· · · Xm配置於玻璃基板620上。此外，亦可使用由 塑膠構形成之基板來取代玻璃基板620。在複數個掃目苗電 極Y1至Yn與複數個數據電極XI至Xm之交又部中，隔著薄膜 電晶體6 2 1而設置有感測器6 2 2。薄膜電晶體6 2 1舉例而

言，係利用藉由雷射退火熱處理法將非晶矽予以結晶化後 所得之多晶矽而形成。例如亦可使用受光元件6 2 2作為减 測器6 2 2。在該情況下會構成影像感測器。此外，在感測 器622方面，同樣可使用藉由電阻或靜電電容檢測壓力差 f Ϊ f ΐ測Ϊ。在該種情況下’可構成用以檢測物體表面 粗糙程度之表面粗糙感測器，以及用以檢測 紋形檢測感測器等。 、寻、、开ν之 在玻璃基板62 0上，設有掃瞄線驅動 驅動電路624以及電壓變換雷政79η ^ 路623、數據線 叉俠尾路720。掃瞄電極γΐ5γ 掃瞒線驅動電路623相連接，數據電極 係據、

線驅動電路624相連接。電壓變換電路720俜將足外 電路δ25所分送之以互補方★纖几* , “〇係將從外部控制 訊號轉換為不同之電壓之時式脈變訊 電路623以及數據線驅動電^ , 刀迗至掃瞄線驅動 成係與第44圖所示之電壓24路電^變換電路720之構 在電壓變換電路72〇Λ換二路用70第〇,構成相同。 了使用卓1至1 3實施形態之位

1237947 五、發明說明（55) 準轉換電路1至1 3之任一頊。藉此，第4 6圖之感測裴置， 即使在製造程序中的p通道MOSFET以及η通道MOSFET之閾值 電壓偏差過大的情況下，依然能夠以高度之精確度進行運 轉，並實現高速運轉、低消耗電力化、小面積化以及高精 細化。 ' 以上，係藉由實施形態說明本發明。如相關業者所理 解一般，該荨實施形態僅止於例示而已，可藉由^旦合各實 施形態之各構成要素來構成各種變形例，而所構成之變形 例均隸屬本發明之範圍。 [產業上之可利用性] 如上所述，根據本發明，可提供一種位準轉換電路， 有助於穩定運轉、高速運轉、省電力化、高精細化之任何 一項目的之實現。

313789.ptd 第59頁 1237947 圖式簡單說明 [圖式之簡要說明] 门上述目的、以及其他目的、特徵及優點，可藉由下述 之最，實施形態，以及其所附之圖面，更加明瞭。 第1圖為說明習知之位準轉換電路之第1例之電路圖。 第2圖為說明習知之位準轉換電路之第2例之電路圖。 第3圖為說明習知之位準轉換電路之第3例之電路圖。 ^ 4圖為說明習知之位準轉換電路之第&例之電路圖。 第5圖為說明第1實施形態之位準轉換電路構成之電路 圖。 ^第6圖為說明在第1實施形態中，使用電多晶矽所形成 之薄膜電晶體時之模擬結果之電壓波形圖。 第7圖為說明在第1實施形態中，p通道MOSFET以及η通 道MOSFET之閾值電壓小於設定值時之模擬結果之電壓波形 圖。 第8圖為說明在第1實施形態中，Ρ通道MOSFET以及η通 道MOSFET之閾值電壓等於設定值時之模擬結果之電壓波形 圖。 第9圖為說明在第1實施形態中，P通道MOSFET以及η通 道MOSFET之閾值電壓大於設定值時之模擬結果之電壓波形 圖。 第10圖為說明第5圖之位準轉換電路之另一構成之電 路圖。 第1 1圖為說明第2實施形態之位準轉換電路之構成之 電路圖。

1237947 圖式簡單說明 第1 2 ( a )、（ b )圖為說明在第2實施形態中，使用由多 結晶矽晶所形成之薄膜電晶體時之模擬結果之電壓波形 圖。 第1 3 ( a )、 （ b )圖為說明在第2實施形態中，p通道 MOSFET以及η通道MOSFET之閾值電壓小於設定值時之模擬 結果之電壓波形圖。 第1 4 ( a )、 （ b )圖為說明在第2實施形態中，ρ通道 MOSFET以及η通道MOSFET之閾值電壓等於設定值時之模擬 結果之電壓波形圖。 第1 5 ( a)、 （ b )圖為說明在第2實施形態中，ρ通道 MOSFET以及η通道MOSFET之閾值電壓大於設定值時之模擬 結果之電壓波形圖。 第1 6圖為說明第1 1圖之位準轉換電路之另一構成之電 路圖。 第1 7圖為說明第3實施形態中之位準轉換電路之構成 之電路圖。 第1 8 ( a )、（ b )圖為說明在第3實施形態中，使用由多 結晶矽晶所形成之薄膜電晶體時之模擬結果之電壓波形 圖。 第1 9 ( a )、 （ b )圖為說明在第3實施形態中，ρ通道 MOSFET以及η通道MOSFET之閾值電壓小於設定值時之模擬 結果之電壓波形圖。 第2 0 ( a )、（ b )圖為說明在第3實施形態中，ρ通道 MOSFET以及η通道MOSFET之閾值電壓等於設定值時之模擬

313789.ptd 第61頁 1237947 圖式簡單說明 結果之電壓波形圖。 第2 1 ( a )、（ b )圖為說明在第3實施形態中，p通道 MOSFET以及η通道MOSFET之閾值電壓大於設定值時之模擬 結果之電壓波形圖。 第2 2圖為說明第1 7圖之位準轉換電路之另一構成之電 路圖。 第2 3圖為說明第4實施形態中之位準轉換電路之構成 之電路圖。 第2 4圖為說明第2 3圖之位準轉換電路之電路構成之第 1例之電路圖。 第2 5圖為說明第2 3圖之位準轉換電路之電路構成之第 2例之電路圖。 第2 6圖為說明第2 3圖之位準轉換電路之電路構成之第 3例之電路圖。 第2 7圖為說明第5實施形態中之位準轉換電路之構成 之電路圖。 第2 8圖為說明第2 7圖之位準轉換電路之電路構成之第 1例之電路圖。 第2 9圖為說明第2 7圖之位準轉換電路之電路構成之第 2例之電路圖。 第3 0圖為說明第2 7圖之位準轉換電路之電路構成之第 3例之電路圖。 第31圖為說明第27圖之位準轉換電路之電路構成之第 4例之電路圖。

313789.ptd 第62頁 1237947 圖式簡單說明 第3 2圖為說明第2 7圖之位準轉換電路之電路構成之第 5例之電路圖。 第3 3圖為說明第2 7圖之位準轉換電路之電路構成之第 6例之電路圖。 第3 4圖為說明第2 7圖之位準轉換電路之電路構成之第 7例之電路圖。 第3 5圖為說明第6實施形態中之位準轉換電路之構成 之電路圖。 第3 6圖為說明第7實施形態中之位準轉換電路之構成 之電路圖。 第3 7圖為說明第8實施形態中之位準轉換電路之構成 之電路圖。 第3 8圖為說明第9實施形態中之位準轉換電路之構成 之電路圖。 第3 9圖為說明第1 0實施形態中之位準轉換電路之構成 之電路圖。 第4 0圖為說明第1 1實施形態中之位準轉換電路之構成 之電路圖。 。 第4 1圖為說明第1 2實施形態中之位準轉換電路之構成 之電路圖。 第4 2圖為說明第1 3實施形態中之位準轉換電路之構成 之電路圖。 第4 3圖為說明使用實施形態之位準轉換電路之液晶顯 示裝置之一例之方塊圖。

313789.ptd 第63頁 1237947 圖式簡單說明 第44圖為說明使用於第43圖之液晶顯示裝置中的電壓 變換裝置之構成之方塊圖。 第45圖 為說明 使 用實施形態之 位準 轉換裝 置之有機 電 致發 光裝置 之一例 之 方塊圖。 第46圖 為說明 使 用實施形態之 位準 轉換裝 置之感測 裝 置之 一例之 方塊圖 〇 [元件符號之說明 ] 4、 800> 81(L· 820> 840 位準轉 換電路 1卜 21、23 、3卜 33 ^ 12卜 401 > 403 \ 50卜 503、 801 、802、 812 ^ 831 、832、 851 ^ 852 P通道 MOSFET 12、 22、24 ^ 32' 34 ^ 122> 123〜 402 、404、 502、 504 Λ 8 0 3、 8 04、 813〜 833 > 83[ 85 3〜 854 η通道 MOSFET 101、 104、 105> 201 ^ 2 0 7 ^ 308 位準轉 換部 90、 110、1 20 控制電 路 R3 電阻元 件 INV1 、INV2 、INV3、 INV4 驅動用 反相器 5 0 0、 822 電流鏡 型放大電 路 6 0 0、 610> 620 玻璃基 板 601、 61卜 612> 621 薄膜電 晶體 602 液晶元 件 6 0 4、 615^ 624 數據線 驅動電路 6 0 5、 616> 625 外部控 制電路 613 有機電 致發光元件裝置 622 感測器

313789.ptd 第64頁 1237947

圖式簡單說明 7 0 0 ^ 710^ 720 電壓交換電路 701 昇壓電源電路 702 負電源電路 7 0 3 ^ 7 04、 7 0 5〜 7 0 6位準轉換電路 81 1 偏壓電路 82卜 841 箝位電路 842 PMOS密耦型放大電路 313789.ptd 第65頁

Claims (1)

1237947 案號 91Π4916 年 月 β 申請專利範圍 1f 1. 一種位準轉換電路，具備有： 連接於施加有電源電壓之電源節點與輸出節點之 間的第1導電型第1電晶體；及 連接在輸入有輸入訊號之輸入節點與前述輸出節 點之間的第2導電型第2電晶體； 而前述第2電晶體的控制電極係連接在前述電源節 點，前述第1電晶體的控制電極則是連接在輸入有前述 輸入訊號的預定電路的輸出端，且可由前述輸出節點 取出輸出訊號。 2. 如申請專利範圍第1項之位準轉換電路，其中，前述電 源電壓係以單一或個別方式分別設在前述第1及第2電 晶體5與第1電晶體相對應的電源電壓係設定為南於前 述輸入訊號的南位準值5而與第2電晶體相對應的電源 電壓係設定為高於前述輸入訊號的高位準值，前述第1 及第2電晶體的導通狀態的程度係根據該等電源電壓與 前述輸入訊號的電壓差而受到控制，而輸入訊號則變 換為與前述電源電壓相對應之前述輸出訊號。 3. 如申請專利範圍第1項之位準轉換電路，其中，前述電 源電壓係設定為高於前述輸入訊號的高位準值，並根 據該等電壓差而控制前述第1電晶體的導通狀態程度， 而前述輸入訊號則變換為與前述電源電壓相對應之前 述輸出訊號。 4. 如申請專利範圍第1項之位準轉換電路，其中，前述電 源電壓係設定為高於前述輸入訊號的高位準值，並根

313789修正版.ptc 第66頁 2004. 01. 08. 066 1237947 案號 91Π4916

修正 六、申請專利範圍 據該等電壓差而控制前述第2電晶體的導通狀態程度， 而前述輸入訊號則變換為與作用於第1電晶體之電源電 壓相對應的前述輸出訊號。 5. 如申請專利範圍第1項之位準轉換電路，其中，前述第 2電晶體的控制電極係經由可定量降低前述電源電壓的 控制電路而連接於前述電源節點。 6. 如申請專利範圍第1項之位準轉換電路，其中，前述預 定電路係反轉電路。 7. 如申請專利範圍第1項之位準轉換電路，其中，上述第 1電晶體之控制電極係將上述預定電路之輸出端連接於 定量提升控制電路之輸出端者。 8. —種位準轉換電路，具備有： 連接在施加有電源電壓之電源節點與輸出節點之 間的第1導電型第1電晶體；及 連接在輸入有第1輸入訊號之第1輸入節點與前述 輸出節點之間的第2導電型第2電晶體； 而前述弟2電晶體的控制電極係與前述電源郎點相 連接，前述第1電晶體的控制電極係與輸入有第2輸入 訊號之第2輸入節點相連接，且可由前述輸出節點取出 輸出訊號； 且前述第2電晶體的控制電極，係藉由定量降低前 述電源電壓的控制電路而連接於前述電源節點。 9 . 一種位準轉換電路，具備有： 連接在施加有電源電壓之電源節點與輸出節點之

3]3789修正版邛“ 第67頁 2004. 01. 08. 067 1237947 案號 91Π4916

修正 六、申請專利範圍 間的第1導電型第1電晶體；及 連接在輸入有第1輸入訊號之第1輸入節點與前述 輸出節點之間的第2導電型第2電晶體； 而前述第2電晶體的控制電極係與前述電源節點相 連接，前述第1電晶體的控制電極係與輸入有第2輸入 訊號之第2輸入節點相連接，且可由前述輸出節點取出 輸出訊號； 且前述第1電晶體的控制電極，係經由定量提升前 述第2輸入節點電壓的控制電路而與前述第2輸入節點 相連接。 1 0 . —種位準轉換電路，具備有： 連接在施加有電源電壓之電源節點與第1輸出節點 之間的第1導電型第1電晶體； 連接在輸入有第1輸入訊號之第1輸入節點與前述 第1輸出節點之間的第2導電型第2電晶體； 連接在前述電源節點與第2輸出節點之間的第1導 電型第3電晶體；及 連接在輸入有第2輸入訊號之第2輸入節點與前述 第2輸出節點之間的第2導電型第4電晶體； 前述第2與第4電晶體的控制電極係與前述電源節 點相連接，前述第1電晶體的控制電極係與前述第2輸 出節點相連接，而前述第3電晶體的控制電極則是與前 述第1輸出節點相連接，且可由前述第1或第2輸出節點 取出輸出訊號。

3Π789修正版.ptc 第68頁 2004.0]. 08. 068 1237947 案號 91Π4916

修正 六、申請專利範圍 1 1 . 一種位準轉換電路，具備有： 連接在施加有電源電壓之電源節點與第1輸出節點 之間的第1導電型第1電晶體； 連接在輸入有第1輸入訊號之第1輸入節點與前述 第1輸出節點之間的第2導電型第2電晶體； 連接在前述電源節點與第2輸出節點之間的第1導 電型第3電晶體；及 連接在輸入有第2輸入訊號之第2輸入節點與前述 第2輸出節點之間的第2導電型第4電晶體； 而前述第2電晶體的控制電極係與前述第2輸出節 點相連接，前述第4電晶體的控制電極係與前述第1輸 出節點相連接，前述第1以及第3電晶體的控制電極係 分別與前述第2及第1輸入節點相連接，且可由前述第1 或第2輸出節點取出輸出訊號。 1 2 .如申請專利範圍第1 0項之位準轉換電路，其中，前述 電源電壓係以單一或個別方式分別設在前述第1及第2 電晶體，與第1電晶體相對應的電源電壓係設定為高於 前述第1輸入訊號的高位準值，而與第2電晶體相對應 的電源電壓係設定為南於前述第2輸入訊號的南位準 值，前述第1至第4電晶體的導通狀態程度係根據該等 電源電壓與前述第1輸入訊號及第2輸入訊號的電壓差 而受到控制，而第1輸入訊號則變換為與前述電源電壓 相對應之前述輸出訊號。 1 3 .如申請專利範圍第1 0項之位準轉換電路，其中，前述

3] 3789修正版.pic 第69頁 2004.01.08.069 1237947 案號 91114916 φ 曰 修正 六、申請專利範圍 第2及第4電 源電壓的控 1 4 .如申請專利 第1及第3電 輸入節點電 1 5 .如申請專利 有預定之參 1 6 .如申請專利 有：具有前 準轉換電路 將兩個 入訊號的密 而分別 流路徑上的 最後輸出訊 1 7 .如申請專利 電流鏡型放 1 8 .如申請專利 有：變換前 電路；以及 個控制輸入 且分別 流路徑上之 後輸出訊號 晶體的控制電極，係經由定量降低前述電 制電路而連接於前述電源節點。 範圍第1 1項之位準轉換電路，其中，前述 晶體的控制電極，係藉由定量提升前述第： 壓的控制電路而連接於前述第2輸入節點。 範圍第1 0項之位準轉換電路，其中，輸入 考電壓訊號作為前述第2輸入訊號。 範圍第1項之位準轉換電路，其中，復具備 述輸入訊號之反轉訊號作為輸入訊號之位 ；及 位準轉換電路之輸出訊號作為兩個控制輸 耦型差動放大電路； 配設於用以構成該差動放大電路之兩個電 兩個電晶體的連接點，係連接在用以取出 號的輸出節點上。 範圍第1 6項之位準轉換電路，其中，配設 大電路以取代前述密耦型差動放大電路。 範圍第8項之位準轉換電路，其中，具備 述第1輸入訊號與第2輸入訊號之位準轉換 將該兩個位準轉換電路之輸出訊號作為兩 訊號的密耦型差動放大電路； 配設於用以構成該差動放大電路的兩個電 兩個電晶體之連接點係連接於用以取出最 之輸出節點。

3] 3789 修正版.pic 第70頁 2004. 01. 08. 070 1237947 « 9Π·6

修正 六、申請專利範圍 1 9 .如申請專利範圍第9項之位準轉換電路，其中，具備 有：變換前述第1輸入訊號與第2輸入訊號之位準轉換 電路；以及將該兩個位準轉換電路之輸出訊號作為兩 個控制輸入訊號的密耦型差動放大電路； 且分別配設於用以構成該差動放大電路的兩個電 流路徑上之兩個電晶體之連接點係連接於用以取出最 後輸出訊號之輸出節點。 2 0 .如申請專利範圍第1 8項之位準轉換電路，其中，配設 電流鏡型放大電路以取代前述密耦型差動放大電路。 2 1 .如申請專利範圍第1 9項之位準轉換電路，其中，配設 電流鏡型放大電路以取代前述密耦型差動放大電路。 2 2 . —種位準轉換電路，係將第1及第2電晶體串聯配置於 電位差比輸入訊號之振幅大之電源電壓與預定電壓之 間，俾藉由導通電阻使前述電源電壓與預定電壓施行 電阻分割， 當前述輸入訊號為高位準時，前述第1電晶體成為 強力導通狀態，同時前述第2電晶體則因該輸入訊號與 前述電源電壓之電位差而成為微弱導通狀態或關斷狀 態， 當前述輸入訊號為低位準時^前述第2電晶體成為 強力導通狀態，同時前述第1電晶體則因該輸入訊號之 反轉訊號與前述電源電壓之電位差而成為微弱導通狀 態或關斷狀態， 且將由前述電阻分割所產生之中間電位作為輸出

3] 3789 修正版.pic 第71頁 2004. 01. 08. 071 修正 1237947 錢 911·6 六、申請專利範圍 訊號而予以取出者。 2 3 . —種位準轉換電路，係將第1及第2電晶體依序串聯配 置於電位差比輸入訊號之振幅大之第1電源電壓與預定 電壓之間，俾藉由導通電阻而使前述第1電源電壓與預 定電壓施行電阻分割， 且依序將第3及第4電晶體串聯配置於電位差比前 述輸入訊號之反轉訊號之振幅大之第2電源電壓與預定 電壓之間，俾藉由該等導通電阻使前述第2電源電壓與 預定電壓施行電阻分割， 當前述輸入訊號為高位準時，前述第1電晶體與第 4電晶體成為強力導通狀態，而前述第2電晶體與第3電 晶體則成為微弱導通狀態或關斷狀態， 當前述輸入訊號為低位準時，第2電晶體與第3電 晶體成為強力之導通狀態，而前述第1電晶體與第4電 晶體則成為微弱導通狀態或關斷狀態， 將由前述第1與第2電晶體之電阻分割所產生之中 間電位利用於前述第3與第4電晶體之任一方的控制 上，而將由前述第3與第4電晶體之電阻分割所產生之 中間電位利用於前述第1與第2電晶體之任一方的控制 上，並將該等中間電位之一方作為輸出訊號予以取 出。 2 4 .如申請專利範圍第2 3項之位準轉換電路，其中，當前 述輸入訊號為高位準時，根據該輸入訊號與各個第1、 第2電源電壓的電位差，使第2電晶體與第3電晶體成為

313789修正版.ptc 第72頁 2004. 〇]. 08. 072 1237947 案號 91114916 年月日 修正 六、申請專利範圍 微弱導通狀態或關斷狀態， 當前述輸入訊號為低位準時，根據該輸入訊號之 反轉訊號與各個前述第1、第2電源電壓的電位差，使 第1電晶體與第4電晶體成為微弱導通狀態或關斷狀 態。 2 5 . —種位準轉換電路，具備有： 連接於輸出節點，與施加有高於輸入訊號高位準 值之電源電壓的電源郎點之間的ρ通道場效電晶體， 連接於輸入有前述輸入訊號之第1輸入節點與前述 輸出節點之間的η通道場效電晶體；及 將前述輸入訊號反轉之反轉電路， 前述η通道場效電晶體的閘極係與前述電源節點相 連接，前述Ρ通道場效電晶體的閘極則與前述反轉電路 的輸出端相連接，且可由前述輸出節點取出輸出訊 號。 2 6 . —種位準轉換電路，具備有： 連接於施加有第1電源電壓之第1電源節點與第1輸 出節點之間且屬於ρ通道場效電晶體之第1電晶體； 連接於輸入有第1輸入訊號之第1輸入節點與前述 第1輸出節點之間且屬於η通道場效電晶體之第2電晶 連接於施加有第2電源電壓之第2電源節點與第2輸 出節點之間且屬於ρ通道場效電晶體之第3電晶體；及 連接於輸入有第2輸入訊號之第2輸入節點與前述

3]3789修正版.】批 第73頁 2004. 0]. 08. 073 1237947 案號 91114916 年/月1曰 修正 六、申請專利範圍 第2輸出節點之間且屬於η通道場效電晶體之第4電晶 體； 前述第2及第4電晶體的閘極係分別與前述第1或第 2電源節點的一方相連接，而前述第1電晶體的閘極係 與前述第2輸出節點相連接，前述第3電晶體的閘極則 與前述第1輸出節點相連接，且可由前述第1或第2輸出 節點取出輸出訊號。 2 7 .如申請專利範圍第2 6項之位準轉換電路，其中，前述 第2及第4電晶體閘極，係分別經由定量降低前述第1或 第2電源電壓之控制電路而與前述第1或第2電源節點之 一方相連接。 2 8 . —種位準轉換電路，具備有：連接於施加有第1電源電 壓之第1電源節點與第1輸出節點之間且屬於Ρ通道場效 電晶體之第1電晶體； 連接於輸入有第1輸入訊號之第1輸入節點與前述 第1輸出節點之間且屬於η通道場效電晶體之第2電晶 體； 連接於施加有第2電源電壓之第2電源節點與第2輸 出節點之間且屬於ρ通道場效電晶體之第3電晶體；及 連接於輸入有第2輸入訊號之第2輸入節點與前述 第2輸出節點之間且屬於η通道場效電晶體之第4電晶 體； 前述第2電晶體之閘極係與前述第2輸出節點相連 接，而前述第4電晶體之閘極則與第1輸出節點相連

3]3789修正版.]〕“ 第74頁 2004. 01. 08. 074 1237947 案號 91114916 年月日 修正 六、申請專利範圍 接，前述第1及第3電晶體之閘極則分別與前述第2及第 1輸入節點相連接，且由前述第1或第2輸出節點取出輸 出訊號。 2 9 .如申請專利範圍第2 6項之位準轉換電路，其中，輸入 預定之參考電壓訊號作為前述第2輸入訊號。 3 0 . —種位準轉換電路，具備有：連接在施加有電源電壓 之電源節點與第1輸出節點之間的第1導電型第1電晶 體； 連接在輸入有第1輸入訊號之第1輸入節點與前述 第1輸出節點之間的第2導電型第2電晶體； 連接在前述電源節點與第2輸出節點之間的第1導 電型第3電晶體；及 連接在輸入有第2輸入訊號之第2輸入節點與前述 第2輸出節點之間的第2導電型第4電晶體， 前述第2及第4電晶體的控制電極，係經由降低前 述電源電壓的控制電路而連接於前述電源節點，而前 述第1電晶體的控制電極係與前述第2輸出節點及第1輸 出節點相連接，而前述第3電晶體的控制電極則與前述 第1輸出節點相連接， 且可由前述第1或第2輸出節點取出輸出訊號。 3 1 .如申請專利範圍第1至第3 0項中任一項之位準轉換電 路，其中，將接地電壓標示為V G，將前述電源電壓標 示為VDD時，可將前述輸出訊號調整，使目標電壓Vm = (V G + V D D ) / 2位於其振幅之中心。

3]3789修正版.丨加 第75頁 2004. 01. 08. 075 1237947 案號 91114916 修正 六、申請專利範圍 3 2 .如申請專利範圍第3 1項之位準轉換電路，其中，另具 有：緩衝電路，係將前述目標電壓V m設在運轉中心 點，且使該輸出振幅可遍及前述接地電壓物附近到前 述電源電壓附近為止的範圍，並藉由使前述輸出訊號 通過該緩衝電路而獲得整形之修正輸出訊號。 3 3 .如申請專利範圍第1項至3 0項中任一項位準轉換電路， 其中，前述電晶體係由多晶矽所形成。

313789 修正版.ptc 第76頁 2004. 〇]. 08. 076