JP4289410B2 - レベルシフト回路、電気光学装置、およびレベルシフト方法 - Google Patents
レベルシフト回路、電気光学装置、およびレベルシフト方法 Download PDFInfo
- Publication number
- JP4289410B2 JP4289410B2 JP2007061345A JP2007061345A JP4289410B2 JP 4289410 B2 JP4289410 B2 JP 4289410B2 JP 2007061345 A JP2007061345 A JP 2007061345A JP 2007061345 A JP2007061345 A JP 2007061345A JP 4289410 B2 JP4289410 B2 JP 4289410B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- input
- output
- node
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000007704 transition Effects 0.000 claims description 74
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 11
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 6
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012538 light obscuration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は、このような事情に鑑みてなされたものであり、簡易な構成で、誤動作のおきにくいレベルシフト回路を提供するという課題の解決を目的としている。
本発明に係るレベルシフト方法は、入力ノードと出力ノードとを備え、前記入力ノードの電位が第1出力電位と第2出力電位とのうち一方の電位である場合に出力ノードの電位が他方の電位となるように電位を保持するラッチ回路を用いて、論理レベルが第1入力電位と第2入力電位となる入力信号のレベルを変換して、その論理レベルが前記第1入力電位に対応する前記第1出力電位と前記第2入力電位に対応する前記第2出力電位となる出力信号を生成する方法であって、前記入力信号の論理レベルが遷移する直前の所定期間において、前記出力ノードの電位を前記第1出力電位に設定し、前記入力信号の論理レベルが前記第1入力電位から前記第2入力電位のレベルに遷移するタイミングに同期して、前記入力ノードの電位を前記第1出力電位に遷移させることを特徴とする。
図1は、本発明の第1実施形態に係る電気光学装置の主要部の構成を示すブロック図である。この電気光学装置Dは、例えば、表示装置として用いられる。画素回路Pは、高電位VELが供給されるノードと低電位VCTが供給されるノードとの間に、駆動トランジスタTr1と発光素子10とを直列に接続して構成される。発光素子10は駆動トランジスタTr1から供給される駆動電流に応じた輝度で発光する素子であって、例えば、OLED(Organic Light-Emitting Diode)素子が該当する。発光素子10には並列に発光制御トランジスタTr2が接続される。この発光制御トランジスタTr2をオン状態にすると、駆動電流が発光制御トランジスタTr2を流れるので、発光素子10は消灯する。なお、電気光学装置Dには、複数の画素回路Pが格子状に配列されている。この方式は、発光制御トランジスタTr2を駆動トランジスタTr1と発光素子10との間に直列に設けていないので、発光時の消費電力が抑えられる一方で、消灯時にも同じだけの電流を消費する。このため、電源電圧の変動が少なく、クロストーク等の輝度ムラを抑圧することができる。
第2実施形態に係る電気光学装置Dは、レベルシフタ1Aの替わりにレベルシフタ1Bを用いる点を除いて、上述した第1実施形態の電気光学装置と同様に構成されている。
図4にレベルシフタ1Bの回路図を示す。レベルシフタ1Bは、レベルシフタ1Aに対して、pチャネル型のトランジスタTppおよびTpd、容量素子C2、ならびに抵抗R2を追加して構成される。
第3実施形態に係る電気光学装置Dは、レベルシフタ1Aの替わりにレベルシフタ1Cを用いる点を除いて、上述した第1実施形態の電気光学装置と同様に構成されている。
図5にレベルシフタ1Cの回路図を示す。レベルシフタ1Cは、nチャネル型のトランジスタTnd1およびTnd2、pチャネル型のトランジスタTpd1およびTpd2、4個の容量素子C1〜C4、ならびに4個の抵抗R1〜R4を備える。
次に、入力信号IN1が立ち下がるタイミング(反転入力信号IN1Bが立ち上がるタイミング)でノードNbには負方向のパルスが発生し、ノードNcには正方向のパルスが発生する。これによって、トランジスタTpd1とトランジスタTnd2とがオン状態となり、入力ノードN1の電位はハイレベル(VDD2)に設定され、出力ノードN2の電位はローレベル(VSSD2)に設定され、ラッチ回路LATの記憶内容が更新される。
各実施形態に対しては種々の変形が加えられる。具体的な変形の態様を挙げれば以下の通りである。
(1)上述した各実施形態において、抵抗R1〜R4はトランジスタのゲートにバイアスを与えるバイアス回路として機能したが、本発明はこれに限定されるのではなく、ゲートをバイアスできるのであればどのような構成であってもよい。例えば、抵抗の替わりにトランジスタを用いてもよく、あるいは、ダイオードを用いてもよい。
上述した図4に示すレベルシフタ1Bの抵抗をトランジスタに置き換える例を図6に示す。図6(A)に示す例では、抵抗R1をnチャネル型のトランジスタに置換し、抵抗R2をpチャネル型のトランジスタに置換した。また、図6(B)に示す例では、抵抗R1およびR2をnチャネル型のトランジスタおよびpチャネル型のトランジスタに置換した。さらに、抵抗R1およびR2をダイオードに置換した例を図7に示す。なお、レベルシフタ1Aおよび1Cについても同様に置換することができる。
Claims (12)
- 論理レベルが第1入力電位と第2入力電位となる入力信号のレベルを変換して、その論理レベルが前記第1入力電位に対応する第1出力電位と前記第2入力電位に対応する第2出力電位となる出力信号を生成するレベルシフト回路であって、
前記第1出力電位が供給される第1電源ノードと、
前記第2出力電位が供給される第2電源ノードと、
前記第1電源ノードおよび前記第2電源ノードから電源が供給され、入力ノードと前記出力信号を取り出す出力ノードとを備え、前記入力ノードの電位が前記第1出力電位と前記第2出力電位とのうち一方の電位である場合に前記出力ノードの電位が他方の電位となるように電位を保持するラッチ手段と、
前記第1電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御されるスイッチング素子と、
前記入力信号が前記第1入力電位から前記第2入力電位に遷移するタイミングで前記スイッチング素子がオン状態になるように制御する制御手段と、
前記入力信号が前記第1入力電位から前記第2入力電位に遷移するタイミングの前の所定期間において、前記出力ノードの電位を前記第1出力電位に遷移させる設定手段とを、
備えたレベルシフト回路。 - 前記制御手段は、前記スイッチング素子の制御端子を前記第1出力電位にバイアスするバイアス回路と、一方の端子に前記スイッチング素子の制御端子が接続され、他方の端子に前
記入力信号が供給される容量素子とを備える請求項1に記載のレベルシフト回路。 - 前記設定手段は、前記第1電源ノードと前記出力ノードとの間に設けられ、論理レベルが前記第1出力電位と前記第2出力電位とであり、前記入力信号の論理レベルが遷移する直前の所定期間に前記第2出力電位となる制御信号がゲートに供給されるトランジスタを備える請求項1または2に記載のレベルシフト回路。
- 論理レベルが第1入力電位と第2入力電位となる入力信号のレベルを変換して、その論理レベルが前記第1入力電位に対応する第1出力電位と前記第2入力電位に対応する第2出力電位となる出力信号を生成するレベルシフト回路であって、
前記第1出力電位が供給される第1電源ノードと、
前記第2出力電位が供給される第2電源ノードと、
前記第1電源ノードおよび前記第2電源ノードから電源が供給され、入力ノードと前記出力信号を取り出す出力ノードとを備え、前記入力ノードの電位が前記第1出力電位と前記第2出力電位とのうち一方の電位である場合に前記出力ノードの電位が他方の電位となるように電位を保持するラッチ手段と、
前記第1電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第1スイッチング素子と、
前記第2電源ノードと前記出力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第2スイッチング素子と、
前記入力信号が前記第1入力電位から前記第2入力電位に遷移するタイミングで前記第1スイッチング素子がオン状態になるように制御する第1制御手段と、
前記入力信号が前記第1入力電位から前記第2入力電位に遷移するタイミングで前記第2スイッチング素子がオン状態になるように制御する第2制御手段と、
前記入力信号の論理レベルが遷移する直前の所定期間において、前記出力ノードの電位を前記第1出力電位に遷移させる第1設定手段と、
前記入力信号の論理レベルが遷移する直前の所定期間において、前記入力ノードの電位を前記第2出力電位に遷移させる第2設定手段とを、
備えたレベルシフト回路。 - 前記第1制御手段は、
前記第1スイッチング素子の制御端子を前記第1出力電位にバイアスする第1バイアス回路と、
一方の端子に前記第1スイッチング素子の制御端子が接続され、他方の端子に前記入力信号が供給される第1容量素子とを備え、
前記第2制御手段は、
前記第2スイッチング素子の制御端子を前記第2出力電位にバイアスする第2バイアス回路と、
一方の端子に前記第2スイッチング素子の制御端子が接続され、他方の端子に前記入力信号の論理レベルを反転した反転入力信号が供給される第2容量素子とを備える、
請求項4に記載のレベルシフト回路。 - 前記第1設定手段は、前記第1電源ノードと前記出力ノードとの間に設けられ、論理レベルが前記第1出力電位と前記第2出力電位とであり、前記入力信号の論理レベルが遷移する直前の所定期間に前記第2出力電位となる制御信号がゲートに供給される第1トランジスタを備え、
前記第2設定手段は、前記第2電源ノードと前記入力ノードとの間に設けられ、前記制御信号の論理レベルを反転し、前記入力信号の論理レベルが遷移する直前の所定期間に前記第1出力電位となる反転制御信号がゲートに供給される第2トランジスタを備える、
請求項4または5に記載のレベルシフト回路。 - 論理レベルが第1入力電位と第2入力電位となる入力信号のレベルを変換して、その論理レベルが前記第1入力電位に対応する第1出力電位と前記第2入力電位に対応する第2出力電位となる出力信号を生成するレベルシフト回路であって、
前記第1出力電位が供給される第1電源ノードと、
前記第2出力電位が供給される第2電源ノードと、
前記第1電源ノードおよび前記第2電源ノードから電源が供給され、入力ノードと前記出力信号を取り出す出力ノードとを備え、前記入力ノードの電位が前記第1出力電位と前記第2出力電位とのうち一方の電位である場合に前記出力ノードの電位が他方の電位となるように電位を保持するラッチ手段と、
前記第1電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第1スイッチング素子と、
前記第2電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第2スイッチング素子と、
前記第1電源ノードと前記出力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第3スイッチング素子と、
前記第2電源ノードと前記出力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第4スイッチング素子と、
前記入力信号が前記第1入力電位から前記第2入力電位に遷移するタイミングで前記第1スイッチング素子がオン状態になるように制御する第1制御手段と、
前記入力信号が前記第2入力電位から前記第1入力電位に遷移するタイミングで前記第2スイッチング素子がオン状態になるように制御する第2制御手段と、
前記入力信号が前記第1入力電位から前記第2入力電位に遷移するタイミングで前記第3スイッチング素子がオン状態になるように制御する第3制御手段と、
前記入力信号が前記第2入力電位から前記第1入力電位に遷移するタイミングで前記第4スイッチング素子がオン状態になるように制御する第4制御手段と、
備えたレベルシフト回路。 - 前記第1制御手段は、
前記第1スイッチング素子の制御端子を前記第1出力電位にバイアスする第1バイアス回路と、
一方の端子に前記第1スイッチング素子の制御端子が接続され、他方の端子に前記入力信号が供給される第1容量素子とを備え、
前記第2制御手段は、
前記第2スイッチング素子の制御端子を前記第2出力電位にバイアスする第2バイアス回路と、
一方の端子に前記第2スイッチング素子の制御端子が接続され、他方の端子に前記入力信号が供給される第2容量素子とを備え、
前記第3制御手段は、
前記第3スイッチング素子の制御端子を前記第1出力電位にバイアスする第3バイアス回路と、
一方の端子に前記第1スイッチング素子の制御端子が接続され、他方の端子に前記入力信号の論理レベルを反転した反転入力信号が供給される第3容量素子とを備え、
前記第4制御手段は、
前記第4スイッチング素子の制御端子を前記第2出力電位にバイアスする第4バイアス回路と、
一方の端子に前記第4スイッチング素子の制御端子が接続され、他方の端子に前記反転入力信号が供給される第4容量素子とを備える、
請求項7に記載のレベルシフト回路。 - 前記ラッチ手段は、
入力が前記入力ノードに接続され、出力が前記出力端子に接続された第1インバータと、
入力が前記出力ノードに接続され、出力が前記入力端子に接続された第2インバータとを、
備えた請求項1乃至8のうちいずれか1項に記載のレベルシフト回路。 - 請求項1乃至9のうちいずれか1項に記載のレベルシフト回路を備え、
前記レベルシフト回路を用いて、外部から供給される信号の一部についてレベルを変換することを特徴とする電気光学装置。 - 入力ノードと出力ノードとを備え、前記入力ノードの電位が第1出力電位と第2出力電位とのうち一方の電位である場合に出力ノードの電位が他方の電位となるように電位を保持するラッチ回路を用いて、論理レベルが第1入力電位と第2入力電位となる入力信号のレベルを変換して、その論理レベルが前記第1入力電位に対応する前記第1出力電位と前記第2入力電位に対応する前記第2出力電位となる出力信号を生成するレベルシフト方法
であって、
前記入力信号が前記第1入力電位から前記第2入力電位に遷移するタイミングの前の所定期間において、前記出力ノードの電位を前記第1出力電位に設定し、
前記入力信号の論理レベルが前記第1入力電位から前記第2入力電位のレベルに遷移するタイミングに同期して、前記入力ノードの電位を前記第1出力電位に遷移させる、
ことを特徴とするレベルシフト方法。 - 入力ノードと出力ノードとを備え、前記入力ノードの電位が第1出力電位と第2出力電位とのうち一方の電位である場合に出力ノードの電位が他方の電位となるように電位を保持するラッチ回路を用いて、論理レベルが第1入力電位と第2入力電位となる入力信号のレベルを変換して、その論理レベルが前記第1入力電位に対応する前記第1出力電位と前記第2入力電位に対応する前記第2出力電位となる出力信号を生成するレベルシフト方法であって、
前記入力信号が前記第1入力電位から前記第2入力電位に遷移するタイミングの前の期間において、前記出力ノードの電位を前記第1出力電位に設定するとともに、前記入力ノードの電位を前記第2出力電位に設定し、
前記入力信号の論理レベルが前記第1入力電位から前記第2入力電位のレベルに遷移するタイミングに同期して、前記入力ノードの電位を前記第1出力電位に遷移させるとともに、前記出力ノードの電位を前記第2出力電位に遷移させる、
ことを特徴とするレベルシフト方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061345A JP4289410B2 (ja) | 2007-03-12 | 2007-03-12 | レベルシフト回路、電気光学装置、およびレベルシフト方法 |
US12/040,022 US8710895B2 (en) | 2007-03-12 | 2008-02-29 | Level-shift circuit, electro-optical device, and level shift method |
CN200810085223.7A CN101309077B (zh) | 2007-03-12 | 2008-03-10 | 电平移动电路、电光学装置及电平移动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061345A JP4289410B2 (ja) | 2007-03-12 | 2007-03-12 | レベルシフト回路、電気光学装置、およびレベルシフト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227790A JP2008227790A (ja) | 2008-09-25 |
JP4289410B2 true JP4289410B2 (ja) | 2009-07-01 |
Family
ID=39762056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007061345A Active JP4289410B2 (ja) | 2007-03-12 | 2007-03-12 | レベルシフト回路、電気光学装置、およびレベルシフト方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8710895B2 (ja) |
JP (1) | JP4289410B2 (ja) |
CN (1) | CN101309077B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251573A (ja) * | 2008-04-11 | 2009-10-29 | Hitachi Displays Ltd | 表示装置 |
DE102010018997B4 (de) * | 2010-05-03 | 2013-04-04 | Semikron Elektronik Gmbh & Co. Kg | Ansteuerschaltung mit Übertragungsschaltung zur kapazitiven Übertragung eines Signals und zugeordnetes Verfahren |
US8736315B2 (en) | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8912823B2 (en) * | 2011-12-08 | 2014-12-16 | Intel Corporation | Voltage compensated level-shifter |
JP5395203B2 (ja) * | 2012-03-23 | 2014-01-22 | 力晶科技股▲ふん▼有限公司 | レベルシフト回路及びそれを用いた半導体デバイス |
US8836406B2 (en) * | 2012-09-06 | 2014-09-16 | Freescale Semiconductor, Inc. | Voltage level shifter |
CN104299570B (zh) * | 2014-11-03 | 2017-06-16 | 厦门天马微电子有限公司 | 一种像素电路及其驱动方法、阵列基板和显示面板 |
US9484897B2 (en) * | 2015-03-18 | 2016-11-01 | Peregrine Semiconductor Corporation | Level shifter |
US9912327B2 (en) | 2015-03-18 | 2018-03-06 | Peregrine Semiconductor Corporation | Dead time control circuit for a level shifter |
CN105609067B (zh) | 2016-01-04 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种goa控制装置以及tft-lcd、显示设备 |
WO2017123269A1 (en) * | 2016-01-11 | 2017-07-20 | Peregrine Semiconductor Corporation | Dead time control |
DE102016109114A1 (de) * | 2016-05-18 | 2017-11-23 | Infineon Technologies Ag | Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser |
DE102016109118A1 (de) | 2016-05-18 | 2017-11-23 | Infineon Technologies Ag | Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser |
US9847348B1 (en) | 2016-12-20 | 2017-12-19 | Peregrine Semiconductor Corporation | Systems, methods and apparatus for enabling high voltage circuits |
US10672726B2 (en) | 2017-05-19 | 2020-06-02 | Psemi Corporation | Transient stabilized SOI FETs |
US10276371B2 (en) | 2017-05-19 | 2019-04-30 | Psemi Corporation | Managed substrate effects for stabilized SOI FETs |
CN108877711B (zh) * | 2018-07-06 | 2021-11-09 | 京东方科技集团股份有限公司 | 像素电路、显示面板和显示器 |
US10855281B2 (en) * | 2018-10-04 | 2020-12-01 | Raytheon Company | Wide supply range digital level shifter cell |
US11502767B2 (en) * | 2019-08-16 | 2022-11-15 | Arista Networks, Inc. | VLAN-aware clock synchronization |
CN113131917B (zh) * | 2019-12-31 | 2022-10-21 | 圣邦微电子(北京)股份有限公司 | 一种抗高压高速度电平转换器 |
US11749168B1 (en) * | 2022-07-04 | 2023-09-05 | Novatek Microelectronics Corp. | Data receiver for achieving functions of level shifter and amplifier circuit |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6444619A (en) | 1987-08-12 | 1989-02-17 | Seiko Epson Corp | Level shift circuit |
JP2836412B2 (ja) * | 1992-12-04 | 1998-12-14 | 日本電気株式会社 | レベル変換回路 |
JPH0798983A (ja) | 1993-09-29 | 1995-04-11 | Mitsubishi Electric Corp | 半導体回路、基準電圧発生回路、アドレスデコード回路、および半導体記憶装置 |
US6600338B1 (en) * | 2001-05-04 | 2003-07-29 | Rambus, Inc. | Apparatus and method for level-shifting input receiver circuit from high external voltage to low internal supply voltage |
TWI237947B (en) * | 2001-07-12 | 2005-08-11 | Sanyo Electric Co | Level transducing circuit |
US6563357B1 (en) * | 2001-12-20 | 2003-05-13 | Intel Corporation | Level converting latch |
JP4421208B2 (ja) * | 2002-05-17 | 2010-02-24 | シャープ株式会社 | レベルシフタ回路およびそれを備えた表示装置 |
KR100568107B1 (ko) * | 2003-10-24 | 2006-04-05 | 삼성전자주식회사 | 고속 및 저전력 전압 레벨 변환 회로 |
JP3888464B2 (ja) * | 2004-05-10 | 2007-03-07 | 日本テキサス・インスツルメンツ株式会社 | 半導体集積回路 |
US7132856B2 (en) * | 2004-08-25 | 2006-11-07 | Intel Corporation | Hybrid CVSL pass-gate level-converting sequential circuit for multi-Vcc microprocessors |
KR100769770B1 (ko) * | 2006-09-29 | 2007-10-23 | 주식회사 하이닉스반도체 | 메모리 장치의 페이지 버퍼 회로 및 프로그램 방법 |
-
2007
- 2007-03-12 JP JP2007061345A patent/JP4289410B2/ja active Active
-
2008
- 2008-02-29 US US12/040,022 patent/US8710895B2/en active Active
- 2008-03-10 CN CN200810085223.7A patent/CN101309077B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20080224755A1 (en) | 2008-09-18 |
CN101309077B (zh) | 2013-09-18 |
JP2008227790A (ja) | 2008-09-25 |
CN101309077A (zh) | 2008-11-19 |
US8710895B2 (en) | 2014-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4289410B2 (ja) | レベルシフト回路、電気光学装置、およびレベルシフト方法 | |
KR100714817B1 (ko) | 레벨 시프터, 레벨 시프트 회로, 전기 광학 장치 및 전자기기 | |
US7679597B2 (en) | Scan driving circuit and organic light emitting display using the same | |
JP3958322B2 (ja) | シフトレジスタ、およびアクティブマトリクス型表示装置 | |
KR101064186B1 (ko) | 레벨쉬프터와, 이를 갖는 표시장치 | |
KR100939751B1 (ko) | 클록드 인버터, nand, nor 및 시프트 레지스터 | |
WO2010050262A1 (ja) | シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法 | |
JP4922314B2 (ja) | 低電力消費及び小型の容量結合型レベルシフト回路 | |
US8427397B2 (en) | Light emitting diode display device | |
JP2008140490A (ja) | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 | |
JP2009015286A (ja) | 画像表示装置及び駆動回路 | |
KR100624115B1 (ko) | 유기전계발광장치의 발광제어 구동장치 | |
JP2008205767A (ja) | レベルシフト回路および電気光学装置 | |
JP2007060344A (ja) | レベルシフト回路 | |
JP7089268B2 (ja) | レベルシフト回路及び表示装置駆動ドライバ | |
KR20110011988A (ko) | 레벨 시프터 및 이를 이용한 표시 장치 | |
JP2004252310A (ja) | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 | |
JP2009089292A (ja) | レベルシフタ及び表示装置 | |
US7532033B2 (en) | Source driver and level shifting apparatus thereof | |
JP4565918B2 (ja) | シフトレジスタ回路および双方向シフトレジスタ回路 | |
JP3872085B2 (ja) | 表示装置の駆動回路、パルス生成方法および表示装置 | |
JP2006323987A (ja) | シフトレジスタ、表示装置、電子機器 | |
JP2004266817A (ja) | 半導体装置、電子機器及び半導体装置の駆動方法 | |
JP2002189439A (ja) | データラッチ回路および液晶表示装置 | |
KR100551897B1 (ko) | 저전력 래치 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4289410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |