JP4289410B2

JP4289410B2 - レベルシフト回路、電気光学装置、およびレベルシフト方法

Info

Publication number: JP4289410B2
Application number: JP2007061345A
Authority: JP
Inventors: 宏明城
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2007-03-12
Filing date: 2007-03-12
Publication date: 2009-07-01
Anticipated expiration: 2027-03-12
Also published as: US20080224755A1; CN101309077B; JP2008227790A; CN101309077A; US8710895B2

Description

本発明は、入力信号のレベルをシフトさせる技術に関する。

従来より、入力信号のレベルをシフトして出力信号を取り出すレベルシフト回路が知られている。特許文献１には、図９に示すレベルシフト回路が開示されている。このレベルシフト回路は、２個のインバータで構成されるラッチ回路を出力段に備える。ラッチ回路の入力ノードには、ｐチャネルのトランジスタとｎチャネルのトランジスタとが接続される。入力信号が２個の容量素子を介してｐチャネルおよびｎチャネルのトランジスタのゲートに供給される。ｐチャネルのトランジスタの閾値電圧をＶthpとしたとき、そのゲートは抵抗によってＶCC−Ｖthpにバイアスされている。一方、ｎチャネルのトランジスタの閾値電圧をＶthnとしたとき、そのゲートは抵抗によってＶEE＋Ｖthnにバイアスされている。したがって、入力信号が立ち上がると、これに同期してｎチャネルのトランジスタがオン状態となりラッチ回路の入力ノードの電位がＶEEに遷移し、入力信号が立ち下がると、これに同期してｐチャネルのトランジスタがオン状態となりラッチ回路の入力ノードの電位がＶCCに遷移する。これにより、入力信号のレベルをシフトさせた出力信号を生成することができる。
特開平７−９８９８３号公報（図８）

しかしながら、従来のレベルシフト回路には以下の問題がある。第１に、容量素子が２個必要となるため、集積回路にレベルシフト回路を組み込む場合、占有面積が大きくなる。第２に、入力ノードに供給されるパルスのみでラッチ回路を反転させるから、製造工程でトランジスタの駆動能力がばらつくと、入力ノードの電位を充分変化させることができず、誤動作する可能性がある。
本発明は、このような事情に鑑みてなされたものであり、簡易な構成で、誤動作のおきにくいレベルシフト回路を提供するという課題の解決を目的としている。

この課題を解決するために、本発明に係るレベルシフト回路は、論理レベルが第１入力電位（例えば、図２に示すＶSS1）と第２入力電位（例えば、図２に示すＶDD1）となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する第１出力電位（例えば、図２に示すＶSS2）と前記第２入力電位に対応する第２出力電位（例えば、図２に示すＶDD2）となる出力信号を生成するレベルシフト回路であって、前記第１電位が供給される第１電源ノードと、前記第２電位が供給される第２電源ノードと、前記第１電源ノードおよび前記第２電源ノードから電源が供給され、入力ノード（例えば、図２に示すＮ１）と前記出力信号を取り出す出力ノード（例えば、図２に示すＮ２）とを備え、前記入力ノードの電位が前記第１出力電位と前記第２出力電位とのうち一方の電位である場合に前記出力ノードの電位が他方の電位となるように電位を保持するラッチ手段と、前記第１電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御されるスイッチング素子（例えば、図２に示すＴnd）と、前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングで前記スイッチング素子がオン状態になるように制御する制御手段（例えば、図２に示すＣ１，Ｒ１）と、前記入力信号の論理レベルが遷移する直前の所定期間において、前記出力ノードの電位を前記第１出力電位に遷移させる設定手段と（例えば、図２に示すＴnp）を備える。

入力信号の論理レベルの遷移には、第１入力電位から第２入力電位へ遷移する第１態様と、第２入力電位から第１入力電位へ遷移する第２態様がある。第１態様の場合には出力信号を第１出力電位から第２出力電位に変化させ、第２態様の場合には出力信号を第２出力電位から第１出力電位に変化させる。このような入力信号の論理レベルの遷移に先立ち、設定手段は出力ノードの電位を第１出力電位に設定する。この設定の後で入力信号の論理レベルが第２態様で遷移した場合には、入力ノードの電位を変化させる必要がない。一方、入力信号の論理レベルの遷移が第１態様であれば、入力ノードの電位を第１出力電位にして出力ノードの電位を第２出力電位にする必要がある。制御手段は、入力信号の論理レベルの遷移が第１態様の場合にスイッチング素子をオン状態にするので、入力ノードの電位を第１出力電位にすることができる。このように、本発明のレベルシフト回路は、入力信号のレベルの遷移に先立って、出力ノードの電位を設定するので、確実に出力信号の論理レベルを反転させることができる。さらに、入力ノードの論理レベルを遷移させるのは、入力信号の論理レベルが第１態様の場合に限られるので、構成を簡素化することができる。

上述したレベルシフト回路において、制御手段の具体的な態様としては、前記スイッチング素子の制御端子を前記第１電位にバイアスするバイアス回路と、一方の端子に前記スイッチング素子の制御端子が接続され、他方の端子に前記入力信号が供給される容量素子とを備えることが好ましい。この場合には、容量素子の個数を１個とすることができるので、レベルシフト回路の回路規模を削減することができ、特に、集積化回路にレベルシフト回路を取り込む場合にその占有面積を低減することができる。なお、バイアス回路は抵抗、トランジスタ、またはダイオードなどによって構成することができる。

また、上述したレベルシフト回路において、設定手段の具体的な態様としては、前記第１電源ノードと前記出力ノードとの間に設けられ、論理レベルが前記第１出力電位と前記第２出力電位とであり、前記入力信号の論理レベルが遷移する直前の所定期間に前記第２出力電位となる制御信号（例えば、図２に示すＰＲＣ）がゲートに供給されるトランジスタを備えることが好ましい。この場合、制御信号が第２出力電位になるとトランジスタがオン状態となって、出力ノードの電位を第１出力電位に設定することが可能となる。

本発明に係るレベルシフト回路は、論理レベルが第１入力電位と第２入力電位となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する第１出力電位と前記第２入力電位に対応する第２出力電位となる出力信号を生成するものであって、前記第１出力電位が供給される第１電源ノードと、前記第２出力電位が供給される第２電源ノードと、前記第１電源ノードおよび前記第２電源ノードから電源が供給され、入力ノードと前記出力信号を取り出す出力ノードとを備え、前記入力ノードの電位が前記第１出力電位と前記第２出力電位とのうち一方の電位である場合に前記出力ノードの電位が他方の電位となるように電位を保持するラッチ手段と、前記第１電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第１スイッチング素子（例えば、図３に示すＴnd）と、前記第２電源ノードと前記出力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第２スイッチング素子（例えば、図３に示すＴpd）と、前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングで前記第１スイッチング素子がオン状態になるように制御する第１制御手段（例えば、図３に示すＣ１，Ｒ１）と、前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングで前記第２スイッチング素子がオン状態になるように制御する第２制御手段（例えば、図３に示すＣ２，Ｒ２）と、前記入力信号の論理レベルが遷移する直前の所定期間において、前記出力ノードの電位を前記第１出力電位に遷移させる第１設定手段（例えば、図３に示すＴnp）と、前記入力信号の論理レベルが遷移する直前の所定期間において、前記入力ノードの電位を前記第２出力電位に遷移させる第２設定手段（例えば、図３に示すＴpp）とを備える。

入力信号の論理レベルの遷移には、第１入力電位から第２入力電位へ遷移する第１態様と、第２入力電位から第１入力電位へ遷移する第２態様がある。第１態様の場合には出力信号を第１出力電位から第２出力電位に変化させ、第２態様の場合には出力信号を第２出力電位から第１出力電位に変化させる。このような入力信号の論理レベルの遷移に先立ち、第１設定手段は出力ノードの電位を第１出力電位に設定し、第２設定手段は入力ノードの電位を第２出力電位に設定する。このように、入力ノードと出力ノードの両方で電位を設定するから、ラッチ手段の記憶内容を確実に設定することができる。この設定の後で、入力信号の論理レベルの遷移が第１態様の場合、第１制御手段は第１スイッチング素子をオン状態にするので入力ノードの電位を第１出力電位にすることができ、さらに、第２制御手段は第２スイッチング素子をオン状態にするので出力ノードの電位を第２出力電位にすることができる。このように、本発明のレベルシフト回路は、入力信号のレベルの遷移に先立って、出力ノードおよび入力ノードの電位を設定するので、確実に出力信号の論理レベルを反転させることができる。

上述したレベルシフト回路において、前記第１制御手段は、前記第１スイッチング素子の制御端子を前記第１出力電位にバイアスする第１バイアス回路と、一方の端子に前記第１スイッチング素子の制御端子が接続され、他方の端子に前記入力信号が供給される第１容量素子とを備え、前記第２制御手段は、前記第２スイッチング素子の制御端子を前記第２出力電位にバイアスする第２バイアス回路と、一方の端子に前記第２スイッチング素子の制御端子が接続され、他方の端子に前記入力信号の論理レベルを反転した反転入力信号が供給される第２容量素子とを備えことが好ましい。この場合には、２個の容量素子が必要となるが、入力ノードのみならず、出力ノードについても論理レベルを管理できる。入力ノードの論理レベルのみを管理する場合には、出力信号に論理レベルの遷移が反映されるまでに、ラッチ手段の遅延時間が必要となるが、本発明によればその時間が不要となるので、高速に応答する出力信号を生成することができる。

また、上述したレベルシフト回路において、前記第１設定手段は、前記第１電源ノードと前記出力ノードとの間に設けられ、論理レベルが前記第１出力電位と前記第２出力電位とであり、前記入力信号の論理レベルが遷移する直前の所定期間に前記第２出力電位となる制御信号がゲートに供給される第１トランジスタを備え、前記第２設定手段は、前記第２電源ノードと前記入力ノードとの間に設けられ、前記制御信号の論理レベルを反転し、前記入力信号の論理レベルが遷移する直前の所定期間に前記第１出力電位となる反転制御信号がゲートに供給される第２トランジスタを備えることが好ましい。この場合、制御信号が第２出力電位になると第１トランジスタがオン状態となって、出力ノードの電位を第１出力電位に設定することができ、第２制御信号が第１出力電位になると第２トランジスタがオン状態となって、入力ノードの電位を第２出力電位に設定することができる。

次に、本発明に係るレベルシフト回路は、論理レベルが第１入力電位と第２入力電位となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する第１出力電位と前記第２入力電位に対応する第２出力電位となる出力信号を生成するものであって、前記第１出力電位が供給される第１電源ノードと、前記第２出力電位が供給される第２電源ノードと、前記第１電源ノードおよび前記第２電源ノードから電源が供給され、入力ノードと前記出力信号を取り出す出力ノードとを備え、前記入力ノードの電位が前記第１出力電位と前記第２出力電位とのうち一方の電位である場合に前記出力ノードの電位が他方の電位となるように電位を保持するラッチ手段と、前記第１電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第１スイッチング素子と、前記第２電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第２スイッチング素子と、前記第１電源ノードと前記出力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第３スイッチング素子と、前記第２電源ノードと前記出力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第４スイッチング素子と、前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングで前記第１スイッチング素子がオン状態になるように制御する第１制御手段と、前記入力信号が前記第２入力電位から前記第１入力電位に遷移するタイミングで前記第２スイッチング素子がオン状態になるように制御する第２制御手段と、前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングで前記第３スイッチング素子がオン状態になるように制御する第３制御手段と、前記入力信号が前記第２入力電位から前記第１入力電位に遷移するタイミングで前記第４スイッチング素子がオン状態になるように制御する第４制御手段と備える。

入力信号の論理レベルの遷移には、第１入力電位から第２入力電位へ遷移する第１態様と、第２入力電位から第１入力電位へ遷移する第２態様がある。第１態様の場合には出力信号を第１出力電位から第２出力電位に変化させ、第２態様の場合には出力信号を第２出力電位から第１出力電位に変化させる必要がある。この発明によれば、第１態様の場合に、入力ノードを第１出力電位に遷移させ、且つ出力ノードを第２出力電位に遷移させる。また、第２態様の場合に、入力ノードを第２出力電位に遷移させ、且つ出力ノードを第１出力電位に遷移させる。これにより、入力ノードと出力ノードの両方について論理レベルを遷移させるので、動作の信頼性を向上することができる。さらに、入力ノードの論理レベルのみを管理する場合には、出力信号に論理レベルの遷移が反映されるまでに、ラッチ手段の遅延時間が必要となるが、本発明によればその時間が不要となるので、高速に応答する出力信号を生成することができる。

上述したレベルシフト回路の具体的な態様としては、前記第１制御手段は、前記第１スイッチング素子の制御端子を前記第１出力電位にバイアスする第１バイアス回路と、一方の端子に前記第１スイッチング素子の制御端子が接続され、他方の端子に前記入力信号が供給される第１容量素子とを備え、前記第２制御手段は、前記第２スイッチング素子の制御端子を前記第２出力電位にバイアスする第２バイアス回路と、一方の端子に前記第２スイッチング素子の制御端子が接続され、他方の端子に前記入力信号が供給される第２容量素子とを備え、前記第３制御手段は、前記第３スイッチング素子の制御端子を前記第１出力電位にバイアスする第３バイアス回路と、一方の端子に前記第１スイッチング素子の制御端子が接続され、他方の端子に前記入力信号の論理レベルを反転した反転入力信号が供給される第３容量素子とを備え、前記第４制御手段は、前記第４スイッチング素子の制御端子を前記第２出力電位にバイアスする第４バイアス回路と、一方の端子に前記第４スイッチング素子の制御端子が接続され、他方の端子に前記反転入力信号が供給される第４容量素子とを備えることが好ましい。この場合には、４個の容量素子が必要となるが、入力ノードと出力ノードとについて、ラッチ手段で記憶すべき電位を設定することができる。入力ノードの論理レベルのみを管理する場合には、出力信号に論理レベルの遷移が反映されるまでに、ラッチ手段の遅延時間が必要となるが、本発明によればその時間が不要となるので、高速に応答する出力信号を生成することができる。

また、上述したレベルシフト回路において、前記ラッチ手段は、入力が前記入力ノードに接続され、出力が前記出力端子に接続された第１インバータと、入力が前記出力ノードに接続され、出力が前記入力端子に接続された第２インバータとを備えることが好ましい。この場合には出力ノードの論理レベルが第２インバータによって入力ノードにフィードバックされるので、電位を安定して保持することができる。

次に、本発明に係る電気光学装置は、上述したレベルシフト回路を備え、前記レベルシフト回路を用いて、外部から供給される信号の一部についてレベルを変換することが好ましい。本発明に係る電気光学装置は、典型的には画像を表示する表示装置として使用されるが、このほかにも例えば光書込み型の画像形成装置（例えばプリンタ）におけるラインヘッドとしても使用され得る。

次に、上述したレベルシフト回路は、方法の発明として捉えることも可能である。この場合の作用効果は、上述したレベルシフト回路と同様である。
本発明に係るレベルシフト方法は、入力ノードと出力ノードとを備え、前記入力ノードの電位が第１出力電位と第２出力電位とのうち一方の電位である場合に出力ノードの電位が他方の電位となるように電位を保持するラッチ回路を用いて、論理レベルが第１入力電位と第２入力電位となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する前記第１出力電位と前記第２入力電位に対応する前記第２出力電位となる出力信号を生成する方法であって、前記入力信号の論理レベルが遷移する直前の所定期間において、前記出力ノードの電位を前記第１出力電位に設定し、前記入力信号の論理レベルが前記第１入力電位から前記第２入力電位のレベルに遷移するタイミングに同期して、前記入力ノードの電位を前記第１出力電位に遷移させることを特徴とする。

また、本発明に係るレベルシフト方法は、入力ノードと出力ノードとを備え、前記入力ノードの電位が第１出力電位と第２出力電位とのうち一方の電位である場合に出力ノードの電位が他方の電位となるように電位を保持するラッチ回路を用いて、論理レベルが第１入力電位と第２入力電位となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する前記第１出力電位と前記第２入力電位に対応する前記第２出力電位となる出力信号を生成する方法であって、前記入力信号の論理レベルが遷移する直前の期間において、前記出力ノードの電位を前記第１出力電位に設定するとともに、前記入力ノードの電位を前記第２出力電位に設定し、前記入力信号の論理レベルが前記第１入力電位から前記第２入力電位のレベルに遷移するタイミングに同期して、前記入力ノードの電位を前記第１出力電位に遷移させるとともに、前記出力ノードの電位を前記第２出力電位に遷移させる。

また、本発明に係るレベルシフト方法は、入力ノードと出力ノードとを備え、前記入力ノードの電位が第１出力電位と第２出力電位とのうち一方の電位である場合に出力ノードの電位が他方の電位となるように電位を保持するラッチ回路を用いて、論理レベルが第１入力電位と第２入力電位となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する前記第１出力電位と前記第２入力電位に対応する前記第２出力電位となる出力信号を生成するレベルシフト方法であって、前記入力信号の論理レベルが前記第１入力電位から前記第２入力電位のレベルに遷移するタイミングに同期して、前記入力ノードの電位を前記第１出力電位に遷移させるとともに、前記出力ノードの電位を前記第２出力電位に遷移させ、前記入力信号の論理レベルが前記第２入力電位から前記第１入力電位のレベルに遷移するタイミングに同期して、前記入力ノードの電位を前記第２出力電位に遷移させるとともに、前記出力ノードの電位を前記第１出力電位に遷移させる。

＜１．第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の主要部の構成を示すブロック図である。この電気光学装置Ｄは、例えば、表示装置として用いられる。画素回路Ｐは、高電位ＶELが供給されるノードと低電位ＶCTが供給されるノードとの間に、駆動トランジスタＴｒ１と発光素子１０とを直列に接続して構成される。発光素子１０は駆動トランジスタＴｒ１から供給される駆動電流に応じた輝度で発光する素子であって、例えば、ＯＬＥＤ（Organic Light-Emitting Diode）素子が該当する。発光素子１０には並列に発光制御トランジスタＴｒ２が接続される。この発光制御トランジスタＴｒ２をオン状態にすると、駆動電流が発光制御トランジスタＴｒ２を流れるので、発光素子１０は消灯する。なお、電気光学装置Ｄには、複数の画素回路Ｐが格子状に配列されている。この方式は、発光制御トランジスタＴｒ２を駆動トランジスタＴｒ１と発光素子１０との間に直列に設けていないので、発光時の消費電力が抑えられる一方で、消灯時にも同じだけの電流を消費する。このため、電源電圧の変動が少なく、クロストーク等の輝度ムラを抑圧することができる。

ここで、入力信号ＩＮ１およびＩＮ２のローレベルはＶSS1であり、ハイレベルはＶDD1である。駆動トランジスタＴｒ１は飽和領域で動作させる。このため、例えば、ＶEL＝１８Ｖとすれば、駆動トランジスタＴｒ１のゲートに供給される駆動信号は、１３Ｖ〜１８Ｖで駆動すればよい。一方、ＶCT＝０Ｖである場合、発光制御トランジスタＴｒ２は０Ｖ〜５Ｖの論理信号で駆動できれば問題ない。そこで、第１ロジック回路２およびアナログ回路３については、ＶSS2＝１３ＶおよびＶDD2＝１８Ｖを電源として供給し、第２ロジック回路４については、ＶSS1＝０ＶおよびＶDD1＝５Ｖを電源として供給する。この場合、全ての回路が５Ｖの振幅で動作することになるが、実際には外部回路から０-５Ｖの信号と、１３-１８Ｖの信号を入力することは困難である。そこで、レベルシフタ１Ａを用いて、０-５Ｖの第１入力信号ＩＮ１を１３-１８Ｖの出力信号ＯＵＴに変換して、第１ロジック回路２に供給している。一方、第２ロジック回路４は、電源電位ＶSS1（＝０Ｖ）、ＶDD1（＝５Ｖ）で動作し、０-５Ｖの第２入力信号ＩＮ１に基づいて発光制御トランジスタＴｒ２のゲートを制御する。

図２にレベルシフタ１Ａの回路図を示す。この図に示すようにレベルシフタ１Ａは、入力ノードＮ１と出力ノードＮ２を備えたラッチ回路ＬＡＴを備える。ラッチ回路ＬＡＴは入力が入力ノードＮ１に接続され出力が出力ノードＮ２に接続されたインバータＩＮＶ１と、入力が出力ノードＮ２に接続され出力が入力ノードＮ１に接続されたインバータＩＮＶ２とを備える。これらのインバータＩＮＶ１およびＩＮＶ２は電源電位ＶSS2（第１出力電位）および電源電位ＶDD2（第２出力電位）の供給を受けて動作する。出力信号ＯＵＴは出力ノードＮ２から取り出される。出力信号ＯＵＴのハイレベルは電源電位ＶDD2となり、そのローレベルは電源電位ＶSS2となる。

また、入力ノードＮ１と電源電位ＶSS2が供給されるノードとの間には、トランジスタＴndが設けられる。トランジスタＴndは、入力信号Ｎ１の立ち上がりに同期して、入力ノードＮ１の電位を電源電位ＶSS2に設定するスイッチング素子として機能する。トランジスタＴndのゲートには入力信号ＩＮ１が容量素子Ｃ１を介して供給される。また、トランジスタＴndのゲートは抵抗Ｒ１を介して電源電位ＶSS2が供給されるノードと接続される。抵抗Ｒ１はゲートを電源電位ＶSS2にバイアスする回路として機能する。

また、出力ノードＮ２と電源電位ＶSS2が供給されるノードとの間には、トランジスタＴnpが設けられる。トランジスタＴnpのゲートにはプリチャージ信号ＰＲＣが供給される。プリチャージ信号ＰＲＣは、入力信号Ｎ１の論理レベルが変化する直前の所定期間にハイレベル（アクティブ）になり、ハイレベルが電源電位ＶDD2であり、ローレベルが電源電位ＶSS2となる。トランジスタＴnpは、入力信号ＩＮ１の反転に先立ち出力ノードＮ２の電位を電源電位ＶSS2にプリチャージする手段として機能する。

図３にレベルシフタ１Ａの各部の信号波形を示す。まず、期間Ｔ１においておいてプリチャージ信号ＰＲＣがハイレベルになると、トランジスタＴnpがオン状態になり、出力ノードＮ２の電位がローレベル（ＶSS2）に設定される。このとき、入力ノードＮ１の電位はインバータＩＮＶ２によってハイレベル（ＶDD2）に設定される。ノードＮ３には入力信号ＩＮ１を微分した波形が発生するので、時刻ｔ１において入力信号ＩＮ１がローレベルからハイレベルに立ち上がると、ノードＮ３の電位は電源電位ＶSS2からパルス状に立ち上がる。ここで、トランジスタＴndの閾値電圧をＶth1とすれば、ノードＮ３の電位がＶSS2＋Ｖth1を超えるとトランジスタＴndがオン状態となり、入力ノードＮ１の電位がハイレベルからローレベル（ＶSS2）へ変化する。ラッチ回路ＬＡＴは、ノードＮ３の電位がＶSS2＋Ｖth1より低下しても入力ノードＮ１の電位をローレベル（ＶSS2）に維持する。したがって、出力信号ＯＵＴは時刻ｔ１よりハイレベル（ＶDD2）となる。

時刻ｔ２に到ると、プリチャージ信号ＰＲＣがローレベルからハイレベルに変化し、期間Ｔ２においてハイレベルする。期間Ｔ２でも期間Ｔ１と同様に出力ノードＮ２の電位がローレベル（ＶSS2）に設定される。これにより、入力ノードＮ１の電位がハイレベル（ＶDD2）に変化すると共に、出力信号ＯＵＴの電位がローレベル（ＶSS2）に遷移する。この後、時刻ｔ３において、入力信号ＩＮ１がハイレベル（ＶDD1）からローレベル（ＶSS1）に遷移すると、ノードＮ３には負方向のパルスが発生する。このとき、トランジスタＴndはオフ状態を維持するので、入力ノードＮ１の電位はハイレベル（ＶDD2）を維持する。以後、同様の動作を繰り返して出力信号ＯＵＴを生成する。

このレベルシフタ１Ａは、入力信号ＩＮ１の論理レベルがローレベルからハイレベルおよびハイレベルからローレベルへ遷移する直前の期間でアクティブとなるプリチャージ信号ＰＲＣによってトランジスタＴnpを制御して、出力ノードＮ２の電位をローレベル（ＶSS2）に設定する。すなわち、プリチャージ信号ＰＲＣがアクティブになると、ラッチ回路ＬＡＴの記憶内容を強制的に一方の論理レベルに設定する。より具体的には、出力ノードＮ２の電位をローレベルに設定する一方、入力ノードＮ１の電位をハイレベルに設定する。そして、入力信号ＩＮ１がローレベルからハイレベルに遷移するタイミングで入力ノードＮ１の電位をローレベルに設定して、ラッチ回路ＬＡＴの記憶内容を更新する一方、入力信号ＩＮ１がハイレベルからローレベルに遷移するタイミングでは、ラッチ回路ＬＡＴの記憶内容を更新しない。

以上説明したように、第１実施形態のレベルシフタ１Ａによれば、ローレベルがＶSS1ハイレベルがＶDD1となる入力信号ＩＮ１を、ローレベルがＶSS2ハイレベルがＶDD2となる出力信号ＯＵＴに変換することができる。さらに、容量素子は１個あれば足りるので、従来のレベルシフト回路と比較して構成を簡素化できる。容量素子を集積化回路に組み込む場合、その占有面積が他の素子と比較して大きい。レベルシフタ１Ａは容量素子の１個のみ使用するので集積化回路に組み込む場合に、レベルシフタ１Ａの占める面積を大幅に削減することが可能となる。さらに、入力ノードＮ１のみならず、出力ノードＮ２の電位を制御するので、確実にラッチ回路ＬＡＴの記憶内容を更新することができる。

なお、プリチャージ信号ＰＲＣは、ＶDD2-ＶSS2系の信号となる。したがって、レベルシフタ１Ａの外部でレベルを変換する必要がある。例えば、入力信号ＩＮ１が複数のデータ線ごとに入力する信号である場合、データ線の本数だけレベルシフタ１Ａが必要になる。この場合、プリチャージ信号ＰＲＣは全てのレベルシフタ１Ａに共通して供給すればよいので、プリチャージ信号ＰＲＣのレベル変換についてのみ従来のレベルシフト回路を使用すれば、電気光学装置Ｄ全体では構成が簡素化することができる。

＜２．第２実施形態＞
第２実施形態に係る電気光学装置Ｄは、レベルシフタ１Ａの替わりにレベルシフタ１Ｂを用いる点を除いて、上述した第１実施形態の電気光学装置と同様に構成されている。
図４にレベルシフタ１Ｂの回路図を示す。レベルシフタ１Ｂは、レベルシフタ１Ａに対して、ｐチャネル型のトランジスタＴppおよびＴpd、容量素子Ｃ２、ならびに抵抗Ｒ２を追加して構成される。

トランジスタＴppは電源電位ＶDD2を供給するノードと入力ノードＮ１との間に設けられており、そのゲートにはプリチャージ信号ＰＲＣを反転した反転プリチャージ信号ＰＲＣＢが供給される。したがって、反転プリチャージ信号ＰＲＣＢがアクティブになると（図３に示す期間Ｔ１およびＴ２など）、トランジスタＴppがオン状態となり、入力ノードＮ１の電位をハイレベル（ＶDD2）にプリチャージする。反転プリチャージ信号ＰＲＣＢとプリチャージ信号ＰＲＣとは同時にアクティブとなるので、入力信号ＩＮ１の論理レベルが遷移する直前の所定期間において、入力ノードＮ１と出力ノードＮ２との両方について論理レベルを設定して、ラッチ回路ＬＡＴの記憶内容を強制的に一方の論理レベルにすることができる。

次に、トランジスタＴpdは電源電位ＶDD2を供給するノードと出力ノードＮ２との間に設けられており、そのゲートには容量素子Ｃ２を介して反転入力信号ＩＮ１Ｂが供給される。また、トランジスタＴpdのゲートと電源電位ＶDD2を供給するノードとの間には抵抗Ｒ２が設けられているので、トランジスタＴpdのゲートは電源電位ＶDD2にバイアスされる。したがって、ノードＮ４の信号は、反転入力信号ＩＮ１Ｂの微分波形を電源電位ＶDD2に重畳したものとなる。トランジスタＴpdはｐチャネル型で構成されるので、その閾値電圧をＶth2としたとき、ノードＮ４の電位がＶDD2−Ｖth2を下回ると、トランジスタＴpdがオン状態となり、出力ノードＮ２の電位をハイレベル（ＶDD2）に設定する。トランジスタＴpdは、反転入力信号ＩＮ１Ｂがハイレベルからローレベルに遷移するタイミングでオン状態となるので、トランジスタＴndと同時にオン状態となる。したがって、入力信号ＩＮ１の論理レベルがローレベルからハイレベルに遷移すると、入力ノードＮ１と出力ノードＮ２との両方について論理レベルを設定して、ラッチ回路ＬＡＴの記憶内容を更新することができる。

このように、第２実施形態のレベルシフタ１Ｂは、入力ノードＮ１と出力ノードＮ２との両方において、入力信号ＩＮ１の論理レベルが遷移する直前の期間にラッチ回路ＬＡＴの記憶内容を強制的に一方の論理レベルに設定し、入力信号ＩＮ１の論理レベルがローレベルからハイレベルに遷移するタイミングに同期してラッチ回路ＬＡＴの記憶内容を書き換える。したがって、レベルシフタ１Ａと比較して確実に出力信号ＯＵＴの論理レベルを制御することができる。

また、レベルシフタ１Ａにおいては、入力信号ＩＮ１の論理レベルがローレベルからハイレベルに遷移するタイミングに同期して、入力ノードＮ１についてのみ、その電位を設定した。このため、入力信号ＩＮ１の論理レベルの遷移が出力信号ＯＵＴに反映されるのは、インバータＩＮＶ１の伝播遅延時間が経過した後であった。これに対して、レベルシフタ１ＢはトランジスタＴpdを設けて出力ノードＮ２の電位を制御したので、ラッチ回路ＬＡＴの記憶内容を高速に反転させ、短い遅延時間で出力信号ＯＵＴを得ることができる。

＜３．第３実施形態＞
第３実施形態に係る電気光学装置Ｄは、レベルシフタ１Ａの替わりにレベルシフタ１Ｃを用いる点を除いて、上述した第１実施形態の電気光学装置と同様に構成されている。
図５にレベルシフタ１Ｃの回路図を示す。レベルシフタ１Ｃは、ｎチャネル型のトランジスタＴnd1およびＴnd2、ｐチャネル型のトランジスタＴpd1およびＴpd2、４個の容量素子Ｃ１〜Ｃ４、ならびに４個の抵抗Ｒ１〜Ｒ４を備える。

トランジスタＴnd1は、ラッチ回路ＬＡＴの入力ノードＮ１と電源電位ＶSS2を供給するノードとの間に設けられ、そのゲートは抵抗Ｒ１を介して電源電位ＶSS2にバイアスされており、容量素子Ｃ１を介して入力信号ＩＮ１が供給される。トランジスタＴpd1は、入力ノードＮ１と電源電位ＶDD2を供給するノードとの間に設けられ、そのゲートは抵抗Ｒ２を介して電源電位ＶDD2にバイアスされており、容量素子Ｃ２を介して入力信号ＩＮ１が供給される。

トランジスタＴnd2は、ラッチ回路ＬＡＴの出力ノードＮ２と電源電位ＶSS2を供給するノードとの間に設けられ、そのゲートは抵抗Ｒ３を介して電源電位ＶSS2にバイアスされており、容量素子Ｃ３を介して反転入力信号ＩＮ１Ｂが供給される。トランジスタＴpd2は、出力ノードＮ２と電源電位ＶDD2を供給するノードとの間に設けられ、そのゲートは抵抗Ｒ４を介して電源電位ＶDD2にバイアスされており、容量素子Ｃ４を介して反転入力信号ＩＮ１Ｂが供給される。

まず、入力信号ＩＮ１が立ち上がるタイミング（反転入力信号ＩＮ１Ｂが立ち下がるタイミング）でノードＮａには正方向のパルスが発生し、ノードＮｄには負方向のパルスが発生する。これによって、トランジスタＴnd1とトランジスタＴpd2とがオン状態となり、入力ノードＮ１の電位はローレベル（ＶSS2）に設定され、出力ノードＮ２の電位はハイレベル（ＶDD2）に設定され、ラッチ回路ＬＡＴの記憶内容が更新される。
次に、入力信号ＩＮ１が立ち下がるタイミング（反転入力信号ＩＮ１Ｂが立ち上がるタイミング）でノードＮｂには負方向のパルスが発生し、ノードＮｃには正方向のパルスが発生する。これによって、トランジスタＴpd1とトランジスタＴnd2とがオン状態となり、入力ノードＮ１の電位はハイレベル（ＶDD2）に設定され、出力ノードＮ２の電位はローレベル（ＶSSD2）に設定され、ラッチ回路ＬＡＴの記憶内容が更新される。

このようにレベルシフタＣ１は、入力信号ＩＮ１の論理レベルの遷移に同期して、入力ノードＮ１と出力ノードＮ２の両方で論理レベルを設定しこれを記憶するので、確実にラッチ回路ＬＡＴの記憶内容を更新することができ、信頼性を向上させることができる。また、入力ノードＮ１のみならず出力ノードＮ２でも電位を設定するので、レベルシフタＩＣの伝播遅延時間を短縮することができる。

＜４．変形例＞
各実施形態に対しては種々の変形が加えられる。具体的な変形の態様を挙げれば以下の通りである。
（１）上述した各実施形態において、抵抗Ｒ１〜Ｒ４はトランジスタのゲートにバイアスを与えるバイアス回路として機能したが、本発明はこれに限定されるのではなく、ゲートをバイアスできるのであればどのような構成であってもよい。例えば、抵抗の替わりにトランジスタを用いてもよく、あるいは、ダイオードを用いてもよい。
上述した図４に示すレベルシフタ１Ｂの抵抗をトランジスタに置き換える例を図６に示す。図６（Ａ）に示す例では、抵抗Ｒ１をｎチャネル型のトランジスタに置換し、抵抗Ｒ２をｐチャネル型のトランジスタに置換した。また、図６（Ｂ）に示す例では、抵抗Ｒ１およびＲ２をｎチャネル型のトランジスタおよびｐチャネル型のトランジスタに置換した。さらに、抵抗Ｒ１およびＲ２をダイオードに置換した例を図７に示す。なお、レベルシフタ１Ａおよび１Ｃについても同様に置換することができる。

（２）各実施形態においては電気光学装置Ｄの具体的な態様は表示装置を例示したが、光書込み型のプリンタや電子複写機の書き込みヘッドといった装置にも本発明は適用される。また、本発明に係る電気光学装置を適用した電子機器の一例を図８に示す。この電子機器は電気光学装置Ｄを表示装置として採用したモバイル型のパーソナルコンピュータである。パーソナルコンピュータ２０００は、電気光学装置Ｄと本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。なお、本発明に係る電気光学装置が適用される他の電子機器としては、携帯電話機、携帯情報端末、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。

本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。レベルシフタ１Ａの構成を示す回路図である。レベルシフタ１Ａの各部の波形を示すタイミングチャートである。第２実施形態に係るレベルシフタ１Ｂの構成を示す回路図である。第３実施形態に係るレベルシフタ１Ｃの構成を示す回路図である。変形例に係るレベルシフタ１Ｂの構成を示す回路図である。変形例に係るレベルシフタ１Ｂの構成を示す回路図である。本発明を適用したパーソナルコンピュータの構成を示す斜視図である。従来のレベルシフタの構成を示す回路図である。

符号の説明

Ｄ…電気光学装置、１Ａ，１Ｂ，１Ｃ…レベルシフタ、Ｔnd，Ｔnp，Ｔpp，Ｔpd，Ｔnd1，Ｔnd2，Ｔpd1，Ｔpd2…トランジスタ、ＬＡＴ…ラッチ回路、Ｃ１〜Ｃ４…容量素子、Ｒ１〜Ｒ４…抵抗、ＩＮ１…入力信号、ＩＮ１Ｂ…反転入力信号、ＰＲＣ…プリチャージ信号、ＰＲＣＢ…反転プリチャージ信号、ＯＵＴ…出力信号。

Claims

論理レベルが第１入力電位と第２入力電位となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する第１出力電位と前記第２入力電位に対応する第２出力電位となる出力信号を生成するレベルシフト回路であって、
前記第１出力電位が供給される第１電源ノードと、
前記第２出力電位が供給される第２電源ノードと、
前記第１電源ノードおよび前記第２電源ノードから電源が供給され、入力ノードと前記出力信号を取り出す出力ノードとを備え、前記入力ノードの電位が前記第１出力電位と前記第２出力電位とのうち一方の電位である場合に前記出力ノードの電位が他方の電位となるように電位を保持するラッチ手段と、
前記第１電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御されるスイッチング素子と、
前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングで前記スイッチング素子がオン状態になるように制御する制御手段と、
前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングの前の所定期間において、前記出力ノードの電位を前記第１出力電位に遷移させる設定手段とを、
備えたレベルシフト回路。
前記制御手段は、前記スイッチング素子の制御端子を前記第１出力電位にバイアスするバイアス回路と、一方の端子に前記スイッチング素子の制御端子が接続され、他方の端子に前
記入力信号が供給される容量素子とを備える請求項１に記載のレベルシフト回路。
前記設定手段は、前記第１電源ノードと前記出力ノードとの間に設けられ、論理レベルが前記第１出力電位と前記第２出力電位とであり、前記入力信号の論理レベルが遷移する直前の所定期間に前記第２出力電位となる制御信号がゲートに供給されるトランジスタを備える請求項１または２に記載のレベルシフト回路。
論理レベルが第１入力電位と第２入力電位となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する第１出力電位と前記第２入力電位に対応する第２出力電位となる出力信号を生成するレベルシフト回路であって、
前記第１出力電位が供給される第１電源ノードと、
前記第２出力電位が供給される第２電源ノードと、
前記第１電源ノードおよび前記第２電源ノードから電源が供給され、入力ノードと前記出力信号を取り出す出力ノードとを備え、前記入力ノードの電位が前記第１出力電位と前記第２出力電位とのうち一方の電位である場合に前記出力ノードの電位が他方の電位となるように電位を保持するラッチ手段と、
前記第１電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第１スイッチング素子と、
前記第２電源ノードと前記出力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第２スイッチング素子と、
前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングで前記第１スイッチング素子がオン状態になるように制御する第１制御手段と、
前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングで前記第２スイッチング素子がオン状態になるように制御する第２制御手段と、
前記入力信号の論理レベルが遷移する直前の所定期間において、前記出力ノードの電位を前記第１出力電位に遷移させる第１設定手段と、
前記入力信号の論理レベルが遷移する直前の所定期間において、前記入力ノードの電位を前記第２出力電位に遷移させる第２設定手段とを、
備えたレベルシフト回路。
前記第１制御手段は、
前記第１スイッチング素子の制御端子を前記第１出力電位にバイアスする第１バイアス回路と、
一方の端子に前記第１スイッチング素子の制御端子が接続され、他方の端子に前記入力信号が供給される第１容量素子とを備え、
前記第２制御手段は、
前記第２スイッチング素子の制御端子を前記第２出力電位にバイアスする第２バイアス回路と、
一方の端子に前記第２スイッチング素子の制御端子が接続され、他方の端子に前記入力信号の論理レベルを反転した反転入力信号が供給される第２容量素子とを備える、
請求項４に記載のレベルシフト回路。
前記第１設定手段は、前記第１電源ノードと前記出力ノードとの間に設けられ、論理レベルが前記第１出力電位と前記第２出力電位とであり、前記入力信号の論理レベルが遷移する直前の所定期間に前記第２出力電位となる制御信号がゲートに供給される第１トランジスタを備え、
前記第２設定手段は、前記第２電源ノードと前記入力ノードとの間に設けられ、前記制御信号の論理レベルを反転し、前記入力信号の論理レベルが遷移する直前の所定期間に前記第１出力電位となる反転制御信号がゲートに供給される第２トランジスタを備える、
請求項４または５に記載のレベルシフト回路。
論理レベルが第１入力電位と第２入力電位となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する第１出力電位と前記第２入力電位に対応する第２出力電位となる出力信号を生成するレベルシフト回路であって、
前記第１出力電位が供給される第１電源ノードと、
前記第２出力電位が供給される第２電源ノードと、
前記第１電源ノードおよび前記第２電源ノードから電源が供給され、入力ノードと前記出力信号を取り出す出力ノードとを備え、前記入力ノードの電位が前記第１出力電位と前記第２出力電位とのうち一方の電位である場合に前記出力ノードの電位が他方の電位となるように電位を保持するラッチ手段と、
前記第１電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第１スイッチング素子と、
前記第２電源ノードと前記入力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第２スイッチング素子と、
前記第１電源ノードと前記出力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第３スイッチング素子と、
前記第２電源ノードと前記出力ノードとの間に設けられ、オン状態またはオフ状態の一方の状態に制御される第４スイッチング素子と、
前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングで前記第１スイッチング素子がオン状態になるように制御する第１制御手段と、
前記入力信号が前記第２入力電位から前記第１入力電位に遷移するタイミングで前記第２スイッチング素子がオン状態になるように制御する第２制御手段と、
前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングで前記第３スイッチング素子がオン状態になるように制御する第３制御手段と、
前記入力信号が前記第２入力電位から前記第１入力電位に遷移するタイミングで前記第４スイッチング素子がオン状態になるように制御する第４制御手段と、
備えたレベルシフト回路。
前記第１制御手段は、
前記第１スイッチング素子の制御端子を前記第１出力電位にバイアスする第１バイアス回路と、
一方の端子に前記第１スイッチング素子の制御端子が接続され、他方の端子に前記入力信号が供給される第１容量素子とを備え、
前記第２制御手段は、
前記第２スイッチング素子の制御端子を前記第２出力電位にバイアスする第２バイアス回路と、
一方の端子に前記第２スイッチング素子の制御端子が接続され、他方の端子に前記入力信号が供給される第２容量素子とを備え、
前記第３制御手段は、
前記第３スイッチング素子の制御端子を前記第１出力電位にバイアスする第３バイアス回路と、
一方の端子に前記第１スイッチング素子の制御端子が接続され、他方の端子に前記入力信号の論理レベルを反転した反転入力信号が供給される第３容量素子とを備え、
前記第４制御手段は、
前記第４スイッチング素子の制御端子を前記第２出力電位にバイアスする第４バイアス回路と、
一方の端子に前記第４スイッチング素子の制御端子が接続され、他方の端子に前記反転入力信号が供給される第４容量素子とを備える、
請求項７に記載のレベルシフト回路。
前記ラッチ手段は、
入力が前記入力ノードに接続され、出力が前記出力端子に接続された第１インバータと、
入力が前記出力ノードに接続され、出力が前記入力端子に接続された第２インバータとを、
備えた請求項１乃至８のうちいずれか１項に記載のレベルシフト回路。
請求項１乃至９のうちいずれか１項に記載のレベルシフト回路を備え、
前記レベルシフト回路を用いて、外部から供給される信号の一部についてレベルを変換することを特徴とする電気光学装置。
入力ノードと出力ノードとを備え、前記入力ノードの電位が第１出力電位と第２出力電位とのうち一方の電位である場合に出力ノードの電位が他方の電位となるように電位を保持するラッチ回路を用いて、論理レベルが第１入力電位と第２入力電位となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する前記第１出力電位と前記第２入力電位に対応する前記第２出力電位となる出力信号を生成するレベルシフト方法
であって、
前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングの前の所定期間において、前記出力ノードの電位を前記第１出力電位に設定し、
前記入力信号の論理レベルが前記第１入力電位から前記第２入力電位のレベルに遷移するタイミングに同期して、前記入力ノードの電位を前記第１出力電位に遷移させる、
ことを特徴とするレベルシフト方法。
入力ノードと出力ノードとを備え、前記入力ノードの電位が第１出力電位と第２出力電位とのうち一方の電位である場合に出力ノードの電位が他方の電位となるように電位を保持するラッチ回路を用いて、論理レベルが第１入力電位と第２入力電位となる入力信号のレベルを変換して、その論理レベルが前記第１入力電位に対応する前記第１出力電位と前記第２入力電位に対応する前記第２出力電位となる出力信号を生成するレベルシフト方法であって、
前記入力信号が前記第１入力電位から前記第２入力電位に遷移するタイミングの前の期間において、前記出力ノードの電位を前記第１出力電位に設定するとともに、前記入力ノードの電位を前記第２出力電位に設定し、
前記入力信号の論理レベルが前記第１入力電位から前記第２入力電位のレベルに遷移するタイミングに同期して、前記入力ノードの電位を前記第１出力電位に遷移させるとともに、前記出力ノードの電位を前記第２出力電位に遷移させる、
ことを特徴とするレベルシフト方法。