TWI234851B - Chip scale package, printed circuit board, and method of designing a printed circuit board - Google Patents

Chip scale package, printed circuit board, and method of designing a printed circuit board Download PDF

Info

Publication number
TWI234851B
TWI234851B TW090109789A TW90109789A TWI234851B TW I234851 B TWI234851 B TW I234851B TW 090109789 A TW090109789 A TW 090109789A TW 90109789 A TW90109789 A TW 90109789A TW I234851 B TWI234851 B TW I234851B
Authority
TW
Taiwan
Prior art keywords
terminals
chip
group
circuit board
printed circuit
Prior art date
Application number
TW090109789A
Other languages
English (en)
Inventor
Myun-Joo Park
Byung-Se So
Sang-Won Lee
Dong-Ho Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TWI234851B publication Critical patent/TWI234851B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1234851
發明背i 1 ·發明範疇 本^月係有關於晶片尺寸封裝，而且係有關整合晶片尺 安 冒 / Λ 曰 ^勺一印刷電路板。更明確而言，本發明係有關 曰曰片尺寸封裝外部端子設計，而且係有關端子的相對設計 及印刷電路板的信號線（配線）圖案。 2.相關技藝之說明 寸aス日日片爲基礎技術的小型化及高速操作的現階 段要求，晶片封裝變得較輕、較薄、及較小。而且，晶片 “作U度最大限制的特徵是晶片、封裝的電特性。特別是， 、守曰日片與外邵裝置連接的接腳電特性會明顯影響 晶片封裝的操作速度。因此，各種不同類型的晶片封裝是 在他們接腳的實際結構與配置上發展。 以低速操作的一晶片包裝具有一導線構造、及在封裝一 端的單一列中配置的複數接腳。然而，此一配置會引起可 適合的接腳數量限制，限制對於較小封裝變得愈嚴格。而 且，此一接腳配置不適於一晶片封裝進行高速操作，因爲 大量的感應係數、寄生電容、阻抗等會在晶片封裝的接合 墊與導線構造之間發生。 若要克服此限制，一晶片尺寸封裝（csp)已發展，其中複 數接腳（或圓球體）是沿著一格柵配置，亦即，二度空間。 此一晶片尺寸封裝的優點在於接腳（圓球體）的電寄生因素 小於包含一導線構造同等封裝的電寄生因素。因此，晶片 尺寸封裝能以小體積達成，且仍然具有高速操作。 -4 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1234851
寸:裝1。截面圖圓bV::::::GA)封裝的傳統晶片尺 “ ϋ BGA封裝10包括一半導體晶片13，哕主 =晶=電連接到輸入/輸出(1/0)接罐接劑= " 日日片13疋在印刷電路板（pCB) 11上支援。電路板" 耶用來將晶片13連接到接腳（圓球體）12。b a封 USP6,041，495中詳細闡述，在此僅列出供參考。 圖1B疋傳統晶片尺寸封裝接腳（圓球體）設計平面圖⑺。 基本上，複數圓球體12是沿著一格柵而規則配置。當晶 ^寸封裝1G構成-記憶體裝置時，圓球㈣可包括專:的 ，球版’其可分別傳輸給位址與命令信號，及輸入或輸出 貧料，及連接接地的相對圓球體與一電源。在圖中，。係 表不在格柵中沿著一方向Χ的兩相鄰圓球體1 2之間的距 離，而且d2係表示在垂直於第一方向χ的格柵中沿著另一 方向Υ而在兩相鄰圓球體12之間的距離。 複數晶片尺寸封裝是安裝在一印刷電路板（例如，一母板） 的表面上。接腳（圓球體）是透過固定間隔dl、“而彼此隔 開，而且可接收晶片尺寸封裝接腳（圓球體）的印刷電路板 接腳（圓球體）陸地如此亦可透過固定間隔而彼此隔開。如 下面的更更詳細討論，只有一信號線可在兩相鄰接腳（圓 球體）陸地之間配置。結果，所有需要的信號線可適合在 晶片尺寸封裝安置的印刷電路板的前端表面。因此，一額 外配線層對於信號線的幫助是必要的，該配線層會造成晶 片尺寸封裝技術的較南製造成本。 圖2是複數晶片尺寸封裝安置的此一印刷電路板的平面 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1234851 A7
圖。如圖2所示，8個晶片尺寸封裝1〇-1至1〇-8是安置在印 刷電路板100上。一終端電路14是配置給第一晶片尺寸封 裝1〇-1的一端（到圖形中的左邊）。終端電路14包括的複數 對的一終端電阻Rt及一端電壓Vt，而他們是彼此串聯。線 端電路14可用來使晶片尺寸包裝丨…丨至…彳共同的所有信 號線阻抗等化。輸入/輸出端丨心丨和“^允許信號在印刷電 路板100之間來回輸入與輸出。 然而，如上述，不容易適合在晶片尺寸封裝10安置的印 刷電路板100前端表面上的所有信號線。這是因爲圓球體 12的配置是彼此接近，以致於沒首一信號線可在其間通 過。因此，大邵分的信號線是在印刷電路板丨00的另一（較 低）層上提供。 在下文中，具有一八層結構的傳統印刷電路板建構將在 下面參考圖3至9描述。這些圖分別是傳統印刷電路板的該 等層（除了第六層之外）的其中每一者的平面圖。 如圖3所示，該第一層具有晶片尺寸封裝安置的8個晶片 尺寸封裝區域10-1至10-8。圓球體陸地18是在對應安置的 晶片尺寸封裝1〇(參考圖1B)圓球體12位置上的該等晶片尺 寸封裝區域10-1至10-8的每一者上提供。一介層洞2〇是在 相鄰的每個圓球體陸地18提供，有助於在印刷電路板的較 低層上的圓球體陸地1 8與信號線之間的一電連接。雖然未 在圖中顯示，但是在圖2顯示的輸入與輸出端16-1和16_2亦 經由介層洞20而連接到在印刷電路板較低層上的信號線。 如圖4所示，該第二層是當作一接地層使用。在第二層 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂 1234851 - A7 ----------Β7 五、發明説明（4 ) 的二角形（只用於説明）介層洞20是當作介層洞使用。特別 是’ ’’三角形，，介層洞2〇是在印刷電路板1〇〇的第一層與該 等圓球體墊18的其中一些圓球體墊電連接。·安置在這些圓 求祖t的日日片尺寸封裝1 〇接地圓球體如此便可經由三角形 介層洞20接地。 如圖5所示，該第三層具有複數介層洞2〇，其是分別電 連接到，對應第二層20的介層洞。即是，在圖3和4顯示的介 層洞20是使用一傳導材料填滿，所以一電連接可在印刷電 路板的相對層間提供。 注意，位在晶片尺寸封裝區域如圖顯示的上 面邵分）介層洞20是專屬於位址與命令信號線的第一介層 洞，而且位在晶片尺寸封裝區域1〇-1至1〇_8另一端的介層 洞20是專屬於用以輸入及輸出資料的資料線的第二介層 /同參考數孚22-1係表示與該等第一介層洞20的其中相對 一些連接的位址與命令信號線。位址與命令信號線22_丨亦 在第一介層洞20的相鄰列間通過。資料線24-11至24_81是 分別連接到第二介層洞20。雖然未在圖中顯示，但是位址 $命令信號線22-1與資料線24」丨至24_81是與輸入和輸出 端（例如，在圖2顯示的端子16-1和16-2)的其中相對一此 連接。 二 所有的位址與命令信號線及資料線不能在印刷電路板 10 0的弟二層上配線，因爲每對相鄰介層洞2 〇只有少呼 條線在其間通過。即是，只有一些位址與命令信號=與只 有一些資料線可在第三層上形成。 ' ' 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1234851 A7
B7 如圖6所示，該第四層包栝介層洞2〇，其是與在圖5顯示 第二層的介層洞20相連接。第四層是晶片尺寸封裝是連接 到—電源。”矩形”介層洞2〇是當作電源介層洞使用。即 疋’在第四層的矩形電源介層洞2〇是與對應第一至第三層 的介層洞相連接，而且是連接到從一電源提供的信號線。 如圖7所不，該第五層包括介層洞2〇，其是與在圖6顯示 第四層的介層洞2〇相連接。類似第三層，該第五層包括一 二位址與命令信號線22-2及一些資料線24-12至24-82。換 句話說，適合第三層的一些配線可在第五層上提供。 印刷電路板的第六層結構是與、圖4顯示第二層的結構相 同。因此，該第六層的分開描述爲了簡化而省略，而且可 重新參考圖4。在第六層中，三角形介層洞2〇是與第一及 弟二層的對應介層洞電連接，前者可接收晶片尺寸封裝 1〇-1至10-8的接地圓球體。因此，晶片尺寸封裝丨…丨至…· 8只可藉由接地圓球體而接地。當設計晶片尺寸封裝安置 的印刷電路板時，接地層及/或電源層典型是在提供位= 及命令信號線與資料線層的該等層之間***。 其次，如圖8所示，該第七層包括介層洞2〇，其是與在 圖7顯示的第六層介層洞20連接。類似第五層，該第七層 包括一些位址與命令信號線22-3及一些資料胃線24^3至243 83。換句話説’不適於在第三及第五層的配線可在第七層 提供。 ㈢ 最後’如圖9所示’該第八層包括介層洞2〇，其是與在 圖8顯示第七層的介層洞20連接。 ’、^ 本紙張尺度適用中國國家標準(CNS) A4规格(210X 297公釐） 1234851 A7 B7 五、發明説明（6
在如圖3至9所示印刷電路板的八層結構中，該等位址與 命令信號線的每一者是透過晶片尺寸封裝區域10-丨至1心8 而共用，另一方面，資料線並未共用，相反是將資料只在 該等晶片尺寸封裝10-1至10-8的其中一者之間來回傳輸。 在此建構中，即使一些介層洞20未連接到任何配線，8個 層然而是需要的。此外，如果在晶片尺寸封裝區域1〇-1上 需要配線更多或全部介層洞20，一八層印刷電路板證明是 不足夠的，在此情況，一額外層或一些層是需要的。 在反應較高操作速度的持續要求方面，晶片尺寸封裝的 設計使用較大量的接觸圓球體，玖幫.助許多位址與命令产 號能以高輸入/輸出速度傳輸。此一晶片尺寸封裝必需安 置的印刷電路板具有相對大量的信號線。同樣地，當需要 連接的晶片尺寸封裝的接觸圓球體數量增加時，傳統電路 板的層數量亦必須增加。傳統印刷電路板如此需要許多内 層的配線層，而導致較高的製造成本。 發明概述 如此，本發明的一目的是要提供晶片尺寸封裝，以允 晶片尺寸封裝安置的印刷電路板可具有最小量的層，用 適合晶片尺寸封裝所需的所有外部信號線。 爲了要達成此目的’本發明的一觀點是要提供一晶片 寸封裝，其具有在該封裝底部表面相對端的列與欄中配 的第一及第二組外部信號端（接腳/圓球體），其中在第一 信號端的列及/或欄之間的間隔是大 2 L t '矛一砠k唬端的 及/或欄之間的間隔。"間隔"的術語是在相鄰列與搁之
裝 訂
1234851 ~ A7 B7 五、發明説明（7 ) 的平均距離，亦即，隔開列的平均距離及隔開襴的平均距 離。 第一組信號端是用來傳輸低頻率信號的類型，例如位址 與命令信號，該等信號是經由透過此封裝共用的一印刷電 路板（PCB)的第一信號線而在複數晶片尺寸封裝之中行 進。另一方面，該第二組信號端是將例如資料信號的高頻 信號類，型只傳輸給該豐裝的晶片。即是，連接到第二組端 子的印刷電路板信號線並不共用。 在第一組信號端的列之間的間隔最好是大於在該第二組 信號端的列之間的間隔，所以當晶.片封裝安置到印刷電路 板時，複數信號線可在第一組信號端的列之間提供。而 且，在第二組信號端的欄之間的間隔最好始小於在該第_ 組信號端的欄之間的間隔，所以當晶片封裝安置到印刷電 路板時，複數信號線可提供相鄰組信號端。晶片尺寸封裝 的設計如此能比先前技藝更能在一印刷電路板層上繁助传 號線的提供。因此’較少的額外層需適合其餘的信號線。 而且，本發明的另一目的是要提供晶片尺寸封裝安置的 一印刷電路板，其具有信號線的有效配置，藉此印刷電路 板的層數量可保持最小量。 若要達成此目的，本發明的另一觀點是要提供一印刷電 路板包含一基材，該基材具有複數線性隔開晶片尺寸封= 區域；一第一組接收端（陸地），其是在複數列與欄中的每 個晶片尺寸封裝區域的-端上配置；一第二組接收端（陸 地），其亦是在複數列與欄中晶片尺寸封裝區域的另一^ -10-
五、發明説明（8 配置/、中在第一組端子的列之間的間隔是大於在第二 組端子的狀間的間隔，複數第一組信號線是在該等晶片 尺^封裝區域的每一者中第一組端子的每個相鄭對列之間 連、、貝延伸’而且第二信號線S連接到在每個晶片尺寸封裝 區域中弟一組的接收端。 一弟專屬的位址與命令信號線。第—組的該等 信號線.的每-者是連接在該等晶片尺寸封裝區域的每一 者中構，相鄰對列的_相對端。在每個晶片尺寸封裝區域 中，在第一組接收端的每對相鄰列之間延伸的第一信號線 數量最好是等於在每個晶片尺寸封.装區域中第_組接㈣ 的欄數量的一半。 第二信號線是專屬的資料線。該等第二信號線的每一者 是連接到在每個晶片尺寸封裝區域中第二組的唯一接收 端。 所有需要信號線的一半可在晶片尺寸封裝區域定義的印 刷電路板層上提供，而且最好是在印刷電路板基材的頂部 外表面上提供。其餘的信號線皆可在另一層提供，例如在 較低的外表面、或一些層。 本發明的另一目的是要提供可低成本製造的電子模組。 此目的是透過上述印刷電路板與安置的晶片尺寸封裝組合 而達成。 本發明的仍然另一目的是要提供晶片尺寸封裝整合的一 模組印刷電路板設計方法，此可減少用於整合晶片尺寸封 裝信號線所產生的層數量。 -11- 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐) 1234851
若要達成此目的，本發明的另—觀點是要提供 刷電路板的方法。該方法声括撿二一曰 νφ i ^ „ 丄印片尺寸封裝區域設 计，以便決定印刷電路板的該等層的其中—層大小； 信號需沿著分別在晶片尺寸封裝區域上安置的晶片二 裝之中的印刷電路傳輸的第一信號線總數量η ;及透過將 需要的第-信號線數量η因素分解成如的因素而在每個 晶片尺寸封裝區中建立複數第—端位置（陸地 設計；配置在每個晶片尺寸封裝區中等於r的許多列中、 及在每個晶片尺寸封裝區中等於(：的許多欄中的該等第一 端位置；及透過足夠的間隔使列也此隔開，以允許第一俨 號線的c/2可印刷在根據接收端設計而在印刷電路板上形成 端子的相鄰列之間的電路板上印刷。 決定尺寸的一第一信號線設計亦可建立，其係表示第一 信號線在晶片尺寸封裝區域定義的印刷電路板層上形成的 位置。第一信號線設計是透過在每個晶片尺寸封裝區域位 置中的第一端位置的每對相鄰列之間的設計而建立，（至 少）n/2第一信號線是從一晶片尺寸區域位置到另一位置， 而且每一路徑是連接在該等晶片尺寸封裝區域的每一者及 包含相鄰列的該等第一端位置的其中相對一者。 一接收端設計及一信號線設計亦可在第二信號線建立。 一介層洞設計然後可建立，其係表示連接到第一及第二 接收端的其中相對一些端子的介層洞位置，其並非設計供 連接到晶片尺寸封裝區域定義的印刷電路板層上的一信號 線。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1234851 A7
'^額外組k 5虎線設計可认. CIA 、另一印刷電路板層上建立。邊 過介層洞表示的介層涧可证4 ^ 1 透 丨層洞可延伸到此/這些層/ 一些屉，间以 連接到由額外組信號崎^^ — 曰 现、、果5又计所表示的信號線。 如前述，根據本發明’在—印刷電路板層 線數量會增加，所以適人所古彳士 ％細乂 + h 1〇 、 口斤有L 5虎線所需的印刷電路板層 總數可減少。因此，印刷雷越^ I剕包路板的製造成本可保持較圖式之簡單説明 m 本發明的這些及其他目的、特徵與優點可從下較佳且- 實施及附圖料細描述而變得更了解，相同的參考數^ 表示類似部分，其中： V、 圖1A是一傳統晶片尺寸封裝的截面圖； 圖1B是一傳統晶片尺寸封裝的一接腳（圓球體）設計平 面 圖2是傳統印刷電路板平面圖； 圖3疋傳統印刷電路板的一第一層平面圖； 圖4疋傳統印刷電路板的一第二層平面圖； 圖5是傳統印刷電路板的一第三層平面圖； 圖6是傳統印刷電路板的一第四（及第六）層平面圖 圖7是傳統印刷電路板的一第五層平面圖； 圖8是傳統印刷電路板的一第七層平面圖； 圖9是傳統印刷電路板的一第八層平面圖； 圖10是根據本發明的一晶片尺寸封裝的第_ 施例接腳（圓球體）設計平面圖； 較佳具體實 圖11是一模組的第一具體實施例平面圖 ，其根據本發明 -13- 本紙張尺度適用中國國家標準(CNS) A4规格(210 x 297公釐) 1234851 A7 B7
五、發明説明（11 可包含一印刷電路板的第一具體實施例，及圖1〇顯示類型 的晶片尺寸封裝； 圖12是根據本發明的一印刷電路板的第一較佳且余 例之一第一層平面圖； 圖13是根據本發明印刷電路板的第一較佳具體實施例之 一第二層平面圖； 圖14是根據本發明印刷電路板的第一較佳具體實袍例之 一第三層平面圖； 圖1 5是根據本發明印刷電路板的第一較佳具體實施例、 圖16是根據本發明的一晶片尺寸包裝的第二較佳具體备 施例平面圖； $ 圖17是根據纟發明印刷電路板的第二較佳具體實施例之 一第一層平面圖； 圖1 8是根據本發明印刷電路板的第二較佳具體實施例之 一第四層平面圖； 圖19是另一晶片尺寸封裝的平面圖； 圖Μ是根據本發明的一設計方法而可產生的一印刷電路 板的第一層平面圖，而且其中安裝在圖19顯示類裂的晶片 尺寸封裝； 圖η是圖20印刷電路板之一第四層平面圖；及 、圖22疋根據本發明的_設計印刷電路方法的流程圖。 丝ϋΜ.實施何 現將參考附圖而詳細描述本發明的較佳具體實施例。
297公釐) 1234851 五、發明説明（12 本發明的晶片尺寸去^ σ 重新參考圖1Α。因此，詳細描述因簡化而n ，化即 :而，圖10係根據本發明的而描述 較佳具體實施端予設計。如圖1。所示，晶片Π = 包括複數罘一組圓球體32及第二組圓球體33，戈是 組隔開。 ^起…組是以-第-方向X而與第 更明確而言，該第—圓球體32是在晶片尺 端34上配置，而且早以a羊士^ ^ 兩垂直万向X和γ而彼此隔開，而 且Y万向是列方向。參考數字d3是表示在方向x中第 球體32列之間的距離，而且參考數字料表示在另一方向γ 的第-圓球體32欄之間的距離。第一圓球體32是用於位址 與命令信號的傳輸。 第二圓球體33是在晶片尺寸封裝3〇的另一端刊上配置， 而且亦是在兩相同直角方向又和γ而彼此隔開。參考數字 d5表示在方向X的第二圓球體33列之間的距離，而且參考 數罕d6表示在另一方向γ的第二圓球體33襴之間的距離。 第二圓球體33是用於資料信號的輸入/輸出。 第一圓球體32從彼此隔開的間隔是大於第二圓球體3 3的 平均間隔。在此具體實施例中，在第一圓球體32的第一 及第一方向X和Y的平均間隔是大於第二圓球體33。在圖 1 0中’在第一圓球體32的相鄰列之間的距離d3是大於在第 圓球體33的相鄰列之間的距離d5，而且在第一圓球體32 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 五、發明説明（η ) 二圓球體3 3的相鄰襴之間 的相鄰欄之間的距離是大於在第 的距離d6。 圖11係描述晶片尺寸封 T訂衮30女裝以形成一模組的一 電路板。如圖11所示，8個曰片p斗上 「刷 個日日片尺寸封裝30-1至30_8是安奘 :印刷電路板2。〇。—終端電路38是提供給第一晶片尺； 一裝3二6々*(到圖的左邊)。終端電路38包括複數對的 一終端電阻Rt及一端咖厭甘0 *私壓％，其是彼此串連。終端電路38 可用來使尺寸晶片封裝 裝30-1 土30-8的信號線阻抗等化。作 號輸入與輸出端44-1¾ 44 < 1和44·2可在印刷電路板200的一端接 供，而且使彼此隔開。 的其中相對一者。另一方面，晶片尺寸封裝3(Μ至30-8是 f用位址與命令信號線40。信號輸入與輸出端44_W44_2 是連接到位址與命令信號線4〇與資料線“」至42_8。 包括信號線位址與命令信號線4〇及資料線42-U 42-8是 印刷在印刷電路板200上外（前端）表面上。然而，位址Μ 令信號線4G與資料線42· i至仙是印刷在印刷電路板細的 底邵表面。資料線在印刷電路板2〇〇安裝的晶片 尺寸封裝30-1至3〇·8之中沒有共同的共用。更確切地説， 每組資料線4W_8是連接到晶片尺寸封裝心至似 印刷電路板200具有-4層結構。圖12至15係分別描述印 刷電路板的每一層結構2〇〇。 如圖12所示，該第一層包括該等晶片尺寸封裝區安置的 8個線性隔開分別的晶片尺寸封裝區域30]至3〇-8。該等晶 片尺寸封裝區域30-1至30_8的每一者包括第一及第二組陸 _______-16- 本紙張用中國國家標準(CNS) A4規格(21〇 X 297公釐） ^34851 五 發明説明（14 Α7 Β7 地46和47。該等第—π哲—/ ^ ,^ 及罘一、、且陸地46和47的每一者是配置 在複數列與攔，其係對庳該筈曰 τ題、泛寺日日片尺寸封裝圓球體的配 二4 i而且刀別與"曰片尺寸封裝的第—及第二組圓球體32和 =。因此，一相對第'组陸地“是在每個晶片尺寸封 裝區域的一端上提供，而且一 向丑相對罘二陸地47是在每個晶 片尺寸封裝區域的另-端上提供。第—組陸地46是以垂直 方向Y的方向X而乂第二組陸地47隔開，其中晶片尺 寸封裝區域30-1至30-8是隔開。 在第層的第一及第二組介層洞48和49可在第一及第二 陸地46和47之間提供一電連接、灰在印刷電路板較低層: 的配線圖案。如前述，位址與命令信號線4〇]可共用。更 明確而言，每個位址與命令信號線是連接到在該等晶片尺 寸封裝區域30-1至30-8的每一者上提供的一相對第一陸地 46二未與位址與命令信號線4〇]連接的第一陸地牝是分別 與第一介層洞4 8連接。 而且，在第一組陸地46的相鄰列之間的間隔是大於在第 二組陸地47的相鄰列之間的間隔。在第一陸地仏之間的相 對較大間隔允許3條信號線40-1在第一陸地46的相鄭列之 間延伸。 資料線42-1未在晶片尺寸封裝之中共用，因此未由晶片 尺寸封裝區域30-1至30-8的第二陸地47共用。即是，每組 的資料線42-1至42-8是分別連接到第二陸地47，而且是在 一相對晶片尺寸封裝區域上提供。資料線42]至42_8可用 來經由輸入或輸出端44-1和44-2而輸入或輸出資料。 -1 7 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
1234851 A7 五、發明説明（15 :戈二Γ12中，未顯示連接到第一及第二介層洞48和 4連線的該等第-及第二圓球體陸地46和47是沒有電 如圖13所示，印刷電路板200的第二層包括第—及第一 介層洞48和49，JL專办士门 一 八疋人在圖12顯示第一層中的第一及第一 Τ層洞48和49相連接。第二層是當作第二介層_的； 1層使用。·’二角形’·介層洞49是當作接地使用。特別是， ="I層/同49疋與晶片尺寸封裝的接地圓球體連接，而 f曰日片尺寸封裝的其他圓球體未與第二層電連接。因此， 只有晶片尺寸封裝的接地圓球體^地。 :次立：圖14所示，該第三層包括第一及第二介層洞48 和49’其疋與在圖13顯示第二声的笛 π楚-入a 49連接。^ 弟層的弟一及弟一介層洞48和 接在弟二介層洞49之中，，，矩形，，介層洞衫是盘晶片 的電源圓球體連接。晶片尺寸封裝的其他圓球體 浐仳2: _層電連接。因此’電源可經由矩形介層洞而只 ^ t、^晶片尺寸封裝的電源圓球體。 圖15所TF ’ 4第四層包括第—及第二介層洞48和， -是與在圖Μ顯示第三層的第—及第二介層洞4_連 接。3條位址與命令信號線你2是在第_介層洞48的相鄰 列延伸’而且是與第一介層洞48連接，而未與在圖η 顯不第一層上的第一陸地46連接。 從圖12-15與圖2_9的比較可看出，印刷電路板現的目前 ^貝施例在5午多方面疋不同於傳統印刷電路板。首先， Ρ π人k制彳5唬的第一端列信號是以較大的距離隔開，以 -18· 本紙張尺度適財國國家標準(CNS) A4規格(210><297公爱） I234851
允許複數信號線可在從一晶片尺寸封 寸封裝區域的端子之間延伸。其次下—晶片尺 較靠近隔開，以允許爲額外專屬的^端的搁是比 ^ , ;貝才十線可置於相鄰戎名 母個晶片尺寸封裝區域中端子組之間。 、 印刷電路板相比較，結果是目前且 ^ …、八曰 路。 則八把貫施例的四層印刷電 圖16係根據本發明而描述一晶片 ^ ^ 曰曰斤尺寸封裝的第二較佳具 隨貫施例的接腳（圓球體）設計。如圖16所示，晶片尺寸封 裝50包括複數第一及第二組圓球體52和53。曰日 第一圓球體52是配置在晶片尺‘、寸..封裝5〇_端54上的々個 攔。數字d7係表示在兩正交X和γ方向的其中χ方向的第一 圓球體52之間的距離，而且嶋表示在另—方向丫的圓球 體52之間的距離。第一圓球體52是用於位址與命令信號的 傳輸。 ' γ α ~ 第二圓球體53是在晶片尺寸封裝50另一端56上的6個攔 中配置。在方向χ的第二圓球體53之間的距離是由參考數 字d9表示，而且在另一方向γ的第二圓球體$ 3之間的距離 是由參考數字dl0表示。圓球體53是用於資料信號的輸入/ 輸出。第一圓球體52的間隔是大於第二圓球體53的間隔。 在此具體貫施例中，在第一圓球體52之間的距離u、d8是 分別大於在方向χ和γ的第二圓球體53之間的距離"、 dl〇 〇 晶片尺寸封裝50安置的印刷電路板具有四層。圖π至18 係描述印刷電路板的第一及第四層的圖案。印刷電路板的 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1234851 - A7 __________B7 五、發明説明（17 ) 第二及第三層具有類似在圖13和14顯示的圖案。 請即參考圖17，該第一層包括晶片尺寸封裝安置的8個 晶片尺寸封裝區域5〇-1至5〇_8。該等晶片尺寸封裝5〇_丨至 50-8的每一者包括第一及第二組陸地58和59，其圖案是與 一晶片尺寸封裝的第一及第二組圓球體52和53、與第一及 第二組介層洞60和61的圖案相同。在第一及第四欄的第一 陸地58是與位址及命令信號線62-1連接。在第一陸地58的 相鄰列足間的相對較大距離允許位址與命令信號線62_丨的 其中至少兩者可在相鄰列之間延伸。 一第一陸地59疋以在圖1 〇顯示的第〜一具體實施例描述的相 同方式而與資料線42-1至42-8連接。 噙圖18所示，在第一及第二襴該的第一陸地μ是經由第 一介層洞60而與位址及命令信號線62-2蓮接。因此，至少 兩位址與命令信號線62-2是在第四層的第一介層洞6〇的相 鄰列之間延伸。 其次，請即參考圖22，包括圖12和17的一印刷電路板方 法流程圖可設計。 在第步驟S300中’一晶片尺寸封裝設計的建立可決 定印刷電路板的該等層的其中一層的尺寸，例如透過印刷 電路板的頂邵外表面構成的上層。晶片尺寸封裝區域設計 是代表晶片尺寸封裝直接安置的印刷電路板區域。因此， 晶片尺寸封裝區域設計係包含線性隔開的晶片尺寸封裝區 域位置，其係對應透過印刷電路板安置及整合的晶片尺寸 封裝的大小與數量。 _____-20- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ 297公釐) 1234851 A7 _________ B7 五、發明説明) --- 在：/騍S400中，佗號需沿著晶片尺寸封裝之中的印刷電 路板傳輸的第-信號線總數n可根據透過印刷電路板安置 及整合的晶片尺寸封裝特徵而決定。例如，需要在基材上 印刷的位址與命令信號線的總數可決定。經由信號需沿著 印刷電路板而只在該等晶片尺寸封裝的其中一者之間來/ 回傳輸的第一 k號線（資料線）總數亦可根據晶片尺寸封裝 特徵而決定。
線 、在步驟S500中，代表晶片尺寸封裝區域陸地的一接收端 汉计可建互。此步驟包括一設計，以決定在該等晶片尺寸 封裝區域之其中每一者一端上的複數第一端位置、及從垂 直於一第二方向（γ)的第一方向（X)的第一端位置隔開的該 等曰曰片尺寸封裝區域每一者另一端上的複數第二端位置的 尺寸，其中該等晶片尺寸封裝區域是彼此隔開。 右要在每個該晶片尺寸封裝區域位置設計第一端位置， 第一信號線數量n可因素分解，以產生11的因素，其至少一 疋偶數。在此’ η的因素是〇和Γ，而且c是偶數（S51〇)。第 一端位置是在等於r的許多列及在等於c的許多欄中配置， 而且列間隔可根據陸地設計（S52〇)而設定成允許第一信號 線的至少c/2可在印刷電路板上形成端子（陸地）的相鄰列之 間的印刷電路板上印刷。此第一端位置設計是在每個晶片 尺寸封裝區域（S530)的一端上提供。 以圖12的具體貫施例爲例，印刷電路板2 〇 〇必須提供3 6 個第一信號線4〇-1、40-2，以便在8個晶片尺寸封裝之間來 /回攜帶位址與命令信號。此數値36可因素分解成c= 6和 _ -21- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1234851 - A7 广—____B7 h發明説明（19 ) -- r= 6的因素。在圖12顯示的印刷電路板一層上的第一組端 子是以6(c)欄和6(r)列配置。該等列的隔開以允許c/2，即 是3的第一信號線4〇-1可在每個晶片尺寸封裝區域42_丨至 42-8的每相鄰對列之間延伸。在圖17顯示的具體實施例 中，36的因素可選取c=4和Γ=9，因此，第一端位置（陸地 5 8的位置）能以4欄和9列設計。 若要在每個該晶片尺寸封裝區域位置上設計該等第二端 位置，根據決定的第二信號線數量的許多第二終端位置能 以數襴列和複配置。該等第二終點位置的設計可在每個晶 片尺寸封裝區域（S540)端上提供。、、·. 其/入’第一#號線設計可建立，其代表在印刷電路板 (S600)基材層上形成信號線的位置。在此部分的方法中， 從一晶片尺寸到另一區域位置通過的至少c/2第一信號線描 圖可在第一端位置的每對相鄰列之間、在每個該晶片尺寸 封裝區域位置（S6 10)中設計。該等第一描圖的每一者是在 孩等晶片尺寸封裝區域的每一者中與包含相鄰列的該等第 一端位置的其中一者連接。此外，該第二信號線描圖可設 計’其每個只來自該等第二端位置（S62〇)的其中相對一 者。 信號線追蹤建立在步驟S6〇〇只可表現一些第一和唯一一 些第二信號線穿越晶片的線刻度封裝區域位置。在此情 況’ 1¾等信號線設計是指定用於印刷電路板基材頂端外表 面的再製。然後，一額外組信號線設計（s7〇〇)可建立，以 決定代表其餘第一及第二信號線的尺寸。額外組的信號線 =聯从通財a a家標準(CNS?A4規格(加χ 297公董) 1234851 五、發明説明（20 設計是指定於除了透過頂端外表面構成之外的-印刷電路 板基材層表面上的再製。 介=計然後可建立’其中的一者是代表介層洞的位 !_ ^寺介層洞是連接到第一及第二接收端的其中相對 一些’而JL不是指定供連接到晶片尺寸封裝區域 (s，)的印刷電路板層上的_信號線。當所有信號線適合 在二有兩，的電路板時，代表分別連接到每個晶片尺寸封 裝區域中第一陸地的第—介層洞位置數量將是n/2。 、 迟田運用在需要36條第一信號線的一印刷電路板 汉计時’本發明方法亦可產生如;育2〇和2!所示的一印 路板⑽。此電路板與安置的晶片尺寸封 而更詳細描述。 a u 如圖19所7F ’晶片尺寸封裝7G包括複數第-及第二组圓 球體72和73。第—圓球體72是在晶片尺寸封裝7()的一端μ 上以兩搁配置。參考數字dU是表示在第-圓球體72之間 的距離，而且dl2是表示在第—圓球體Μ的欄之間的距 離。第-組圓球體72是用於位址與命令信號的傳輸。 第二組圓球體73是在晶片尺寸封裝7〇另一端％上以帽 配置。參考數字dll是表示在兩直角方向又和丫的—第一乂 上的第二圓球體73之間的距離，而且⑴是在第二方向γ上 的第二圓球體73之間的距離。圓球體73是用於資料信號的 輸入/輸出。在此具體實施例中，在第_圓球體Μ的相鄰 欄（間的距離CU2是大於第二圓球體73的相鄰搁之間的距 離’办即，第-組圓球體72的間隔在第二方向丫是大於第 [___-23- 本紙張尺度適财S ® &邮卿44規格(210><297公着了 裝 訂 1234851
二組圓球體73的間隔。另一 一方面，在第一圓球體72的相鄰
在圖13和14的顯示。
位址及命令信號線82—丨連接。第一陸地78的間隔只允許一 k號線在第一陸地78的相鄰列間通過。第二陸地79是與資 料線42-1至42-8連接，其是類似在圖1〇描述及顯示的方 其次，如圖21所示，該第四層包括第一及第二介層洞8〇 和81，其疋與在圖2〇顯示第一層中的第一及第二介層洞8〇 和8 1連接。在第四層的第一介層洞80是與位址及命令信號 線82-2連接。 在此情況，所需的第一信號線數量（36)可因素分解成c=：2 和Γ= 1 8 ’而且第一陸地的設計因此可以是1 8列與2欄。由 公式構成的間隔（c/2)允許只有一第一信號線82-1在第一陸 地78的每相鄰對列之間通過。然而，類似圖12和17的印刷 %路板’所有3 6個第一信號線只適合使用在兩層的印刷電 路板。 -24- 1234851 A7 B7 五、發明説明（22 ) 如前述，本發明可提供一晶片尺寸封裝及一印刷電路 板，其分別具有外部端子及陸地建構，以允許印刷電路板 的必需信號線可有效配置。因此，印刷電路板層的數量可 減少，而且製造成本可保持降低。 最後’雖然本發明是顯示及描述特別參可的較佳具體實 施例’但是各種不同修改在技藝中熟諳此技者將變得更顯 然。例如，雖然該等晶片尺寸封裝的外部端子是以圓球體 或接腳描述，但是並未局限於在該等端子。而且，要注音 的是描述的本發明方法步驟順序並非是特別限制。因此， 所有此修改可看出是在附綠申請專·利所定義的本發明精神 與範圍内。 '
________-2 5_ 本紙張尺度適财S @家標準(CNS) Μ規格(21G><297公爱)

Claims (1)

12 3 Jq9789號專利申請案 中文申凊專利範圍替換本(92年6月）申請專利範圍 A8 B8 C8 D8 产年厶月, 日修正/¾正,，續充 1· 一種晶片尺寸封裝，其包含： 一封裝主體，其具有一底部表面，該底部表面包括在 該底部表面的相對端上對準的上及下表面區域； 一電子晶片’其是透過該封裝主體而支撐；及 外部信號端，其是電連接到該電子晶片，並且從該封 裝王體的底部表面凸起，該外部信號端包括一第一組端 子，其可傳輸該電子晶片的第一信號，而且從該底部表 面的上表面區域凸起；及一第二組端子，其可傳送該電 子晶片的第二信號，而且從該底部表面的下表面區域凸 起，其中該等第一信號的一信號頻率是低於該等第二信 號的一信號頻率，而且其中在第一組端子之間的一平均 間隔是大於在該第二組端子之間的一平均間隔。 2·如申請專利範圍第丨項之晶片尺寸封裝，其中該等第一信 號是該電子晶片的位址與命令信號，而且其中該等第二 信號是該電子晶片的資料信號。 3. —種晶片尺寸封裝，其包含： 一封裝主體’其具有一底部表面，該底部表面包括在 該底部表面相對端上對準的上及下表面區域，其中在上 及下表面區域之間的一邊界是以一第一方向延伸； 一電子晶片，其是透過該封裝主體支撐；及 外部信號端，其是電連接到該電子晶片，並且從該封 裝主體的底部表面凸起，該等外部信號端包括第一組端 子’其疋從遠底部表面的上表面區域凸起；及一第二組 端子，其是從該底部表面的下表面區域凸起； 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 1234851 夂、申請專利範圍 8 8 A B c D ，、中該第一组端子是在複數列的上表面區域上配置， 而该等複數列是以第一方向延伸，而且在一第一平均距 離上是以一第二方向隔開；及在複數欄的上表面區域上 配置及以第二方向延伸，而且在一第二平均距離上是以 第一方向隔開，該第二方向是垂直於該第一方向； 其中該第二組端子是在複數列的第一組端子下方的下 表面區域上配置，而該等複數列是以第一方向延伸，而 且在一第三平均距離上是以第二方向隔開；及在複數 搁’其是以第二方向延伸，而且在一第四平均距離上是 以第一方向隔開； 其中疋下列其中至少一者：（a)該第一平均距離是大於 遠第三平均距離，及（b)該第二平均距離是大於該第四平 均距離。 4. 如申請專利範圍第3項之晶片尺寸封裝，其中（&)該第一平 均距離是大於該第三平均距離，及該第二平均距離是 大於該第四平均距離。 5. 如申請專利範圍第3項之晶片尺寸封裝，其中該第一組端 子可傳送電子晶片的位址與命令信號，而且該第二組端 子可傳送該電子晶片的資料信號。 6. 如申請專利範圍第4項之晶片尺寸封裝，其中該第一組端 子可傳送該電子晶片的位址與命令信號，而且該第二組 端子可傳送該電子晶片的資料信號。 7·如申請專利範圍第3項之晶片尺寸封裝，其中該第一組端 子的複數個欄是與該第二組端子的複數個欄相同。 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1234851 六、申請專利範圍 ABC.D
8.如申請專利範圍第3項之晶片尺寸封裝，其中該第一組端 子的複數個欄是小於該第二組端子的複數個襴。 9· 一種用以整合晶片尺寸封裝之印刷電路板，該印刷電路 板包含： 基材主體，其包括一主要表面，該主要表面具有複 數隔開η曰片尺寸封裝區域，而該區域分別安裝該等晶片 尺寸封裝，其中該等晶片尺寸封裝區域的每一者包括在 該等晶片尺寸封裝區域的相對端上對準的上及下表面區 域；及 複數個接收端，其是在該等晶片尺寸封裝區域的每一 者上配置的導電材料； 其中在該等晶片尺寸封裝區域的每一者上的該等接收 端可包括一第一組端子，其可傳送第一信號，而且是從 該底部表面的上表面區域凸起；及一第二組端子，其可 傳送弟一彳§號’而且是從該底部表面的下表面區域凸 起，其中該等第一信號的一信號頻率是低於該等第二信 號的一信號頻率，而且其中在該第一組端子之間的一平 均間隔是大於在該第二組端子之間的一平均間隔。 10·如申請專利範圍第9項之印刷電路板，其中該等第一信號 是位址與命令信號，而且其中該等第二信號是資料信 號。 11 · 一種用以整合晶片尺寸封裝之印刷電路板，該印刷電路 板包含： 一基材主體，其包括一主要表面，該主要表面具有分 -3- 本紙張尺度適财ϋ a家標準(CNS) Μ規格(21G χ 297公爱) —- 1234851 AS B8 C8
別安裝該等晶片尺寸封裝的複數㈣隔開晶片尺寸封裝 區域’其巾料晶片尺寸封裝區域的每—者包括在該等 晶片尺寸封裝區域的相對端上對準的上及下表面區域， 其中在上及下表面區域之間的一邊界是以一第一方向延 伸；及 導電材料的複數接收端是在該等晶片尺寸封裝區域的 每一者上配置； 其中在该等晶片尺寸封裝區域的每一者上的該等接收 ^包括從上表面區域凸起的一第一組端子，及一第二組 端子，其是從該下表面區域凸起； 其中該第一組端子是在複數列的上表面區域上配置， 而該等列是以第一方向延伸，而且在一第一平均距離上 是以一第二方向隔開；及在複數攔的上表面區域上配 置’而該等襴是以第二方向延伸，而且在一第二平均距 離上是以第一方向隔開’該第二方向是垂直於該第一方 向； 其中該第二組端子是在複數列的第一組端子下方的下 表面區域上配置，而該等複數列是以第一方向延伸，而 且在一第三平均距離上是以第二方向隔開；及在複數 欄，其是以第二方向延伸，而且在一第四平均距離上是 以第一方向隔開； 其中是下列其中至少一者：（a)該第一平均距離是大於 該第三平均距離，及（b)該第二平均距離是大於該第四平 均距離。 -4 - 1234851 申凊專利範圍 A8 B8 C8 D8 12·如申請專利範圍第1 1項之印刷電路板，其中（a)該第一平 均距離是大於該第三平均距離，及（b)該第二平均距離是 大於該第四平均距離。 13·如申請專利範圍第丨1項之印刷電路板，其中該第一組端 子可傳送位址與命令信號，而且該第二組端子可傳送資 料信號。 14·如申請專利範圍第11項之印刷電路板，其中該第一組端 子可傳輸位址與命令信號，而且該第二組端子可傳送資 料信號。 15.如申請專利範圍第11項之印刷電路板，其中該第一組端 子的複數個欄是與該第二組端子的複數個襴相同。 16·如申請專利範圍第丨丨項之印刷電路板，其中該第一組端 子的複數個欄是小於該第二組端子的複數個欄。 17.如申請專利範圍第11項之印刷電路板，其進一步包含： 一第一組信號線的每一者是以第一方向延伸，而且每 個係共同連接到每個晶片尺寸封包區域的該第一組端子 的至少一者；及 一第二組信號線，其是以第二方向延伸，而且是個別 連接到該第二組端子的一相對一者。 18·如申請專利範圍第17項之印刷電路板，其中該等第一产 號線的c/2條是在該等晶片尺寸封裝區域的每一者中的該 伸，其中c是整數 域的每一者中該第 第一組端子的每一相鄰對列之間延 值，其是等於在該等晶片尺寸封裝區 一組端子的複數個襴。
9·一種電子模組，其包含： 印刷電路板，1七 i Li. 一、 ，、一有一基材王體，該基材主體包招 世^表面，該主要表面具有複數線性隔開晶片尺寸南 裝區域；及 複數個晶片尺寸封裝，其是分別安裝到該印刷電 的孩等晶片尺寸封裝區域； 、：中該等晶片尺寸封裝的每一者包含下列：⑷一封絮 …、有底部表面，該底部表面包括在底部表面 口相對端上對準的上與下表面區域；⑻一電子晶片，其 疋透過Θ封裝主體支撐；及外部信號端，其是電連接 ^該電子晶片，並且從該封裝主體的底部表面凸起，該 等外部ϋ端包括第一組端子，其可傳送該電子晶片的 —址與叩令^號，而且是從底部表面的上表面區域凸 起；^第二組端子，其可傳送該電子晶片的資料信號， 而且從該底部表面的下表面區域凸起，其中在該第一組 端子之間的一平均間隔是大於在第二端子之間的一平均 間隔； 而且其中該印刷電路板的每一晶片尺寸封裝區域是包 括該晶片尺寸封裝的該等第一及第二組端子的每一者的 一接收端。 〇·如申明專利範圍第19項之電子模組，其中該等第一信號 疋電子晶片的位址與命令信號，而且其中該等第二信號 是該電子晶片的資料信號。 21·—種電子模組，其包含： -6鱗 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 8 8 8 8 A B c D 1234851 — ....... 六、申請專利範圍 -:::面路板/、2有一基材主體，該基材主體包括 裝表面具有複數線性隔開晶片尺寸封 複數個晶片尺寸封裝，其是分別 的該等晶片尺寸封裝區域； ％峪坂 其中該等晶片尺寸封裝的每一者包含下列：⑷—封裝 王體，其具有一底部表面’該底部表面包括在底部表面 的相對端上對準的上與下表面區域，其中在上與下表面 區域之間的-邊界是以第一方向延伸；（b)一電子晶片， 其是透過該封裝主體支撐；及⑷外部信號端，其是電連 接到孩電子晶片’而i是從該封裝主體的底部表面凸 起，該等外部信號端包㈣—組端子，其是從該底部表 面的上表面區域凸起；及第二組端子，其是從該底部表 面的下表面區域凸起： 其中該第一組端子是在複數列的上表面區域上配置， 而該等列是以第一方向延伸，而且在一第一平均距離上 疋以一第二方向隔開；及在複數欄的上表面區域上配 置，而該等攔是以第二方向延伸，而且在一第二平均距 離上是以第一方向隔開，該第二方向是垂直於該第一方 向； 其中泫第二組端子是在複數列的第一組端子下方的下表 面區域上配置，而該等複數列是以第一方向延伸，而且 在一第三平均距離上是以第二方向隔開；及在複數襴， 其是以第二方向延伸，而且在一第四平均距離上是以第 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公爱) 一 " ------ I23485l '申請專利範圍 A8 B8 C8 D8
一方向隔開； 其中是下列其中至少一者：（a)該第一平均距離是大於 孩第三平均距離，及（b)該第二平均距離是大於該第四平 均距離；及 而且其中該印刷電路的每個晶片尺寸封裝區域包括該 晶片尺寸封裝的第一及第二組端子的每一者的一接收 端。 22.如申請專利範圍第21項之電子模組，其中（a)該第一平均 距離是大於該第三平均距離；及（b)該第二平均距離是大 於該第四平均距離。 23·如申請專利範圍第21項之電子模組，其中該第一組端子 可傳送該電子晶片的位址與命令信號，而且該第二組端 子可傳送該電子晶片的資料信號。 24.如申請專利範圍第22項之電子模組，其中該第一組端子 可傳送該電子晶片的位址與命令信號，而且該第二組端 子可傳送該電子晶片的資料信號。 25·如申請專利範圍第21項之電子模組，其中該第一組端子 的複數個攔是與該第二組端子的複數個欄相同。 26·如申請專利範圍第21項之電子模組，其中該第一組端子 的複數個襴是小於該第二組端子的複數個襴。 27·如申請專利範圍第21項之電子模組’其進一步包含： 一第一組信號線’其每一者是以第一方向延伸，而且 每個是共同連接到每個晶片尺寸封裝區域的第一組端子 的至少一者；及 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱） 8 8 0 AB c D 1234851 六、申請專利範圍 一第二組信號線，其是以第二方向延伸，而且每一者 是個別連接到第二組端子的相對一者。 28.如申請專利範圍第27項之電子模組，其中該等第一信號 線的c/2條是在該等晶片尺寸封裝區域的每一者中的該第 一組端子的每一相鄰對列之間延伸，其中c是整數值， 其疋等於在該等晶片尺寸封裝區域的每一者中該第一組 端子的複數個欄。 29· —種用以設計一印刷電路板之方法，該印刷電路板具有 在整合複數晶片尺寸封裝中使用的複數層，該方法包 含： 建乂日9片尺寸封裝區域設計，以決定該印刷電路板 的該等層的一者的尺寸； 藉由#號分別沿著在晶片尺寸封裝區域上所晶片尺寸 封裝安置足中的該印刷電路板傳送而決定該等第一信號 線的總數量η ; 透過將第一信號的數量11因數分解成^和^的因素，在每 個晶片尺寸封裝區域中建立複數第一端位置（領域）的一 接收端設計， 在每個晶片尺寸封裝區域中，使用等於列數量、及 在每個晶片尺寸封裝區域中使用等於c的攔數量而配置 該等第一端位置；及 該等列可根據接收端設計而彼此以足夠的間隔隔開， 以允許在印刷電路板上形成端點相鄰列之間的電路板上 印刷該等第一信號線的至少c/2條。 本紙張尺度適用中國國家標準(cns) Α4Λ^^1Γ297公釐y 1234851 A BCD 六、申請專利範圍 30· —種用以設計具有在整合複數晶片尺寸封包中使用複數 層的一印刷電路板之方法，該方法包含： 建互一晶片尺寸封裝設計，以決定該印刷電路板的該 等層的一者的尺寸’該晶片尺寸封裝設計係包含複數個 線性隔開之晶片尺寸封裝區域位置，其大小與數量係對 應由該印刷電路板所安裝及整合的晶片尺寸封裝，該等 晶片尺寸封裝位置係表示安裝該等晶片尺寸封裝的該印 刷電路板區域； 根據該印刷電路板所安裝及整合的該等晶片尺寸封裝 特性’決定信號沿著該等晶片尺寸封裝之中的印刷電路 板傳送的第一信號線總數η，及信號沿著印刷電路板而 與該等晶片尺寸封裝的相對一者之間來/回傳送的第二信 號線總數； 透過在該等晶片尺寸封裝區域位置的每個的一端上設 計決定複數第一端位置尺寸，及從以垂直於一第二方向 的一第一方向之該一端隔開的該等晶片尺寸封裝區域位 置的每一者另一端上的複數第二端位置，建立該等層的 該一者的接收端設計，其中該等晶片尺寸封裝區域是彼 此線性隔開， 在該等晶片尺寸封裝區域位置的每一者上的該等複數 第一端位置的該設計係包含將該數值η因數分解而產生c 和r的η因數，c是該偶數，用以在等於r的複數個相鄰列 中配置該等第一端位置，當作彼此以該第一方向隔開， 而且在等於c的複數個相鄰欄中彼此以該第二方向隔 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董) "' 8 8 8 8 A BCD 1234851 六、申請專利範圍 開，及根據該終端設計彼此以足夠間隔隔開，以允許在 印刷電路板上形成端點的相鄰列之間的電路板上印刷該 等第一信號線的至少c/2條，及 在該等晶片尺寸封裝區域位置的每一者的該等第二端 位置設計係包含根據所需決定的該等第二信號線數量而 在彼此以第一方向隔開的複數相鄰列，及彼此以第二方 向隔開的複數相鄰欄中配置複數個第二端位置；及 在每個該等晶片尺寸封裝區域位置中，透過在該等第 一端位置的每對相鄰列之間的設計而建立一第一信號線 設計，以決定表示該等第一信號線在該等印刷電路板基 材層的該層上形成的位置尺寸，其是從一晶片尺寸區域 位置通過另一晶片尺寸區域位置的該等第一信號線的至 少c/2條，而且該等信號線描圖的其中每一者是在該等晶 片尺寸封裝區域的每一者與包含該等相鄰列的該等第一 端位置的相對一者連接；及 透過設計每個只來自該等第二端位置的相對一者的第 二信號線，建立一第二信號線設計，以表示至少一些第 二信號線在該等印刷電路板基材層的該層上形成的位置 尺寸。 31.如申請專利範圍第30項之方法，其中該等第一及第二信 號線設計的建立包含設計只表示在該晶片尺寸封裝區域 位置上一些第一及一些第二信號線的信號線描圖，並且 指定在該印刷電路板基材上表面上再生的該信號線設 計，而且進一步包含一額外組的信號線設計，以決定表 -11- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 8 8 8 8 A B c D 1234851 六、申請專利範圍 示該等第一及第二信號線其餘尺寸，並且在除了該上外 表面之外的該等印刷電路板基材層的一層表面上再生的 一額外組信號線設計。 32.如申請專利範圍第3 1項之方法，其中信號線設計的該額 外組是指定用以在該印刷電路板的基材低外表面上的再 生0 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1234851 第090109789號專利申請案 中文圖式替換頁(92年6月） 4411 έ—2
38
200 1234851 第090109789號專利申請案 中文圖式替換頁(92年6月） 圖19
70
1234851 第090109789號專利申請案 中文圖式替換頁(92年6月） 圖22 S300
TW090109789A 2000-10-02 2001-04-24 Chip scale package, printed circuit board, and method of designing a printed circuit board TWI234851B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20000057837 2000-10-02

Publications (1)

Publication Number Publication Date
TWI234851B true TWI234851B (en) 2005-06-21

Family

ID=36597963

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090109789A TWI234851B (en) 2000-10-02 2001-04-24 Chip scale package, printed circuit board, and method of designing a printed circuit board

Country Status (5)

Country Link
US (1) US6815621B2 (zh)
KR (1) KR100443906B1 (zh)
CN (1) CN1218386C (zh)
DE (1) DE10138958B4 (zh)
TW (1) TWI234851B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040003941A1 (en) * 2000-06-19 2004-01-08 Duxbury Guy A. Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device
US6831301B2 (en) * 2001-10-15 2004-12-14 Micron Technology, Inc. Method and system for electrically coupling a chip to chip package
JP2003249591A (ja) * 2002-02-26 2003-09-05 Nec Electronics Corp エリアｉｏ型半導体装置の配線基板の設計方法
JP4041949B2 (ja) * 2002-03-25 2008-02-06 ミネベア株式会社 キーボードのアセンブリ構造体
WO2004010581A1 (en) * 2002-07-23 2004-01-29 Gatechange Technologies, Inc. Interconnect structure for electrical devices
US7071420B2 (en) * 2002-12-18 2006-07-04 Micron Technology, Inc. Methods and apparatus for a flexible circuit interposer
KR100481184B1 (ko) * 2003-03-26 2005-04-07 삼성전자주식회사 반도체 메모리 집적회로
JP3811467B2 (ja) * 2003-05-19 2006-08-23 沖電気工業株式会社 半導体パッケージ
US20040238213A1 (en) * 2003-05-28 2004-12-02 Pitio Walter Michael Uniform impedance printed circuit board
US7242592B2 (en) * 2003-06-24 2007-07-10 Amphenol Corporation Printed circuit board for high speed, high density electrical connector with improved cross-talk minimization, attenuation and impedance mismatch characteristics
US7057115B2 (en) * 2004-01-26 2006-06-06 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
KR101639618B1 (ko) * 2009-02-03 2016-07-15 삼성전자주식회사 전자 소자 모듈
EP2503594A1 (en) * 2011-03-21 2012-09-26 Dialog Semiconductor GmbH Signal routing optimized IC package ball/pad layout
JP5070353B1 (ja) * 2011-04-08 2012-11-14 株式会社Ｍａｒｕｗａ フェライト複合シートとその製造方法及びそのようなフェライト複合シートに用いられる焼結フェライト小片
US9123544B2 (en) 2011-10-21 2015-09-01 Infineon Technologies Ag Semiconductor device and method
JP2022043690A (ja) * 2020-09-04 2022-03-16 セイコーエプソン株式会社 電子機器、及び半導体集積回路装置
GB2603216B (en) * 2021-01-29 2024-06-05 Cirrus Logic Int Semiconductor Ltd A chip scale package
WO2022162330A1 (en) * 2021-01-29 2022-08-04 Cirrus Logic International Semiconductor Limited A chip scale package
CN114760756B (zh) * 2022-06-14 2022-09-06 四川明泰微电子有限公司 高频集成封装模块及其封装方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3917984A (en) * 1974-10-01 1975-11-04 Microsystems Int Ltd Printed circuit board for mounting and connecting a plurality of semiconductor devices
JPS63211692A (ja) * 1987-02-27 1988-09-02 株式会社日立製作所 両面配線基板
JP2872825B2 (ja) * 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
US5453583A (en) * 1993-05-05 1995-09-26 Lsi Logic Corporation Interior bond pad arrangements for alleviating thermal stresses
JP3513333B2 (ja) * 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
JP3050812B2 (ja) * 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
KR19980038777A (ko) * 1996-11-26 1998-08-17 배순훈 다중 프린트 배선 회로용 기판
KR100246848B1 (ko) * 1997-01-24 2000-03-15 윤종용 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP3786227B2 (ja) * 1997-02-19 2006-06-14 シチズン電子株式会社 赤外線データ通信モジュール及びその製造方法
JP3629348B2 (ja) * 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
JPH1126919A (ja) 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
JPH11297754A (ja) * 1998-04-07 1999-10-29 Seiko Epson Corp 基 板
US6125042A (en) * 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
US6037677A (en) * 1999-05-28 2000-03-14 International Business Machines Corporation Dual-pitch perimeter flip-chip footprint for high integration asics
JP2000340737A (ja) 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
US6204559B1 (en) * 1999-11-22 2001-03-20 Advanced Semiconductor Engineering, Inc. Ball grid assembly type semiconductor package having improved chip edge support to prevent chip cracking

Also Published As

Publication number Publication date
CN1218386C (zh) 2005-09-07
KR100443906B1 (ko) 2004-08-09
US20020038724A1 (en) 2002-04-04
US6815621B2 (en) 2004-11-09
CN1346149A (zh) 2002-04-24
DE10138958B4 (de) 2006-05-11
KR20020026808A (ko) 2002-04-12
DE10138958A1 (de) 2002-05-02

Similar Documents

Publication Publication Date Title
TWI234851B (en) Chip scale package, printed circuit board, and method of designing a printed circuit board
JP4746770B2 (ja) 半導体装置
US7227247B2 (en) IC package with signal land pads
JP3647307B2 (ja) プリント配線基板および電子機器
RU2419179C2 (ru) Устройство интегральной схемы и способ изготовления устройства интегральной схемы
USRE39153E1 (en) Connector with integral transmission line bus
CN103370785B (zh) 具有中心触点的增强堆叠微电子组件
CN104205268B (zh) 三维无源多器件结构
US20020060366A1 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
WO2004109802A1 (en) Memory expansion and integrated circuit stacking system and method
JP2008537843A (ja) 内部で重なり合った調整器
TWI292676B (en) Method of providing multiple voltages, method for forming thin film capacitor, semiconductor apparatus, communication system and computer system
US9722012B1 (en) Circuits and methods providing mutual capacitance in vertical electrical connections
KR20070064288A (ko) 1 이상의 인쇄 회로 기판을 포함하고 동일한 형태의 복수의반도체 구성요소들을 포함하는 전자 디바이스 및 그 제조방법
TW591981B (en) Printed wiring board
JPH06250763A (ja) 計算素子および製造方法
TW569252B (en) Electronic assembly with laterally connected capacitors and manufacturing method
CN116613134A (zh) 集成电路封装中的信号路由
KR102578797B1 (ko) 반도체 패키지
CN207947003U (zh) 显示面板及其驱动组件
JP3514221B2 (ja) プリント配線基板
JP4658529B2 (ja) 集積回路モジュールの構造
JPS5954247A (ja) 電子部品
TW550994B (en) Layout structure supporting two different packaging techniques for central processing unit, the motherboard, and layout method
EP1471778A1 (en) Memory module having space-saving arrangement of memory chips and memory chip therefor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees