JP2022043690A - 電子機器、及び半導体集積回路装置 - Google Patents

電子機器、及び半導体集積回路装置 Download PDF

Info

Publication number
JP2022043690A
JP2022043690A JP2020149103A JP2020149103A JP2022043690A JP 2022043690 A JP2022043690 A JP 2022043690A JP 2020149103 A JP2020149103 A JP 2020149103A JP 2020149103 A JP2020149103 A JP 2020149103A JP 2022043690 A JP2022043690 A JP 2022043690A
Authority
JP
Japan
Prior art keywords
ball grid
ball
integrated circuit
terminals
grids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020149103A
Other languages
English (en)
Inventor
加津郎 竹内
Kazuro Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2020149103A priority Critical patent/JP2022043690A/ja
Priority to US17/464,915 priority patent/US11887922B2/en
Publication of JP2022043690A publication Critical patent/JP2022043690A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/02—Framework
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/02—Framework
    • B41J29/023—Framework with reduced dimensions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/12—Guards, shields or dust excluders
    • B41J29/13—Cases or covers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】半導体集積回路装置が大型化するおそれ、及びクロストークが生じるおそれを低減できる電子機器を提供すること。【解決手段】第１回路ブロック及び第２回路ブロックが設けられた集積回路基板と、第１外部回路及び第２外部回路と接続されるプリント基板と、集積回路基板とプリント基板とを接続し、複数の第１ボールグリッドを含む第１ボールグリッド群と、複数の第２ボールグリッドを含む第２ボールグリッド群とを含むボールグリッドアレイとを備え、第１ボールグリッド群は第１回路ブロックと第１外部回路とを接続し、第２ボールグリッド群は第２回路ブロックと第２外部回路とを接続し、複数の第１ボールグリッドは複数の第２ボールグリッドよりも多く、第１ボールグリッド群と第１辺との最短距離は、第２ボールグリッド群と第１辺との最短距離よりも短く、且つ第２ボールグリッド群と第２辺との最短距離よりも短い、電子機器。【選択図】図９

Description

本発明は、電子機器、及び半導体集積回路装置に関する。
近年、半導体装置の高集積化及び高機能化が進むにつれ、多くの機能が１つの半導体装置内に内蔵されたＳｏＣ（System on Chip）やＦＰＧＡ（Field-Programmable Gate Array）等の多くの機能を備えた半導体集積回路装置、及び当該半導体集積回路装置を搭載した電子機器が普及している。このような多くの機能を備えた半導体集積回路装置では、機能に応じた信号を入出力するための多くの端子が必要となる。そのため、複数の端子（ボールグリッド）を格子状に配置することで、より多くの端子の配置を可能とした所謂ボールグリッドアレイ（ＢＧＡ：Ball Grid Array）が広く普及している。
しかしながら、ＢＧＡが採用された半導体集積回路装置では、複数の端子が狭ピッチで配置されるが故に、当該端子間にエレキクロストーク等が生じるおそれが高く、その結果、半導体集積回路装置に誤作動が生じるおそれがあった。
係る弊害に対して、特許文献1には、ＢＧＡを有する半導体集積回路及び電子機器であって、周辺の回路部品を多層基板の片面に実装しても、クロストークを低減することが可能な半導体集積回路が開示されている。
特開２００５－１９１１７６号公報
しかしながら、半導体集積回路装置の多機能化の要求は依然として高く、そのため、半導体集積回路装置は、外部との間で信号を伝搬するためのより多くの端子を必要とする。このような半導体集積回路装置が外部との間で信号を伝搬するための端子数が増加した場合、半導体集積回路装置が大型化するおそれを低減しつつ、半導体集積回路装置と外部との間で伝搬する信号にクロストークなどが生じるおそれを低減するとの観点において、特許文献１に記載の技術では十分でなく、依然として改善の余地があった。
本発明に係る電子機器の一態様は、
第１辺と、前記第１辺と向かい合う第２辺とを有し、第１回路ブロック及び第２回路ブロックが設けられた集積回路基板と、
第１外部回路及び第２外部回路と電気的に接続されるプリント基板と、
前記集積回路基板と前記プリント基板とを電気的に接続する複数のボールグリッドを含むボールグリッドアレイと、
を備え、
前記ボールグリッドアレイは、前記複数のボールグリッドの内の複数の第１ボールグリッドを含む第１ボールグリッド群と、前記複数のボールグリッドの内の複数の第２ボールグリッドを含む第２ボールグリッド群とを含み、
前記第１ボールグリッド群は、前記第１回路ブロックと前記第１外部回路とを電気的に接続し、
前記第２ボールグリッド群は、前記第２回路ブロックと前記第２外部回路とを電気的に
接続し、
前記複数の第１ボールグリッドの数は、前記複数の第２ボールグリッドの数よりも多く、
前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第１辺との最短距離よりも短く、
前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第２辺との最短距離よりも短い。
本発明に係る半導体集積回路装置の一態様は、
第１外部回路、及び第２外部回路と電気的に接続されるプリント基板と電気的に接続される半導体集積回路装置であって、
第１辺と、前記第１辺と向かい合う第２辺とを有し、第１回路ブロック及び第２回路ブロックが設けられた集積回路基板と、
前記集積回路基板と前記プリント基板とを電気的に接続する複数のボールグリッドを含むボールグリッドアレイと、
を備え、
前記ボールグリッドアレイは、前記複数のボールグリッドの内の複数の第１ボールグリッドを含む第１ボールグリッド群と、前記複数のボールグリッドの内の複数の第２ボールグリッドを含む第２ボールグリッド群とを含み、
前記第１ボールグリッド群は、前記第１回路ブロックと前記第１外部回路とを電気的に接続し、
前記第２ボールグリッド群は、前記第２回路ブロックと前記第２外部回路とを電気的に接続し、
前記複数の第１ボールグリッドの数は、前記複数の第２ボールグリッドの数よりも多く、
前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第１辺との最短距離よりも短く、
前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第２辺との最短距離よりも短い。
印刷装置を＋Ｙ側から見た斜視図である。 印刷装置のカバーが開いている場合に、印刷装置を＋Ｙ側から見た斜視図である。 印刷装置を－Ｙ側から見た斜視図である。 印刷装置を図２に示すＥ－ｅ線で切断した場合における断面図である。 印刷装置の機能構成を示すブロック図である。 制御回路の機能構成を示すブロック図である。 半導体集積回路装置の構造を示す断面図である。 端子実装面に設けられている複数の端子の配置の一例を示す図である。 端子実装面に設けられている複数の端子と、ＩＣチップに設けられる各種回路との関係を説明するための図である。 変形例における端子実装面に設けられている複数の端子の配置の一例を示す図である。
以下、本発明の好適な実施形態について図面を用いて説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。本実施形態では、本発明の電子機器の一例として印刷装
置を例に説明を行うが、本発明に係る電子機器は印刷装置に限るものではなく、例えば、パーソナルコンピューター、プロジェクター、テレビ等の各種電子機器であってもよい。
１．印刷装置の構造
図１～図３を用いて、電子機器の一例である印刷装置１の外部構造について説明する。以下では、互いに直交するＸ方向、Ｙ方向、及びＺ方向を用いて説明を行う。また、Ｘ方向を示す矢印の起点側を－Ｘ側、先端側を＋Ｘ側と称し、Ｙ方向を示す矢印の起点側を－Ｙ側、先端側を＋Ｙ側と称し、Ｚ方向を示す矢印の起点側を－Ｚ側、先端側を＋Ｚ側と称する場合がある。なお、Ｘ方向、Ｙ方向、及びＺ方向は、互いに直交している方向であるとして説明を行うが、印刷装置１が備える各構成が互いに直交していることに限るものではない。
図１は、印刷装置１を＋Ｙ側から見た斜視図である。図２は、印刷装置１のカバー２０が開いている場合に、印刷装置１を＋Ｙ側から見た斜視図である。図３は、印刷装置１を－Ｙ側から見た斜視図である。図１に示すように、印刷装置１は、筐体１０と、筐体１０の＋Ｚ側に位置し、開閉可能に設けられたカバー２０とを有する。
図２及び図３に示すように、筐体１０は、＋Ｙ側に位置する壁部１１、＋Ｘ側に位置する壁部１２、＋Ｚ側に位置する壁部１３、－Ｙ側に位置する壁部１４、－Ｘ側に位置する壁部１５、－Ｚ側に位置する壁部１６を含み、内部に収容空間を有する略直方体形状である。そして、印刷装置１は、壁部１６が下方となるように設置された状態で使用される。すなわち、筐体１０の壁部１６が印刷装置１の底部であって、設置面に相当する。
壁部１３には、表示ユニット４０、及び操作部４１が位置している。表示ユニット４０は、例えば、液晶パネル、電子ペーパーパネル、又は有機エレクトロルミネッセンスパネル等の表示パネルで構成されている。このような表示ユニット４０には、印刷装置１の動作及び状態に基づく各種情報が表示される。また、表示ユニット４０としては、上述した表示パネルの他に、印刷装置１の通電状態や印刷装置１に伝送される各種データの伝送状態を示すＬＥＤ等の表示灯を備えてもよい。操作部４１は、印刷装置１を使用する使用者による各種操作を受け付ける。すなわち、印刷装置１は、使用者による操作部４１の操作に基づき、各種処理を実行することができる。なお、印刷装置１は、表示ユニット４０と操作部４１とが一体に構成されたタッチパネルを備えてもよい。
図２に示すように、壁部１１には、印刷装置１の外部に設けられた各種機器と通信を行うためのＵＳＢ（Universal Serial Bus）接続端子２１が位置し、図３に示すように、壁部１５には、印刷装置１の外部と通信を行うためのＵＳＢ接続端子２２が位置している。ここで、ＵＳＢ接続端子２１，２２に接続される機器としては、パーソナルコンピューター、デジタルカメラ等の外部機器や、画像データが記憶された外部記憶媒体などが挙げられる。なお、以下の説明では、パーソナルコンピューター、デジタルカメラ等の外部機器と、画像データが記憶された外部記憶媒体とを区別する必要がない場合、外部機器等と称する場合がある。また、ＵＳＢ接続端子２１，２２は、ＵＳＢ通信を行うケーブルが接続可能なコネクターであって、ＵＳＢコネクター、ｍｉｎｉＵＳＢコネクター、ＭｉｃｒｏＵＳＢコネクター等のいずれであってもよい。
さらに、図３に示すように、壁部１５には、商用電源である交流電圧ＡＣが入力される例えばインレットソケットとして構成される電源端子２３が位置している。ここで、電源端子２３は、交流電圧ＡＣが入力されるインレットソケットに限られるものではなく、例えば、外部に設けられたＡＣアダプターが接続されるＤＣプラグであってもよい。この場合、電源端子２３には、当該ＡＣアダプターによって直流電圧に変換された直流電圧が供給されてもよい。
壁部１３の－Ｙ側には、筐体１０の内部に媒体を供給するための供給口３１が位置している。また、壁部１１には、筐体１０の内部に供給された媒体を排出する排出口３２が位置している。そして、供給口３１から供給された媒体は、筐体１０の内部で搬送されるとともに、媒体の搬送タイミングに同期して、インクが吐出されることで、媒体に当該インクが着弾し、画像が形成される。そして、画像が形成された媒体は、排出口３２から排出される。
図４を用いて媒体が搬送される筐体１０の内部の構造について説明する。図４は、印刷装置１を図２に示すＥ－ｅ線で切断した場合における断面図である。図４に示すように、印刷装置１は、筐体１０の内部にヘッドユニット５０、搬送ユニット６０、及びプリント基板１００を有する。
ヘッドユニット５０は、吐出ヘッド５１、キャリッジ５２、及び液体貯留部５３を含む。キャリッジ５２は－Ｙ側において、キャリッジガイド軸５４に往復移動可能に支持されている。そして、キャリッジ５２は、キャリッジガイド軸５４に支持された状態で、Ｘ方向に沿った主走査方向に沿って往復移動する。
液体貯留部５３は、キャリッジ５２の＋Ｚ側に位置している。この液体貯留部５３には、吐出ヘッド５１が有するノズルから吐出されるインクが貯留されている。吐出ヘッド５１は、キャリッジ５２の－Ｚ側に取り付けられている。そして、液体貯留部５３と吐出ヘッド５１とは、不図示の液体流路により接続されている。これにより、液体貯留部５３に貯留されているインクが、吐出ヘッド５１に供給される。また、吐出ヘッド５１の－Ｚ側には、媒体に対してインクを吐出する複数のノズルが設けられた吐出面５５が位置している。
搬送ユニット６０は、媒体支持部６１，６２と、搬送ローラー対６３，６４と、を含む。媒体支持部６１と媒体支持部６２とは、供給口３１から供給された媒体を排出口３２まで搬送するための搬送経路ＨＫを形成する。そして、搬送ローラー対６３，６４が駆動することで、供給口３１から供給された媒体が搬送経路ＨＫに沿って排出口３２に向かい搬送される。具体的には、供給口３１から供給された媒体は、搬送ローラー対６３の駆動に伴い、媒体支持部６１から媒体支持部６２に向かい搬送される。媒体支持部６２は、キャリッジ５２に取り付けられた吐出ヘッド５１の－Ｚ側に位置する。すなわち、媒体支持部６２は、キャリッジ５２に取り付けられた吐出ヘッド５１の吐出面５５とＺ方向に沿って向かい合って位置する。そして、媒体が搬送経路ＨＫに沿って搬送され、媒体支持部６２で支持されている状態において、吐出ヘッド５１の吐出面５５に設けられたノズルからインクが吐出されることにより、媒体にインクが着弾し、画像が形成される。
プリント基板１００は、搬送経路ＨＫの－Ｚ側であって、筐体１０の壁部１４に設けられている。プリント基板１００は、壁部１４に沿って延在する板状の部材である。また、プリント基板１００には、半導体集積回路装置２００を含む複数の回路が実装されている。そして、プリント基板１００に実装された半導体集積回路装置２００を含む複数の回路により、印刷装置１の各部の動作が制御される。
２．印刷装置の機能構成
次に印刷装置１の機能構成について説明する。図５は、印刷装置１の機能構成を示すブロック図である。図５に示すように印刷装置１は、制御回路２０１、電源回路２０２、吐出信号出力回路２０３、ヘッドユニット５０、搬送ユニット６０、及び表示ユニット４０を備える。
電源回路２０２には、印刷装置１の外部から商用電源等の交流電圧ＡＣが入力される。そして、電源回路２０２は、入力される交流電圧ＡＣを所定の電圧値の直流電圧に変換し、電圧ＶＤＤとして制御回路２０１に出力する。このような電源回路２０２は、交流電圧ＡＣを直流電圧である電圧ＶＤＤに変換するＡＣ／ＤＣコンバーターであって、例えば、フライバック回路等で構成される。ここで、電源回路２０２において生成された電圧ＶＤＤは、印刷装置１が備える各種構成の電源電圧として供給される。そのため、電源回路２０２は、電圧ＶＤＤを降圧する降圧回路や、電圧ＶＤＤを昇圧する昇圧回路を含んで構成されてもよい。すなわち、電源回路２０２は、交流電圧ＡＣに基づいて、電圧ＶＤＤを含む印刷装置１で使用される様々な電圧値の信号を生成し、対応する構成に供給してもよい。
制御回路２０１は、印刷装置１の外部に設けられた外部機器等からＵＳＢ接続端子２１を介して入力される画像情報信号ＩＭＧ１、及びＵＳＢ接続端子２２を介して入力される画像情報信号ＩＭＧ２の少なくとも一方に基づいて、印刷装置１の動作を制御する各種の制御信号を生成し、対応する構成に出力する。これにより、制御回路２０１は、印刷装置１の動作を制御する。ここで、以下の説明において、画像情報信号ＩＭＧ１と画像情報信号ＩＭＧ２とを区別する必要がない場合、単に画像情報信号ＩＭＧと称する場合がある。
具体的には、制御回路２０１は、吐出信号出力回路２０３から出力される吐出信号ＣＯＭの波形を規定するためのデジタル信号の波形規定信号ｄＣＯＭを生成し、吐出信号出力回路２０３に出力する。吐出信号出力回路２０３は、入力される波形規定信号ｄＣＯＭをアナログ信号に変換した後、当該アナログ信号をＤ級増幅することで、吐出信号ＣＯＭを生成する。そして、吐出信号出力回路２０３で生成された吐出信号ＣＯＭは、ヘッドユニット５０に供給される。ここで、波形規定信号ｄＣＯＭは、吐出信号ＣＯＭの波形を規定することができる信号であればよく、アナログ信号であってもよい。また、吐出信号出力回路２０３は、波形規定信号ｄＣＯＭで規定される波形を所定の電圧値に増幅できればよく、Ａ級増幅回路、Ｂ級増幅回路、ＡＢ級増幅回路等で構成されてもよい。
また、制御回路２０１は、ヘッドユニット５０に含まれる吐出ヘッド５１からのインクの吐出を制御するための吐出制御信号ＤＡＴＡを生成し、ヘッドユニット５０に出力する。具体的には、吐出ヘッド５１は、不図示のノズルと、当該ノズルからインクを吐出させるための不図示の駆動素子とを含む。そして、吐出ヘッド５１は、制御回路２０１から供給される吐出制御信号ＤＡＴＡに基づくタイミングで、吐出信号出力回路２０３から供給される吐出信号ＣＯＭを駆動素子に供給する。これにより、駆動素子が駆動し、駆動素子の駆動に応じた量のインクが吐出ヘッド５１が有するノズルから吐出される。
また、制御回路２０１は、搬送ユニット６０を制御するための搬送制御信号ＳＫを生成し、搬送ユニット６０に供給する。搬送ユニット６０は、入力される搬送制御信号ＳＫに従って、前述した搬送ローラー対６３，６４の駆動を制御することで、搬送経路ＨＫに沿って媒体を搬送する。そして、搬送制御信号ＳＫに基づいて搬送ユニット６０が媒体を搬送するタイミングに同期して、吐出ヘッド５１からインクが吐出されことで、媒体の所望の位置にインクが着弾し、媒体に所望の画像が形成される。
また、制御回路２０１は、表示ユニット４０における各種情報の表示を制御するための表示制御信号ＳＨを生成し、表示ユニット４０に供給する。表示ユニット４０は、表示制御信号ＳＨに従って、印刷装置１の動作情報や状態情報等の各種情報を表示する。これにより、印刷装置１の動作状況等が使用者に報知される。
以上のように構成された印刷装置１において、制御回路２０１、電源回路２０２、及び吐出信号出力回路２０３が前述したプリント基板１００に実装される。ここで、印刷装置
１の動作を制御する制御回路２０１は、例えば、ＣＰＵ（Central Processing Unit）を含んで構成される。なお、制御回路２０１は、ＣＰＵの代わりに又はＣＰＵに加えて、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）、及びＦＰＧＡ（Field Programmable Gate Array）の少なくともいずれかを含んでもよい。このような制御回路２０１の少なくとも一部は、例えば、ＳｏＣ（System on a Chip）であって、前述した半導体集積回路装置２００で構成される。
３．制御回路の構成
３．１ 制御回路の機能構成
ここで、半導体集積回路装置２００を含む制御回路２０１の機能構成について図６を用いて説明する。図６は、制御回路２０１の機能構成を示すブロック図である。図６に示すように、制御回路２０１は、半導体集積回路装置２００、メモリー群２５０、制御信号生成回路２６０、搬送ドライバー２７０、及び点灯ドライバー２８０を含む。
半導体集積回路装置２００は、ＣＰＵ２１０、ＵＳＢ信号通信コントローラー２２０、メモリーコントローラー２３０、制御信号通信コントローラー２４０、搬送信号通信コントローラー２４２、ＬＥＤ制御通信コントローラー２４４、及びバス配線２１１を含む。そして、半導体集積回路装置２００は、電源回路２０２が出力する電圧ＶＤＤと、基準電位となる電圧ＶＳＳとの電位差により生じた電圧を電源電圧として動作する。
バス配線２１１は、ＣＰＵ２１０と、ＵＳＢ信号通信コントローラー２２０、メモリーコントローラー２３０、制御信号通信コントローラー２４０、搬送信号通信コントローラー２４２、及びＬＥＤ制御通信コントローラー２４４とを通信可能に接続する。
ＵＳＢ信号通信コントローラー２２０は、ＵＳＢ接続端子２１と電気的に接続されている。そして、ＵＳＢ接続端子２１に外部機器２が接続されることで、ＵＳＢ信号通信コントローラー２２０には、外部機器２に保持されている画像情報信号ＩＭＧ１が入力される。また、ＵＳＢ信号通信コントローラー２２０は、ＵＳＢ接続端子２２と電気的に接続している。そして、ＵＳＢ接続端子２２に外部記憶メモリー３が接続されることで、ＵＳＢ信号通信コントローラー２２０には、外部記憶メモリー３から画像情報信号ＩＭＧ２が入力される。なお、ＵＳＢ接続端子２１に外部記憶メモリー３が通信可能に接続され、ＵＳＢ接続端子２２に外部機器２が通信可能に接続されてもよい。
ここで、画像情報信号ＩＭＧ１，ＩＭＧ２のそれぞれは、５ＧＨｚ以上の高い周波数でのデータ転送な可能な通信方式に準拠した通信方式であって、例えば、ＵＳＢ３．０以降の通信方式に準拠した差動信号である。すなわち、ＵＳＢ信号通信コントローラー２２０は、５ＧＨｚ以上の高い周波数でのデータ転送な可能な通信方式に対応した回路ブロックであって、換言すれば、ＵＳＢ信号通信コントローラー２２０は、５Ｇｂｐｓ以上の通信速度に対応した回路ブロックである。
また、半導体集積回路装置２００において、ＵＳＢ信号通信コントローラー２２０は、ＵＳＢ接続端子２１，２２から入力される画像情報信号ＩＭＧ１，ＩＭＧ２を処理する１つの回路ブロックであってもよく、ＵＳＢ接続端子２１から入力される画像情報信号ＩＭＧ１を処理する回路ブロックと、ＵＳＢ接続端子２２から入力される画像情報信号ＩＭＧ２を処理する回路ブロックとの２つ以上の回路ブロックを含む構成であってもよい。
ＵＳＢ信号通信コントローラー２２０に入力された画像情報信号ＩＭＧ１，ＩＭＧ２は、バス配線２１１を介してＣＰＵ２１０に入力される。ＣＰＵ２１０は、入力される画像情報信号ＩＭＧ１，ＩＭＧ２に基づいて、対応する情報をメモリー群２５０から読み出す
ため制御信号を生成し、バス配線２１１を介してメモリーコントローラー２３０に出力する。
メモリーコントローラー２３０は、ＣＰＵ２１０から入力される制御信号に基づいて、対応する情報が保持されているメモリー群２５０に含まれるメモリセルにアクセスするためのメモリー制御信号ＭＣＳを生成し、メモリー群２５０に出力する。これにより、メモリーコントローラー２３０は、メモリー群２５０に保持されている所望の情報を読み出し、読み出した情報をＣＰＵ２１０に出力する。その結果、メモリー群２５０に記憶されている所望の情報がＣＰＵ２１０に供給されることとなる。ここで、メモリー群２５０は、例えば、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access
Memory）等を含んで構成されてもよい。
ＣＰＵ２１０は、ＵＳＢ接続端子２１，２２を介して入力される画像情報信号ＩＭＧ１，ＩＭＧ２と、メモリーコントローラー２３０によって読み出されたメモリー群２５０に保持されている情報とに基づき印刷装置１の動作を制御するための制御信号を生成する。そして、ＣＰＵ２１０は生成した制御信号を、バス配線２１１を介して制御信号通信コントローラー２４０、搬送信号通信コントローラー２４２に入力する。
制御信号通信コントローラー２４０は、ＣＰＵ２１０から入力される制御信号に基づいて印刷装置１の動作を制御するための各種情報を含む印刷制御信号ＰＣＳを生成し、制御信号生成回路２６０に出力する。制御信号生成回路２６０は、半導体集積回路装置２００から入力される印刷制御信号ＰＣＳに基づいて印刷装置１の動作を制御する吐出制御信号ＤＡＴＡを生成し、ヘッドユニット５０に出力する。このような制御信号生成回路２６０は、１又は複数の集積回路を含む複数の電子部品で構成される。ここで、制御信号通信コントローラー２４０が出力する印刷制御信号ＰＣＳは、例えば、数１００ｋＨｚ～数ＭＨｚの周波数でのデータ転送が可能なＩ２Ｃ（Inter-Integrated Circuit）通信の規格に準拠した信号であってもよい。
また、搬送信号通信コントローラー２４２は、ＣＰＵ２１０から入力される制御信号に基づいて媒体の搬送を制御するための各種情報を含む搬送制御信号ＳＫＳを生成し、搬送ドライバー２７０に出力する。搬送ドライバー２７０は、半導体集積回路装置２００から入力される搬送制御信号ＳＫＳに基づいて媒体を搬送する搬送ローラー対６３，６４を駆動するためのモーターを駆動する搬送制御信号ＳＫを生成し、搬送ユニット６０に出力する。
ＣＰＵ２１０は、電圧ＶＤＤと電圧ＶＳＳとの電位差による電源電圧が供給されることで、通電を示すＬＥＤを点灯させるための情報を含む制御信号を生成する。また、ＣＰＵ２１０は、外部機器２又は外部記憶メモリー３から画像情報信号ＩＭＧ１，ＩＭＧ２が入力されている場合に、印刷装置１においてデータ転送が実行されている旨を示すＬＥＤを点灯させるための制御信号を生成する。そして、ＣＰＵ２１０は生成した制御信号を、バス配線２１１を介してＬＥＤ制御通信コントローラー２４４に入力する。
ＬＥＤ制御通信コントローラー２４４は、ＣＰＵ２１０から入力される制御信号に基づいて対応するＬＥＤの点灯を制御するための各種情報を含む点灯制御信号ＳＨＳを生成し、点灯ドライバー２８０に出力する。点灯ドライバー２８０は、半導体集積回路装置２００から入力される点灯制御信号ＳＨＳに基づいて表示ユニット４０に含まれる対応するＬＥＤを点灯するための表示制御信号ＳＨを生成し、表示ユニット４０に含まれるＬＥＤに出力する。
３．２ 半導体集積化路装置の構造
次に半導体集積回路装置２００の構造について説明する。図７は、半導体集積回路装置２００の構造を示す断面図である。なお、以下では、図１～図４に示すＸ方向、Ｙ方向、及びＺ方向とは独立した方向であって、互いに直交するｘ方向、ｙ方向、及びｚ方向を用いて説明を行う。また、ｘ方向を示す矢印の起点側を－ｘ側、先端側を＋ｙ側と称し、ｙ方向を示す矢印の起点側を－ｙ側、先端側を＋ｙ側と称し、ｚ方向を示す矢印の起点側を－ｚ側、先端側を＋ｚ側と称する場合がある。なお、ｘ方向、ｙ方向、及びｚ方向は、互いに直交している方向であるとして説明を行うが、半導体集積回路装置２００が備える各構成が互いに直交していることに限るものではない。
図７に示すように、半導体集積回路装置２００は、ベース基板３００、ＩＣチップ３６０及び筐体３５０を備える。
ＩＣチップ３６０には、上述したＣＰＵ２１０、ＵＳＢ信号通信コントローラー２２０、メモリーコントローラー２３０、制御信号通信コントローラー２４０、搬送信号通信コントローラー２４２、及びＬＥＤ制御通信コントローラー２４４が実装されている。
ＩＣチップ３６０の－ｚ側には、ベース基板３００が位置している。そして、ＩＣチップ３６０は、接着剤などの接合部材３７０によりベース基板３００に実装されている。また、ベース基板３００とＩＣチップ３６０とは、ボンディングワイヤー３８０を介して電気的に接続される。すなわち、ベース基板３００には、ＣＰＵ２１０、ＵＳＢ信号通信コントローラー２２０、メモリーコントローラー２３０、制御信号通信コントローラー２４０、搬送信号通信コントローラー２４２、及びＬＥＤ制御通信コントローラー２４４が設けられている。
ベース基板３００には、不図示の複数の配線パターンと、不図示の複数の電極とが設けられている。そして、ボンディングワイヤー３８０は、ベース基板３００の＋ｚ側の面に形成された不図示の電極と電気的に接続している。また、ベース基板３００の－ｚ側の面に形成された不図示の複数の電極のそれぞれには、端子３１０が設けられている。この複数の端子３１０のそれぞれは、例えば、はんだボールを含む。そして、当該はんだボールを含み構成された端子３１０によりベース基板３００は、プリント基板１００と電気的に接続される。この半導体集積回路装置２００とプリント基板１００とを電気的に接続する複数の端子３１０は、ベース基板３００とプリント基板１００とを電気的、且つ機械的に接続する所謂ボールグリッドアレイ（ＢＧＡ：Ball Grid Array）を構成する。すなわち、本実施形態における半導体集積回路装置２００に含まれるベース基板３００と印刷装置１が備えるプリント基板１００とは、はんだボールを含む複数の端子３１０により構成されたＢＧＡにより電気的に接続されている。なお、以下の説明では、複数の端子３１０によりＢＧＡが構成されたベース基板３００の－ｚ側の面を端子実装面３０１と称する。ここで、ベース基板３００と印刷装置１が備えるプリント基板１００とを電気的に接続するはんだボールを含む複数の端子３１０が複数のボールグリッドの一例である。
以上のように構成された半導体集積回路装置２００では、端子実装面３０１に設けられた複数の端子３１０を介して半導体集積回路装置２００に入力された信号は、ベース基板３００に設けられた不図示の電極及び配線パターンと、ボンディングワイヤー３８０とを介して伝搬し、ＩＣチップ３６０に入力される。また、ＩＣチップ３６０から出力された信号は、ボンディングワイヤー３８０と、ベース基板３００に設けられた不図示の電極及び配線パターンと、複数の端子３１０とを介して、プリント基板１００に出力される。ここで、ＣＰＵ２１０、ＵＳＢ信号通信コントローラー２２０、メモリーコントローラー２３０、制御信号通信コントローラー２４０、搬送信号通信コントローラー２４２、及びＬＥＤ制御通信コントローラー２４４が実装されたＩＣチップ３６０が設けられたベース基板３００が集積回路基板の一例である。また、複数の端子３１０が、ベース基板３００を
介してＩＣチップ３６０とプリント基板１００とを電気的に接続しているが故に、ＩＣチップ３６０もまた広義の上での集積回路基板の一例であり、さらに、ＣＰＵ２１０、ＵＳＢ信号通信コントローラー２２０、メモリーコントローラー２３０、制御信号通信コントローラー２４０、搬送信号通信コントローラー２４２、及びＬＥＤ制御通信コントローラー２４４が実装されたＩＣチップ３６０とベース基板３００とを一体とした構成もまた広義の上での集積回路基板の一例である。
筐体３５０は、ＩＣチップ３６０の＋ｚ側に位置し、ＩＣチップ３６０を覆うようにベース基板３００に接合される。この筐体３５０は、エポキシ樹脂などを含み、ＩＣチップ３６０を保護する。
３．３ 端子実装面における端子配置
以上のように構成された半導体集積回路装置２００では、複数の端子３１０が高密度に配されるが故に、複数の端子３１０のそれぞれで伝搬する信号が相互に干渉するおそれがある。特に、本実施形態に示すように複数の端子３１０がＢＧＡを構成している場合、複数の端子３１０が互いに露出しているが故に、信号の相互干渉による影響が顕著であるとともに、複数の端子３１０が高密度に配されるが故にプリント基板１００やベース基板３００に相互干渉を低減するための回路素子等を設けることが困難となる。さらに、半導体集積回路装置２００の多機能化の要求は依然として高く、そのため、半導体集積回路装置２００が外部との間で信号を伝搬する端子３１０の数も増加している。このような半導体集積回路装置２００の多機能化に伴う端子３１０の数の増加は、半導体集積回路装置２００が大型化するおそれがあるとともに、半導体集積回路装置２００が有する機能の増加に伴い、複数の端子３１０のそれぞれで伝搬する信号が相互に干渉するおそれが高まる。
本実施形態における印刷装置１が備える半導体集積回路装置２００では、端子実装面３０１において、複数の端子３１０で伝搬される信号の割り当てをより適した割り当てとすることにより、半導体集積回路装置２００の多機能化に伴い、端子３１０の数が増加した場合であっても、半導体集積回路装置２００が大型化するおそれを低減しつつ、複数の端子３１０のそれぞれで伝搬する信号が相互に干渉するおそれを低減することができる。
本実施形態における半導体集積回路装置２００の端子実装面３０１に設けられている複数の端子３１０で伝搬する信号の割り当ての具体例をするにあたり、まず、端子実装面３０１に設けられている複数の端子３１０の配置について説明する。
図８は、端子実装面３０１に設けられている複数の端子３１０の配置の一例を示す図である。図８に示すように、端子実装面３０１は、ｘ方向に沿った方向に延在しｙ方向に沿った方向で向かい合って位置する辺３０２，３０３と、ｙ方向に沿った方向に延在しｘ方向に沿った方向で向かい合って位置する辺３０４，３０５とを含む。そして、辺３０４は、辺３０２，３０３の双方と交差し、辺３０５は、辺３０２，３０３の双方と交差している。すなわち、ベース基板３００は、辺３０２～３０５を外周として構成された略矩形状である。
そして、図８に示すように、複数の端子３１０は、ｘ方向に沿ってＰ個並設されているとともに、並設されたＰ個の端子３１０は、ｙ方向に沿ってＱ列で設けられている。すなわち、端子実装面３０１には、合計Ｐ×Ｑ個の端子３１０が格子状に並んで設けられている。ここで、以下の説明において、端子実装面３０１に設けられているＰ×Ｑ個の端子３１０の内、ｘ方向に沿って辺３０４側からｉ番目であって、ｙ方向に沿って辺３０２側からｊ番目に位置する端子３１０を、端子３１０［ｉ，ｊ］（ｉは、１～Ｐ、ｊは１～Ｑのいずれか）と称する。
図９は、端子実装面３０１に設けられている複数の端子３１０と、ＩＣチップ３６０に設けられる各種回路との関係を説明するための図である。図９に示すように、端子実装面３０１には、複数の端子３１０を含む端子領域３２１～３２８が位置している。ここで、図９に示すｉ１～ｉ４は、１＜ｉ１＜ｉ２＜ｉ３＜ｉ４＜Ｐの関係となるｘ方向に沿った位置を示し、ｊ１～ｊ２は、１＜ｊ１＜ｊ２＜Ｑの関係とｙ方向に沿った位置を示す。
端子領域３２１は、端子実装面３０１の辺３０４に沿って位置し、辺３０４から辺３０５に向かう方向において、端子領域３２２と重なって位置している。具体的には、端子領域３２１は、端子３１０［１，ｊ１＋１］，３１０［ｉ１，ｊ１＋１］，３１０［１，ｊ２］，３１０［ｉ１，ｊ２］で囲まれた領域に位置する複数の端子３１０を有する。そして、端子領域３２１に含まれる複数の端子３１０は、ＵＳＢ信号通信コントローラー２２０と電気的に接続され、画像情報信号ＩＭＧ１、及び画像情報信号ＩＭＧ２を伝搬する。すなわち、端子領域３２１に含まれる複数の端子３１０は、半導体集積回路装置２００が有するＵＳＢ信号通信コントローラー２２０と、プリント基板１００と電気的に接続するＵＳＢ接続端子２１，２２とを電気的に接続する。
端子領域３２２は、端子実装面３０１において、端子領域３２１の辺３０５側に位置し、辺３０４から辺３０５に向かう方向において、端子領域３２１と重なって位置している。具体的には、端子領域３２２は、端子３１０［ｉ１＋１，ｊ１＋１］，３１０［ｉ２，ｊ１＋１］，３１０［ｉ１＋１，ｊ２］，３１０［ｉ２，ｊ２］で囲まれた領域に位置する複数の端子３１０を有する。そして、端子領域３２２に含まれる複数の端子３１０は、制御信号通信コントローラー２４０と電気的に接続され、印刷制御信号ＰＣＳを伝搬する。すなわち、端子領域３２２に含まれる複数の端子３１０は、半導体集積回路装置２００が有する制御信号通信コントローラー２４０と、プリント基板１００と電気的に接続する制御信号生成回路２６０とを電気的に接続する。
端子領域３２３は、端子実装面３０１において、端子領域３２２の辺３０５側に位置している。具体的には、端子領域３２３は、端子３１０［ｉ２＋１，ｊ１＋１］，３１０［ｉ３，ｊ１＋１］，３１０［ｉ２＋１，ｊ２］，３１０［ｉ３，ｊ２］で囲まれた領域に位置する複数の端子３１０を有する。そして、端子領域３２３に含まれる複数の端子３１０は、半導体集積回路装置２００の電源として機能する電圧ＶＤＤ，ＶＳＳを伝搬する。
端子領域３２４は、端子実装面３０１において、端子領域３２３の辺３０５側に位置し、辺３０４から辺３０５に向かう方向において、端子領域３２６と重なって位置している。具体的には、端子領域３２４は、端子３１０［ｉ３＋１，ｊ１＋１］，３１０［ｉ４，ｊ１＋１］，３１０［ｉ３＋１，ｊ２］，３１０［ｉ４，ｊ２］で囲まれた領域に位置する複数の端子３１０を有する。そして、端子領域３２４に含まれる複数の端子３１０は、ＬＥＤ制御通信コントローラー２４４と電気的に接続され、半導体集積回路装置２００の通電状態や各種データの伝送状態を示すＬＥＤ等の表示灯を制御するための点灯制御信号ＳＨＳを伝搬する。すなわち、端子領域３２４に含まれる複数の端子３１０は、半導体集積回路装置２００が有するＬＥＤ制御通信コントローラー２４４と、プリント基板１００と電気的に接続する点灯ドライバー２８０とを電気的に接続する。
端子領域３２６は、端子実装面３０１において、端子領域３２４の辺３０５側に位置し、辺３０４から辺３０５に向かう方向において、端子領域３２４と重なって位置している。具体的には、端子領域３２６は、端子３１０［ｉ４＋２，ｊ１＋１］，３１０［Ｐ，ｊ１＋１］，３１０［ｉ４＋２，ｊ２］，３１０［Ｐ，ｊ２］で囲まれた領域に位置する複数の端子３１０を有する。そして、端子領域３２６に含まれる複数の端子３１０は、搬送信号通信コントローラー２４２と電気的に接続され、搬送制御信号ＳＫＳを伝搬する。すなわち、端子領域３２６に含まれる複数の端子３１０は、半導体集積回路装置２００が有
する搬送信号通信コントローラー２４２と、プリント基板１００と電気的に接続する搬送ドライバー２７０とを電気的に接続する。
以上のように、端子実装面３０１には、辺３０４から辺３０５に向かい、ＵＳＢ信号通信コントローラー２２０とＵＳＢ接続端子２１，２２とを電気的に接続する複数の端子３１０を含む端子領域３２１、制御信号通信コントローラー２４０と制御信号生成回路２６０とを電気的に接続する複数の端子３１０を含む端子領域３２２、半導体集積回路装置２００の電源として機能する電圧ＶＤＤ，ＶＳＳを伝搬する複数の端子３１０を含む端子領域３２３、ＬＥＤ制御通信コントローラー２４４と点灯ドライバー２８０とを電気的に接続する複数の端子３１０を含む端子領域３２４、搬送信号通信コントローラー２４２と搬送ドライバー２７０とを電気的に接続する複数の端子３１０を含む端子領域３２６の順に並んで位置している。
すなわち、端子領域３２２に含まれる複数の端子３１０は、端子領域３２１に含まれる複数の端子３１０よりも端子実装面３０１の中央部に位置している。換言すれば、端子領域３２２に含まれる複数の端子３１０と辺３０４との最短距離は、端子領域３２３に含まれる複数の端子３１０と辺３０４との最短距離よりも短く、端子領域３２２に含まれる複数の端子３１０と辺３０４との最短距離は、端子領域３２３に含まれる複数の端子３１０と辺３０５との最短距離よりも短い。
ここで、端子領域３２１に含まれる複数の端子３１０の数は、ＵＳＢ接続端子２１，２２から入力されるＵＳＢ通信の規格に準拠した画像情報信号ＩＭＧ１，ＩＭＧ２が伝搬するが故に、Ｉ２Ｃ通信の規格に準拠した印刷制御信号ＰＣＳが伝搬する端子領域３２２に含まれる複数の端子３１０の数よりも多く、端子領域３２１に含まれる複数の端子３１０で伝搬する信号の周波数は、端子領域３２２に含まれる複数の端子３１０で伝搬する信号の周波数よりも高い。
また、端子領域３２４に含まれる複数の端子３１０は、端子領域３２６に含まれる複数の端子３１０よりも、端子実装面３０１の中央部に位置している。換言すれば、端子領域３２６に含まれる複数の端子３１０と辺３０５との最短距離は、端子領域３２４に含まれる複数の端子３１０と辺３０５との最短距離よりも短く、端子領域３２６に含まれる複数の端子３１０と辺３０５との最短距離は、端子領域３２４に含まれる複数の端子３１０と辺３０４との最短距離よりも短い。
ここで、搬送制御信号ＳＫＳは、搬送ユニット６０が有するモーターを駆動するための信号をパラレルに含むが故に、端子領域３２６に含まれる複数の端子３１０の数は、表示ユニット４０に含まれるＬＥＤを点灯するか否かを切り替える点灯制御信号ＳＨＳが伝搬する端子領域３２４に含まれる複数の端子３１０数よりも多く、さらに、端子領域３２６に含まれる複数の端子３１０で伝搬する信号の周波数は、端子領域３２４に含まれる複数の端子３１０で伝搬する信号の周波数よりも高い。
端子領域３２７は、辺３０４から辺３０５に向かい並んで位置する端子領域３２１、端子領域３２２、端子領域３２３、端子領域３２４、及び端子領域３２６の辺３０３側に位置している。具体的には、端子領域３２７は、端子３１０［１，ｊ２＋２］，３１０［Ｐ，ｊ２＋２］，３１０［１，Ｑ］，３１０［Ｐ，Ｑ］で囲まれた領域に位置する複数の端子３１０を有する。そして、端子領域３２７に含まれる複数の端子３１０は、メモリーコントローラー２３０と電気的に接続され、メモリー制御信号ＭＣＳを伝搬する。すなわち、端子領域３２７に含まれる複数の端子３１０は、半導体集積回路装置２００が有するメモリーコントローラー２３０と、プリント基板１００と電気的に接続するメモリー群２５０とを電気的に接続する。
端子領域３２５は、辺３０４から辺３０５に向かい並んで位置する端子領域３２４と端子領域３２６との間に位置している。具体的には、端子領域３２５は、端子３１０［ｉ４＋１，ｊ１＋１］～３１０［ｉ４＋１，ｊ２］の領域に位置する複数の端子３１０を有する。そして、端子領域３２３に含まれる複数の端子３１０は、半導体集積回路装置２００の基準電位を示すＶＳＳを伝搬する。この端子領域３２５に含まれる複数の端子３１０は、半導体集積回路装置２００の基準電位となる電圧ＶＳＳを伝搬することで、端子領域３２４と端子領域３２６との間における信号の相互干渉が生じるおそれを低減するためのシールド端子として機能する。
また、端子領域３２８は、辺３０４から辺３０５に向かい並んで位置する端子領域３２１、端子領域３２２、端子領域３２３、端子領域３２４、及び端子領域３２６と、端子領域３２７との間に位置している。具体的には、端子領域３２８は、端子３１０［１，ｊ２＋１］～３１０［Ｐ，ｊ２＋１］の領域に位置する複数の端子３１０を有する。そして、端子領域３２８に含まれる複数の端子３１０は、半導体集積回路装置２００の基準電位を示すＶＳＳを伝搬する。この端子領域３２８に含まれる複数の端子３１０が、半導体集積回路装置２００の基準電位となる電圧ＶＳＳを伝搬することで、端子領域３２８と、端子領域３２８と隣り合って位置する端子領域３２１～３２６と間で信号の相互干渉が生じるおそれを低減するためのシールド端子として機能する。
なお、辺３０４から辺３０５に向かい並んで位置する端子領域３２１と端子領域３２２との間にも、半導体集積回路装置２００の基準電位を示すＶＳＳを伝搬する複数の端子３１０が位置してもよい。
ここで、辺３０４が第１辺の一例であり、辺３０５が第２辺の一例である。また、ベース基板３００に設けられるＩＣチップ３６０に実装されているＵＳＢ信号通信コントローラー２２０が第１回路ブロックの一例であり、制御信号通信コントローラー２４０が第２回路ブロックの一例である。そして、ＵＳＢ信号通信コントローラー２２０と電気的に接続する端子領域３２１に位置する複数の端子３１０が複数の第１ボールグリッドの一例であり、端子領域３２１に含まれる複数の端子３１０が第１ボールグリッド群の一例である。また、制御信号通信コントローラー２４０と電気的に接続する端子領域３２２に位置する複数の端子３１０が複数の第２ボールグリッドの一例であり、端子領域３２２に含まれる複数の端子３１０が第２ボールグリッド群の一例である。そして、端子領域３２１に位置する複数の端子３１０を介してＵＳＢ信号通信コントローラー２２０と電気的に接続するＵＳＢ接続端子２１，２２が第１外部回路の一例であり、端子領域３２２に位置する複数の端子３１０を介して制御信号通信コントローラー２４０と電気的に接続する制御信号生成回路２６０が第２外部回路の一例である。
また、辺３０５が第１辺の他の一例であり、辺３０４が第２辺の他の一例である。そして、ベース基板３００に設けられるＩＣチップ３６０に実装されている搬送信号通信コントローラー２４２が第１回路ブロックの他の一例であり、ＬＥＤ制御通信コントローラー２４４が第２回路ブロックの他の一例である。そして、搬送信号通信コントローラー２４２と電気的に接続する端子領域３２６に位置する複数の端子３１０が複数の第１ボールグリッドの他の一例であり、端子領域３２６に含まれる複数の端子３１０が第２ボールグリッド群の他の一例である。また、ＬＥＤ制御通信コントローラー２４４と電気的に接続する端子領域３２４に位置する複数の端子３１０が複数の第２ボールグリッドの他の一例であり、端子領域３２４に含まれる複数の端子３１０が第２ボールグリッド群の他の一例である。そして、端子領域３２６に位置する複数の端子３１０を介して搬送信号通信コントローラー２４２と電気的に接続する搬送ドライバー２７０が第１外部回路の他の一例であり、端子領域３２４に位置する複数の端子３１０を介してＬＥＤ制御通信コントローラー
２４４と電気的に接続する点灯ドライバー２８０が第２外部回路の他の一例である。さらに、端子領域３２６と端子領域３２４との間に位置し、半導体集積回路装置２００の基準電位である電圧ＶＳＳを伝搬する端子領域３２５に含まれる複数の端子３１０の少なくともいずれかが第３ボールグリッドの一例である。
４．作用効果
従来、端子実装面３０１において複数の端子３１０がＢＧＡを構成する半導体集積回路装置２００では、半導体集積回路装置２００と、半導体集積回路装置２００の外部に設けられた外部回路との間で伝搬する信号を生成する回路ブロックとを電気的に接続する複数の端子３１０の少なくともいくつかが、端子実装面３０１の外周と隣り合うように位置している。これにより、半導体集積回路装置２００と、外部回路との間で伝搬する信号の少なくともいくつかを、ビア等を介さずに伝搬するが可能となり、エレキクロストークが生じるおそれを低減していた。
しかしながら、半導体集積回路装置２００の多機能化が進む中で、半導体集積回路装置２００が有する回路ブロックが増加し、それ故に、半導体集積回路装置２００が有する回路ブロックのすべてに対して、半導体集積回路装置２００と、半導体集積回路装置２００の外部に設けられた外部回路との間で伝搬する信号を生成する回路ブロックとを電気的に接続する複数の端子３１０の少なくともいくつかを、端子実装面３０１の外周と隣り合うように位置した場合、半導体集積回路装置２００の外周を大きくする必要があり、その結果、半導体集積回路装置２００の小型化が困難になるという問題がある。
このような問題に対して、本実施形態における半導体集積回路装置２００では、半導体集積回路装置２００が有する複数の回路ブロックの内、半導体集積回路装置２００と外部回路との間で信号が伝搬する端子３１０の数が少ない回路ブロックと電気的に接続される複数の端子３１０を端子実装面３０１の内側に配置することで、ビア等を介して外部回路に伝搬される信号の数を低減することができる。これにより、半導体集積回路装置２００が大型化するおそれを低減しつつ、ビア等に起因して伝搬する信号にクロストークなどが生じるおそれを低減することができる。
さらに、出力する信号の周波数が低い回路ブロックと電気的に接続される複数の端子３１０を端子実装面３０１の内側に配置し、出力する信号の周波数が高い回路ブロックと電気的に接続される複数の端子３１０を端子実装面３０１の外側に配置することで、端子実装面３０１の内側に配置された信号にクロストークなどが生じるおそれをさらに低減することができる。
５．変形例
以上に説明した本実施形態における半導体集積回路装置２００では、端子実装面３０１において、複数の端子３１０は、ｘ方向に沿ってＰ個並設されているとともに、並設されたＰ個の端子３１０は、ｙ方向に沿ってＱ列で設けられているとして説明を行ったが、図１０の変形例における端子実装面３０１に設けられている複数の端子３１０の配置の一例を示す図に示すように、端子実装面３０１に設けられる複数の端子３１０が、ｙ方向に沿って偶数列に配される配置と、ｙ方向に沿って奇数列に配されている配置とが異なる、所謂千鳥状に配置されていてもよい。この場合であっても、同様の作用効果を奏することができる。
以上、実施形態及び変形例について説明したが、本発明はこれらの実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態を適宜組み合わせることも可能である。
本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
上述した実施形態及び変形例から以下の内容が導き出される。
電子機器の一態様は、
第１辺と、前記第１辺と向かい合う第２辺とを有し、第１回路ブロック及び第２回路ブロックが設けられた集積回路基板と、
第１外部回路及び第２外部回路と電気的に接続されるプリント基板と、
前記集積回路基板と前記プリント基板とを電気的に接続する複数のボールグリッドを含むボールグリッドアレイと、
を備え、
前記ボールグリッドアレイは、前記複数のボールグリッドの内の複数の第１ボールグリッドを含む第１ボールグリッド群と、前記複数のボールグリッドの内の複数の第２ボールグリッドを含む第２ボールグリッド群とを含み、
前記第１ボールグリッド群は、前記第１回路ブロックと前記第１外部回路とを電気的に接続し、
前記第２ボールグリッド群は、前記第２回路ブロックと前記第２外部回路とを電気的に接続し、
前記複数の第１ボールグリッドの数は、前記複数の第２ボールグリッドの数よりも多く、
前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第１辺との最短距離よりも短く、
前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第２辺との最短距離よりも短い。
この電子機器によれば、第１回路ブロックと第１外部回路とを電気的に接続する複数の第１ボールグリッドを含む第１ボールグリッド群よりも内側に第２回路ブロックと第２外部回路とを電気的に接続する複数の第２ボールグリッドを含む第２ボールグリッド群が位置することで、集積回路基板とボールグリッドアレイとを備える半導体集積回路装置の機能が増加した場合であっても、ボールグリッドアレイが有する複数のボールグリッドを有効に活用することが可能となり、その結果、集積回路基板とボールグリッドアレイとを備える半導体集積回路装置が大型化するおそれを低減できる。
さらに、この電子機器によれば、内側に位置する第２回路ブロックと第２外部回路とを電気的に接続する第２ボールグリッド群に含まれる複数の第２ボールグリッドの数は、外側に位置する第１回路ブロックと第１外部回路とを電気的に接続する第１ボールグリッド群に含まれる複数の第１ボールグリッドの数よりも少ないが故に、複数の第２ボールグリッドが接続されるプリント基板に設けるビアの数を少なくすることができ、その結果、複数の第２ボールグリッドで伝搬する信号に、ビアを介することに起因するエレキクロストーク等のノイズが重畳するおそれを低減することができる。
すなわち、この電子機器によれば、電子機器に用いられる半導体集積回路装置が大型化するおそれを低減しつつ、当該半導体集積回路装置と外部との間で伝搬する信号にクロストークなどが生じるおそれを低減することができる。
上記電子機器の一態様において、
前記ボールグリッドアレイは、前記複数のボールグリッドの内の第３ボールグリッドを含み、
前記第３ボールグリッドは、前記集積回路基板の基準電位の信号を伝搬し、
前記第３ボールグリッドは、前記第１ボールグリッド群と前記第２ボールグリッド群との間に位置していてもよい。
この電子機器によれば、内側に位置する第２回路ブロックと第２外部回路とを電気的に接続する第２ボールグリッド群と、外側に位置する第１回路ブロックと第１外部回路とを電気的に接続する第１ボールグリッド群との間に、集積回路基板の基準電位の信号を伝搬する第３ボールグリッドが位置することで、内側に位置する第２回路ブロックと第２外部回路とを電気的に接続する第２ボールグリッド群で伝搬する信号と、外側に位置する第１回路ブロックと第１外部回路とを電気的に接続する第１ボールグリッド群で伝搬する信号との間で相互干渉が生じるおそれが低減される。
上記電子機器の一態様において、
前記第１辺から前記第２辺に向かう方向において、前記第１ボールグリッド群は、前記第２ボールグリッド群と重なって位置していてもよい。
上記電子機器の一態様において、
前記第１辺から前記第２辺に向かう方向において、前記第２ボールグリッド群は、前記第１ボールグリッド群と重なって位置していてもよい。
上記電子機器の一態様において、
前記複数の第１ボールグリッドで伝搬する信号の周波数は、前記複数の第２ボールグリッドで伝搬する信号の周波数よりも高くてもよい。
この電子機器によれば、周波数が高い信号を外側に位置する第１回路ブロックと第１外部回路とを電気的に接続する第１ボールグリッド群で伝搬し、周波数が低い信号を内側に位置する第２回路ブロックと第２外部回路とを電気的に接続する第２ボールグリッド群で伝搬することで、複数の第２ボールグリッドで伝搬する信号に、ビアを介することに起因するエレキクロストーク等のノイズが重畳するおそれをさらに低減することができる。
この半導体集積回路装置によれば、
第１外部回路、及び第２外部回路と電気的に接続されるプリント基板と電気的に接続される半導体集積回路装置であって、
第１辺と、前記第１辺と向かい合う第２辺とを有し、第１回路ブロック及び第２回路ブロックが設けられた集積回路基板と、
前記集積回路基板と前記プリント基板とを電気的に接続する複数のボールグリッドを含むボールグリッドアレイと、
を備え、
前記ボールグリッドアレイは、前記複数のボールグリッドの内の複数の第１ボールグリッドを含む第１ボールグリッド群と、前記複数のボールグリッドの内の複数の第２ボールグリッドを含む第２ボールグリッド群とを含み、
前記第１ボールグリッド群は、前記第１回路ブロックと前記第１外部回路とを電気的に接続し、
前記第２ボールグリッド群は、前記第２回路ブロックと前記第２外部回路とを電気的に接続し、
前記複数の第１ボールグリッドの数は、前記複数の第２ボールグリッドの数よりも多く、
前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第１辺との最短距離よりも短く、
前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第２辺との最短距離よりも短い。
上記半導体集積回路装置の一態様において、第１回路ブロックと第１外部回路とを電気的に接続する複数の第１ボールグリッドを含む第１ボールグリッド群よりも内側に第２回路ブロックと第２外部回路とを電気的に接続する複数の第２ボールグリッドを含む第２ボールグリッド群が位置することで、集積回路基板とボールグリッドアレイとを備える半導体集積回路装置の機能が増加した場合であっても、ボールグリッドアレイが有する複数のボールグリッドを有効に活用することが可能となり、その結果、集積回路基板とボールグリッドアレイとを備える半導体集積回路装置が大型化するおそれを低減できる。
さらに、この半導体集積回路装置によれば、内側に位置する第２回路ブロックと第２外部回路とを電気的に接続する第２ボールグリッド群に含まれる複数の第２ボールグリッドの数は、外側に位置する第１回路ブロックと第１外部回路とを電気的に接続する第１ボールグリッド群に含まれる複数の第１ボールグリッドの数よりも少ないが故に、複数の第２ボールグリッドが接続されるプリント基板に設けるビアの数を少なくすることができ、その結果、複数の第２ボールグリッドで伝搬する信号に、ビアを介することに起因するエレキクロストーク等のノイズが重畳するおそれを低減することができる。
すなわち、この半導体集積回路装置によれば、当該半導体集積回路装置が大型化するおそれを低減しつつ、当該半導体集積回路装置と外部との間で伝搬する信号にクロストークなどが生じるおそれを低減することができる。
１…印刷装置、２…外部機器、３…外部記憶メモリー、１０…筐体、１１，１２，１３，１４，１５，１６…壁部、２０…カバー、２１，２２…ＵＳＢ接続端子、２３…電源端子、３１…供給口、３２…排出口、４０…表示ユニット、４１…操作部、５０…ヘッドユニット、５１…吐出ヘッド、５２…キャリッジ、５３…液体貯留部、５４…キャリッジガイド軸、５５…吐出面、６０…搬送ユニット、６１，６２…媒体支持部、６３，６４…搬送ローラー対、１００…プリント基板、２００…半導体集積回路装置、２０１…制御回路、２０２…電源回路、２０３…吐出信号出力回路、２１０…ＣＰＵ、２１１…バス配線、２２０…ＵＳＢ信号通信コントローラー、２３０…メモリーコントローラー、２４０…制御信号通信コントローラー、２４２…搬送信号通信コントローラー、２４４…ＬＥＤ制御通信コントローラー、２５０…メモリー群、２６０…制御信号生成回路、２７０…搬送ドライバー、２８０…点灯ドライバー、３００…ベース基板、３０１…端子実装面、３０２，３０３，３０４，３０５…辺、３１０…端子、３２１，３２２，３２３，３２４，３２５，３２６，３２７，３２８…端子領域、３５０…筐体、３６０…ＩＣチップ、３７０…接合部材、３８０…ボンディングワイヤー

Claims (6)

  1. 第１辺と、前記第１辺と向かい合う第２辺とを有し、第１回路ブロック及び第２回路ブロックが設けられた集積回路基板と、
    第１外部回路及び第２外部回路と電気的に接続されるプリント基板と、
    前記集積回路基板と前記プリント基板とを電気的に接続する複数のボールグリッドを含むボールグリッドアレイと、
    を備え、
    前記ボールグリッドアレイは、前記複数のボールグリッドの内の複数の第１ボールグリッドを含む第１ボールグリッド群と、前記複数のボールグリッドの内の複数の第２ボールグリッドを含む第２ボールグリッド群とを含み、
    前記第１ボールグリッド群は、前記第１回路ブロックと前記第１外部回路とを電気的に接続し、
    前記第２ボールグリッド群は、前記第２回路ブロックと前記第２外部回路とを電気的に接続し、
    前記複数の第１ボールグリッドの数は、前記複数の第２ボールグリッドの数よりも多く、
    前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第１辺との最短距離よりも短く、
    前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第２辺との最短距離よりも短い、
    ことを特徴とする電子機器。
  2. 前記ボールグリッドアレイは、前記複数のボールグリッドの内の第３ボールグリッドを含み、
    前記第３ボールグリッドは、前記集積回路基板の基準電位の信号を伝搬し、
    前記第３ボールグリッドは、前記第１ボールグリッド群と前記第２ボールグリッド群との間に位置している、
    ことを特徴とする請求項１に記載の電子機器。
  3. 前記第１辺から前記第２辺に向かう方向において、前記第１ボールグリッド群は、前記第２ボールグリッド群と重なって位置している、
    ことを特徴とする請求項１又は２に記載の電子機器。
  4. 前記第１辺から前記第２辺に向かう方向において、前記第２ボールグリッド群は、前記第１ボールグリッド群と重なって位置している、
    ことを特徴とする請求項１乃至３のいずれか１項に記載の電子機器。
  5. 前記複数の第１ボールグリッドで伝搬する信号の周波数は、前記複数の第２ボールグリッドで伝搬する信号の周波数よりも高い、
    ことを特徴とする請求項１乃至４のいずれか１項に記載の電子機器。
  6. 第１外部回路、及び第２外部回路と電気的に接続されるプリント基板と電気的に接続される半導体集積回路装置であって、
    第１辺と、前記第１辺と向かい合う第２辺とを有し、第１回路ブロック及び第２回路ブロックが設けられた集積回路基板と、
    前記集積回路基板と前記プリント基板とを電気的に接続する複数のボールグリッドを含むボールグリッドアレイと、
    を備え、
    前記ボールグリッドアレイは、前記複数のボールグリッドの内の複数の第１ボールグリ
    ッドを含む第１ボールグリッド群と、前記複数のボールグリッドの内の複数の第２ボールグリッドを含む第２ボールグリッド群とを含み、
    前記第１ボールグリッド群は、前記第１回路ブロックと前記第１外部回路とを電気的に接続し、
    前記第２ボールグリッド群は、前記第２回路ブロックと前記第２外部回路とを電気的に接続し、
    前記複数の第１ボールグリッドの数は、前記複数の第２ボールグリッドの数よりも多く、
    前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第１辺との最短距離よりも短く、
    前記第１ボールグリッド群と前記第１辺との最短距離は、前記第２ボールグリッド群と前記第２辺との最短距離よりも短い、
    ことを特徴とする半導体集積回路装置。
JP2020149103A 2020-09-04 2020-09-04 電子機器、及び半導体集積回路装置 Pending JP2022043690A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020149103A JP2022043690A (ja) 2020-09-04 2020-09-04 電子機器、及び半導体集積回路装置
US17/464,915 US11887922B2 (en) 2020-09-04 2021-09-02 Electronic apparatus and semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020149103A JP2022043690A (ja) 2020-09-04 2020-09-04 電子機器、及び半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2022043690A true JP2022043690A (ja) 2022-03-16

Family

ID=80470814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020149103A Pending JP2022043690A (ja) 2020-09-04 2020-09-04 電子機器、及び半導体集積回路装置

Country Status (2)

Country Link
US (1) US11887922B2 (ja)
JP (1) JP2022043690A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815621B2 (en) * 2000-10-02 2004-11-09 Samsung Electronics Co., Ltd. Chip scale package, printed circuit board, and method of designing a printed circuit board
JP2005056961A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
JP3819901B2 (ja) 2003-12-25 2006-09-13 松下電器産業株式会社 半導体装置及びそれを用いた電子機器
US7692295B2 (en) * 2006-03-31 2010-04-06 Intel Corporation Single package wireless communication device
JP2010021495A (ja) * 2008-07-14 2010-01-28 Nec Electronics Corp 配線基板及びその製造方法

Also Published As

Publication number Publication date
US20220077050A1 (en) 2022-03-10
US11887922B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
JP4146041B2 (ja) メモリモジュール用のソケット及びそのソケットにメモリモジュールが装着されているメモリモジュール装置
JP6624801B2 (ja) 液体吐出カートリッジ及び液体吐出装置
WO2020037864A1 (zh) 集成板卡、显示模块及显示装置
JP5084153B2 (ja) プリント基板
CN101651133B (zh) 降低电磁干扰的膜上芯片布线方法与结构
JP2022043690A (ja) 電子機器、及び半導体集積回路装置
JP2022043689A (ja) 電子機器、及び半導体集積回路装置
US20240109289A1 (en) Liquid ejecting apparatus and cooling unit
JP2009129979A (ja) プリント基板
US20240109315A1 (en) First drive unit, first liquid ejecting head unit, and liquid ejecting apparatus
US20240109292A1 (en) Drive circuit unit, head unit, and liquid ejecting apparatus
US20240109297A1 (en) Drive unit, liquid ejecting head unit, and liquid ejecting apparatus
US20230055010A1 (en) Liquid Discharge Device
US20220348009A1 (en) Head Unit And Liquid Discharge Apparatus
US20220348008A1 (en) Head Unit And Liquid Discharge Apparatus
US11926154B2 (en) Liquid ejecting apparatus
US11897262B2 (en) Liquid ejecting apparatus
US20230062573A1 (en) Liquid Discharge Device And Head Drive Circuit
US20220305773A1 (en) Liquid ejecting apparatus
US20220305782A1 (en) Liquid ejecting apparatus
EP4378693A1 (en) Drive board, liquid jet head, and liquid jet recording device
US20240074053A1 (en) Clustered microvia structure for a high-density interface pcb
JP2019014110A (ja) 液体吐出ヘッド
US20240109296A1 (en) Drive circuit unit, head unit, and liquid discharge apparatus
US20230067230A1 (en) Liquid Discharge Device And Head Drive Circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625