TWI222050B - Semiconductor device, display device, and signal transmission system - Google Patents

Description

1222050 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） C發明所屬之技術領域3 發明領域 本發明係有關於一種半導體裝置、顯示器裝置、及信 5 號傳輸系統。特別地，本發明係有關於一種被串級連接及 處理信號的半導體裝置，及包括一串級連接及處理信號的 一種顯示器裝置和一種信號傳輸系統。 發明背景 10 例如，在液晶顯示器（LCD)裝置中，各包括一個電晶 體的像素係成行和成列地排列，在水平方向上延伸的閘極 匯流排線係連接到該等像素中之電晶體的閘極，而在垂直 方向上延伸的資料匯流排線係經由該等電晶體來連接到該 等像素中的電容器。當資料被顯示於一 LCD面板上時，一 15 閘極驅動器以逐行為基礎連續地驅動每一閘極匯流排線俾 可使連接到該閘極匯流排線的電晶體成導通，而然後資料 驅動器係同時地經由該等導通的電晶體來把資料寫入在該 水平方向上之行上的像素。 在習知結構中，LCD驅動器係共同地連接到傳播顯示-20 資料信號、時鐘信號等等的匯流排。在如此的結構中，信 號導線相交，而因此被安裝之電路板層的數目變得多。為 了縮減被安裝之電路板層的數目，該等LCD驅動器係被串 級連接以致於每一個LCD驅動器的輸出係供應到在後面之 級中的另一個LCD驅動器。 6 1222050 玖、發明說明 由於LCD驅動器係以串級連接來串聯地連接，被安裝 的信號導線不相交，而因此被安裝之電路板層的數目係能 夠被縮減。因此，該等電路板能夠以低成本製造。 第9圖是為描繪一種具有串級連接結構之習知LCD裝 5 置之例子的圖示。第9圖的LCD裝置包含一 LCD面板1〇 、一控制電路10、一閘極驅動器12、資料驅動器1C 13、 及信號線15。 在該LCD面板1〇中，各包括一個電晶體（圖中未示） 的像素係成行和成列地排列，在水平方向上從該閘極驅動 10 器12延伸出來的閘極匯流排線係連接到在該等像素中之電 晶體的閘極，而在垂直方向上從該等資料驅動器IC π延 伸出來的資料匯流排線係經由該等電晶體來連接到該等像 素中的電容器。當資料被顯示於該LCD面板10上時，該 閘極驅動器12以逐行為基礎連續地驅動每一閘極匯流排線 15俾可使連接到該閘極匯流排線的電晶體導通，而然後該等 資料驅動器1C 13同時地透過該等導通的電晶體來把資料 寫入到在水平方向上之每一水平行上的像素。 該控制電路11是為一個控制該閘極驅動器12和該等 資料驅動器1C 13俾可把資料顯示於該LCD面板10上的 20電路。從該控制電路η輸出的訊號係首先被供應到第一級 中的資料驅動器1C 13，而然後係從每一級中的資料驅動器 Ic丨3供應到後面之級中的另一資料驅動器ic 13。 该閘極驅動器12在該控制電路11的控制之下以逐行 為基礎連續地驅動每一閘極匯流排線俾可使連接到該閘極 7 1222050 玖、發明說明 匯流排線的電晶體導通。 該等資料驅動器1C 13被串級連接，並且與一時鐘信 號同步地閂鎖從該控制電路11供應出來且要被顯示的資料 。由每一個資料驅動器1C 13所閂鎖的資料被供應到該 5 LCD面板10和下一個資料驅動器1C 13。 第10圖是為描繪該等資料驅動器1C 13中之每一者之 例子之細節的圖示。在第10圖中所描繪的資料驅動器1C 13包含輸入緩衝器20至23、一計數器24、一時鐘控制電 路25、一資料控制電路26、一閂電路27、及輸出緩衝器 10 28 至 31 。 一起始信號（START)被輸入到該輸入緩衝器20,該時 鐘信號（CLOCK)被輸入到該輸入緩衝器21，一重置信號 (RESET)被輸入到該輸入緩衝器22,而一資料信號（DATA) 被輸入到該輸入緩衝器23。 15 該計數器24計數從該時鐘控制電路25輸出之時鐘信 號的時鐘週期。當該計數到達一預定值時，該計數器24作 動一個被供應到該輸出緩衝器28的起始信號。 該時鐘控制電路25響應於從該輸入緩衝器21供應出 來的時鐘信號、該起始信號、和該重置信號來控制該計數 20 器24、該資料控制電路26、和該閂電路27並且把該時鐘 信號供應到該輸出緩衝器29。 該資料控制電路26與從該時鐘控制電路25供應出來 的時鐘信號同步地閂鎖經由該輸入緩衝器23輸入的資料信 號，並且把被閂鎖的資料信號供應到該閂電路27。 8 1222050 玖、發明說明 該閂電路27閂鎖從該資料控制電路26供應出來的資 料信號，並且把被閂鎖的資料信號供應到該LCD面板10 〇 該輸出緩衝器28把從該計數器24輸出的起始信號供 5 應到下一個資料驅動器1C 13。 該輸出緩衝器29把從該時鐘控制電路25輸出的時鐘 信號供應到下一個資料驅動器1C 13。 該輸出緩衝器30把從該輸入緩衝器22輸出的重置信 號供應到下一個資料驅動器1C 13。 10 該輸出緩衝器31把從該資料控制電路26輸出的資料 信號供應到下一個資料驅動器1C 13。 第11圖是為描繪該資料控制電路26之例子之細節的 圖示。在第11圖的例子中，該資料控制電路26係由一輸 入電路40和一輸出電路44構成。該資料控制電路26與該 15 時鐘信號的前緣和後緣同步地閂鎖一資料信號、把被閂鎖 的資料信號供應到該LCD面板10、合成被閂鎖的資料信 號俾可再生該資料信號、及輸出該被合成的資料信號。 該輸入電路40係由一反相器41和資料正反器（DFF)電 路42和43構成。該DFF 42與該時鐘信號的後緣同步地閂 20 鎖該資料信號，而該DFF 43與該時鐘信號的前緣同步地閂 鎖該資料信號。由該等DFF 42和43所閂鎖的資料信號被 供應到該閂電路27和該輸出電路44。 該輸出電路44係由反相器45和46及NAND閘47至 49構成、與該時鐘信號同步地合成由該等DFF 42和43所 9 1222050 玖、發明說明 閂鎖的資料信號、及輸出該被合成的資料信號。 第12圖是為描繪該計數器24之例子之細節的圖示。 该计數器24係由一個由DFFs 5(M至5〇_n與51構成的移 位暫存器和一反相器52實現，DFFs 5(M至咒以與^的 ， 5數目係對應於資料信號之獲取所需之時鐘週期的數目n+1 。该計數器24具有通知後面之級中之IC從該在其中係配 置有該計數器24之級供應出來之資料信號和時鐘信號之獲 取之起始時序的功能。 · 接著，以上之習知例子的運作被說明。 1〇 當一影像信號被輸入到該控制電路11時，該控制電路 11輸出一個要被供應到該第一級中之資料驅動器JC 13的 重置信號。 違4資料驅動器1C 13中之每一者經由該輸入緩衝器 22來讀入该重置信號，並且把該時鐘控制電路和該計 15數器24重置。其後，該等資料驅動器1C 13中之每一者把 該重置信號供應到下一級中的另一個資料驅動器Ic 13。因 · 此’該等資料驅動器1C 13係一個一個地被重置。 隨後，當一時鐘信號和一資料信號從該控制電路u輸 出時，第一級中的資料驅動器1C 13經由該輪入緩衝器21 20 和該輸入緩衝器23來讀入該時鐘信號和該資料信號（見第 ·· U圖（A)和（B))，並且分別把該時鐘信號和該資料信號供應 到該時鐘控制電路25和該資料控制電路26。 當一起始信號被輸入時，該資料控制電路26中的DFF 43與該時鐘信號的前緣同步地閂鎖該資料信號，並且把被 10 玖、發明說明 閃鎖的資料信號輸出到該閃鎖電路作為一信號A(見第13 圖，（c))。另一方面，該資料控制電路26中的DFF &與 該時鐘信號的後緣同步地閃鎖該資料信號，並且把被閃鎖 的資料信號輸出到該閂電路27作為一信號B(見第13圖， 5 (D)) 〇 该閂電路27閂鎖從該資料控制電路26供應出來的資 料，並且把被閂鎖的資料供應到該LCD面板1〇。 在該計數器24以該重置信號重置之後，該計數器24 計數該時鐘信號的時鐘週期。當該時鐘信號的（η_1)+〇·5週 1〇期過去時，該計數器24把被供應到該輸出緩衝器28的起 始信號設定成，Ή”狀態。 該輸出緩衝器29和該輸出緩衝器31分別把時鐘信號 和資料信號輸出到下一個資料驅動器IC 13(見第13圖， (E)和（F))。 15 如上所說明，從該控制電路11輸出的資料信號係與該 時鐘信號同步地由該等資料驅動器IC 13連績地閂鎖，而 且被閂鎖的資料信號然後被供應到該LCD面板10。 該閘極驅動器12驅動該LCD面板1〇上之預定之閘極 匯流排線中之每一者俾可使在每一行上的電晶體導通。因 20此，從該等資料驅動器1C 13供應出來的資料係被顯示於 該LCD面板1〇上之預定的行上。 然而，在該等資料驅動器1C 13被串級連接的情況中 ，當一個信號被輸入到一驅動器裝置時，該信號係經由一 輸出緩衝器來被供應到下一級中的驅動器裝置。這時，在 11 1222050 玖、發明說明 緩衝器中之信號延遲上係有一個差異在該信號的前緣與後 緣之間’該差異係由製程所引致。因此，於輸出級之作號 的負載比（duty ratio)係與在輸入級之信號的負載比猶有不 - 同。 _ 5 在具有相似之延遲特性之資料驅動器1C 13被串級連 接的情況中，一信號之負載比之在信號通過個別之資料驅 動器1C 13時產生的誤差被累積。因此，有時，該信號之 負載比之在該信號通過數級中之驅動器之後的累積誤差變 ·

成不可忽略。例如，在SXGA(超延伸圖像陣列⑺叩打 10 Extended Graphics Array))LCD 面板中，十個資料驅動器 IC 13被串級連接。因此，由於在負載比上的累積誤差，在該 等信號之經由該十個資料驅動器IC 13的傳送期間，信號 的正常形狀係有可能無法被維持。 第14圖是為描繪在十個被串級連接之資料驅動器 15 13之輸入級之時鐘信號之波形的圖示。如由第14圖中之 參照符號(A)所描繪，該時鐘信號在該信號被輸入到第一個 · 資料驅動器1C 13時具有一矩形形狀。然而，每當該時鐘 信號通過一個資料驅動器IC 13,該，，H，，狀態的持續期間被 · 延長，而該”L”狀態的持續期間被縮短。 _ 2〇 即，該時鐘信號的負載比從在輸入到該第一資料驅動 ，· 器1C 13之時之該波形的負載比開始變化。因此，一些資 料驅動器1C 13不會正常地運作。 因此，在曰本專利申請案第2002-19518號案中，本案 發明人已建議-種積體電路，在該積體電路中，負載比的 12 1222050 玖、發明說明 誤差係藉著把在每-資料驅動器IC 13之時鐘信號的輸出 反相而不被累積。 第15圖是為描緣由以上之日本專利申請案第2〇〇2_ 19518號案所提出之LCD裝置之細節的圖示。如在第μ 5圖中所示，在以上之日本專利申請案中所揭露的積體電路 包含- LCD面板10、-控制電路u、_閉極驅動器12、 及資料驅動器1C 16。當與第9圖的結構比較時該等資料 驅動器1C 13係由該等資料驅動器IC 16代替。作為一奇- 春 偶開關信號，一 GND信號被輸入到該等以奇數編號之 10中之每一者，而一 VDD信號被輸入到該等以偶數編號之 1C中之每一者。第15圖之結構的其他部份係與第9圖相 同。 第16圖是為描繪在第15圖之結構中之每一資料驅動 器IC 16之結構之細郎的圖不。第16圖的資料驅動器JC 15 16包含輸入緩衝器60至62、一反相器63、一信號-反相 開關電路64、一時鐘控制器65、一資料控制器66、一内 · 部電路67、一反相器68、一信號-反相開關電路69、一反 相器70、及輸出緩衝器71和72。 接著，在以上之日本專利申請案第2002-19518號案中 2〇 所揭露之裝置的運作係被簡略地說明。 ’ 由於一 GND信號或一 VDD信號係根據在該串級連接 中之每一資料驅動器1C 16的位置來被輸入到該輸入緩衝 器62，該等信號-反相開關電路64和69中之每一者係根 據經由該輸入緩衝器62輸入之信號的狀態來選擇兩個端中 13 玖、發明說明 之一者。 第17圖是為描綠在該串級連接中之以奇數編號之資料 驅動器1C 16中之每一者中之連接狀態的圖示。由於該 GND信號被輸入到該等以奇數編號之 資料驅動器1C 16中 之每者作為一奇-偶開關信號，該信號-反相開關電路64 選擇β輸入緩衝器60的輸出，而該信號·反相開關電路69 選擇該反相器68的輸出，如在第17圖中所示。 第18圖疋為描緣在該串級連接中之以偶數編號之資料 •驅動器1C 16中之每—者中之連接狀態的圖示。由於一 VDD ^號被輸入到該等以偶數編號之資料驅動器ic a中 之每一者作為一奇_偶開關信號，該信號-反相開關電路料 選擇该反相器63的輸出，而該信號·反相開關電路69選擇 該時鐘控制器65的輸出，如在第丨8圖中所示。 因此’輸入到該等以奇數編號之資料驅動器1C 16中 之母一者的時鐘“號係照原狀被供應到該時鐘控制器65， 而其後由該反相器68反相。然後，該反相器68的輸出係 從該資料驅動器1C 16輸出。 另一方面’輪入到該等以偶數編號之資料驅動器ic 16 中之每一者的時鐘信號係由該反相器63反相，而然後係被 2〇供應到該時鐘控制器65。其後，被反相的時鐘信號係照原 狀從該資料驅動器1C 16輸出。 因此，即使該時鐘信號之” H”狀態的持續期間被延長 ’該時鐘信號係在該時鐘信號通過在每一資料驅動器ic 16 中的時鐘控制器65時被反相，如在第19圖中所示。因此 14 1222050 玖、發明說明 ’該時鐘信號之負載比的誤差被抵消。因此，要防止在經 由該數個資料驅動器1C 16的傳送期間該負載比之誤差的 累積是有可能的。 然而，由於一 GND信號或一 VDD信號被要求要被供 5 應到每一資料驅動器1C 16，該裝置的結構係複雜。 【發明内容1 發明概要 本發明係鑒於以上的問題來被作成，而本發明之目的 是為提供具有簡化結構的一種半導體裝置、顯示器裝置及 10信號傳輸系統，在其中，負載比的誤差不被累積。 為了達成以上之目的，一種半導體裝置係被提供。該 半導體裝置包含·一第一輸入電路，該第一輸入電路接收 一個從外部供應的第一信號；一第二輸入電路，該第二輸 入電路係響應於由該第一輸入電路所接收的第一信號來接 15收一個從外部供應的第二信號；一信號處理電路，該信號 處理電路根據由該第二輸入電路所接收的第二信號來執行 信號處理；-第-輸出電路，該第一輸出電路把由該第一 輸入電路所接收的第一信號反相，並且把被反相的第一信 號輸出；及一第二輸出電路，該第二輸出電路把由該第二 20輸入電路所接收的第二信號延遲一預定並且把被延遲 的第二信號輸出。 此外，為了達成以上之目的，一種顯示器裝置係被提 供。該顯示器裝置包含：一顯示器面板；-閘極驅動器， 該閘極驅動器驅動該顯示器面板的問極匯流排線；及數個 15 1222050 玖、發明說明 被串級連接’且驅動該顯示器面板之資料匯流排線的資料 驅動器。該數個資料驅動器中之每一者包括：一第一輸入 電路，該第一輸入電路接收一個從一先前之級供應的第一 仏旒；一第二輸入電路，該第二輸入電路係響應於由該第 5 一輪入電路所接收的第一信號來接收一個從該先前之級供 應的第二信號；一信號處理電路，該信號處理電路根據由 該第二輸入電路所接收的第二信號來執行信號處理；一第 輸出電路，該第一輸出電路把由該第一輸入電路所接收 的第一信號反相，並且把被反相的第一信號輸出；及一第 10二輸出電路，該第二輸出電路把由該第二輸入電路所接收 的第二信號延遲一預定量，並且把被延遲的第二信號輸出 0 此外，為了達成以上之目的，一種包括數個被串級連 接之半導體裝置，且連續地傳輸被輸入之信號的信號傳輸 15系統係被提供。該數個半導體裝置中之每一者包括··一第 一輸入電路，該第一輸入電路接收一個從一先前之級供應 的第彳"號，一第二輸入電路，該第二輸入電路係響應於 由I第輸入電路所接收的第一信號來接收一個從該先前 之級供應的第二信號；一信號處理電路，該信號處理電路 20根據由该第二輸入電路所接收的第二信號來執行信號處理 第輸出電路，該第一輸出電路把由該第一輸入電路 所接收的第一 ^號反相，並且把被反相的第-信號輸出； 及第—輪出電路，該第二輸出電路把由該第二輸入電路 所接收的第二信號延遲一預定量，並且把被延遲的第二信 16 玖、發明說明 號輸出。 本發明之以上和其他目的、特徵和優點將會由於後面 配合該等描繪本發明之作為例證之較佳實施例之附圖的說 明而變得明顯。 圖式簡單說明 在該等圖式中： 第1圖是為用於說明本發明之原理的圖示 第2圖是為描繪本發明之一實施例之示範結構的圖示 第3圖是為描繪在第2圖之結構中之資料驅動器ic之 示範結構之細節的圖示； 第4圖是為描繪在第3圖之結構中之資料控制電路之 示範結構之細節的圖示； 第5圖是為描繪在第3圖之結構中之計數器之示範結 構之細節的圖示； 第6圖是為用於說明在第2圖中所描繪之實施例之運 作的時序圖； 第7圖是為描繪在一時鐘信號與資料信號之相位之間 之關係的圖示； 第8圖是為描繪於在第2圖中所示之十個被串級連接 之資料驅動器1C之輸入級之時鐘信號之相對相位的時序圖 第9圖是為描繪一具有串級連接結構之習知LCD裝置 之例子的圖示； 玖、發明說明 第10圖是為描繪該等資料驅動器1C中之每一者之例 子之細節的圖示； 第11圖疋為描緣該資料控制電路之例子之細節的圖示 第12圖疋為描緣該計數器之例子之細節的圖示； 第丨3圖是為描繪該資料驅動器ic與該資料控制電路 之運作的時序圖； 第14圖是為描繪在十個被串級連接之資料驅動器 之輸入級之時鐘信號之波形的時序圖； 第15圖是為描繪由日本專利申請案第2〇〇2_19518號 案所提出之LCD裝置之細節的圖示； 第16圖是為描繪在第15圖之結構中之每一資料驅動 器1C之結構之細節的圖示； 第Π圖是為描繪在該串級連接中之以奇數編號之資料 驅動器1C中之每一者中之連接狀態的圖示； 第18圖是為描緣在該串級連接中之以偶數編號之資料 驅動器1C中之每一者中之連接狀態的圖示；及 第19圖是為描繪在曰本專利申請案第2〇〇2_ 19518號 案中所揭露之LCD裝置之運作的時序圖。 【實施方式：J 較佳實施例之詳細說明 本發明的實施例係配合圖式在下面作說明。 第1圖是為用於說明本發明之原理的圖示。如在第1 圖中所示，該半導體裝置100係被串級連接在該等半導體 1222050 玖、發明說明 裝置99與101之間。該半導體裝置100接收從先前之級中 之半導體裝置99輸出的時鐘信號（CLK)和資料信號(DATA) 、執行預定的信號處理、及把一時鐘信號和一資料信號輸 出到後面之級中的半導體裝置101。 5 該半導體裝置100包含一第一輸入電路l〇〇a、一第二 輸入電路100b、一信號處理電路100c、一第一輸出電路 100d、和一第二輸出電路100e。 該第一輸入電路100a接收一個從先前之級中之半導體 裝置99供應出來的時鐘信號作為一第一信號。 10 該第二輸入電路100b係響應於從該第一輸入電路 l〇〇a供應出來的時鐘信號（第一信號）來接收一個從先前之 級中之半導體裝置99供應出來的資料信號作為一第二信號 〇 該信號處理電路100c根據從該第二輸入電路100b供 15 應出來的資料信號（第二信號）來執行信號處理。 該第一輸出電路l〇〇d把從該第一輸入電路100a供應 出來的時鐘信號（第一信號）反相，並且把被反相的時鐘信 號輸出到後面之級中的半導體裝置101。 該第二輸出電路100e把從該第二輸入電路100b供應 20 出來的資料信號（第二信號）延遲該時鐘信號（第一信號）的半 個週期。 接著，以上之結構的運作被說明。 從先前之級中之半導體裝置99輸出的時鐘信號和資料 信號係分別被供應到該半導體裝置100中的第一輸入電路 19 1222050 玖、發明說明 100a和第二輸入電路100b。 該第一輸入電路100a接收從先前之級中之半導體裝置 99供應出來的時鐘信號，並且把該時鐘信號供應到該信號 處理電路100c和該第二輸入電路100b。 5 該第二輸入電路100b與從該第一輸入電路100a供應 出來的時鐘信號同步地接收該資料信號，並且把該資料信 號供應到該信號處理電路100c和該第二輸出電路l〇〇e。

該信號處理電路100c與從該第一輸入電路100a供應 出來的時鐘信號同步地取得從該第二輸入電路l〇〇b供應出 10 來的資料信號，並且執行預定的處理。此外，該時鐘信號 係供應到該第一輸出電路l〇〇d。

該第一輸出電路l〇〇d把從該信號處理電路100c供應 出來的時鐘信號反相，並且把被反相的時鐘信號輸出。因 此，一個具有與被輸入到該半導體裝置100之時鐘信號之 15 相位差異180度之相位的時鐘信號係被供應到後面之級中 的半導體裝置101。 該第二輸出電路l〇〇e把從該第二輸入電路100b供應 出來的資料信號延遲該時鐘信號的半個週期（180度），並且 把被延遲的資料信號輸出。因此，一個具有與被輸入到該 20 半導體裝置100之資料信號之相位差異180度之相位的資 料信號係被供應到後面之級中的半導體裝置101。 由於被輸入通過該第一輸出電路l〇〇d的時鐘信號係被 反相，而然後被輸出，即使該時鐘信號之”H”狀態的持續 期間被延長，該’Ή”狀態係被反相成”L”狀態，而然後被輸 20 1222050 玖、發明說明 出。因此，該時鐘信號之負載比之誤差的累積係能夠在與 配合第19圖作說明之情況相似的形式下被防止。 此外’由於該資料信號亦被延遲該時鐘信號的半個週 期（180度）’而然後被輸出’要使該資料信號與該被反相之 - 5 時鐘信號（即，相位係與被輸入至該半導體裝置1〇〇之時鐘 信號之相位差異180度的時鐘信號）同步是有可能的。因此 ，由該日本專利申請案第2002-19518號案所建議之設置在 LCD裝置的信號-反相開關電路64和69係沒有必要設置。 _ 此外，係沒有必要根據在串級連接中之半導體裝置的位置 10 來輸入該GND信號與該VDD信號。 因此，根據本發明，要簡化電路結構，及防止該時鐘 信號之負載比之誤差的累積是有可能的。 接著，本發明的實施例係被說明。 第2圖是為描繪本發明之實施例之示範結構的圖示。 15第2圖的LCD裝置包含一 LCD面板10、一控制電路11、 一閘極驅動器12、資料驅動器1C 17、及信號線15。 · 在該LCD面板10中，各包括一個電晶體（圖中未示） 的像素係成行和成列地排列，在水平方向上從該閘極驅動 器12延伸出來的閘極匯流排線係連接到該等像素中之電晶 20體的閘極，而在垂直方向上從該等資料驅動器IC 17延伸 ’ 出來的資料匯流排線係經由該等電晶體來連接到該等像素 中的電容器。當資料被顯示於該LCD面板10上時，該間 極驅動器12以逐行為基礎連續地驅動每一閘極匯流排線俾 可使連接到該閘極匯流排線的電晶體導通，而然後該等資 21 1222050 玖、發明說明 料驅動器1C 17同時地經由該等導通的電晶體來把資料寫 入至在水平方向上之每一行上的像素。 該控制電路11是為一個控制該閘極驅動器12和該等 資料驅動器1C 17俾可把資料顯示於該LCD面板10上的 5電路。從該控制電路11輸出的信號係首先被供應到第一級 中的該等資料驅動器1C 17，而然後係從每一級中的資料驅 動器1C 17供應到後面之級中的另一資料驅動器IC 17。 該閘極驅動器12在該控制電路丨丨的控制之下以逐行 為基礎連續地驅動每一閘極匯流排線俾可使連接到該閘極 10 匯流排線的電晶體導通。 該等資料驅動器1C 17係被串級連接，並且與該時鐘 信號同步地閂鎖從該控制電路U供應出來且要被顯示的資 料。由每一資料驅動器1C 17所閂鎖的資料係被供應到該 LCD面板1 〇和下一個資料驅動器ic 17。 15 第3圖是為描繪該等資料驅動器1C 17中之每一者之 例子之細節的圖示。在第3圖中所描繪的資料驅動器1C 17 包含輸入緩衝器120至123、一計數器124、一時鐘控制電 路125、一資料控制電路126、一閂電路127、輸出緩衝器 128至131、及一反相器132。 20 —起始信號係輸入到該輸入緩衝器120，一時鐘信號 係輸入到該輸入緩衝器121、一重置信號係輸入到該輸入 緩衝器122、而一資料信號係輸入到該輸入緩衝器123。 該計數器124計數從該時鐘控制電路125輸出之時鐘 信號的時鐘週期。當該計數到達一預定的值時，該計數器 22 玖、發明說明 124作動一個被供應到該輸出緩衝器128的起始信號。 該時鐘控制電路125係響應於從該輸入緩衝器12ι供 應出來的時鐘信號、該起始信號、和該重置信號來控制該 計數器124、該資料控制電路126、和該閂電路127 ,並且 把該時鐘信號供應到該反相器132。 該資料控制電路126與從該時鐘控制電路125供應出 來的時鐘信號同步地閃鎖經由該輸入緩衝器123輸入的資 料信號，並且把被閂鎖的資料信號供應到該閂電路127。 該閃電路127閂鎖從該資料控制電路126供應出來的 資料信號，並且把被閂鎖的資料信號供應到該LCD面板 10 〇 該輸出緩衝器128把從該計數器124輸出的起始信號 供應到下一個資料驅動器1C 17。 該輸出緩衝器129把從該反相器132輸出之被反相的 時知仏號供應到下一個資料驅動器ic 17。 忒輸出緩衝器13〇把從該輸入緩衝器122輸出的重置 “號供應到下一個資料驅動器1C 17。 忒輸出緩衝器131把從該資料控制電路120輸出的資 料心號供應到下一個資料驅動器IC 17。 第4圖是為描繪該資料控制電路126之例子之細節的 圖不在第4圖的例子中，該資料控制電路126係由一輸 入電路140、一延遲電路150、和一輸出電路144構成，它 們中之每一者係由虛線包圍。該資料控制電路丨26與該時 里L號的則緣和後緣同步地閃鎖—資料信號、把被閃鎖的 玖、發明說明 資料信號供應到該LCD面板10、把被閂鎖的資料信號延 遲、合成該等被延遲的資料信號、及輸出被合成的資料信 號0 該輸入電路140係由一反相器141與資料正反器（DFI^ 電路142和143構成。該DFF 142與該時鐘信號的後緣同 步地閂鎖該資料信號，而該DFF 143與該時鐘信號的前緣 同步地問鎖該資料信號。由該等DFF 142和143所閃鎖的 資料信號係被供應到該閂電路127和延遲電路15〇。 該延遲電路150係由反相器151和152與D-閃電路 153和154構成。該D_閂電路153與該時鐘信號的前緣同 步地閂鎖該DFF 142的輸出，而該D-閂電路154與該時鐘 信號的後緣同步地閂鎖該DFF 143的輸出。由該等閃電 路153和154所閂鎖的資料信號係被供應到該閂電路127 和該輸出電路144。 該輸出電路144係由反相器145和146與NAND閘 147至149構成、與該時鐘信號同步地合成從該等D_問電 路153和154輸出的資料信號、及輸出被合成的f料信號 〇 第5圖是為描緣該計數$ 124之例子之細節的圖示。 該計數器124係由一個由DFF 16(M至16〇 n與i6i構成 的移位暫存器來實現，該等DFF 16(M至ϋ 161的 數目係對應於該資料信號之取得所需之時鐘週期的數目 ㈣。該計數器m具有通知後面之級中之ic從被配置有 該計數器124之級供應出來之資料信號與時鐘信號之取得 玖、發明說明 之起始時序的功能。 接著，以上之習知例子的運作被說明。 虽一影像信號被輸入到該控制電路u時，該控制電路 · 11輸出#1要被供應到該第—級中之資料驅動器W^ 5繪在第2圖中的左邊）的重置信號。 每一資料驅動器ic 17經由該輸入緩衝器122讀入該 重置信號，並且重置該時鐘控制電路125與該計數器 。其後，該資料驅動器IC 17把該重置信號供應到下一級 · 中之另一個負料驅動器ic 17。因此，該等資料驅動器JC 10 17係一個一個地被重置。 隨後，當一時鐘信號和一資料信號從該控制電路u輸 出時，第一級中的資料驅動器1C 17經由該輸入緩衝器12ι 和該輸入緩衝器123(見第6圖，（A)和（B))來讀入該時鐘信 號與該資料信號，並且分別把該時鐘信號和該資料信號供 15 應到該時鐘控制電路125和該資料控制電路126。 當一起始信號從該控制電路11供應到該輸入緩衝器 ® 120時，在該資料控制電路126内的DFF 143與該時鐘信 號的前緣同步地閂鎖該資料信號，並且把被閂鎖的資料信 _ 號輸出到該D-閂電路154作為一信號A(見第6圖，（〇)。 20 另一方面，該資料控制電路126内的DFF 142與該時鐘信 號的後緣同步地閂鎖該資料信號，並且把被閂鎖的資料信 號輸出到該D-閂電路153和該閂電路127作為一信號B(見 第 6 圖，（D))。 該D-閂電路153藉由與該時鐘信號之前緣同步地閂鎖 25 1222050 玖、發明說明 該DFF 142的輸出來把該DFF 142的輸出延遲該時鐘信號 的半個週期，並且把被延遲的輸出供應到該輪出電路144 作為一信號D(見第6圖，（F))。 該D-閃電路154藉由與該時鐘信號之後緣同步地問鎖 5該DFF143的輸出來把該㈣⑷的輸出延遲該時鐘信號 的半個週期，並且把被延遲的輸出供應到該輸出電路144 和該閂電路127作為一信號C(見第6圖，（E))。 該輸出電路144與該時鐘信號同步地合成從該等關 · 電路153和154輸出的信號，並且把被合成的資料信號供 10應到該輸出緩衝器131。 該閃電路m問鎖從該資料控制電路126供應出來的 為料仏號，並且把被閂鎖的資料信號供應到該面板 1〇。因此，分配給該資料驅動器IC 17的影像資料係被供 應到該LCD面板1〇。 15 在該計數器124以該重置信號重置之後，該計數器 124計數該時鐘信號的時鐘週期。當該時鐘信號的n個週 · 期過去時，該計數器124把被供應到該輸出緩衝器128的 起始信號設定成，Ή”狀態。 從該時鐘控制電路125輸出的時鐘信號係由該反相器 20丨32反相，而然後係被供應到該輸出緩衝器129。 該4輸出緩衝器129和131分別把由該反相器丨32所 反相的時鐘信號和從該資料控制電路126供應出來的資料 信號輸出到下一個資料驅動器1C 17(見第6圖，（G)和（H)) 26 1222050 玖、發明說明 從該輸出緩衝器131輸出之以上的資料信號（見第6圖 ，（G))係從被輸入到該輸入緩衝器123的資料信號（見第6 圖，（B))起被延遲該時鐘信號的半個週期。此外，由於經 由該輸入緩衝器121輸入的時鐘信號係由反相器132反相 5 ，該時鐘信號的相位亦被移位180度。 第7圖是為描繪在該時鐘信號與該資料信號之相位之 間之關係的圖示。在第7圖中，資料位元”A”至’Ή”係在時 鐘脈衝”1”至”10”被輸入時被輸入。特別地，該資料位元 ”A”係與一時鐘脈衝”1”同步地被輸入。 10 當被輸入的起始信號（由第7圖中的參照符號(A)描繪） 變成’Ή”時，該資料位元”A”（由第7圖中的參照符號（C)描 繪）係與該時鐘脈衝”1”（由第7圖中的參照符號（B)描繪）同 步地被輸入。如之前所述，該時鐘信號在輸出之前係由該 反相器132反相。因此，如由第7圖中的參照符號（E)描繪 15 ，該時鐘脈衝”1”在被輸出的時鐘信號中被反相成”L”狀態 〇 另一方面，由於該資料信號在輸出之前被延遲該時鐘 信號的半個週期，如由第7圖中的參照符號（F)描繪，該資 料位元”A”係與在該等時鐘脈衝” 1”與”2”之間的該”H”狀態 20 同步地被輸出。因此，在至該資料驅動器1C 17之輸入級 之資料信號與時鐘信號之間的相對相位在它們被供應到下 一個資料驅動器1C 17時係被維持。 第8圖是為描繪於在第2圖中所描繪之十個被串級連 接之資料驅動器1C之輸入級之時鐘信號之相對相位的時序 27 玖、發明說明 圃。在弟8圖中，參照符 凡到（J)表不於第一至第+級（ 雖然僅四個級被描繪在第2 至第十級( 隹弟2圖中)中之資料驅動H 1C 17之 輸入級之時鐘信號的波形。 在第8圖中所描繪，在本發 明的實施例中，該時鐘<士妹 吁里^諕在輸出之前係在每一資料驅動 器1C 17中被反相。田仏 叶動 ，要防止負載比之誤差的累積是 有可能的。

在第11 ϋ中所描㈣習知資料控制電路巾，由資料作 號所運送的資訊係藉由分別_該等游42和43之輸二 信號來與該時鐘信號的前緣和後緣同步地被取得。然而， m υ冓中’如在第13圖中所描、♦，閃鎖資料之該閃 電路127的時序邊界係與每一時鐘脈衝之後緣到後面之時 鐘脈衝之前緣的時間一樣小。因此，當解析度變得高時， 要正常地取得資料是不可能的。 另方面，在本發明的實施例中，如在第4圖中所描 15繪，如在習知結構中一樣，該D_閃電路154的輸出（信號

C)係用於在每-前緣得到由被輸出之資料信號所運送的資 訊，而該DFF 142的輸出（信號B)係用於在每一後緣得到 由被輸出之資料信號所運送的資訊。因此，如在第6圖中 描繪，要得到從每一後緣到該時鐘信號之下一個後緣之時 2〇間作為時間邊界是有可能的。因此，即使在影像解析度變 得高時要精準地閂鎖資料是有可能的。 雖然該資料信號係藉由更替地使用在以上之實施例中 的D-閂電路153和154來被延遲，要使用用於延遲資料信 號的延遲線是有可能的。 28 1222050 玖、發明說明 雖然，該本實施例之以上的說明係採用LCD面板被使 用的例子，本發明係能夠被應用於其他的顯示器裝置，像 使用電漿顯示器面板的裝置般。 ， 本發明的應用係不受限於像LCD裝置般的顯示器裝置 ， 5 。本發明亦能夠被應用於一種傳輸系統，在該傳輸系統中 ，信號係在被串級連接的半導體裝置之間被傳輸。 在以上之實施例中的電路係僅被描繪作為例子。本發 明係不受限於該等電路。 · 如上所說明，根據本發明，在被串級連接之半導體裝 10置中之每一者中，一個從外部供應的第一信號係在輸出之 前被反相，而一個從外部供應的第二信號係在輸出之前被 延遲一預定的量。因此，要防止該第一信號之負載比之誤 差的累積是有可能的。 此外，根據本發明，於在一顯示器裝置中之數個被串 15級連接之資料驅動器中之每一者中，一個從一先前之級供 應出來的第一信號係在輸出之前被反相，而一個亦從該先 · 前之級供應出來的第二信號係在輸出之前被延遲一預定的 量。因此，要防止該第一信號之負載比之誤差的累積及被 顯示之影像的品質降級是有可能的。 2〇 此外，根據本發明，於在一信號傳輸系統中之數個被 ·’ 串級連接之半導體裝置中之每一者中，一個從一先前之級 供應出來的第一信號係在輸出之前被反相，而一個亦從該 先前之級供應出來的第二信號係在輸出之前被延遲一預定 的量。因此，要防止該第一信號之負載比之誤差的累積及 29 1222050 玖、發明說明 被傳輸之信號的品質降級是有可能的。 前面所述係被考量僅作為本發明之原理的例證而已。 此外，由於對於熟知此項技術之人仕來說眾多的變化和改 變將會隨時出現，本發明係不受限於被顯示和被描述的確 · 5 實結構和應用，而據此，所有適當的變化和等效物會被視 為落於在後附之申請專利範圍與其之等效物中之本發明的 範圍之内。 【圖式簡單說明】 _ 第1圖是為用於說明本發明之原理的圖示 10 第2圖是為描繪本發明之一實施例之示範結構的圖示 第3圖疋為描繪在第2圖之結構中之資料驅動器IC之 示範結構之細節的圖示； 第4圖疋為描緣在第3圖之結構中之資料控制電路之 15 示範結構之細節的圖示； 第5圖是為描繪在第3圖之結構中之計數器之示範豸 φ 構之細節的圖示； 第6圖是為用於說明在第2圖中所描緣之實施例之運 作的時序圖； / 20 帛7圖是為減在—時鐘信號與資料信號之相位之間 之關係的圖示； 第8圖是為描繪於在第2圏中所示之十個被串級連接 之資料驅動器IC之輸入級之時鐘信號之相對相位的時序圖 30 1222050 玖、發明說明 第9圖是為描繪一具有串級連接結構之習知LCD裝置 之例子的圖示； 第10圖是為描繪該等資料驅動器1C中之每一者之例 子之細節的圖示； 5 第11圖是為描繪該資料控制電路之例子之細節的圖示 第12圖是為描繪該計數器之例子之細節的圖示；

第13圖是為描繪該資料驅動器1C與該資料控制電路 之運作的時序圖；

10 第14圖是為描繪在十個被串級連接之資料驅動器1C 之輸入級之時鐘信號之波形的時序圖； 第15圓是為描繪由曰本專利申請案第2002-19518號 案所提出之LCD裝置之細節的圖示； 第16圖是為描繪在第15圖之結構中之每一資料驅動 15 器1C之結構之細節的圖示；

第17圖是為描繪在該串級連接中之以奇數編號之資料 驅動器1C中之每一者中之連接狀態的圖示； 第18圖是為描繪在該串級連接中之以偶數編號之資料 驅動器1C中之每一者中之連接狀態的圖示；及 20 第19圖是為描繪在日本專利申請案第2002-19518號 案中所揭露之LCD裝置之運作的時序圖。 【圖式之主要元件代表符號表】 10· · LCD面板 12…閘極驅動器

11 · ·控制電路 13· · ♦資料驅動器1C 31 1222050 玖、發明說明 20 · ·輸入緩衝器 21 · ·輸入緩衝器 22 ♦ ♦輸入緩衝器 23 · ·輸入緩衝器 24· ·計數器 25· · 時鐘控制電路 26* ·資料控制電路 27· ·閂電路 28··輸出緩衝器 29··輸出緩衝器 30·*輸出緩衝器 31 · ·輸出緩衝器 START起始信號 CLOCK日_言號 RESET重置信號 DATA 資料信號 CLK. 時鐘信號 40·*輸入電路 41··反相器 42· ·資料正反器電路 43· ♦資料正反器電路 44· ·輸出電路 45··反相器

46 · •反相器 47· · • NAND 閘 48·· .NAND 閘 49 · · • NAND 閘 50-1 至 50-n DFF 51· · .DFF 52* * •反相器 16· · •資料驅動器1C 60 · · •輸入緩衝器 61 · .輸入緩衝器 62 · · •輸入緩衝器 63 · · •反相器 64 · · •信號-反相開關電路 65 · · • Β寺鐘控制器 66 · _ •資料控制器 67… •内部電路 68 · · .反相器 69 * •信號-反相開關電路 70· · •反相器 η· · •輸出、緩衝器 72· · •輸出、緩衝器 100 · •半導體裝置 99 · · •半導體裝置 32 1222050 玖、發明說明 101 · 半導體裝置 100a· 第一輸入電路 100b· 第二輸入電路 100c* 信號處理電路 100d. 第一輸出電路 100e· 第二^出電路 17* · 資料驅動器1C 15 · · 信號線 120 · 輸入緩衝器 121 * 輸入緩衝器 122 · 輸入緩衝器 123 · 輸入緩衝器 124 · 計數器 125 · B和童控制電路 126 · 資料控制電路 127 · 閂電路 128 · 輸出緩衝器 129 · 輸出緩衝器 130 · 輸出緩衝器 131 · 輸出緩衝器 132 ··反相器 140 ··輸入電路 150 ··延遲電路 144 ··輸出電路 141 ··反相器 142 · ♦資料正反器電路 143 ··資料正反器電路 A · · ·信號 B · · ·信號 C · · ♦信號 D * · ·信號 151 ··反相器 152 ··反相器 153 · · D-閂電路 154 . . D-閂電路 145 ··反相器 146 ·.反相器 147 * · NAND 閘 148 · · NAND 閘 149 · · NAND 閘

33

Claims (1)

1. 拾、申請專利範圍 L —種半導體裝置，包含： —第一輸入電路，該第一輸入電路接收一個從外部 供應的第一信號； v 一第二輪入電路，該第二輸入電路係響應於由該第 ， —輸入電路所接收的第一信號來接收一個從外部供應的 第二信號； 一信號處理電路，該信號處理電路根據由該第二輸 入電路所接收的第二信號來執行信號處理； · 一第一輸出電路，該第一輸出電路把由該第一輸入 電路所接收的第一信號反相，並且把被反相的第一信號 輪出；及 一第二輸出電路，該第二輸出電路把由該第二輸入 電路所接收的第二信號延遲一預定的量，並且把被延遲 的第二信號輸出。 2·如申請專利範圍帛1項所述之半導體裝置，其中，該第 號是為_時鐘信號，該第二信號是為_資料信號， · 且该第二輸出電路把該資料信號延遲該時鐘信號的半個 週期，並且把被延遲的資料信號輸出。 3·如申請專利範圍第2項所述之半導體裝置，其中，該帛 · 4 一輪出電路係藉由使用-問電路來把該資料信號延遲。 4土申請專利範圍第3項所述之半導體裝置，其中，該資 ;斗L號在對應於該時鐘信號的前緣與後緣的位置運送一 > Λ塊，5亥化號處理電路從該由閂電路所延遲之資料 “號取得該對資訊塊中之在前面之—者，及從該不由問 34 1222050 拾、申請專利範圍 電路所延遲之資料信號取得該對資訊塊中之在後面之一 者。 5.如申請專利範圍第2項所述之半導體裝置，更包含， 一第三輸入電路，該第三輸入電路接收一個表示該 資料信號之取得的起始信號，及 一第三輸出電路，該第三輸出電路把由該第三輸入 電路所接收的起始信號延遲該資料信號之取得所需之時 鐘信號的週期數目。 6·如申請專利範圍第2項所述之半導體裝置，其中，該第 一和第二輸出電路中之至少一者係藉由使用一延遲線來 把該資料信號延遲。 7· —種顯示器裝置，包含： 一顯示器面板； 一閘極驅動器，該閘極驅動器驅動該顯示器面板的 閘極匯流排線；及 數個資料驅動器，該等資料驅動器被串級連接，並 且驅動該顯示器面板的資料匯流排線； 該等資料驅動器中之每一者包括， 一第一輸入電路，該第一輸入電路接收一個從 一先刖之級供應出來的第一信號； 一第二輸入電路，該第二輸入電路係響應於由 忒第一輸入電路所接收的第一信號來接收一個從該先前 之級供應出來的第二信號； 一信號處理電路，該信號處理電路根據由該第 35 拾、申請專利範圍 輪入電路所接收的第二信號來執行信號處理； 第一輸出電路，該第一輸出電路把由該第一 輸入電路所接收的第一信號反相，並且把被反相的第一 信號輸出，·及 第一輸出電路，該第二輸出電路把由該第二 輸入電路所接收的第二信號延遲一預定的量，並且把被 延遲的第二信號輸出。 1申：專利範圍第7項所述之顯示器裝置，其中，該第 φ -信號是為一時鐘信號，該第二信號是為一資料信號， 且该第二輸出電路把該資料信號延遲該時鐘信號的半個 週期，並且把被延遲的資料信號輸出。 女申明專利範圍第8項所述之顯示器裝置，其中，該第 二輸出電路係藉由使用一問電路來把該資料信號延遲。 〇·如申請專利範圍第9項所述之顯示器裝置，其中，該t 料信號在對應於該時鐘信號的前緣與後緣的位置運送一 對資訊塊，該信號處理電路從該由問電路所延遲之諸 # ㈣取得該對資訊塊中之在前面之—者，及從該不由問 電路所L遲之貝料信號取得該對資訊塊中之在後面之一 者。 ·· U‘m請專利範圍第8項所述之顯示器裝置，更包含， ，， …第—輸入電路’該第三輸入電路接收-個表示 ”亥資料、號之取得的起始信號，及 第一輸出電路’該第三輸出電路把由該第三輸 入電路所接㈣起始信號延遲該資料信號之取得所需之 36 1222050 拾、申請專利範圍 時鐘信號的週期數目。 12·如申請專利範圍第8項所述之顯示器裝置，其中，該第 一和第二輸出電路中之至少一者係藉由使用一延遲線來 把該資料信號延遲。 5 13· 一種信號傳輸系統，該信號傳輸系統包括數個被串級 連接的半導體裝置，並且連績地傳輸被輸入的信號，其 中，該數個半導體裝置中之每一者包括： 一第一輸入電路，該第一輸入電路接收一個從一 先前之級供應出來的第一信號； 〕 一第二輸入電路，該第二輸入電路係響應於由該 第一輸入電路所接收的第一信號來接收一個從該先前之 級供應出來的第二信號； 一信號處理電路，該信號處理電路根據由該第二 輸入電路所接收的第二信號來執行信號處理； > 一第一輸出電路，該第一輸出電路把由該第一輸 入電路所接收的第一信號反相，並且把被反相的第一信 號輸出；及 一第二輸出電路，該第二輸出電路把由該第二輸 入電路所接收的第二信號延遲一預定的量，並且把被延 3 遲的第二信號輪出。 37