JP2009128888A - 液晶駆動回路 - Google Patents
液晶駆動回路 Download PDFInfo
- Publication number
- JP2009128888A JP2009128888A JP2007307331A JP2007307331A JP2009128888A JP 2009128888 A JP2009128888 A JP 2009128888A JP 2007307331 A JP2007307331 A JP 2007307331A JP 2007307331 A JP2007307331 A JP 2007307331A JP 2009128888 A JP2009128888 A JP 2009128888A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- serial data
- liquid crystal
- duty
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 85
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 41
- 238000001514 detection method Methods 0.000 claims description 20
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 15
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 15
- 102100021133 Nuclear protein 1 Human genes 0.000 description 15
- 101150080085 SEG1 gene Proteins 0.000 description 11
- 101100421134 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sle1 gene Proteins 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000012795 verification Methods 0.000 description 5
- 101100202858 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SEG2 gene Proteins 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
- G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】シリアルデータ受信回路10によって受信されたシリアルデータに基づいて液晶表示セグメントを点灯又は消灯させるための駆動信号を生成すると共に、1/4デューティ駆動と1/3デューティ駆動とが切り換え可能な液晶駆動信号生成回路30を備える。また、シリアルデータ受信回路10が1/4デューティ駆動に対応したシリアルデータを受信した時には、識別データに基づいて、液晶駆動信号生成回路30を1/4デューティ駆動状態に設定し、その後、シリアルデータ受信回路10が1/3デューティ駆動に対応したシリアルデータを受信した時には、シリアルデータが液晶駆動信号生成回路30に取り込まれるのを禁止する状態設定回路を備える。
【選択図】図3
Description
図4はシリアルデータ受信回路10の構成を示す図である。シリアルデータ受信回路10は、シリアルデータ中のアドレスデータの照合を行うCCBインターフェース回路11(CCBはComputer Control Busの略)と、CCBインターフェース回路11を介して入力されたシリアルデータを取り込む32ビットのシフトレジスタ12と、シフトレジスタ12に取り込まれた3ビットの識別データの中、2ビットの識別データSR[31],SR[32]に基づいて、ラッチクロックLCK[1],LCK[2],LCK[3],LCK[4]を生成するラッチクロック生成回路13を備えている。
図8は液晶駆動信号生成回路30の構成を示す図である。液晶駆動信号生成回路30は、表示データレジスタ20、および制御データレジスタ21に取り込まれた表示データDDATA1〜DDATA4、制御データCDATAに基づいて、液晶表示セグメントを点灯又は消灯させるためのセグメント信号SEG1、SEG2、・・・を生成するセグメント信号生成回路31と、第2のリセット制御回路70の出力信号DT3に基づいて、コモン信号COM1〜COM4を生成するコモン信号生成回路32を備えている。
まず、電源を投入して電源電圧VDDを印加すると、途中、ある一定の範囲の電圧でパワーダウン検出回路40が出力信号VDET=Hレベルのパルス(本発明の電源投入検出信号の一例)を出力する。このパルス信号により後段のラッチ回路がリセットされ、ラッチ回路50の出力信号BSRSETはLレベルになり、第1のリセット制御回路のSRラッチ回路SR400、SR401、SR410、SR411と、第2のリセット制御回路SRラッチ回路SR300、SR301、SR310の出力はそれぞれHレベルにセットされる。この時、NOR回路NR400の出力信号DT4と、NOR回路NR300の出力信号DT3は、共にLレベルになる。すると、OR回路OR100の出力信号/RESETもLレベルになる。これにより、回路がどちらのデューティ駆動状態でもないリセット状態であるとして、液晶駆動信号生成回路30はリセットされる。これにより、こうして電源投入後のLCDセグメントの無意味表示を防ぐことができる。このリセット信号は、回路の動作を決定するシリアルデータが全て入力されるまで出力される。
次に、上記リセット状態から、液晶駆動回路を1/4デューティ駆動に設定する場合について、図3、図9を参照しながら説明する。1/4デューティ駆動に対応した3ビットの識別データ(SR[30],SR[31],SR[32])=(0,0,0),(SR[30],SR[31],SR[32])=(0,0,1),(SR[30],SR[31],SR[32])=(0,1,0),(SR[30],SR[31],SR[32])=(0,1,1)が付加された、4ステップのシリアルデータがシリアルデータ受信回路10に次々と入力される。
が表示データレジスタ20、制御データレジスタ21に入力されない状態になる。この場合、識別データSR[30]が"0"であるので、出力信号LCKINがHレベルでありシリアルデータは表示データレジスタ20、制御データレジスタ21に転送される。
次に、上記リセット状態から液晶駆動回路を1/3デューティ駆動に設定する場合について、図3、図10を参照しながら説明する。1/3デューティ駆動に対応した3ビットの識別データ(SR[30],SR[31],SR[32])=(1,0,0),(SR[30],SR[31],SR[32])=(1,0,1),(SR[30],SR[31],SR[32])=(1,1,0)が付加された、3ステップのシリアルデータがシリアルデータ受信回路10にすべて入力されると、同様にして、ラッチクロックLCK[1],LCK[2],LCK[3]に同期して、SRラッチ回路SR300、SR301、SR310は次々とLレベルを出力し、NOR回路NR300の出力信号DT3はHレベルを出力する。これにより、OR回路0R100の出力信号はHレベルに変化し、液晶駆動信号生成回路30のリセットは解除される。尚、CCBインターフェース回路11のアドレス照合はOKであるとする。
12 シフトレジスタ 13 ラッチクロック生成回路
20 表示データレジスタ 21 制御データレジスタ
30 液晶駆動信号生成回路 31 セグメント信号生成回路
32 コモン信号生成回路
60 第1のリセット制御回路 70 第2のリセット制御回路
80 データ転送制御回路
Claims (9)
- 表示データと、1/nデューティ駆動、1/mデューティ駆動のうち、いずれかに対応したものかを識別するための識別データと、を含むシリアルデータを受信するシリアルデータ受信回路と、
前記シリアルデータ受信回路によって受信された前記シリアルデータに基づいて液晶表示セグメントを点灯又は消灯させるためのセグメント信号及びコモン信号を生成すると共に、1/nデューティ駆動と1/mデューティ駆動とが切り換え可能な液晶駆動信号生成回路と、
前記シリアルデータ受信回路が1/nデューティ駆動に対応したシリアルデータを受信した時には、前記識別データに基づいて、前記液晶駆動信号生成回路を1/nデューティ駆動状態に設定し、その後、前記シリアルデータ受信回路が1/mデューティ駆動に対応したシリアルデータを受信した時には、前記識別データに基づいて、前記シリアルデータが前記液晶駆動信号生成回路に取り込まれるのを禁止すると共に、前記液晶駆動信号生成回路のデューティ駆動状態の変更を禁止する、状態設定回路と、を備えることを特徴とする液晶駆動回路。 - 表示データと、1/nデューティ駆動、1/mデューティ駆動のうち、いずれかに対応したものかを識別するための識別データと、を含むシリアルデータを受信するシリアルデータ受信回路と、
前記シリアルデータ受信回路により受信されたシリアルデータが転送されるデータレジスタと、
前記データレジスタに転送された前記シリアルデータに基づいて、液晶表示セグメントを点灯又は消灯させるためのセグメント信号及びコモン信号を生成すると共に、1/nデューティ駆動と1/mデューティ駆動とが切り換え可能な液晶駆動信号生成回路と、
電源投入時に前記液晶駆動信号生成回路をリセット状態に設定し、前記シリアルデータ受信回路が1/nデューティ駆動に対応したシリアルデータを受信した時には、前記識別データに基づいて、前記シリアルデータを前記データレジスタに転送し、前記液晶駆動信号生成回路のリセット状態を解除すると共に前記液晶駆動信号生成回路を1/nデューティ駆動状態に設定し、
前記リセット状態の解除後に、前記シリアルデータ受信回路が1/mデューティ駆動に対応したシリアルデータを受信した時には、前記識別データに基づいて、前記シリアルデータが前記データレジスタへ転送されるのを禁止すると共に、前記液晶駆動信号生成回路のデューティ駆動状態の変更を禁止する、状態設定回路と、備えることを特徴とする液晶駆動回路。 - 前記シリアルデータは、1/nデューティ駆動、1/mデューティ駆動に対応して、複数のステップに区分されたシリアルデータで構成され、各ステップのシリアルデータは異なる識別データを含むことを特徴とする請求項1又請求項2に記載の液晶駆動回路。
- 前記状態設定回路は、電源投入検知信号に基づいて、前記液晶駆動信号生成回路をリセット状態に設定するための第1のリセット信号を生成し、その後前記シリアルデータ受信回路が1/nデューティ駆動に対応した前記シリアルデータを全て受信した時に、前記液晶駆動信号生成回路のリセット状態を解除するための第1のリセット解除信号を生成する第1のリセット制御回路と、
電源投入時に前記液晶駆動信号生成回路をリセット状態に設定するための第2のリセット信号を生成し、その後、前記シリアルデータ受信回路が1/mデューティ駆動に対応した前記シリアルデータを全て受信した時に、前記液晶駆動信号生成回路のリセット状態を解除するための第2のリセット解除信号を生成する第2のリセット制御回路と、を備えることを特徴とする請求項2又は請求項3のいずれかに記載の液晶駆動回路。 - 前記識別データ、前記第1のリセット解除信号に基づいて、前記1/nデューティ駆動に対応した前記シリアルデータを前記データレジスタに転送することを可能にし、
前記識別データ、前記第2のリセット解除信号に基づいて、前記1/mデューティ駆動に対応した前記シリアルデータを前記データレジスタに転送することを可能にするデータ転送制御回路を備えることを特徴とする請求項4に記載の液晶駆動回路。 - 前記シリアルデータ受信回路は、前記シリアルデータを取り込むシフトレジスタと、前記シフトレジスタに取り込まれたシリアルデータに含まれる前記識別データに基づいて、ラッチクロックを発生するラッチクロック生成回路を備え、
前記データレジスタは前記ラッチクロック及び前記データ転送制御回路の出力に基づいて、前記表示データを取り込むことを特徴とする請求項5に記載の液晶駆動回路。 - 前記第1のリセット制御回路は前記電源投入検知信号に基づいてリセットされ、前記ラッチクロックによりセットされる第1のフリップフロップを備え、
前記第2のリセット制御回路は前記電源投入検知信号に基づいてリセットされ、前記ラッチクロックによりセットされる第2のフリップフロップを備えることを特徴とする請求項6に記載の液晶駆動回路。 - 前記第2のリセット制御回路の出力に応じて、前記液晶駆動信号生成回路の1/nデューティ駆動と1/mデューティ駆動とが切り換えられることを特徴とする請求項4に記載の液晶駆動回路。
- 前記シリアルデータ受信回路は、前記シリアルデータに含まれたアドレスデータの照合を行うインターフェース回路を備え、前記インターフェース回路によるアドレス照合結果に基づいて、前記シリアルデータを前記シフトレジスタに取り込むことを特徴とする請求項6に記載の液晶駆動回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007307331A JP2009128888A (ja) | 2007-11-28 | 2007-11-28 | 液晶駆動回路 |
US12/274,645 US8154496B2 (en) | 2007-11-28 | 2008-11-20 | Liquid crystal display drive circuit |
TW097145886A TWI401644B (zh) | 2007-11-28 | 2008-11-27 | 液晶驅動電路 |
CN2008101819433A CN101599242B (zh) | 2007-11-28 | 2008-11-28 | 液晶驱动电路 |
EP08020672A EP2065874A1 (en) | 2007-11-28 | 2008-11-28 | Liquid crystal display drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007307331A JP2009128888A (ja) | 2007-11-28 | 2007-11-28 | 液晶駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009128888A true JP2009128888A (ja) | 2009-06-11 |
Family
ID=40293776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007307331A Ceased JP2009128888A (ja) | 2007-11-28 | 2007-11-28 | 液晶駆動回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8154496B2 (ja) |
EP (1) | EP2065874A1 (ja) |
JP (1) | JP2009128888A (ja) |
CN (1) | CN101599242B (ja) |
TW (1) | TWI401644B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9058761B2 (en) * | 2009-06-30 | 2015-06-16 | Silicon Laboratories Inc. | System and method for LCD loop control |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5683791A (en) * | 1979-12-11 | 1981-07-08 | Casio Computer Co Ltd | Liquid crystal drive circuit |
JPS63237094A (ja) * | 1987-03-26 | 1988-10-03 | 株式会社東芝 | 大型led表示システム |
JPH01105297A (ja) * | 1987-06-19 | 1989-04-21 | Toshiba Corp | 表示制御方式 |
JPH06167941A (ja) * | 1992-11-30 | 1994-06-14 | New Japan Radio Co Ltd | 表示駆動装置 |
JPH07210121A (ja) * | 1994-01-11 | 1995-08-11 | Canon Inc | 表示制御システム |
JPH07319418A (ja) * | 1994-05-25 | 1995-12-08 | Sanyo Electric Co Ltd | 表示駆動回路 |
JPH08274652A (ja) * | 1995-03-30 | 1996-10-18 | Mazda Motor Corp | シリアル・パラレル変換器及び機器の制御装置 |
JP2001013927A (ja) * | 1999-06-25 | 2001-01-19 | Toshiba Corp | モニタ用デジタルインターフェイス回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5778444A (en) | 1996-05-06 | 1998-07-07 | Motorola, Inc. | Method and apparatus for reset-sensitive and controlled register write accesses in a data processing system with user and test modes |
JP4159268B2 (ja) * | 2001-06-06 | 2008-10-01 | 日本電気株式会社 | 液晶表示装置の駆動方法 |
JP4353676B2 (ja) * | 2002-05-24 | 2009-10-28 | 富士通マイクロエレクトロニクス株式会社 | 集積半導体回路、表示装置および信号伝送システム |
KR100687336B1 (ko) * | 2003-03-25 | 2007-02-27 | 비오이 하이디스 테크놀로지 주식회사 | 액정구동장치 및 그 구동방법 |
US7369111B2 (en) * | 2003-04-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Gate driving circuit and display apparatus having the same |
KR100608106B1 (ko) * | 2003-11-20 | 2006-08-02 | 삼성전자주식회사 | 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법 |
KR101056369B1 (ko) * | 2004-09-18 | 2011-08-11 | 삼성전자주식회사 | 구동유닛 및 이를 갖는 표시장치 |
TWI292569B (en) * | 2005-03-11 | 2008-01-11 | Himax Tech Ltd | Chip-on-glass liquid crystal display and transmission method thereof |
JP4796983B2 (ja) * | 2007-03-08 | 2011-10-19 | オンセミコンダクター・トレーディング・リミテッド | シリアル/パラレル変換回路、液晶表示駆動回路 |
-
2007
- 2007-11-28 JP JP2007307331A patent/JP2009128888A/ja not_active Ceased
-
2008
- 2008-11-20 US US12/274,645 patent/US8154496B2/en not_active Expired - Fee Related
- 2008-11-27 TW TW097145886A patent/TWI401644B/zh not_active IP Right Cessation
- 2008-11-28 CN CN2008101819433A patent/CN101599242B/zh not_active Expired - Fee Related
- 2008-11-28 EP EP08020672A patent/EP2065874A1/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5683791A (en) * | 1979-12-11 | 1981-07-08 | Casio Computer Co Ltd | Liquid crystal drive circuit |
JPS63237094A (ja) * | 1987-03-26 | 1988-10-03 | 株式会社東芝 | 大型led表示システム |
JPH01105297A (ja) * | 1987-06-19 | 1989-04-21 | Toshiba Corp | 表示制御方式 |
JPH06167941A (ja) * | 1992-11-30 | 1994-06-14 | New Japan Radio Co Ltd | 表示駆動装置 |
JPH07210121A (ja) * | 1994-01-11 | 1995-08-11 | Canon Inc | 表示制御システム |
JPH07319418A (ja) * | 1994-05-25 | 1995-12-08 | Sanyo Electric Co Ltd | 表示駆動回路 |
JPH08274652A (ja) * | 1995-03-30 | 1996-10-18 | Mazda Motor Corp | シリアル・パラレル変換器及び機器の制御装置 |
JP2001013927A (ja) * | 1999-06-25 | 2001-01-19 | Toshiba Corp | モニタ用デジタルインターフェイス回路 |
Also Published As
Publication number | Publication date |
---|---|
US20090140969A1 (en) | 2009-06-04 |
TWI401644B (zh) | 2013-07-11 |
EP2065874A1 (en) | 2009-06-03 |
CN101599242B (zh) | 2011-08-17 |
US8154496B2 (en) | 2012-04-10 |
TW200923878A (en) | 2009-06-01 |
CN101599242A (zh) | 2009-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8149204B2 (en) | Gate driver with error blocking mechanism, method of operating the same, and display device having the same | |
JP2016004388A (ja) | 通信システム及び電子回路 | |
US8112569B2 (en) | Integrated circuit and electronic device | |
JP2008180830A (ja) | 表示装置 | |
TWI649733B (zh) | 顯示裝置及其閘極驅動器 | |
US9557964B2 (en) | Random number generator and method for generating random number thereof | |
JP2009128888A (ja) | 液晶駆動回路 | |
JP5125605B2 (ja) | リセット制御を有する集積回路装置 | |
US20100327964A1 (en) | Semiconductor device and method of removing semiconductor device noise | |
US9274170B2 (en) | Semiconductor device | |
JP2009171696A (ja) | マトリクスコンバータ及びその出力電圧制御方法 | |
JP4908056B2 (ja) | 半導体装置および半導体装置のテスト実行方法 | |
US20070206718A1 (en) | Register circuit, semiconductor device, and electric appliance | |
JP2008241930A (ja) | 液晶駆動装置 | |
JP2005084559A (ja) | パワーオンリセット回路 | |
US20130194878A1 (en) | Semiconductor device including semiconductor memory circuit | |
US6459751B1 (en) | Multi-shifting shift register | |
JP5456705B2 (ja) | 画像形成装置 | |
US6201422B1 (en) | State machine, semiconductor device and electronic equipment | |
KR101100754B1 (ko) | 이중버퍼 구조를 가진 타이머 회로 | |
JP6769490B2 (ja) | 集積回路装置 | |
JP2009265132A (ja) | タイミングコントローラ、画像信号線駆動回路および画像表示装置 | |
KR100925291B1 (ko) | 액정 표시 장치 | |
JP2005218190A (ja) | 出力短絡保護回路 | |
JP2009044219A (ja) | データ通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100127 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131003 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131211 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140417 |