JPH08227282A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08227282A JPH08227282A JP3246395A JP3246395A JPH08227282A JP H08227282 A JPH08227282 A JP H08227282A JP 3246395 A JP3246395 A JP 3246395A JP 3246395 A JP3246395 A JP 3246395A JP H08227282 A JPH08227282 A JP H08227282A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- duty ratio
- liquid crystal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 コントロール回路を構成するLSIの設計変
更なしに、振動電圧により作成される平均電圧値を、抵
抗分割により作成されるものと同じように、簡単に変更
可能とする。 【構成】 振動制御クロックのデューティ比を設定する
ためのデューティ比制御信号DTをコントロール回路5
の外部より入力する信号入力部5aと、該デューティ比
制御信号DTにより、振動制御クロックを作成するため
の内部信号RTのタイミングを変更するタイミング変更
部5bと、タイミング変更した内部信号RTより振動制
御クロックTを作成する振動制御クロック作成部5cと
を備えた。
更なしに、振動電圧により作成される平均電圧値を、抵
抗分割により作成されるものと同じように、簡単に変更
可能とする。 【構成】 振動制御クロックのデューティ比を設定する
ためのデューティ比制御信号DTをコントロール回路5
の外部より入力する信号入力部5aと、該デューティ比
制御信号DTにより、振動制御クロックを作成するため
の内部信号RTのタイミングを変更するタイミング変更
部5bと、タイミング変更した内部信号RTより振動制
御クロックTを作成する振動制御クロック作成部5cと
を備えた。
Description
【0001】
【産業上の利用分野】本発明は、非線型素子として薄膜
トランジスタを用いたアクティブマトリクス型の液晶表
示装置(以下、TFT液晶表示装置ともいう。)に関
し、特に液晶により画像表示を行う液晶パネルを、デジ
タル映像信号に基づいて振動電圧平均値駆動法(以後、
振動電圧法と略記する。)により駆動するようにしたも
のに関する。
トランジスタを用いたアクティブマトリクス型の液晶表
示装置(以下、TFT液晶表示装置ともいう。)に関
し、特に液晶により画像表示を行う液晶パネルを、デジ
タル映像信号に基づいて振動電圧平均値駆動法(以後、
振動電圧法と略記する。)により駆動するようにしたも
のに関する。
【0002】
【従来の技術】図5は従来のTFT液晶表示装置の概略
構成を示すブロック図であり、図において、20は振動
電圧法を用いたTFT液晶表示装置で、スイッチング素
子として薄膜トランジスタ(TFT)を用いたアクティ
ブマトリクス型の液晶パネル4と、該液晶パネル4の走
査信号線を駆動するゲートドライバー2と、該液晶パネ
ル4のデータ信号線を振動電圧駆動法を用いて駆動する
ソースドライバー3と、画像データを受け、上記各ドラ
イバー2,3及び液晶パネル4を制御するコントロール
回路1とを有している。
構成を示すブロック図であり、図において、20は振動
電圧法を用いたTFT液晶表示装置で、スイッチング素
子として薄膜トランジスタ(TFT)を用いたアクティ
ブマトリクス型の液晶パネル4と、該液晶パネル4の走
査信号線を駆動するゲートドライバー2と、該液晶パネ
ル4のデータ信号線を振動電圧駆動法を用いて駆動する
ソースドライバー3と、画像データを受け、上記各ドラ
イバー2,3及び液晶パネル4を制御するコントロール
回路1とを有している。
【0003】ここで、振動電圧駆動法とは、デジタルソ
ースドライバーにおいて1出力期間中に1レベルの電圧
を出力するのではなく、ある2電圧間を交互に、複数回
振動する電圧(以後、振動電圧と略記する。)を出力
し、液晶パネル自体が持つ低域通過フィルターとしての
特性を利用して、振動電圧から交流成分を取り除き、絵
素自体に振動電圧の平均値としての定電圧を印加する方
式である。
ースドライバーにおいて1出力期間中に1レベルの電圧
を出力するのではなく、ある2電圧間を交互に、複数回
振動する電圧(以後、振動電圧と略記する。)を出力
し、液晶パネル自体が持つ低域通過フィルターとしての
特性を利用して、振動電圧から交流成分を取り除き、絵
素自体に振動電圧の平均値としての定電圧を印加する方
式である。
【0004】また、図6は上記デジタルソースドライバ
ー3の1出力対応の構成を説明するための図であり、該
ドライバーを構成する複数の出力回路の1つを示してい
る。実際のソースドライバー3には、図6に示す出力回
路200が、液晶パネル4の水平方向分の絵素の数,つ
まりデータ信号線の数だけ設けられている。なお、以下
の説明では、説明を簡単にするため、デジタルデータ及
び出力回路200は4ビット構成であるものとする。
ー3の1出力対応の構成を説明するための図であり、該
ドライバーを構成する複数の出力回路の1つを示してい
る。実際のソースドライバー3には、図6に示す出力回
路200が、液晶パネル4の水平方向分の絵素の数,つ
まりデータ信号線の数だけ設けられている。なお、以下
の説明では、説明を簡単にするため、デジタルデータ及
び出力回路200は4ビット構成であるものとする。
【0005】この出力回路200は、映像信号データD
0,D1,D2,D3に基づいて階調表示信号を、液晶
表示装置の対応するデータ信号線Onに出力するもの
で、サンプリングクロックTsmpの立ち上がりによっ
て、該映像信号データD0,D1,D2,D3をラッチ
し記憶するサンプリングメモリMsmpと、出力パルス
OEの立ち上がりで該サンプリングメモリMsmpの出
力を取り込み、次の出力パルスOEの立ち上がりまで、
取り込んだ値を保持するホールドメモリMhとを有して
いる。
0,D1,D2,D3に基づいて階調表示信号を、液晶
表示装置の対応するデータ信号線Onに出力するもの
で、サンプリングクロックTsmpの立ち上がりによっ
て、該映像信号データD0,D1,D2,D3をラッチ
し記憶するサンプリングメモリMsmpと、出力パルス
OEの立ち上がりで該サンプリングメモリMsmpの出
力を取り込み、次の出力パルスOEの立ち上がりまで、
取り込んだ値を保持するホールドメモリMhとを有して
いる。
【0006】また上記出力回路200には、発生電圧レ
ベルがV0,V4,V8,V12,V16である階調用
基準電源に接続された5つのアナログスイッチASW
0,ASW4,ASW8,ASW12,ASW16が設
けられており、該アナログスイッチは選択制御回路SC
OLによって上記保持該回路Mhの保持データに基づい
て、選択的に開閉制御されるようになっている。
ベルがV0,V4,V8,V12,V16である階調用
基準電源に接続された5つのアナログスイッチASW
0,ASW4,ASW8,ASW12,ASW16が設
けられており、該アナログスイッチは選択制御回路SC
OLによって上記保持該回路Mhの保持データに基づい
て、選択的に開閉制御されるようになっている。
【0007】つまり、アナログスイッチASW0、AS
W4、ASW8、ASW12、ASW16には外部から
それぞれ階調用基準電圧V0、V4、V8、V12、V
16が入力されており、導通状態となったアナログスイ
ッチを通して、対応した電圧V0、V4、V8、V1
2、V16のいずれかが本出力回路の出力として液晶パ
ネルのソース信号線に出力され、液晶パネルの絵素を対
応した電圧に充電するようになっている。また、各アナ
ログスイッチには、それぞれ制御入力として、選択制御
回路SCOLの出力S0、S4、S8、S12、S16
が入力されている。また、上記選択制御回路SCOLに
は、ホールドメモリMhに記憶されている映像信号デー
タd0〜d3とともに、上記コントロール回路1にて作
成されるデューティ比が異なるクロック信号(以下、振
動制御クロックともいう。)T1,T2(図7参照)が
供給されており、該選択制御回路SCOLは、映像信号
データD0〜D3に基づいて上記アナログスイッチのう
ち所定の2つを選択し、該選択した2つのアナログスイ
ッチを上記クロック信号T1あるいはクロック信号T2
のタイミングで相補的に開閉制御するよう構成されてい
る。
W4、ASW8、ASW12、ASW16には外部から
それぞれ階調用基準電圧V0、V4、V8、V12、V
16が入力されており、導通状態となったアナログスイ
ッチを通して、対応した電圧V0、V4、V8、V1
2、V16のいずれかが本出力回路の出力として液晶パ
ネルのソース信号線に出力され、液晶パネルの絵素を対
応した電圧に充電するようになっている。また、各アナ
ログスイッチには、それぞれ制御入力として、選択制御
回路SCOLの出力S0、S4、S8、S12、S16
が入力されている。また、上記選択制御回路SCOLに
は、ホールドメモリMhに記憶されている映像信号デー
タd0〜d3とともに、上記コントロール回路1にて作
成されるデューティ比が異なるクロック信号(以下、振
動制御クロックともいう。)T1,T2(図7参照)が
供給されており、該選択制御回路SCOLは、映像信号
データD0〜D3に基づいて上記アナログスイッチのう
ち所定の2つを選択し、該選択した2つのアナログスイ
ッチを上記クロック信号T1あるいはクロック信号T2
のタイミングで相補的に開閉制御するよう構成されてい
る。
【0008】次にソースドライバーの動作について説明
する。
する。
【0009】ソースドライバー3では、それぞれ適当な
タイミングで与えられるサンプリングクロックTsmp
の立ち上がりによって、各出力回路のサンプリングメモ
リMsmpにデジタルの映像信号D0〜D3をラッチし
記憶する。このようにして1水平ライン分の各絵素に対
応する映像信号が全てサンプリングされると、その後適
当なタイミングで与えられる出力パルスOEの立ち上が
りにより、サンプリングされた映像信号が各出力回路の
サンプリングメモリMsmpからホールドメモリMhへ
一斉に移される。該ホールドメモリMhでは、次の出力
パルスOEの立ち上がりまで、即ち1出力期間の間中そ
の値を保持する。なお、その間、各出力回路のサンプリ
ングメモリMsmpにより、次の1水平ライン分のデー
タのサンプリングが行われる。
タイミングで与えられるサンプリングクロックTsmp
の立ち上がりによって、各出力回路のサンプリングメモ
リMsmpにデジタルの映像信号D0〜D3をラッチし
記憶する。このようにして1水平ライン分の各絵素に対
応する映像信号が全てサンプリングされると、その後適
当なタイミングで与えられる出力パルスOEの立ち上が
りにより、サンプリングされた映像信号が各出力回路の
サンプリングメモリMsmpからホールドメモリMhへ
一斉に移される。該ホールドメモリMhでは、次の出力
パルスOEの立ち上がりまで、即ち1出力期間の間中そ
の値を保持する。なお、その間、各出力回路のサンプリ
ングメモリMsmpにより、次の1水平ライン分のデー
タのサンプリングが行われる。
【0010】そして選択制御回路SCOLは、上記ホー
ルドメモリMhにホールドされている映像信号に基づい
て、上記アナログスイッチを選択的に開閉制御して、所
定の階調表示信号を、対応するデータ信号線に出力す
る。
ルドメモリMhにホールドされている映像信号に基づい
て、上記アナログスイッチを選択的に開閉制御して、所
定の階調表示信号を、対応するデータ信号線に出力す
る。
【0011】ここで、上記選択制御回路SCOLの論理
構成、つまり入力と出力の関係は論理表(表1)に示す
通りである。
構成、つまり入力と出力の関係は論理表(表1)に示す
通りである。
【0012】
【表1】
【0013】本表にて、d0,d1,d2,d3は、選
択制御回路SCOLへの4ビットの入力であり、上記ホ
ールドメモリMhの保持データである。S0、S4、S
8、S12,S16は該選択制御回路SCOLの出力
で、これはアナログスイッチの制御信号となっている。
ここでt1は信号T1がハイレベルのときは1、ローレ
ベルのときは0となる値を示し、/t1は信号T1がハ
イレベルのときは0、ローレベルのときは1となる値を
示す。またt2は信号T2がハイレベルのときは1、ロ
ーレベルのときは0となる値を示し、/t2は信号T2
がハイレベルのときは0、ローレベルのときは1となる
値を示す。また表にて空白欄は上記制御信号が0である
ことを示す。
択制御回路SCOLへの4ビットの入力であり、上記ホ
ールドメモリMhの保持データである。S0、S4、S
8、S12,S16は該選択制御回路SCOLの出力
で、これはアナログスイッチの制御信号となっている。
ここでt1は信号T1がハイレベルのときは1、ローレ
ベルのときは0となる値を示し、/t1は信号T1がハ
イレベルのときは0、ローレベルのときは1となる値を
示す。またt2は信号T2がハイレベルのときは1、ロ
ーレベルのときは0となる値を示し、/t2は信号T2
がハイレベルのときは0、ローレベルのときは1となる
値を示す。また表にて空白欄は上記制御信号が0である
ことを示す。
【0014】10進で表したデータ(選択制御回路への
入力)が0、4、8、12のときは、それぞれ選択制御
回路の出力(以下、選択出力ともいう。)S0、S4、
S8、S12のみが1となり、それぞれ供給されている
階調用基準電圧V0、V4、V8、V12がそのまま出
力される。また、データが2、6、10、14の時は、
クロック信号T2を基本クロックとして、例えば、デー
タが2の場合は、選択出力S0、S4が交互に0,1と
なり、階調用基準電圧V0,V4間を振動する振動電圧
が階調表示信号として出力される。データが6、10、
14の場合も同様クロック信号T2を基本クロックとす
る振動電圧が出力される。
入力)が0、4、8、12のときは、それぞれ選択制御
回路の出力(以下、選択出力ともいう。)S0、S4、
S8、S12のみが1となり、それぞれ供給されている
階調用基準電圧V0、V4、V8、V12がそのまま出
力される。また、データが2、6、10、14の時は、
クロック信号T2を基本クロックとして、例えば、デー
タが2の場合は、選択出力S0、S4が交互に0,1と
なり、階調用基準電圧V0,V4間を振動する振動電圧
が階調表示信号として出力される。データが6、10、
14の場合も同様クロック信号T2を基本クロックとす
る振動電圧が出力される。
【0015】また、データが1、5、9、13の時は、
クロック信号T1を基本クロックとする振動電圧とな
り、データが3、7、11、15の時も、クロック信号
T1を基本クロックとする振動電圧となる。
クロック信号T1を基本クロックとする振動電圧とな
り、データが3、7、11、15の時も、クロック信号
T1を基本クロックとする振動電圧となる。
【0016】図7は、上記クロック信号T1、T2の波
形を示す。ここでは、図に示すようにクロック信号T1
はデューティ比が3:1、クロック信号T2はデューテ
ィ比が1:1(50:50)のクロックとなっている。
形を示す。ここでは、図に示すようにクロック信号T1
はデューティ比が3:1、クロック信号T2はデューテ
ィ比が1:1(50:50)のクロックとなっている。
【0017】図8(a)は、データが4n+2(n=
0、1、2、3)の時に本出力回路から出力される階調
表示信号を示しており、これは、階調用基準電圧V4nと
V4n+4との間の振動電圧であるから、絵素にはその平均
値
0、1、2、3)の時に本出力回路から出力される階調
表示信号を示しており、これは、階調用基準電圧V4nと
V4n+4との間の振動電圧であるから、絵素にはその平均
値
【0018】
【数1】
【0019】が与えられる。
【0020】また、図8(b)は、データが4n+1
(n=0、1、2、3)の時に本出力回路から出力され
る階調表示信号を示しており、これは、階調用基準電圧
V4nとV4n+4との間を3:1のデューティ比で振動する
電圧であるから、絵素にはその平均値
(n=0、1、2、3)の時に本出力回路から出力され
る階調表示信号を示しており、これは、階調用基準電圧
V4nとV4n+4との間を3:1のデューティ比で振動する
電圧であるから、絵素にはその平均値
【0021】
【数2】
【0022】が与えられることになる。
【0023】また、図8(c)は、データが4n+3の
時に本出力回路から出力される階調表示信号を示してお
り、この場合は、階調用基準電圧V4nとV4n+4との間を
1:3のデューティ比で振動する電圧であるから、絵素
にはその平均値
時に本出力回路から出力される階調表示信号を示してお
り、この場合は、階調用基準電圧V4nとV4n+4との間を
1:3のデューティ比で振動する電圧であるから、絵素
にはその平均値
【0024】
【数3】
【0025】が与えられることになる。
【0026】
【発明が解決しようとする課題】ところが、上述した、
振動電圧法を用いたソースドライバーを搭載した液晶表
示装置では、振動電圧によって作成する平均電圧値(補
間階調電圧)は、液晶表示装置内の振動回路制御用のコ
ントロール回路1によってあらかじめ設定された振動制
御クロックT1、T2のデューティー比により決定され
る。したがって、振動電圧によって作成する平均電圧値
は、1出力期間中に1レベルの電圧を出力するタイプの
ソースドライバにおける基準電圧(階調表示電圧)のよ
うに、抵抗分割等の方法により容易に変更することがで
きず、上記振動電圧によって作成する平均電圧値を変更
するには、振動制御クロックT1、T2を作成するコン
トロール回路1内の例えばLSIの設計変更等の作業が
必要となる。
振動電圧法を用いたソースドライバーを搭載した液晶表
示装置では、振動電圧によって作成する平均電圧値(補
間階調電圧)は、液晶表示装置内の振動回路制御用のコ
ントロール回路1によってあらかじめ設定された振動制
御クロックT1、T2のデューティー比により決定され
る。したがって、振動電圧によって作成する平均電圧値
は、1出力期間中に1レベルの電圧を出力するタイプの
ソースドライバにおける基準電圧(階調表示電圧)のよ
うに、抵抗分割等の方法により容易に変更することがで
きず、上記振動電圧によって作成する平均電圧値を変更
するには、振動制御クロックT1、T2を作成するコン
トロール回路1内の例えばLSIの設計変更等の作業が
必要となる。
【0027】つまり、新規設計の液晶パネルを使用した
場合など、絵素に印加する電圧に対する階調レベルの特
性が、それ以前に使用していた液晶パネルと違っている
と、前者のパネルを使用して、後者のパネルを使用して
いた場合の特性を得ようとすると、コントロール回路を
構成するLSIの設計変更を行って、振動制御クロック
T1、T2のデューティ比を変更し、振動電圧によって
作成する補間階調電圧の平均電圧値を変更する必要があ
る。
場合など、絵素に印加する電圧に対する階調レベルの特
性が、それ以前に使用していた液晶パネルと違っている
と、前者のパネルを使用して、後者のパネルを使用して
いた場合の特性を得ようとすると、コントロール回路を
構成するLSIの設計変更を行って、振動制御クロック
T1、T2のデューティ比を変更し、振動電圧によって
作成する補間階調電圧の平均電圧値を変更する必要があ
る。
【0028】本発明はこのような問題点を解決するため
になされたもので、コントロール回路を構成するLSI
の設計変更なしに、振動電圧により作成される補間階調
電圧のレベルを抵抗分割により作成されるものと同じよ
うに、簡単に変更することができる液晶表示装置を得る
ことが本発明の目的である。
になされたもので、コントロール回路を構成するLSI
の設計変更なしに、振動電圧により作成される補間階調
電圧のレベルを抵抗分割により作成されるものと同じよ
うに、簡単に変更することができる液晶表示装置を得る
ことが本発明の目的である。
【0029】
【課題を解決するための手段】この発明に係る液晶表示
装置は、液晶により画像表示を行う液晶パネルと、電位
レベルが異なる複数の階調用基準電圧を発生する基準電
圧発生部と、それぞれデューティ比の異なるクロック信
号を発生する複数のクロック発生部を含むコントロール
回路と、デジタル映像信号に基づいて、該複数の階調用
基準電圧のいずれか、あるいはこれらの階調用基準電圧
間の電位レベルを有する補間階調電圧を該液晶パネルの
データ信号線に出力する駆動回路とを備えている。該駆
動回路は、該補間階調電圧を出力する時、所要の2つの
階調用基準電圧及び所要のデューティ比を有するクロッ
ク信号を選択し、該選択したクロック信号の反転タイミ
ングに同期して該選択した2つの階調用基準電圧間を振
動する振動電圧を補間階調信号として出力するものであ
る。該クロック発生部は、外部からの制御信号に基づい
て、該クロック信号のデューティ比を設定するデューテ
ィ比設定手段を有するものである。そのことにより上記
目的が達成される。
装置は、液晶により画像表示を行う液晶パネルと、電位
レベルが異なる複数の階調用基準電圧を発生する基準電
圧発生部と、それぞれデューティ比の異なるクロック信
号を発生する複数のクロック発生部を含むコントロール
回路と、デジタル映像信号に基づいて、該複数の階調用
基準電圧のいずれか、あるいはこれらの階調用基準電圧
間の電位レベルを有する補間階調電圧を該液晶パネルの
データ信号線に出力する駆動回路とを備えている。該駆
動回路は、該補間階調電圧を出力する時、所要の2つの
階調用基準電圧及び所要のデューティ比を有するクロッ
ク信号を選択し、該選択したクロック信号の反転タイミ
ングに同期して該選択した2つの階調用基準電圧間を振
動する振動電圧を補間階調信号として出力するものであ
る。該クロック発生部は、外部からの制御信号に基づい
て、該クロック信号のデューティ比を設定するデューテ
ィ比設定手段を有するものである。そのことにより上記
目的が達成される。
【0030】この発明に係る液晶表示装置は、液晶によ
り画像表示を行う液晶パネルと、電位レベルが異なる複
数の階調用基準電圧を発生する基準電圧発生部と、クロ
ック信号を発生するクロック発生部を含むコントロール
回路と、デジタル映像信号に基づいて、該複数の階調用
基準電圧のいずれか、あるいはこれらの階調用基準電圧
間の電位レベルを有する補間階調電圧を該液晶パネルの
データ信号線に出力する駆動回路とを備えている。該駆
動回路は、該補間階調電圧を出力する時、所要の2つの
階調用基準電圧を選択し、該クロック信号の反転タイミ
ングに同期して該選択した2つの階調用基準電圧間を振
動する振動電圧を補間階調信号として出力するものであ
る。該クロック発生部は、外部からの制御信号に基づい
て、該クロック信号のデューティ比を設定するデューテ
ィ比設定手段を有するものである。そのことにより上記
目的が達成される。
り画像表示を行う液晶パネルと、電位レベルが異なる複
数の階調用基準電圧を発生する基準電圧発生部と、クロ
ック信号を発生するクロック発生部を含むコントロール
回路と、デジタル映像信号に基づいて、該複数の階調用
基準電圧のいずれか、あるいはこれらの階調用基準電圧
間の電位レベルを有する補間階調電圧を該液晶パネルの
データ信号線に出力する駆動回路とを備えている。該駆
動回路は、該補間階調電圧を出力する時、所要の2つの
階調用基準電圧を選択し、該クロック信号の反転タイミ
ングに同期して該選択した2つの階調用基準電圧間を振
動する振動電圧を補間階調信号として出力するものであ
る。該クロック発生部は、外部からの制御信号に基づい
て、該クロック信号のデューティ比を設定するデューテ
ィ比設定手段を有するものである。そのことにより上記
目的が達成される。
【0031】この発明は上記液晶表示装置において、前
記クロック信号のデューティ比を設定するための制御信
号をコントロール回路外部より入力する信号入力部を備
えており、前記クロック発生部は、前記デューティ比設
定手段として、該制御信号により、該クロック信号を作
成するための内部信号のタイミングを変更するタイミン
グ変更部を有し、さらにタイミング変更した内部信号よ
り該クロック信号を作成するクロック作成部を有するも
のであることが好ましい。
記クロック信号のデューティ比を設定するための制御信
号をコントロール回路外部より入力する信号入力部を備
えており、前記クロック発生部は、前記デューティ比設
定手段として、該制御信号により、該クロック信号を作
成するための内部信号のタイミングを変更するタイミン
グ変更部を有し、さらにタイミング変更した内部信号よ
り該クロック信号を作成するクロック作成部を有するも
のであることが好ましい。
【0032】
【作用】この発明においては、コントロール回路内のク
ロック信号を発生するクロック発生部に、コントロール
回路外部からの制御信号に基づいて、該クロック信号の
デューティ比を設定するデューティ比設定手段を備えた
から、振動電圧のデューティ比がコントロール回路外部
からの制御信号により調整可能となり、これにより上記
クロック発生部を含むコントロール回路を構成するLS
Iの設計変更なしに、振動電圧により作成される補間階
調電圧のレベルを、抵抗分割により作成されるものと同
じように、簡単に変更することができる。
ロック信号を発生するクロック発生部に、コントロール
回路外部からの制御信号に基づいて、該クロック信号の
デューティ比を設定するデューティ比設定手段を備えた
から、振動電圧のデューティ比がコントロール回路外部
からの制御信号により調整可能となり、これにより上記
クロック発生部を含むコントロール回路を構成するLS
Iの設計変更なしに、振動電圧により作成される補間階
調電圧のレベルを、抵抗分割により作成されるものと同
じように、簡単に変更することができる。
【0033】
【実施例】まず、本発明の基本原理について説明する。
【0034】図1は本発明における液晶表示装置の基本
的な構成を示す。
的な構成を示す。
【0035】本発明の液晶表示装置10は、振動制御ク
ロックのデューティ比を設定するための制御信号(デュ
ーティ比制御信号)DTをコントロール回路外部より入
力する信号入力部5a、該デューティ比制御信号DTに
より、振動制御クロックを作成するための内部信号RT
のタイミングを変更するタイミング変更部5b、タイミ
ング変更した内部信号RTより振動制御クロックTを作
成する振動制御クロック作成部5cを備えている。
ロックのデューティ比を設定するための制御信号(デュ
ーティ比制御信号)DTをコントロール回路外部より入
力する信号入力部5a、該デューティ比制御信号DTに
より、振動制御クロックを作成するための内部信号RT
のタイミングを変更するタイミング変更部5b、タイミ
ング変更した内部信号RTより振動制御クロックTを作
成する振動制御クロック作成部5cを備えている。
【0036】ここで、上記タイミング変更部5b及び振
動制御クロック作成部5cはコントロール回路5内に設
けられている。
動制御クロック作成部5cはコントロール回路5内に設
けられている。
【0037】このような構成では、上記信号入力部5a
からデューティ比制御信号がタイミング変更部5bに入
力されると、該タイミング変更部5bでは、該デューテ
ィ比制御信号の設定値に基づいて、振動制御クロックを
作成するために使われる内部信号の信号切り替えタイミ
ングが該設定値に対応したタイミングに変更される。こ
こで、このタイミングの変更は、コントロール回路内で
作成する全てのタイミング信号の基本となるクロック
(以後、基本クロックと略記する。)の1周期を単位と
して行われる。そして、振動制御クロック作成部5cで
は、該変更された内部信号から、所望のデューティ比を
有する振動制御クロックTが作成される。このようにコ
ントロール回路5にて作成された振動制御クロックT
は、振動電圧法を用いたソースドライバー3に入力さ
れ、振動電圧を出力する階調レベルのデジタルデータが
入力された時には、上記振動制御クロックTのデューテ
ィ比に対応した振動電圧がソースドライバーより出力さ
れ、表示装置を構成する絵素にはその平均電圧値が印加
される。
からデューティ比制御信号がタイミング変更部5bに入
力されると、該タイミング変更部5bでは、該デューテ
ィ比制御信号の設定値に基づいて、振動制御クロックを
作成するために使われる内部信号の信号切り替えタイミ
ングが該設定値に対応したタイミングに変更される。こ
こで、このタイミングの変更は、コントロール回路内で
作成する全てのタイミング信号の基本となるクロック
(以後、基本クロックと略記する。)の1周期を単位と
して行われる。そして、振動制御クロック作成部5cで
は、該変更された内部信号から、所望のデューティ比を
有する振動制御クロックTが作成される。このようにコ
ントロール回路5にて作成された振動制御クロックT
は、振動電圧法を用いたソースドライバー3に入力さ
れ、振動電圧を出力する階調レベルのデジタルデータが
入力された時には、上記振動制御クロックTのデューテ
ィ比に対応した振動電圧がソースドライバーより出力さ
れ、表示装置を構成する絵素にはその平均電圧値が印加
される。
【0038】このように本発明では、コントロール回路
外部より入力する、デューティ比制御信号の設定値を変
化させることにより、ソースドライバーに入力するある
階調レベル(振動電圧を必要とするレベル)のデータに
対する、絵素に印加する平均電圧値を容易に変化させる
ことができる。
外部より入力する、デューティ比制御信号の設定値を変
化させることにより、ソースドライバーに入力するある
階調レベル(振動電圧を必要とするレベル)のデータに
対する、絵素に印加する平均電圧値を容易に変化させる
ことができる。
【0039】以下、本発明の実施例について説明する。
【0040】(実施例1)図2は本発明の第1の実施例
による液晶表示装置を説明するための図であり、そのコ
ントロール回路における振動制御クロックを作成する回
路構成,つまり上記タイミング変更部5b及び振動制御
クロック作成部5cの具体的な回路構成を示している。
また、図3は上記各部の動作を説明するためのタイミン
グチャートである。
による液晶表示装置を説明するための図であり、そのコ
ントロール回路における振動制御クロックを作成する回
路構成,つまり上記タイミング変更部5b及び振動制御
クロック作成部5cの具体的な回路構成を示している。
また、図3は上記各部の動作を説明するためのタイミン
グチャートである。
【0041】図において、10は本実施例の液晶表示装
置で、振動制御クロックのデューティ比を設定するため
のデューティ比制御信号DTをコントロール回路5外部
より入力する信号入力部5aを有し、該コントロール回
路5は、該デューティ比制御信号DTにより、振動制御
クロックを作成するための内部信号RTのタイミングを
変更するタイミング変更部5bと、タイミング変更した
内部信号RTより振動制御クロックTを作成する振動制
御クロック作成部5cとを有している。
置で、振動制御クロックのデューティ比を設定するため
のデューティ比制御信号DTをコントロール回路5外部
より入力する信号入力部5aを有し、該コントロール回
路5は、該デューティ比制御信号DTにより、振動制御
クロックを作成するための内部信号RTのタイミングを
変更するタイミング変更部5bと、タイミング変更した
内部信号RTより振動制御クロックTを作成する振動制
御クロック作成部5cとを有している。
【0042】このタイミング変更部5bは、クロックカ
ウンター6とデコード回路7とからなり、振動制御クロ
ック作成部5cはラッチ回路8から構成されている。
ウンター6とデコード回路7とからなり、振動制御クロ
ック作成部5cはラッチ回路8から構成されている。
【0043】上記クロックカウンター6には、上記基本
クロックCKが入力され、該クロックカウンター6の正
論理出力からは、2進のカウント値Q0、Q1、Q2、Q3
が小さいものから順に出力されるようになっている。
クロックCKが入力され、該クロックカウンター6の正
論理出力からは、2進のカウント値Q0、Q1、Q2、Q3
が小さいものから順に出力されるようになっている。
【0044】上記デコード回路7には、上記カウント値
Q0、Q1、Q2、Q3が入力されるとともに、外部よりデ
ューティ比制御信号DT、ここでは4ビットのデューテ
ィ比制御信号DT0、DT1、DT2、DT3が入力される
ようになっている。
Q0、Q1、Q2、Q3が入力されるとともに、外部よりデ
ューティ比制御信号DT、ここでは4ビットのデューテ
ィ比制御信号DT0、DT1、DT2、DT3が入力される
ようになっている。
【0045】ここで、上記デコード回路7は、4個のE
X−NOR回路7a〜7dと、1個のNAND回路7e
と、1個のOR回路7fとからなる。4個のEX−NO
R回路7a〜7dの一方の入力には、それぞれ上記カウ
ント値Q0、Q1、Q2、Q3が入力され、それらの他方の
入力には、それぞれデューティ比制御信号DT0、D
T1、DT2、DT3が入力されている。そしてこれらE
X−NOR回路7a〜7dの出力は、共にNAND回路
7eに入力されている。
X−NOR回路7a〜7dと、1個のNAND回路7e
と、1個のOR回路7fとからなる。4個のEX−NO
R回路7a〜7dの一方の入力には、それぞれ上記カウ
ント値Q0、Q1、Q2、Q3が入力され、それらの他方の
入力には、それぞれデューティ比制御信号DT0、D
T1、DT2、DT3が入力されている。そしてこれらE
X−NOR回路7a〜7dの出力は、共にNAND回路
7eに入力されている。
【0046】従って、このデコード回路7では、カウン
ト値Q0、Q1、Q2、Q3とデューティ比制御信号D
T0、DT1、DT2、DT3の設定値が同一となった場
合、つまりQ0、Q1、Q2、Q3とDT0、DT1、D
T2、DT3とに共に「1」または「0」の状態が全桁に
ついて発生した場合にのみ、NAND回路7eから負論
理のアクティブ信号である信号RTが出力されることと
なる。
ト値Q0、Q1、Q2、Q3とデューティ比制御信号D
T0、DT1、DT2、DT3の設定値が同一となった場
合、つまりQ0、Q1、Q2、Q3とDT0、DT1、D
T2、DT3とに共に「1」または「0」の状態が全桁に
ついて発生した場合にのみ、NAND回路7eから負論
理のアクティブ信号である信号RTが出力されることと
なる。
【0047】また、上記OR回路7fにはカウント値Q
0、Q1、Q2、Q3が入力されており、カウント値の全て
の桁が「0」となる場合のみOR回路7fから負論理の
アクティブ信号である信号STが出力される。
0、Q1、Q2、Q3が入力されており、カウント値の全て
の桁が「0」となる場合のみOR回路7fから負論理の
アクティブ信号である信号STが出力される。
【0048】上記ラッチ回路8は、2個のNAND回路
8a、8bからなる。第1のNAND回路8aの入力に
は第2のNAND回路8bの出力が、また、該NAND
回路8aのもう一方の入力には、デコード回路7のOR
回路7fの出力である信号STが接続されている。第2
のNAND回路8bの入力には、第1のNAND回路8
aの出力が、また、該NAND回路8bのもう一方の入
力には、デコード回路7のNAND回路7eの出力であ
る信号RTが接続されている。そして上記第1のNAN
D回路8aの出力から振動制御クロックTが出力される
ようになっている。
8a、8bからなる。第1のNAND回路8aの入力に
は第2のNAND回路8bの出力が、また、該NAND
回路8aのもう一方の入力には、デコード回路7のOR
回路7fの出力である信号STが接続されている。第2
のNAND回路8bの入力には、第1のNAND回路8
aの出力が、また、該NAND回路8bのもう一方の入
力には、デコード回路7のNAND回路7eの出力であ
る信号RTが接続されている。そして上記第1のNAN
D回路8aの出力から振動制御クロックTが出力される
ようになっている。
【0049】次に上記コントロール回路5での振動制御
クロック作成の動作について説明する。
クロック作成の動作について説明する。
【0050】まず、クロックカウンター6の2進カウン
ト値が「0000」のとき、デコード回路7の出力信号
STが基本クロックCKの1クロックの間「0」とな
り、ラッチ回路8の出力が「1」にセットされる。ま
た、ここで、コントロール回路5の外部の信号入力部5
aからコントロール回路5内のタイミング変更部5bに
入力されるデューティ比制御信号DT0、DT1、D
T2、DT3を「1000」と設定すると、つまりDT0
=0、DT1=0、DT2=0、DT3=1とすると、デ
コード回路7の出力信号RTはクロックカウンタ6の2
進カウント値が「1000」のとき基本クロックCKの
1クロックの間「0」となり、ラッチ回路8は「0」に
リセットされ、信号STが「0」となるまで出力「0」
を保持する。
ト値が「0000」のとき、デコード回路7の出力信号
STが基本クロックCKの1クロックの間「0」とな
り、ラッチ回路8の出力が「1」にセットされる。ま
た、ここで、コントロール回路5の外部の信号入力部5
aからコントロール回路5内のタイミング変更部5bに
入力されるデューティ比制御信号DT0、DT1、D
T2、DT3を「1000」と設定すると、つまりDT0
=0、DT1=0、DT2=0、DT3=1とすると、デ
コード回路7の出力信号RTはクロックカウンタ6の2
進カウント値が「1000」のとき基本クロックCKの
1クロックの間「0」となり、ラッチ回路8は「0」に
リセットされ、信号STが「0」となるまで出力「0」
を保持する。
【0051】即ち、ラッチ回路8から出力される振動制
御クロックTは、カウント値Q0、Q1、Q2、Q3が「0
000」から、デューティ比制御信号DT0、DT1、D
T2、DT3の設定値「1000」までの期間は「1」と
なり、そこからカウント値Q0、Q1、Q2、Q3が「00
00」になるまでの期間は、「0」となるデューティ比
を持った信号となる。
御クロックTは、カウント値Q0、Q1、Q2、Q3が「0
000」から、デューティ比制御信号DT0、DT1、D
T2、DT3の設定値「1000」までの期間は「1」と
なり、そこからカウント値Q0、Q1、Q2、Q3が「00
00」になるまでの期間は、「0」となるデューティ比
を持った信号となる。
【0052】本実施例のタイミング変更部及び振動制御
クロック作成部の構成では、振動制御クロックTの1信
号につきデューティ比制御信号の設定値が1つ必要なた
め、クロックカウンター6以外の回路については、振動
制御クロックを2種類以上使用する場合、その数だけ、
また、デューティ比制御信号の入力部5aについても振
動制御クロックの種類だけ必要となる。
クロック作成部の構成では、振動制御クロックTの1信
号につきデューティ比制御信号の設定値が1つ必要なた
め、クロックカウンター6以外の回路については、振動
制御クロックを2種類以上使用する場合、その数だけ、
また、デューティ比制御信号の入力部5aについても振
動制御クロックの種類だけ必要となる。
【0053】このような構成の本実施例では、デューテ
ィ比制御信号をコントロール回路5外部より入力する信
号入力部5aと、該デューティ比制御信号により、振動
制御クロックを作成するための内部信号のタイミングを
変更するタイミング変更部5bと、タイミング変更した
内部信号より振動制御クロックを作成する振動制御クロ
ック作成部5cとを備えたので、以下のような効果があ
る。
ィ比制御信号をコントロール回路5外部より入力する信
号入力部5aと、該デューティ比制御信号により、振動
制御クロックを作成するための内部信号のタイミングを
変更するタイミング変更部5bと、タイミング変更した
内部信号より振動制御クロックを作成する振動制御クロ
ック作成部5cとを備えたので、以下のような効果があ
る。
【0054】新規設計の液晶パネルを使用した場合な
ど、絵素に印加する電圧に対する階調レベルの特性が、
それ以前に使用していた液晶パネルと違っていることが
ある。このような場合などに、前者のパネルを使用し
て、後者のパネルを使用していた場合の特性を得ようと
すると、液晶表示装置に入力する画像データの階調レベ
ルに対するソースドライバーから出力する振動電圧の平
均電圧値を変更する必要がある。
ど、絵素に印加する電圧に対する階調レベルの特性が、
それ以前に使用していた液晶パネルと違っていることが
ある。このような場合などに、前者のパネルを使用し
て、後者のパネルを使用していた場合の特性を得ようと
すると、液晶表示装置に入力する画像データの階調レベ
ルに対するソースドライバーから出力する振動電圧の平
均電圧値を変更する必要がある。
【0055】従来、このような場合に、振動電圧の平均
電圧値を変更する方法としては、コントロール回路にて
作成する振動制御クロックのデューティ比を変更するた
めに、同クロックを作成するための回路の設計変更、ま
たこの回路をLSIにて作成している場合は、LSIの
設計変更を行う必要があり、多大な費用が必要であっ
た。
電圧値を変更する方法としては、コントロール回路にて
作成する振動制御クロックのデューティ比を変更するた
めに、同クロックを作成するための回路の設計変更、ま
たこの回路をLSIにて作成している場合は、LSIの
設計変更を行う必要があり、多大な費用が必要であっ
た。
【0056】これに対し、本実施例では、振動電圧の平
均電圧値を変更するためには、コントロール回路5の外
部から与えるデューティ比制御信号の設定値を、ディッ
プスイッチ、ジャンパー等を用いた簡単な方法にて変更
するだけでよい。例えば、コントロール回路にその外部
からデューティ比制御信号を入力する信号入力部内に、
ディップスイッチを設けておき、これを機械的あるいは
電気的に操作する、あるいは上記信号入力部内に設けた
端子間や断線箇所を、ジャンパーにより接続する等によ
り、デューティ比制御信号の設定値を変更することがで
きる。これによりコントロール回路を構成するLSIの
設計変更等の回路変更は必要なくなり、振動電圧により
作成される平均電圧値を簡単に変更することができると
いう効果がある。
均電圧値を変更するためには、コントロール回路5の外
部から与えるデューティ比制御信号の設定値を、ディッ
プスイッチ、ジャンパー等を用いた簡単な方法にて変更
するだけでよい。例えば、コントロール回路にその外部
からデューティ比制御信号を入力する信号入力部内に、
ディップスイッチを設けておき、これを機械的あるいは
電気的に操作する、あるいは上記信号入力部内に設けた
端子間や断線箇所を、ジャンパーにより接続する等によ
り、デューティ比制御信号の設定値を変更することがで
きる。これによりコントロール回路を構成するLSIの
設計変更等の回路変更は必要なくなり、振動電圧により
作成される平均電圧値を簡単に変更することができると
いう効果がある。
【0057】(実施例2)図4は本発明の第2の実施例
による液晶表示装置を説明するための図であり、そのコ
ントロール回路における振動制御クロックを作成する回
路構成を示している。図において、9はデューティ比制
御信号DT0、DT1、DT2、DT3とデューティ比設定
信号DS0、DS1、DS2、DS3とを、信号ASに基づ
いて加算あるいは減算して上記デコード回路7に入力す
る加算減算回路で、本実施例では、あらかじめデューテ
ィ比設定信号により設定した振動制御クロックのデュー
ティ比を、デューティ比制御信号にて変化させることが
できるようになっている。
による液晶表示装置を説明するための図であり、そのコ
ントロール回路における振動制御クロックを作成する回
路構成を示している。図において、9はデューティ比制
御信号DT0、DT1、DT2、DT3とデューティ比設定
信号DS0、DS1、DS2、DS3とを、信号ASに基づ
いて加算あるいは減算して上記デコード回路7に入力す
る加算減算回路で、本実施例では、あらかじめデューテ
ィ比設定信号により設定した振動制御クロックのデュー
ティ比を、デューティ比制御信号にて変化させることが
できるようになっている。
【0058】つまり、上記第1の実施例との相違点は、
デコード回路7のデューティ比制御信号が入力されてい
た部分に、上記加算減算回路9の出力を入力するように
したもので、その他の回路構成は、上記第1の実施例と
同じであり、その説明は省略する。
デコード回路7のデューティ比制御信号が入力されてい
た部分に、上記加算減算回路9の出力を入力するように
したもので、その他の回路構成は、上記第1の実施例と
同じであり、その説明は省略する。
【0059】ここでは、上記第1の実施例と同じくカウ
ンター6は4ビット構成であり、また、デューティ比制
御信号及びデューティ比設定信号はともに4ビット構成
であり、またこれらの信号、及び上記加算あるいは減算
を決定する信号ASは、いずれもコントロール回路外部
から入力されるものである。
ンター6は4ビット構成であり、また、デューティ比制
御信号及びデューティ比設定信号はともに4ビット構成
であり、またこれらの信号、及び上記加算あるいは減算
を決定する信号ASは、いずれもコントロール回路外部
から入力されるものである。
【0060】次に作用効果について説明する。
【0061】上記加算減算回路9には、デューティ比設
定信号DS0、DS1、DS2、DS3によりあらかじめ設
定された固定値、ここでは例として「1000」が入力
される。なお、この場合、上記デューティ比設定信号の
値は、DS0=0、DS1=0、DS2=0、DS3=1で
ある。また、該回路9には、該デューティ比設定信号と
デューティ比制御信号DT0、DT1、DT2、DT3とを
加算するか減算するかを指定する信号ASが入力され
る。
定信号DS0、DS1、DS2、DS3によりあらかじめ設
定された固定値、ここでは例として「1000」が入力
される。なお、この場合、上記デューティ比設定信号の
値は、DS0=0、DS1=0、DS2=0、DS3=1で
ある。また、該回路9には、該デューティ比設定信号と
デューティ比制御信号DT0、DT1、DT2、DT3とを
加算するか減算するかを指定する信号ASが入力され
る。
【0062】上記加算減算回路9では、例として、デュ
ーティ比制御信号DT0、DT 1、DT2、DT3による
値が「0001」であるすると、信号ASが「1」の場
合、デューティ比設定信号の値「1000」にデューテ
ィ比制御信号の値「0001」が加算され、その出力Y
0、Y1、Y2、Y3の値は、「1001」となる。また、
信号ASが「0」の場合は、デューティ比設定信号の値
「1000」からデューティ比制御信号の値「000
1」が減算され、その出力Y0、Y1、Y2、Y3の値は、
「0111」となる。
ーティ比制御信号DT0、DT 1、DT2、DT3による
値が「0001」であるすると、信号ASが「1」の場
合、デューティ比設定信号の値「1000」にデューテ
ィ比制御信号の値「0001」が加算され、その出力Y
0、Y1、Y2、Y3の値は、「1001」となる。また、
信号ASが「0」の場合は、デューティ比設定信号の値
「1000」からデューティ比制御信号の値「000
1」が減算され、その出力Y0、Y1、Y2、Y3の値は、
「0111」となる。
【0063】そして、上記加算減算回路9からの出力Y
0、Y1、Y2、Y3は、デコード回路7に入力される。該
デコード回路7及びその後段のラッチ回路8の動作は、
上記第1の実施例と同様である。
0、Y1、Y2、Y3は、デコード回路7に入力される。該
デコード回路7及びその後段のラッチ回路8の動作は、
上記第1の実施例と同様である。
【0064】このように本実施例においても、上記第1
の実施例と同様、コントロール回路外部より入力するデ
ューティ比制御信号によって、画像データの階調レベル
に対するソースドライバーから出力する振動電圧の平均
電圧値を容易に調整することができる。
の実施例と同様、コントロール回路外部より入力するデ
ューティ比制御信号によって、画像データの階調レベル
に対するソースドライバーから出力する振動電圧の平均
電圧値を容易に調整することができる。
【0065】また本実施例では、このような効果に加え
て、コントロール回路外部より入力するデューティ比制
御信号DT0、DT1、DT2、DT3及び信号ASによ
り、振動制御クロックTの1周期期間の「1」の期間を
基本クロックCKの周期を単位として、長くしたり短く
したりすることができ、これによりデューティ比設定信
号DS0、DS1、DS2、DS3によってあらかじめ設定
した振動制御クロックTのデューティ比を容易に変更す
ることが可能となる。
て、コントロール回路外部より入力するデューティ比制
御信号DT0、DT1、DT2、DT3及び信号ASによ
り、振動制御クロックTの1周期期間の「1」の期間を
基本クロックCKの周期を単位として、長くしたり短く
したりすることができ、これによりデューティ比設定信
号DS0、DS1、DS2、DS3によってあらかじめ設定
した振動制御クロックTのデューティ比を容易に変更す
ることが可能となる。
【0066】また、本実施例では、複数種類の振動制御
クロックにつき個別にそのデューティ比を操作するため
には、カウンター回路6以外の回路7,8,9について
は、振動制御クロックの種類の数だけ、また、デューテ
ィ比制御信号の入力部5aについても振動制御クロック
の種類だけ必要となるが、全ての振動制御クロックにつ
いて同様にそのデューティ比を調整する場合は、デュー
ティ比制御信号の入力部5aについては、振動制御クロ
ックの全種類に相当する分必要とはならない。例えば、
デューティ比設定信号により設定された複数種類の振動
制御クロックのデューティ比を、4ビットのデューティ
比制御信号により一括して調整する構成では、デューテ
ィ比制御信号の入力4本,つまり1つの信号入力部5a
と、デューティ比設定信号にデューティ比制御信号を加
算するか、あるいはデューティ比設定信号からデューテ
ィ比制御信号を減算するかを決定するための信号入力1
本とが必要となるだけである。
クロックにつき個別にそのデューティ比を操作するため
には、カウンター回路6以外の回路7,8,9について
は、振動制御クロックの種類の数だけ、また、デューテ
ィ比制御信号の入力部5aについても振動制御クロック
の種類だけ必要となるが、全ての振動制御クロックにつ
いて同様にそのデューティ比を調整する場合は、デュー
ティ比制御信号の入力部5aについては、振動制御クロ
ックの全種類に相当する分必要とはならない。例えば、
デューティ比設定信号により設定された複数種類の振動
制御クロックのデューティ比を、4ビットのデューティ
比制御信号により一括して調整する構成では、デューテ
ィ比制御信号の入力4本,つまり1つの信号入力部5a
と、デューティ比設定信号にデューティ比制御信号を加
算するか、あるいはデューティ比設定信号からデューテ
ィ比制御信号を減算するかを決定するための信号入力1
本とが必要となるだけである。
【0067】なお、本発明は上記各実施例の回路構成に
限定されるものではなく、他の回路構成によっても本発
明を実現できることは言うまでもない。
限定されるものではなく、他の回路構成によっても本発
明を実現できることは言うまでもない。
【0068】例えば、振動制御クロックを作成する回路
構成としては、あらかじめ、所要の振動制御クロックに
対して、数通りのデューティ比のタイミングを作成して
おき、デューティ比制御信号により、上記作成した複数
のタイミングのうちから所定のタイミングのものを選択
する回路構成も考えられる。
構成としては、あらかじめ、所要の振動制御クロックに
対して、数通りのデューティ比のタイミングを作成して
おき、デューティ比制御信号により、上記作成した複数
のタイミングのうちから所定のタイミングのものを選択
する回路構成も考えられる。
【0069】
【発明の効果】以上のように本発明に係る液晶表示装置
によれば、液晶パネルのデータ信号線を駆動する駆動回
路を、補間階調電圧を出力する時、所要の2つの階調用
基準電圧を選択し、所要のデューティ比を有するクロッ
ク信号の反転タイミングに同期して該選択した2つの階
調用基準電圧間を振動する振動電圧を補間階調信号とし
て出力する構成とし、コントロール回路のクロック発生
部に、コントロール回路外部からの制御信号に基づい
て、該クロック信号のデューティ比を設定するデューテ
ィ比設定手段を備えたので、上記クロック発生部を含む
コントロール回路を構成するLSIの設計変更なしに、
振動電圧により作成される補間階調電圧のレベルを、抵
抗分割により作成されるものと同じように、簡単に変更
することができる効果がある。
によれば、液晶パネルのデータ信号線を駆動する駆動回
路を、補間階調電圧を出力する時、所要の2つの階調用
基準電圧を選択し、所要のデューティ比を有するクロッ
ク信号の反転タイミングに同期して該選択した2つの階
調用基準電圧間を振動する振動電圧を補間階調信号とし
て出力する構成とし、コントロール回路のクロック発生
部に、コントロール回路外部からの制御信号に基づい
て、該クロック信号のデューティ比を設定するデューテ
ィ比設定手段を備えたので、上記クロック発生部を含む
コントロール回路を構成するLSIの設計変更なしに、
振動電圧により作成される補間階調電圧のレベルを、抵
抗分割により作成されるものと同じように、簡単に変更
することができる効果がある。
【図1】本発明に係る液晶表示装置の基本的な構成を示
す図である。
す図である。
【図2】本発明の第1の実施例による液晶表示装置を説
明するための図であり、そのコントロール回路における
振動制御クロックを作成する回路構成を示している。
明するための図であり、そのコントロール回路における
振動制御クロックを作成する回路構成を示している。
【図3】上記振動制御クロックを作成する回路の動作を
タイミングチャートにより説明するための図である。
タイミングチャートにより説明するための図である。
【図4】本発明の第2の実施例による液晶表示装置を説
明するための図であり、そのコントロール回路における
振動制御クロックを作成する回路構成を示している。
明するための図であり、そのコントロール回路における
振動制御クロックを作成する回路構成を示している。
【図5】振動電圧法を用いて液晶パネルを駆動するデジ
タルソースドライバーを有する従来の液晶表示装置の構
成を示す図である。
タルソースドライバーを有する従来の液晶表示装置の構
成を示す図である。
【図6】該従来の液晶表示装置におけるデジタルソース
ドライバーの1ソースラインに対する出力部分の構成を
示す回路図である。
ドライバーの1ソースラインに対する出力部分の構成を
示す回路図である。
【図7】従来の液晶表示装置における振動制御クロック
T1、T2の波形を示す図である。
T1、T2の波形を示す図である。
【図8】従来の液晶表示装置における、入力データに対
するソースドライバーからの出力波形を示す図である。
するソースドライバーからの出力波形を示す図である。
2 ゲートドライバー 3 ソースドライバー 4 液晶パネル Msmp サンプリングメモリ Mh ホールドメモリ SCOL 選択制御回路 ASW0,ASW4,ASW8,ASW12,ASW1
6 アナログスイッチ 5 コントロール回路 5a 信号入力部 5b タイミング変更部 5c 振動制御クロック作成部 6 クロックカウンター 7 デコード回路 7a〜7d EX−NOR回路 7e NAND回路 7f OR回路 8 ラッチ回路 8a、8b NAND回路 9 加算減算回路 10 液晶表示装置
6 アナログスイッチ 5 コントロール回路 5a 信号入力部 5b タイミング変更部 5c 振動制御クロック作成部 6 クロックカウンター 7 デコード回路 7a〜7d EX−NOR回路 7e NAND回路 7f OR回路 8 ラッチ回路 8a、8b NAND回路 9 加算減算回路 10 液晶表示装置
Claims (3)
- 【請求項1】 液晶により画像表示を行う液晶パネル
と、 電位レベルが異なる複数の階調用基準電圧を発生する基
準電圧発生部と、 それぞれデューティ比の異なるクロック信号を発生する
複数のクロック発生部を含むコントロール回路と、 デジタル映像信号に基づいて、該複数の階調用基準電圧
のいずれか、あるいはこれらの階調用基準電圧間の電位
レベルを有する補間階調電圧を該液晶パネルのデータ信
号線に出力する駆動回路とを備え、 該駆動回路は、該補間階調電圧を出力する時、所要の2
つの階調用基準電圧及び所要のデューティ比を有するク
ロック信号を選択し、該選択したクロック信号の反転タ
イミングに同期して該選択した2つの階調用基準電圧間
を振動する振動電圧を補間階調信号として出力するもの
であり、 該クロック発生部は、 外部からの制御信号に基づいて、該クロック信号のデュ
ーティ比を設定するデューティ比設定手段を有するもの
である液晶表示装置。 - 【請求項2】 液晶により画像表示を行う液晶パネル
と、 電位レベルが異なる複数の階調用基準電圧を発生する基
準電圧発生部と、 クロック信号を発生するクロック発生部を含むコントロ
ール回路と、 デジタル映像信号に基づいて、該複数の階調用基準電圧
のいずれか、あるいはこれらの階調用基準電圧間の電位
レベルを有する補間階調電圧を該液晶パネルのデータ信
号線に出力する駆動回路とを備え、 該駆動回路は、該補間階調電圧を出力する時、所要の2
つの階調用基準電圧を選択し、該クロック信号の反転タ
イミングに同期して該選択した2つの階調用基準電圧間
を振動する振動電圧を補間階調信号として出力するもの
であり、 該クロック発生部は、 外部からの制御信号に基づいて、該クロック信号のデュ
ーティ比を設定するデューティ比設定手段を有するもの
である液晶表示装置。 - 【請求項3】 請求項1又は2記載の液晶表示装置にお
いて、 前記クロック信号のデューティ比を設定するための制御
信号をコントロール回路外部より入力する信号入力部を
備えており、 前記クロック発生部は、前記デューティ比設定手段とし
て、該制御信号により、該クロック信号を作成するため
の内部信号のタイミングを変更するタイミング変更部を
有し、さらにタイミング変更した内部信号より該クロッ
ク信号を作成するクロック作成部を有するものである液
晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3246395A JPH08227282A (ja) | 1995-02-21 | 1995-02-21 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3246395A JPH08227282A (ja) | 1995-02-21 | 1995-02-21 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08227282A true JPH08227282A (ja) | 1996-09-03 |
Family
ID=12359672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3246395A Withdrawn JPH08227282A (ja) | 1995-02-21 | 1995-02-21 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08227282A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100443186B1 (ko) * | 2000-12-30 | 2004-08-04 | 비오이 하이디스 테크놀로지 주식회사 | 액정 디스플레이 장치의 구동회로 및 그에 따른 구동방법 |
CN100388066C (zh) * | 2003-08-25 | 2008-05-14 | 夏普株式会社 | 液晶显示设备以及驱动该设备的方法 |
CN100397441C (zh) * | 2002-05-24 | 2008-06-25 | 富士通株式会社 | 半导体器件、显示器件以及信号传输*** |
-
1995
- 1995-02-21 JP JP3246395A patent/JPH08227282A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100443186B1 (ko) * | 2000-12-30 | 2004-08-04 | 비오이 하이디스 테크놀로지 주식회사 | 액정 디스플레이 장치의 구동회로 및 그에 따른 구동방법 |
CN100397441C (zh) * | 2002-05-24 | 2008-06-25 | 富士通株式会社 | 半导体器件、显示器件以及信号传输*** |
CN100388066C (zh) * | 2003-08-25 | 2008-05-14 | 夏普株式会社 | 液晶显示设备以及驱动该设备的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5103218A (en) | Source electrode driving circuit for matrix type liquid crystal display apparatus | |
JP3637898B2 (ja) | 表示駆動回路及びこれを備えた表示パネル | |
JP4175058B2 (ja) | 表示駆動回路及び表示装置 | |
JP3165594B2 (ja) | 表示駆動装置 | |
JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
KR0127102B1 (ko) | 표시장치의 구동회로 | |
US5673061A (en) | Driving circuit for display apparatus | |
US6727876B2 (en) | TFT LCD driver capable of reducing current consumption | |
KR920010748B1 (ko) | 액정 매트릭스 패널의 중간조 표시구동 회로 및 중간조 표시방법 | |
JPH08227282A (ja) | 液晶表示装置 | |
JP2760670B2 (ja) | 表示素子の駆動用集積回路 | |
JP2000148096A (ja) | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 | |
KR0150262B1 (ko) | 표시장치의 구동회로 | |
JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
JP2806718B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
JP2869315B2 (ja) | 表示装置の駆動回路 | |
JPH09106265A (ja) | 電圧出力回路および画像表示装置 | |
KR940013190A (ko) | 표시장치의 구동회로 | |
JPH02127618A (ja) | 液晶表示回路 | |
JP3309934B2 (ja) | 表示装置 | |
JPH08262402A (ja) | 液晶表示駆動装置 | |
JP3750537B2 (ja) | 液晶デバイスおよび画像表示装置 | |
JP3007253B2 (ja) | 表示装置の多階調駆動回路 | |
JPH05150737A (ja) | 表示装置用駆動回路 | |
JPH10326089A (ja) | 表示装置の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |