TW578149B - High density magnetic random access memory - Google Patents

Description

578149 五、發明說明（1) ----- ------ 【技術領域】 一本發明尚密度磁性隨機存取記憶體，係以電阻特性不 相=^，性多層膜將磁性記憶單元彼此炎聯或串聯，並使 用電晶體與之相接，同時作為讀出資料的控制元件，以 達本發明將磁性隨機存取記憶體元件高密度包裝之目 【先前技術】 磁=隨機存取記憶體（MRAM )具有#揮發性、高密 $度、局讀寫速度、抗輻射線等等優點，在讀取記憶資料 時需提供電流源流入選擇到的磁性記憶細胞元 Tunnel Junction， MTJ)，讀取其電壓值的不同以決定資 料之數位值，而寫入資料時，習用之方法為兩條電流線、 (位元線b i t 1 i n e及寫入線w r丨七e 1丨n e )感應磁場所交集 選擇到的細胞元，藉以改變磁性材料之磁化方向，以更改 其貧料狀態。依習用所知，介於位元線及寫入線之間的磁 性記憶細胞元，為多層磁性金屬材料的堆疊結構，基本 上，其結構包含一層軟鐵磁材料（Soft Magnetic Layer )、一層非磁性導電層（Nonmagnetic conductor)或穿 隧能障絕緣層（Tunnel Barrier)、以及一層硬鐵磁材料 (Hard Magnetic Layer)，藉由此兩層鐵磁材料的磁化方 向平行或反平行，以決定記憶π Γ或π 〇M的狀態。至今習用 磁性隨機存取記憶開發現況的主要架構，其記憶單元為一 個磁性記憶細胞元（MTJ )及一個電晶體（Transist〇r ) 所組成（如 Μ· Durlam et al.: ，’A low p〇wer 1Mbit MRAM based on 1T1MTJ bit cell integrated with

第7頁 578149 五、發明說明（2)

Copper Interconnects"， VLSI 2002 及 US patent: 6 4 1 8 0 4 6 )，在其架構中，兩相鄰的電晶體之源極 (Source )以及絕緣區（Isolation)互相分享共用，所 組成的記憶單元尺寸為2 0 F2 ( F為t e c h η ο 1 〇 g y η 〇 d e的特 徵尺寸）。但比起目前動態隨機存取記憶體（D y n a m i c Random Access Memory, DRAM)(如 H. Akatzu et a 1.: "A Highly Manufacturable llOnm DRAM Technology with 8 F2 Vertical Transistor Cell for 1Gb and Beyond" , VLSI 20 0 2 ) 需8 F2之優勢，尚有約2倍以上之 差距。而在鐵電隨機存取記憶體（Ferroelectric Random

Access Memory, FRAM)(如HLH.Kim，et al·: "Novel

Integration Technologies for Highly Manufacturable 32Mb FRAMn，VLSI 20 02 )，已將記憶單元的尺寸縮小到 1 5 F2，使得磁性隨機存取記憶體漸漸趨於劣勢。最近已可 發現有些改良架構之提出（如US patent 6421271)，其利 用磁性記憶細胞元元件並聯之方式，共用同一個電晶體， 可將記憶單元尺寸縮小。然而，在讀取並聯的等效阻值之 後，尚須類似動態隨機存取記憶體寫回法（back —wri ting method)之額外複雜的讀取程序分離出混雜的資料狀態， 造成項取速度變慢’這對未來取代靜態隨機存取記憶體之 目標將造成困難。 請參閱第一圖習用技術磁性隨機存取記憶體之一個磁 性記憶細胞元加一個電晶體架構示意圖（US57346 〇5)，圖 中所示為相互垂直交又之第一寫入線？1、第二寫入線W2與

Hi 1 I 1 第8頁 ^78149 五、發明說明（3) " ---- f二位兀線si與第二位元線S2，其間穿插設置有複數個磁 二記憶細胞元1 1與複數個電晶體丨3，在此所述為每一記憶 ，=使用一個磁性記憶細胞元加一個電晶體（1T1MTJ)的 f匕.未構由於其中的電晶體包含源極（S 〇 u r c e )、汲極 、生a ^ n )閘極（G a te )、絕緣區（I s 〇 1 a t i 〇 η )等部分，往往 造成在設計佈局時佔用报大的面積，此類架構之記憶單元 ，積約為2GF2，並不能與f用之動態隨機存取記憶體來相 比’並不具產業競爭力。 石、^ =考第二圖習用技術磁性隨機存取記憶體之複數個 磁性記憶細胞元加一個電晶體架構示意圖（[13642 1 271)。 2圖所示，為使用複數個磁性記憶細胞元20彼此並聯之連 結方式，並共用同一個電晶體，所得到的優點是單元密度 的，幅提昇。其中一第一電晶體Trl之閘極連接第一讀出 讯唬線WL1，其汲極連接複數個並聯之磁性記憶細胞元 =:另一第二電晶體Tr2之閘極連接第二讀出訊號線WL2， 一端汲極亦連接另複數個並聯之複數個磁性記憶細胞元 2〇 ’與第一電晶體Trl連接之複數個磁性記憶細胞元2〇共 用一位兀線BL，但是由於位元線讀取訊號乃是複數個磁性 記憶細胞元20並聯之後的等效電阻值，所以需要額外的讀 出過程才此分離混雜的訊號，此額外的讀出過程，往往需· 要破壞式（Destructive)的讀取動作，造成記憶元的耐久而 度（Endurance)變差，且讀出的速度會因而變慢。 本發明實施例高密度磁性隨機存取記憶體為改善習用 無法有效縮小體積與讀取速度緩慢之缺失，係提出&用雙

特性不相 昇位元包 未來取代 存取記憶 同的i ==倍個電晶體之設計，更利用兩個電阻 裝密度之優：胞元元件彼此並聯或串聯，除提 快閃記情辦、#丄又不造成讀出速度變慢，以為 體的_ ϋηί f雅怨隨機存取記憶體以及動態隨機 J二1Μ—)記憶體。 習用磁性 電阻特性 並聯或串 控制元 元寫入資 及複數條 存取記憶 記憶體、 綜合 隨機= = = 存取_，為解決

Τα …、法有效細小體藉之姑生，旅IV 不相同之磁性多岸膜脾遇奴7股槓之缺失，係以 聯，並使用一 t Ϊ將稷數個磁性記憶單元彼此 件，亦：！寫：晶體隔開’同時作為讀出資料的 料時磁場，—杵供該複數個磁性記憶細胞 讀出資料通道：:fi: 貧料訊號之讀出訊號線， 體元件高密度包壯2、、曰，以達本發明將磁性隨機 靜態隨機存取記情辦=# f提出未來取代快閃 (Unified Memo " ^及動恶隨機存取記憶體的 【實施方式】〜）記憶體。 靖參考第三 體之磁電阻串聯加 务月貝施例尚岔度磁性隨機存取記憶 磁性記憶細胞元尺丨=2位兀5己憶細胞元示意圖。其中第— 狀態不同之特性曲^弟二磁性記憶細胞元R2分別具有電阻 晶體30之閘極透、、泉’利用一個電晶體30串聯相接，此電 (Read ford Li ^ ^，金屬導線，即第一讀出訊號線WLl 胞元R1的一端與=來控制讀出之訊號，第一磁性記憶細 、一位 70 線 BL1 (Bit Line )相接，第二

578149

、發明說明（5) ==七k細胞元R2的一端與另一條第二位元線BL2相接， 、斤 「磁性記憶細胞元R1與第二磁性記憶細胞元R2之附 =二通過—條第—寫入線DL1 (Write Word Line)，用以 性記二纟—磁性記憶細胞元資料所需的部分磁場。而該磁 二^胞兀係為該磁性隨機存取記憶體中之磁性材料元 態^籍改變磁巧方向以更改該磁性記憶細胞元資料狀 :到寫入或讀取資料之目的。上述之電晶體則為該磁 ，、、、田胞元項出資料之開關，及其控制元件。 第四圖係為本發明實施例高密度磁性隨機存取記憶體 以石圖’生記憶細胞元磁電阻磁滯迴路（R —H L〇〇P)示意圖。 以*，所示第一磁性記憶細胞元R1為例，由於在零磁場之 3 遠磁性記憶細胞元之電阻值會有兩個狀態，即圖中之 第電阻最大值Rlmax與第一電阻最小值Rlmin，所以具有 此兩個狀恶之電阻之磁性記憶細胞元具有非揮發性的記憶 效應。本發明即利用第一磁性記憶細胞元R1與第二磁性記 憶細胞元R2兩個電阻特性曲線不相同的磁性記憶細胞元元 件串聯或並聯相接，其中之第一磁性記憶細胞元只丨具有第 一電阻最大值R1 max以及第一電阻最小值Rimin兩個狀態， 而弟二磁性記憶細胞元r 2具有第二電阻最大值R 2 m a X及第 二電阻最小值R 2 m i η兩個狀態。 以上述兩電阻串聯為例··其結合產生的四種等效電阻 狀態為第一電阻最大值加上第二電阻最大值 (Rlmax + R2max)、第一電阻最小值加上第二電阻最大值 (Rlmin + R2max)、第一電阻最大值加上第二電阻最小值

第11頁 578149 五、發明說明（6) (Rlmax + R2min)及第一電阻最小值加上第二電阻最小值 (Rlmin + R2min)。同理，並聯的連接方式也擁有四個狀態 的等效電阻值。如此當資料讀出時則不需額外的讀出流程 及時序（clock)。 以下以串聯架構做一個例子來計算該等效電阻值：設 定磁性記憶細胞元的特徵電阻值（Spec i f i c Res i stance， RA)為1 0 KOhm-um2，第一磁性記憶細胞元R1的面積為 0.2 592 um2 (0· 36x0· 72 um2)，第二磁性記憶細胞元R2的 面積為0 · 1 5 6 8 u m2 ( 0 . 5 6 X 0 · 2 8 u m2)，磁性記憶細胞元的 磁電阻比值（Magneto Resistance， MR)設定為50%，則此 雙位元串聯的等效電阻分別為154 KOhm、134 KOhm、122 KOhm以及1 02 KOhm等四個狀態。又以並聯架構計算，等效 電阻可為36 KOhm、30 KOhm、 27 KOhm 以及2 4 KOhm 等四 個狀態。 另外，如習用技術之架構，若上述之第一磁性記憶細 胞元R1之電阻值與第二磁性記憶細胞元R2之電阻值設置為 相同值，特徵電阻值為10 KOhm-um2，面積為〇. um2 (〇 · 5 6X 0 . 2 8 um2 )，並聯架構，則等效電阻會有三種狀態 (48 KOhm、38 KOhm及32 KOhm)，需利用額外的讀出時序 方法以分辨兩位元之資料狀態。 除了以兩個磁性記憶細胞元R1及R2串聯或並聯之連接 之方式，本發明亦包含兩個以上的磁性記憶細胞元串聯或 並聯之連接方式。以三個磁性記憶細胞元串聯或並聯之架 構為例，可以得到八個分離狀態的等效電阻值。利用適當

第12頁 578149 五、發明說明（7) 的參考值產生器可以讀取分離的狀態以判讀資料狀態。藉 由此方法，本發明可得高密度及高讀取速度的磁性隨機存 取記憶體。 第五圖係為本發明實施例高密度磁性隨機存取記憶體 之磁電阻串聯架構示意圖。圖中所示為一利用雙位元共用 同一個電晶體之設計，能夠使得每一位元所佔用的面積減 小。其中第一位元線BL1與第二位元線BL2分別連接第一磁

性記憶細胞元R1第二磁性記憶細胞元R2，並分別連接_第 一電晶體5 1之兩極，此第一電晶體5 1之一端閘極更連接第 一讀出訊號線WL1，此讀出訊號線係為控制讀出之訊號， 另有一第一寫入線D L 1通過兩磁性記憶細胞元之附近，造 成一對該磁性記憶細胞元寫入資料之部分磁場，如此即組 成一第一雙位元記憶單元55。另有一第二電晶體52經由磁

性記憶細胞元連接於第一位元線BL 1與第二位元線BL2，電 晶體另一端連接一第二讀出訊號線WL2，亦有一第二寫入 線DL2通過兩磁性記憶細胞元之附近，造成一對該磁性記 ，細胞元寫入資料之部分磁場，亦組成一第二雙位元記憶 單兀56。另外，第三位元線Bu與第四位元線BU同樣分另^ 經由磁性記憶細胞元連接一第三電晶體5 3之兩極，另—間 才^連接第一讀出訊號線乳1，再有第一寫入線D L1經過附近 造成寫入部分磁場，而組成第三雙位元記憶單元5 7。—第 四電晶體54連接於第三位元線BL3與第四位元線BL4，此第 四電晶體54另一端連接一第二讀出訊號線乳2，另有第二 寫入線DL2經過附近造成寫入部分磁場，而組成一第四^ 578149 χ、發明說明（8) 位元記憶單元5 8。上述之第一雙位元記憶單元5 5、第二雙 位元記憶單元56、第三雙位元記憶單元57與第四雙位元記 憶單元5 8組成一本發明實施例之串聯結構。 、 本發明第五圖之高密度磁性隨機存取記憶體串聯架構 為利用第三圖串聯架構所示之雙位元記憶細胞元所組成的 4X2陣列架構，但實際所需連接之記憶細胞元並不限於圖 中所示之數量。 第 之磁電 性記憶 同之特 接，此 讀出之 胞元R1 接，第 接，第 相接， 線DL1 記憶細 以提供 請 體之磁 胞元R1 端’兩 六圖係為本發明實施例高密度磁性隨 阻並聯架構雙位元記憶細胞元示意圖 細胞元R1與第二磁性記憶細胞元r 2具 性曲線，彼此並聯相接，再與一個電 電晶體6 0之閘極透過一條第一讀出訊 。孔戒，此電晶體6 〇的一端與並聯的第 與弟一磁性記憶細胞元R2相接，另一 —磁性記憶細胞元R1的一端與第一位 二磁性記憶細胞元R2的一端也與此第 在^第一磁性記憶細胞元R1之附近，通 藉以提供寫入資料所需的部分磁場： 跑凡R2之附近，通過另一條第二寫入 1入資料所需的部分磁場。 I閱弟七®本發明實施例高密度磁性 二阻並聯架構示意圖。如圖所示，第 、二磁性記憶細胞元R2共同連接第一 兹性㊂己憶細胞元之另一端共同連接至 機存取記憶體 。其中第一磁 有電阻狀態不 晶體6 0串聯相 號線WL1控制 一磁性記憶細 端與地線G1相 元線BL1相 一位元線BL1 過一第一寫入 在第二磁性 線DL2，亦藉

隨機存取記憶 —磁性記憶細 電晶體51之一 第'位70線

578149 五、發明說明（9) BL1，並分別有第一寫入線DL1與第二寫入線DL2通過磁性 記憶細胞元附近造成寫入資料之部分磁場，此第一電晶體 5 1之一端連接第〆讀出訊號線WL1，即組成一第一雙位元 記憶單元7 5。而第一電晶體5 1另一端更連接並排之第二電 晶體52，第二電晶體52之一端連接兩並聯之磁性記憶細胞 元，兩磁性記憶細胞元之另〆端連接於第一位元線B L1， 並有第三寫入線DL3與第四寫入線DL4分別通過兩磁性記憶 細胞元之附近造成寫入部分磁場，此第二電晶體52另一端 連接一第二讀出訊號線社2，組成一第二雙位元記憶單元 7 6。另外，第三電晶體5 3之一端連接兩並聯之磁性記憶細 胞元，再連接至第二位元線此2，並有第一寫入線DL1與第 一寫入線D L 2通過磁性記憶細胞元附近’弟二電晶體5 3之 一端連接第一讀出訊號線WL 1，而組成第三雙位元記憶單 元7 7。此第三電晶體5 3之另一端連接並排之第四電晶體5 4 元連接於第二位元線儿2，更有第三寫入線DL3與第四寫入 f DU分別通過兩磁性記憶細胞元，此第四電晶體54另一 端連接一第二讀出訊號線WL2，、址成-第四雙位元記憶單 元78。上述之古啬山二 之訊轳音=出訊號線係為控制該磁性記憶細胞元讀出 制該磁性記憶細胞^ ^ t貧料寫入所需之部分磁場，以控 及提供寫入的另二=^貪料狀態，位元線係為資料讀出線 第二雙位元記憶I 一二兹場，該第一雙位元記憶單元7 5、 位元記憶單元7 8、纟且成_ 第二雙位元記憶單元7 7與第四雙 本發明實施例之並聯結構。

之一端，該第四電晶體5 4之一端藉並聯之兩磁性記憶細胞

578149 五、發明說明（ίο) 本發明第七圖之高密度磁性隨機存取記憶體並聯架構 為利用第六圖並聯架構所示之雙位元記憶細胞元所組成的 2X4陣列架構’但貫際所需連接之記憶細胞元並不限於圖 中所示之數量。

請參閱第八圖本發明實施例高密度磁性隨機存取記憶 體之串聯4x4陣列架構三度空間示意圖。圖中所示為複數 個磁性記憶細胞元串聯排列之磁性記憶體陣列架構，並藉 5亥複數個串聯之磁性s己憶細胞元之設計尺寸之大小不同來 達到互相間磁電阻特性不同之目的。如相鄰且不同尺寸大 小之第一磁性圮憶細胞元8 1與一第二磁性記憶細胞元8 2連 接串聯於一電晶體8 3之兩端，該電晶體8 3之閘極端連接第 一讀出訊號線WL1，該第一磁性記憶細胞元8丨另„端連接 至第一位兀線BL1，該第二磁性記憶細胞元82另一端連接 至第二位元線BL2，此兩個磁性記憶細胞元之附近並設置 有一 ‘第一寫入線DL1通過，以提供寫入資料時之部分磁 場。以上述第一磁性記憶細胞元81、第二磁性記憶細胞元 82、電晶體83、第一位元線bli、第二位元線BL2、第一讀 出訊號，WL1與第一寫入線DL1組成一雙位元記憶單元85， 本發明第八圖所示為此複數個記憶單元8 5之陣列排列。圖 中所不為在複數個尺寸不一之磁性記憶細胞元、複數個電 晶體與穿插著複數條寫入線、複數條讀出訊號線與垂直之 複數條位元線，達到本發明實施例高密度磁性隨機存取記 憶體陣列結構之電阻間磁滯迴路不同之目的。 本發明第八圖所示之串聯陣列架構在寫入的模式，請

第16頁 578149

餐·考弟九圖本發明實施例高 聯架構寫入模式示意圖。其 藉由電晶體關閉而彼此分離 線，而透過磁性隨機存取記 Selection)寫入資料。 密度磁性隨機存取記憶體之串 +所有複數個磁性記憶細胞元 ’選擇一條位元線及一條寫入 十思體的交錯選擇法（C r 〇 s s

=^寫入貝料1"時，圖中經過第一磁性記憶細胞元 81與苐二磁性記憶細胞元82等複數個磁性記憶細胞元之第 -寫入線DL1，通過之電流由圖中右侧流往左㈣，以提供 該磁性記憶細胞元處之難軸（Hard Axis)磁場，而第二位 兀線BL2電流由下方往上流通過第二磁性記憶細胞元82等 複數個磁性記憶細胞元，以提供在該磁性記憶細胞元處之 易軸（Ea/y Ax1S)第一方向的磁場，兩電流交錯流經的第 一磁性記憶細胞元82才會被寫入資料”丨"，即為交錯選擇 法（Cross Selection)。於實際操作上之電流方向並不以 此所述為限。

、、，寫入資料” 時，第一寫入線DL1電流由右側往左側 通過圖中所示之第一磁性記憶細胞元8丨等複數個磁性記憶 細胞兀，以提供該處之難軸（Hard Axis)磁場，而第三位 元線BL3電流由上方往下流，提供在磁性記憶單元處之易 軸（E a s y A X i s )第二方向的磁場，兩電流交錯流經的第三 磁性記憶細胞元9 3會被寫入資料"0 "。第九圖中所述之寫 入動作與習用技術之一個磁性記憶細胞元加一個電晶體 (1 T1 Μ T J )的g己憶架構是一樣的，即一條位元線與一條寫 入線交錯針對一個資料位元更改資料狀態。

第17頁 578149 五、發明說明（12) 本發明 本發明第八圖所示之串聯陣列架構在讀出的模式，& 參考第十圖本發明實施例高密度磁性隨機存取記憶體之= 聯架構讀出模式示意圖。於讀出之模式中，第一讀出1 線WL1傳送將電晶體83打開之訊號，第一位元線Bu隨，， 入電流’而第一位元線BL2接地，即產生一感應電流如（ 中箭頭所示流經第一磁性記憶細胞元8 1、電晶體㈡^回 磁性記憶細胞元82再至另一端接地，另外由二:參第二 ，器（Reference Generator) 1〇〇，產生參考訊號，:產 感應訊號比對。藉由此方法，具有一次讀取雙位 與此 態之能力，不需繁雜的讀出時序以分離混雜 貝枓狀 請參考第十一圖本發明實施例 、1 憶體之並聯4x4陣列架構3D示意圖，可"X r性隨機存取記 憶細胞元之設計尺寸之大小不同，it$精由兩並聯磁性記 的目的，也就是達到第四圖所示之间兩個電阻特性不同 磁滯迴路。如圖所示，第一磁性 °的磁性記憶細胞元 記憶細胞元8 2並聯於電晶體8 3之一 #，上^ 1人弟二磁性 則連接地線G1，此地線G1更為各個=愔f電晶體83另一端 接地端，該電晶體8 3之閘極端係連結二f 70之電晶體一端 一讀出訊號線WL1。第一磁性記憶細°胞\控制讀出訊號之第 憶細胞元82之一端更係連接於第一位\凡8 1與第二磁性記 —寫入線DL1通過第二磁性記憶細胞元上，另有第 磁性記憶細胞元附近，為提供該磁性—並排之複數個 之部分磁場，亦有第二寫入線通過、、田胞元寫入資料 元8 1與並排之複數個磁性記憶細胞—°第 磁性記憶細胞 付近’亦為提供該磁 578149 ----- 五、發明說明（13) 性記憶細胞元寫入資料之部分磁場。如此第一磁性記憶細 胞元81、第二磁性記憶細胞元82、電晶體83並與連接^各 位元線、寫入線、讀出訊號線與地線組成一雙位元記憶單 元11 0，而複數個該記憶單元之陣列排列組成本發明實施 例並聯架構之磁性隨機存取记憶體。 如第十一圖所示之並聯架構，在寫入的模式，請表考 第十二圖係為本發明實施例高密度磁性隨機存取記4 &之 並聯架構寫入模式示意圖。其中所示之複數個磁性ϋ細， =元藉由電晶體關閉而彼此分離，並透過與一般的磁 機存取記憶體相同的交錯選擇法寫入資料。 1 當欲寫入資料"1"時，第二寫入線DL2電流由圖中所示 之右侧流往左側，以提供磁性記憶細胞元處之難軸（Hard ::丨、;：兹广而第一位元線BL1電流由下方往上&，提供在 兩===細胞元處之易軸（Easy Axis)第—方向的磁場’ 夕二父錯流經的磁性記憶細胞元才會被寫入資料。如圖 第寫入線似與第一位元線BL1電流通過之交會處為 弟磁性圮憶細胞元81，如此該第一 能被寫入資料。 兹性记憶細胞兀81才 左側，：：二：°呀，$二寫入線讥2電流由圖中右侧往 線心電^由上太 /田胞元處之難轴磁場，而帛二位元 轴第二方' 的磁/主，下流s’、提供在磁性記憶細胞元處之易. 被寫入資化|流交錯流經的磁性記憶細胞元會 寫入的i二專统：中/斤示之第四磁性記憶細胞元 作與傳統的一個磁性記憶細胞元加一個電晶體 <1 578149

五、發明說明（14) (1T1MTJ )架構是一樣的，一條位元線與一條寫入線交鋩 針對一個位元更改資料狀態。在實際運作上之電流方^ 不以上述方向為限。 第十三圖係為本發明實施例高密度磁性隨機存取記憶 體之並聯架構讀出模式示意圖。在讀出的模式，其中之第 一讀出訊號線WL1導通，即將電晶體83打開，第一位元線 B L1送入電>’il，此感應電流流經並聯的兩個第一磁性記情、 細胞元8 1與第二磁性記憶細胞元8 2，再經過打開的電晶體 8 3 ’電k卩返後k到地線G1 ’此感應的訊*5虎，再利用<個參 考值產生器1 0 0，進行感應訊號之比對，藉由此方法，具 有一次讀取雙位元資料狀態之能力，不需繁雜的讀出時序 以分離混雜的資料。 以上所述之高密度磁性隨機存取記憶體，當中之該記 憶單元係為該複數個尺寸大小不同之磁性記憶細胞元穿插 排列組合而成，包括寫入線上設置不同尺寸大小之複數個 磁性記憶細胞元，或是位元線上設置有不同尺寸大小之複 數個磁性記憶細胞元，以下敘述為本發明兩種不同之實施 例。 第十四圖為本發明實施例高密度磁性隨機存取記憶ΐ 之第二並聯架構寫入模式系意圖，係為改變上述第：二圖 中之磁性記憶細胞元之排列順序4十二圖中之各寫^ ;、；s、a ρ細胞元為同一大小之磁性5己k

電流通過之複數個磁性記憶細A J 7 + μ 健/寫入線DL1、第二寫入線 細胞兀，在第十四圖中，第 ηγ 0 喚一七 ^ ⑽寫入線DL4通過之方向’其間 DL2、第二寫入線DL3與第四掏

578149 五、發明說明（15) 複數個磁性記憶細胞元、， 時，第-讀出訊號線WL1 亚斑不為同；大小’並且於寫入資料 態，即將各電晶體關閉與弟二，出訊號線叽2皆為關閉狀 弟十五圖為本發明每 一 之第二並聯架構讀出:^例咼密度磁性隨機存取記憶體 中之磁性記憶細胞元^ ^不意圖，係為改變上述第十三圖 流通過之複數個磁性印if列順序。第十三圖中各寫入線電 胞元，在第十五圖中\ ^細胞兀為同一大小之磁性記憶細 第三寫入線DL3與第四宜—寫入線DU、第二寫入線DL2、 磁性記憶細胞元並不為’、、^入線儿4通過之方向，其間複數個 出訊號線導通狀態，.g、、同一大小，並且於讀出資料時，讀 晶體打開。 卩將與欲讀取磁性記憶單元相接的電 以上所述為兩個雷 件彼此並聯或串聯，特性不相同的磁性記憶細胞元元 記憶單元串聯或並聯成的方法可為藉由不同面積的磁性 小，採用不同的製程+ Ϊ成；另外也可利用相同的面積大 單元率聯或並聯之遠二^以達成不同電阻特性的磁性記憶 個狀態以上的等效磁式。藉由以上方法，可以組成四 電阻值，在一次讀取動作中就能分離 讀出流程及時序。故狀悲，由於不需額外繁複的 外，又不造成hΐΐ利在提昇位元包裝密度之優點 舻、4能_彼 出速度之變慢’以為未來取代快閃記憶 乂 <、L現认存取記憶體以及動態隨機存取記憶體的綜合 (Unified Mem〇ry)記憶體。 以上為本發明高密度磁性隨機存取記憶體實施例之詳

第21頁 578149 態，由 昇位元 為未來 機存取 上所述 目的及 ，且為 之要件 以上所 限定本 所作之 圍内， 本發明之 並聯或串 取動作中 於不需額 包裝密度 取代快閃 記憶體的 ，充份顯 功效上均 目前市面 ，爰依法 述者，.僅 發明所實 均等變化 謹請 貴 五、發明說明（16) 細說明，藉由 胞元元件彼此 值，在一次讀 資料狀 明在提 慢，以 動態隨 綜 憶體在 用價值 明專利 唯 能以之 利範圍 蓋之範 禱0 兩個電阻特性 聯，使具有四 就能分離兩串 外繁複的讀出 之優點外，又 記憶體、靜態 綜合（Unified 示出本發明高 深富實施之進 上前所未見之 提出申請。 為本發明之較 施之範圍。即 與修飾，皆應 審查委員明鑑 不相同的磁性記憶細 個狀態的等效磁電阻 聯/並聯位元之個別 流程及時序。故本發 不造成讀出速度變 隨機存取記憶體以及 M e m 〇 r y )記憶體。 密度磁性隨機存取記 步性，極具產業之利 新發明，完全符合發 佳實施例而已，當不 大凡依本發明申請專 仍屬於本發明專利涵 ，並祈惠准，是所至 ❿

第22頁 578149 圖式簡單說明 第一圖係為習用技術磁性隨機存取記憶體之一個磁性 記憶細胞元加一個電晶體架構示意圖， 第二圖係為習用技術磁性隨機存取記憶體之複數個磁性記 憶細胞元加一個電晶體架構示意圖； 第三圖係為本發明實施例高密度磁性隨機存取兄憶體之磁 電阻串聯架構雙位元記憶細胞元示意圖， 第四圖係為本發明實施例高密度磁性隨機存取冗憶體之磁 性記憶細胞元磁電阻磁滯迴路示意圖， 第五圖係為本發明實施例高密度磁性隨機存取記憶體之磁 電阻串聯架構示意圖； 第六圖係為本發明實施例高密度磁性隨機存取記憶體之磁 · 電阻並聯架構雙位元記憶細胞元示意圖； 第七圖係為本發明實施例高密度磁性隨機存取記憶體之磁 電阻並聯架構示意圖； 第八圖係為本發明實施例高密度磁性隨機存取記憶體之串 聯4x4陣列架構三度空間示意圖； 第九圖係為本發明實施例高密度磁性隨機存取記憶體之串 聯架構寫入模式示意圖； 第十圖係為本發明實施例高密度磁性隨機存取記憶體之串 聯架構讀出模式示意圖； 4 第十一圖係為本發明實施例高密度磁性隨機存取記憶體之 並聯4x4陣列架構三度空間示意圖； 第十二圖係為本發明實施例高密度磁性隨機存取記憶體之 並聯架構寫入模式示意圖；

第23頁 578149 圖式簡单說明 第十三圖係為本發明實施例高密度磁性隨機存取記憶體之 並聯架構讀出模式示意圖； 第十四圖係為本發明實施例高密度磁性隨機存取記憶體之 第二並聯架構寫入模式示意圖； 第十五圖係為本發明實施例高密度磁性隨機存取記憶體之 第二並聯架構讀出模式示意圖。 【符號說明】 1 1磁性記憶細胞元； 1 3電晶體； W1第一寫入線； W 2第二寫入線； S1第一位元線； S 2第二位元線； 2 0磁性記憶細胞元；. 30電晶體；

Trl第一電晶體；

Tr2第二電晶體； W L1第一讀出訊號線； WL2第二讀出訊號線； BL位元線； B L1第一位元線； BL2第二位元線； B L 3第三位元線； BL4第四位元線；

第24頁 578149 圖式簡單說明 DL1第一寫入線； DL2第二寫入線； D L 3第三寫入線； DL4第四寫入線； R1第一磁性記憶細胞元； R 2第二磁性記憶細胞元； G1地線； 5 1第一電晶體； 5 2第二電晶體； 5 3第三電晶體； 54第四電晶體； 5 5第一雙位元記憶單元； 5 6第二雙位元記憶單元； 5 7第三雙位元記憶單元； 5 8第四雙位元記憶單元； 60電晶體； 7 5第一雙位元記憶單元； 7 6第二雙位元記憶單元； 7 7第三雙位元記憶單元； 7 8第四雙位元記憶單元； R1 in a X第' ^磁性記憶細胞元之磁電阻最大值 R1 m i η第一磁性記憶細胞元之磁電阻最小值 R2max第二磁性記憶細胞元之磁電阻最大值 R 2 in i η苐二磁性記憶細胞元之磁電阻最小值

第25頁 578149

第26頁

Claims (1)

1. 578149 六、申請專利範圍 1 · 一種高密度磁 組合而成，其 複數個磁性 之磁性記憶 等效磁電阻 料元件，可 資料 電 曰曰 為該 制元 一寫入 供該 複數條 端， 供該 一讀出 出資 2·如申請 體，其 極0 3 ·如申請 體，其 4·如申請 體，其 狀態； 體，係 複數個 件； 線，係 複數個 位元線 為該複 複數個 訊號線 料之訊 專利範 中該複 專利範 中該電 專利範 中該複 性隨機存取記憶體，係為複數個巧& σσ 尤彳思早元 中該記憶單元包括： 、 記憶細胞元，係為複數個電阻特 寸性不相同 細胞元，並以串聯之連接方式姦a八^ 八座生分離的 狀態，該磁性隨機存取記憶體φ 立丁 ^石兹性材 藉改變磁化方向以更改該磁性記情細胞元 連接於該複數個磁性記憶細胞元之—端， 磁性記憶細胞元讀出資料之開關，及^控 通過該複數個磁性記憶細胞元附近，以提 磁性記憶細胞元寫入資料時之磁場； ’係連接該複數個磁性記憶細胞元之一 數個磁性記憶細胞元讀出資料之通道及提 磁性記憶細胞元寫入資料時之磁場； ’係提供控制該複數個磁性記憶細胞元讀 號。 圍第1項所述之高密度磁性隨機存取記憶 數個磁性記憶細胞元串聯於該電晶體之兩 圍第1項所述之高密度磁性隨機存取記憶 晶體之一極連接至該讀出訊號線。 圍第1項所述之高密度磁性隨機存取記憶 數個磁性記憶細胞元為尺寸大小不同之磁

   578149 六、申請專利範圍 座5己憶細胞元，並造成磁電阻特性不同。 5 ·如申凊專利範圍第1項所述之鬲密度磁性隨機存取記憶 體、’其中該複數個磁性記fe細胞元為不同製程步驟形成 之磁性記憶細胞元，並造成磁電阻特性不^。 6 ·如申凊專利範圍第1項所述之高密度磁性隨機存取記憶 體’其中該位元線不平行於該寫入線。 ’申明專利範圍第1項戶斤述之鬲密度磁性隨機存取記憶 f ’其中該讀出訊號線為關閉時，則該電晶體為關閉狀 態，即為該複數個磁性記憶細胞元彼此分離之寫入狀 態。 ，， 8 ·如申請專利範圍第丨項所述之高密度磁性隨機存取記憶 體，其中該位元線與該寫入線電流交會處之該磁性記憶 細胞元被寫入資料。 9·如申請專利範圍第1項所述之高密度磁性隨機存取記憶 體，其中該讀出訊號線為導通時，則該電晶體為導通狀 態’即為該複數個磁性記憶細胞元之讀出狀態。 1 〇 ·如申請專利範圍第8項所述之高密度磁性隨機存取記憶 體，其中係藉一參考值產生器讀取該磁性記憶細胞元 之複數個位元之資料狀態。 11 一種高密度磁性隨機存取記憶體，係為複數個記憶單 元組合而成，其中該記憶單元包括： 複數個磁性記憶細胞元，係為複數個電阻特性不相同 之磁性記憶細胞元，ji以並聯之連接方式產生分離 的等效磁電阻狀態，該磁性隨機存取記憶體中之磁

   578149 六、申請專利範圍 性材料 細胞元 兀件，可藉改變磁化方向以更改該磁性記 資料狀態； " 二^系連接於该複數個磁性記憶細胞元之一 忒後數個磁性記憶細胞元讀出資料之開關； ^線，係通過該複數個磁性記憶細胞元附 提供該複數個磁性記憶細胞元寫入資料時之] 一電晶體 端，為 複數條寫 近，以 磁场， 一位元線 該複數 一讀出訊 讀出資 1 2 ·如申請專 1 3 ·如申請專 憶體，其 1 4 ·如申請專 憶體，其 1 5 ·如申請專 憶體，其 之磁性記 1 6 ·如申請專 憶體，其 係連接該複數 為該複數個磁性記憶細 個磁性記憶細胞 號線，係提供控 料之訊號。 利範圍第1 1項所 憶體，其中該複數個磁性 之'極° 利範圍第1 1項所 中該電晶體之一 利範圍第1 1項所 中該電晶體之一 利範圍第11項所 中該複數個磁性 憶細胞元元件， 利範圍第11項所 中該複數個磁性 個磁性記憶細胞元之一端， 胞元讀出資料之通道及提供 元寫入資料時之磁場； 制該複數個磁性記憶細胞元 述之高密度磁性隨機存取記 §己憶細胞元並聯於該電晶體 述之南密度磁性隨機存取記 極連接至一地線。 述之南密度磁性隨機存取記 3連接5該讀出訊號線。 述之高密度磁性隨機存取記 α己憶細胞元為尺寸大小不同 並造成磁電阻特性不同。 述之高密度磁性隨機存取記 。己憶細胞元為不同製程少，驟

   1111

   第29頁 578149

   申請專利範圍 形成之磁性記憶細胞元元件，並造成磁電阻特性不 六、 同。 1 7·如申請專利範圍第丨】項所述之高密度磁性隨機存取記 憶體，其中該位元線不肀行於該f入線。 1 8 ·如申請專利範圍第π項所述之咼密度磁性隨機存取記 憶體，其中該讀出訊號線為關閉日^ ’則该電晶體為關 閉狀態，即為該複數個磁性記憶細胞元彼此分離之寫 入狀態。 1 9 ·如申請專利範圍第1丨項所述之高密度磁性隨機存取記 憶體，其中該位元線與該寫入線電流交會處之該磁性 20. 21. 記憶細胞元被寫入資料。 如申請專利範圍第11項所述之高密度磁性隨機存取記 憶體，其中該讀出訊號線為導通時，則該電晶體為導 通狀態’即為該複數個磁性記憶細胞元之讀出狀態。 如申請專利範圍第20項所述之高密度磁性隨機存取士己 憶體二其中係藉一參考值產生器讀取該磁性記憶細胞 元之複數個位元之資料狀態。

   22. 一種高密度磁性隨機存取記憶體 元組合而成，其中包括： 複數個磁性記憶細胞元，係為複數個因尺寸大小不 而電阻特性不相同之磁性記憶細胞元，並以並聯: j接方式產生分離的等效磁電阻狀態，該磁; 存^己憶體中之磁性材料元件，可藉改變磁化方r 以更改該磁性記憶細胞元資料狀態； 係為複數個記憶^

   第30頁 578149

   六、申請專利範圍 複數個電晶體，係連接於該複數個磁性記憶細胞元之 一端，為該複數個磁性記憶細胞元讀出資料之開 關； # 複數條寫入線，係通過該複數個磁性記憶細胞元附 近，以提供該複數個磁性記憶細胞元寫入資料時之 磁場；

   複數條位元線，係連接該複數個磁性記憶細胞元之_ 端，為該複數個磁性記憶細胞元讀出資料之通道及 提供該複數個磁性記憶細胞元寫入資料時之磁場； 複數條讀出訊號線，係提供控制該複數個磁性記憶細 胞元讀出資料之訊號。 23.如申請專利範圍第22項所述之高密度磁性隨機存取記 fe、體’其中該複數個磁性記fe細胞元並聯於該電晶體 之—極〇 2 4 ·如申請專利範圍第2 2項所述之高密度磁性隨機存取記 憶體，其中該電晶體之/極連接至一地線。 2 5.如申請專利範圍第2 2項所述之局密度磁性隨機存 憶體，其中該電晶體之/極連接至该讀出訊號線 2 6 ·如申請專利範圍第2 2項所述之南松度磁性隨機存 憶體，其中該複數個磁性犯憶細胞凡為尺寸大小 取記 〇 取記 不同 〇 取記 取記

   之磁性記憶細胞元元件，炎造成磁電阻特性不同 27·如申請專利範圍第22項所述之高密度磁性隨機存 憶體，其中該位元線不肀行於，^入線。 2 8 ·如申請專利範圍第2 2項所述之尚街度磁性隨機存 578149 /之高密度磁性 2項所述之问 二奢斜·狀·態。 22項所述之高密度磁性隨機存取記 單元係為該複數個尺寸大小不同之 插排列組合而成。 為關閉時’則該電晶體為關 性記憶細胞元彼此分離之寫 高密度磁性隨機存取記 線電流父®處之該磁性 六、申請專利範圍 憶體，其中該 閉狀態，即為 入狀態。 2 9 ·如申請專利範 憶體，其中該 記憶細胞元被 3 0 ·如申請專利範 憶體，其中該 通狀態，即為 3 1 ·如申請專利範 憶體’其中係 元之複數個位 3 2 ·如申請專利範 憶體’其中該 磁性記憶細胞 33.如申請專利範 憶體，其中設 寸大小不同。 3 4 ·如申請專利範 憶體，其中設 寸大小不同。 讀出訊號線 該複數個石兹 圍第2 2項所述之 位元線與該寫八 寫入資料。 〆 圍第22項所述之网 讀出訊號線為導^ 該複數個磁性怒t 圍第30項所述之= 藉一參考值產生為 圍第3 2項所述之 置於該寫入、線上 密度磁性隨機存取記 時，則該電晶體為導 細胞元之讀出狀態。 密度磁性隨機存取記 讀取該磁性記憶細胞 高密度磁性隨機存取記 之該磁性記憶細胞元尺