CN112164412A - 一种基于多尺度磁性隧道结的多比特忆阻器 - Google Patents

一种基于多尺度磁性隧道结的多比特忆阻器 Download PDF

Info

Publication number
CN112164412A
CN112164412A CN202010915039.1A CN202010915039A CN112164412A CN 112164412 A CN112164412 A CN 112164412A CN 202010915039 A CN202010915039 A CN 202010915039A CN 112164412 A CN112164412 A CN 112164412A
Authority
CN
China
Prior art keywords
read
bit
mtj
write
memristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010915039.1A
Other languages
English (en)
Inventor
支涛云
李海
周铁军
富嘉育
王喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN202010915039.1A priority Critical patent/CN112164412A/zh
Publication of CN112164412A publication Critical patent/CN112164412A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种基于多尺度磁性隧道结的多比特忆阻器，该忆阻器由多个尺寸不同的MTJ器件通过必要的读写控制电路并联连接而成；其中MTJ用于电阻值的非易失存储，而读写控制电路用于对多比特忆阻器的MTJ的状态进行改写和读取；读写控制电路一端连接写电流线，每一个写电流线分别负责忆阻器的某一个MTJ高、低阻态的翻转控制；读写控制电路另一端连接的读写字线、位线,控制忆阻器的读电路、写电路的导通；读写控制电路同时与模拟输入端和模拟输出端相连，用于获取外界输入信号和提供多比特忆阻器输出信号。本发明具有多比特状态存储、重复性好、易集成、适合存算集成一体化应用等优点。

Description

一种基于多尺度磁性隧道结的多比特忆阻器
技术领域
本发明涉及多比特非易失磁存储及忆阻器技术领域，尤其是一种基于多尺度磁性隧道结的多比特忆阻器。
背景技术
目前冯·诺依曼体系结构的数字和模拟集成电路在当今时代发展迅速,成为推动当今互联网发展的重大助力，是当今社会信息处理不可或缺的基石。但是随着技术的深入发展，数据并发处理的深度和广度的提高，对复杂任务的信息处理和存储的需求不断上升，传统的冯·诺依曼体系结构已经慢慢达到极限，使得人们不得不寻求一种全新的体系架构。使用受大脑神经网络启发的人工神经网络硬件来处理复杂的问题作为一种相辅相成的方法。如果硬件本身具有存储和计算的能力则可以减少对控制器管脚和内存等资源的占用，同时由于硬件的计算和存储不受控制器的影响，所以多尺度磁性隧道结的多比特忆阻器的处理速度和稳定性也将得到提升。
近年来，以MRAM(磁阻式随机存取存储器)、铁电随机存取存储器(FRAM)、相变随机存取存储器(PRAM)，以及可变电阻式随机存取存储器(RRAM)为代表的新兴存储技术逐渐成为市场热点。这些新技术吸引各大晶圆厂不断投入，最具代表性的厂商包括台积电、英特尔、三星等。此外，传统存储技术在高速运算上也遭遇阻碍，处理器与存储器之间的“墙”成为了提升运算速度和效率的最大障碍。特别是AI的发展，数据需求量暴增，“墙”的负面效应愈加突出，越来越多的半导体厂商正在加大对新兴存储技术的研发和投资力度，寻求成本更佳、速度更快、效能更好的存储方案。从目前来看，最受期待的就是MRAM，各大厂商在它上面投入的力度也最大。MRAM属于非易失性存储技术，是利用具有高敏感度的磁电阻材料制造的存储器，断电时，MRAM储存的数据不会丢失，且耗能较低，读写速度快，可媲美SRAM，比Flash速度快百倍，在存储容量方面能替代DRAM，且数据保存时间长，适合高性能应用。
中国专利CN103811045A，公开日2014年5月21日，一种高可靠性、亦可多比特存储的双功能存储单元，该存储单元由复数个MTJ串联堆积形成一个MTJ簇之后再与一个NNMOS晶体管串联组成，称为1竹MTJ上T结构；其中MTJ簇用于存储数据信息，而NNMOS晶体管用于对存储单元进行访问控制；MTJ簇的顶端连接位线即BL,底端连接NNMOS晶体管的漏极，NNMOS晶体管的栅极连接字线即WL,源极连接源极线即SL。由于MTJ簇是通过串联实现的，制作工艺复杂，串联MTJ簇的磁矩翻转困难，串联MTJ簇的磁矩翻转具有不确定性，导致存储的数据具有不确定性，且读写速度受限等问题。
因此有必要设计一种MTJ翻转简单，存储数据确定，读写速度快的多比特的存算集成一体化的忆阻器。
发明内容
针对上述现有技术中的不足和缺点，本发明的目的在于提供一种基于多尺度磁性隧道结(Magnetic Tunnel Junction，MTJ)的多比特忆阻器，它克服了现有技术的不足，是一种可扩展的的多比特存算一体单元，可以满足不同场合和任务的需求。
一种基于多尺度磁性隧道结的多比特忆阻器，该忆阻器由多个尺寸不同的MTJ器件通过读写控制电路并联连接而成，其中MTJ用于电阻值的非易失存储，读写控制电路用于对多比特忆阻器的MTJ的状态进行改写和读取；读写控制电路一端连接写电流线即S1,S2,…Sn，每一根写电流线分别负责忆阻器的某一个MTJ高、低阻态的翻转控制；读写控制电路另一端连接的读写字线(WWL,RWL)、位线(WBL,RBL),控制忆阻器的读电路、写电路的导通；读写控制电路同时与模拟输入端和模拟输出端相连，用于获取外界输入信号和提供多比特忆阻器输出信号；
各个MTJ的尺寸皆不相同，各个MTJ状态翻转所需的电流大小不同，且各个MTJ在相同状态时的阻值也不相同；
多比特忆阻器的读写电路的导通受读写控制电路一端的相应的读写字线、位线的控制。通过控制读写字线、位线的导通、关断，从而控制对MTJ状态读取和MTJ状态改写电路的导通与否；更具体地，当读写字线或位线为低电平时，读写电路处于非导通状态，存储单元不可进行访问和改写操作；当读写字线和位线同时为高电平时，读写电路处于导通状态，存储单元可以访问，对其进行读写操作。
作为优选，多比特忆阻器中的MTJ具有高、低两种不同的阻态，低阻态时MTJ的自由层和固定层的磁矩方向平行，高阻态时MTJ的自由层和固定层的磁矩方向反平行。
作为优选，根据权利要求1所述的一种基于多尺度磁性隧道结的多比特忆阻器，其特征在于：多比特忆阻器当中的MTJ个数和写电流线的条数能够根据实际的应用需求进行相应的调整，以满足不同应用场合的不同需求。
作为优选，所述的MTJ状态通过位线接口控制相应读写电路的导通修改其高低阻态，不同方向的写电流通过后，MTJ的阻态也发生相应的改变。
作为优选，所述的MTJ具有多层膜结构，包括磁性材料构成的自由层和固定层，以及介于二者之间的氧化物隔离层。当从固定层流向自由层的电流超过某个临界值一定时间后，自由层的磁矩方向与固定层磁矩方向平行，此时MTJ呈现低电阻状态；相反地，当从自由层流向固定层的电流超过某个临界值一定时间后，自由层的磁矩方向与固定层磁矩方向反平行，此时MTJ呈现高电阻状态。
优选地，所述的基于多尺度MTJ的多比特忆阻器，存储和计算的状态具有非易失性，即单元的数据存储状态在掉电后仍不丢失，读电流写入时，仍能够读取上一次存储的数据。
优选地，所述的基于多尺度MTJ的多比特忆阻器是一种可实现简单乘加计算的单元，即读电流经过单元后可以进行一定的物理量的转换，将电流信号转换成相应的电压信号，还可以加上相应的偏置电流，从而实现一个简单乘加计算的功能。
优选地，所述的基于多尺度MTJ的多比特忆阻器构建成一个可编程电阻，通过对忆阻器内部不同MTJ器件的翻转，使得忆阻器具有多种不同的阻值状态，可以应用在相应的高精度仪器仪表的增益调制电路当中。
优选地，所述的基于多尺度MTJ的多比特忆阻器可模拟神经突触，用于构造并行处理的多比特人工神经网络硬件电路，可以完成按列的并行计算和整个阵列的并行计算，完成简单的类脑神经网络突触的权重的调节。
本发明相当于现有技术所具有的效果：
相对于其他非易失存算一体***而言，本发明采用MTJ作为非易失可编程存算一体单元具有数据读写速度快、几乎无限次擦写、抗辐射能力强优势。本发明具有多比特状态存储、重复性好、易集成、适合存算集成一体化应用等优点。且应用范围很广，可以用来进行简单的乘加计算，忆阻单元也可模拟神经突触，用于构造并行处理的多比特人工神经网络硬件电路；该忆阻器独立单元亦可作为可编程电阻，应用于增益控制等场合。
附图说明
图1为实施例一是基于多尺度磁性隧道结的多比特忆阻器结构框图；
图2为实施例二是一种基于多尺度磁性隧道结的多比特忆阻器构建可编程电阻的原理图；
图3是实施例三是基于多尺度磁性隧道结的多比特忆阻器10*100阵列构建原理图；
图4为单个MTJ的结构图及MTJ的磁矩方向示意图；
其中：1、读写控制电路，2、MTJ1，3、MTJ2，4、MTJn，5、控制单元6、多比特忆阻器。
具体实施方式
概括的讲，为了使本发明实施例的目的、技术方案、优点更加清晰，下面将结合本发明实施例中的附图，对本发明实例中的技术方案进行清楚、完整地描述，当然，所描述的实施例是本发明一部分的实施例，而不是全部的实施例。通常在此处附图中描述和显示出的本发明实施例的组件可以以多种不同的配置来布置和设计。因此，以下对附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面，将结合附图对本发明各实施例作详细说明。
一种基于多尺度磁性隧道结的多比特忆阻器，如图1所示，为实施例一是基于多尺度磁性隧道结的多比特忆阻器结构框图，该忆阻器由多个尺寸不同的MTJ(2、3、4)器件通过必要的读写控制电路1并联连接而成，整个忆阻器单元可等效为一个nM1T(n个MTJ，1个管子)结构；其中MTJ(2、3、4)用于电阻值的非易失存储，而读写控制电路1用于对多比特忆阻器的MTJ的状态进行改写和读取；读写控制电路1一端连接写电流线即S1,S2,…Sn等，每一个写电流线分别负责忆阻器的某一个MTJ高、低阻态的翻转控制；读写控制电路1另一端连接的读写字线(WWL,RWL)、位线(WBL,RBL),控制忆阻器的读电路、写电路的导通；读写控制电路1同时与模拟输入端和模拟输出端相连，用于获取外界输入信号和提供多比特忆阻器输出信号。
所述的基于多尺度磁性隧道结的多比特忆阻器，忆阻器的信息存储依靠MTJ的高、低阻态进行存储。且读写电流具有双向性，即MTJ状态的可以通过位线接口控制相应读写电路的导通修改其高低阻态，不同方向的写电流通过后，MTJ的阻态也发生相应的改变。利用多比特忆阻器多个MTJ的特性，该忆阻器可作为一个单独的编程电阻，也可作为一个独立的电子突触应用到神经网络当中。
如图2所示，为一种基于多尺度磁性隧道结的多比特忆阻器构建可编程电阻的原理图。多比特忆阻器内有多个尺寸不同的MTJ，形成了多比特忆阻器具有多种电阻状态的特性，利用多比特忆阻器的这一特点，控制单元5和多比特忆阻器6相互连接，控制单元5控制多比特忆阻器6中MTJ状态，使得多比特忆阻器能够具有不同的阻值，作为一个可编程电阻来使用。
如图3所示，基于多尺度磁性隧道结的多比特忆阻器10*100阵列构建原理图，每个MRAM忆阻元器模块作为一个独立单元可以实现基本的存储与模拟乘法运算，将这样的单元按照如图3所示结构进行排布和连接，最终可以实现10*100的存算一体化阵列。在常规的单元寻址基础上，通过编程数据改变写电流线S1，S2…Sn的相应电流输出，可以实现对MTJ电阻状态的修改，读写使能端E可控制整个阵列的读操作，各单元的互联最终可以通过总线Output输出，配合相应的网络拓扑和模型可以实现具有多比特MRAM的神经网络。
如图4所示，所述的磁性隧道结(MTJ)具有多层膜结构，包括磁性材料构成的自由层和固定层，以及介于二者之间的氧化物隔离层。当从固定层流向自由层的电流超过某个临界值一定时间后，自由层的磁矩方向与固定层磁矩方向平行，此时MTJ呈现低电阻“0”状态；相反地，当从自由层流向固定层的电流超过某个临界值一定时间后，自由层的磁矩方向与固定层磁矩方向反平行，此时MTJ呈现高电阻“1”状态。
所述的与读写控制电路、位线和字线相连的控制器等，可以是任意处理器，如STM32单片机、51单片机、DSP等。
在应用当中，外部控制器可以通过向所述位线、字线接口电路发送使能信号的方式改变读写电路的导通状态，构造不同的读写回路，改写和读取MTJ的状态。
以上所述,仅为本发明其中一部分的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (6)

1.一种基于多尺度磁性隧道结的多比特忆阻器，其特征在于：多比特忆阻器由多个尺寸不同的MTJ器件通过读写控制电路并联连接而成，其中MTJ用于电阻值的非易失存储，读写控制电路用于对多比特忆阻器的MTJ的状态进行改写和读取；读写控制电路一端连接写电流线，每一根写电流线分别负责忆阻器的某一个MTJ高、低阻态的翻转控制；读写控制电路另一端连接的读写字线、位线,控制忆阻器的读电路、写电路的导通；读写控制电路同时与模拟输入端和模拟输出端相连，用于获取外界输入信号和提供多比特忆阻器输出信号；
各个MTJ的尺寸皆不相同，各个MTJ状态翻转难易程度不同，所需的写电流大小不同，且可以根据特定的性能，打造不同尺寸的MTJ器件；
多比特忆阻器的读写电路的导通受读写控制电路一端的相应的读写字线、位线的控制；通过控制读写字线、位线的导通、关断，从而控制对MTJ状态读取和MTJ状态改写电路的导通与否；更具体地，当读写字线或位线为低电平时，读写电路处于非导通状态，存储单元不可进行访问和改写操作；当读写字线和位线同时为高电平时，读写电路处于导通状态，存储单元可以访问，对其进行读写操作。
2.根据权利要求1所述的一种基于多尺度磁性隧道结的多比特忆阻器，其特征在于：多比特忆阻器中的各个MTJ的尺寸皆不相同，每个MTJ的相应高、低阻态的电阻值不同，读电流通过时，整个忆阻的单元输出状态具有多比特的特性，且输出比特的位数可以根据MTJ的个数进行调整。
3.根据权利要求1所述的一种基于多尺度磁性隧道结的多比特忆阻器，其特征在于：多比特忆阻器中的MTJ具有高、低两种不同的阻态，低阻态时MTJ的自由层和固定层的磁矩方向平行，高阻态时MTJ的自由层和固定层的磁矩方向反平行。
4.根据权利要求1所述的一种基于多尺度磁性隧道结的多比特忆阻器，其特征在于：多比特忆阻器当中的MTJ个数和写电流线的条数能够根据实际的应用需求进行相应的调整，以满足不同应用场合的不同需求。
5.根据权利要求1所述的一种基于多尺度磁性隧道结的多比特忆阻器，其特征在于：所述的MTJ状态通过位线接口控制相应读写电路的导通修改其高低阻态，不同方向的写电流通过后，MTJ的阻态也发生相应的改变。
6.根据权利要求1所述的一种基于多尺度磁性隧道结的多比特忆阻器，其特征在于：所述的MTJ具有多层膜结构，包括磁性材料构成的自由层和固定层，以及介于二者之间的氧化物隔离层；当从固定层流向自由层的电流超过某个临界值一定时间后，自由层的磁矩方向与固定层磁矩方向平行，此时MTJ呈现低电阻状态；相反地，当从自由层流向固定层的电流超过某个临界值一定时间后，自由层的磁矩方向与固定层磁矩方向反平行，此时MTJ呈现高电阻状态。
CN202010915039.1A 2020-09-03 2020-09-03 一种基于多尺度磁性隧道结的多比特忆阻器 Pending CN112164412A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010915039.1A CN112164412A (zh) 2020-09-03 2020-09-03 一种基于多尺度磁性隧道结的多比特忆阻器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010915039.1A CN112164412A (zh) 2020-09-03 2020-09-03 一种基于多尺度磁性隧道结的多比特忆阻器

Publications (1)

Publication Number Publication Date
CN112164412A true CN112164412A (zh) 2021-01-01

Family

ID=73859254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010915039.1A Pending CN112164412A (zh) 2020-09-03 2020-09-03 一种基于多尺度磁性隧道结的多比特忆阻器

Country Status (1)

Country Link
CN (1) CN112164412A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314178A (zh) * 2021-05-07 2021-08-27 浙江树人学院（浙江树人大学） 一种忆阻器读写方法
CN115394444A (zh) * 2022-09-06 2022-11-25 广东技术师范大学 基于模糊理论的健康状况分层量化评估实现方法及***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040047204A1 (en) * 2002-09-09 2004-03-11 Industrial Technology Research Institute High density magnetic random access memory
US20080298119A1 (en) * 2007-05-30 2008-12-04 Industrial Technology Research Institute Magnetic memory cell with multiple-bit in stacked strucrute and magnetic memory device
US20130201757A1 (en) * 2012-02-07 2013-08-08 Qualcomm Incorporated Multi-free layer mtj and multi-terminal read circuit with concurrent and differential sensing
US20200013443A1 (en) * 2017-03-09 2020-01-09 Sony Semiconductor Solutions Corporation Magnetic memory, recording method of magnetic memory, and reading method of magnetic memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040047204A1 (en) * 2002-09-09 2004-03-11 Industrial Technology Research Institute High density magnetic random access memory
US20080298119A1 (en) * 2007-05-30 2008-12-04 Industrial Technology Research Institute Magnetic memory cell with multiple-bit in stacked strucrute and magnetic memory device
US20130201757A1 (en) * 2012-02-07 2013-08-08 Qualcomm Incorporated Multi-free layer mtj and multi-terminal read circuit with concurrent and differential sensing
US20200013443A1 (en) * 2017-03-09 2020-01-09 Sony Semiconductor Solutions Corporation Magnetic memory, recording method of magnetic memory, and reading method of magnetic memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314178A (zh) * 2021-05-07 2021-08-27 浙江树人学院（浙江树人大学） 一种忆阻器读写方法
CN115394444A (zh) * 2022-09-06 2022-11-25 广东技术师范大学 基于模糊理论的健康状况分层量化评估实现方法及***

Similar Documents

Publication Publication Date Title
US7251154B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
JP7271075B2 (ja) メモリセルをプログラムするための技術
US7714311B2 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
US11783902B2 (en) Multi-state programming of memory cells
JP7471422B2 (ja) メモリセルの三状態プログラミング
US20060067097A1 (en) Binary and ternary non-volatile CAM
US8582347B2 (en) Floating source line architecture for non-volatile memory
CN106898371B (zh) 三维存储器读出电路及其字线与位线电压配置方法
US20210383867A1 (en) NON-VOLATILE STATIC RANDOM ACCESS MEMORY (nvSRAM) WITH MULTIPLE MAGNETIC TUNNEL JUNCTION CELLS
CN112164412A (zh) 一种基于多尺度磁性隧道结的多比特忆阻器
CN108335716B (zh) 一种基于非易失存储器的内存计算方法
US20210117500A1 (en) Methods to tolerate programming and retention errors of crossbar memory arrays
CN108154226B (zh) 一种使用模拟计算的神经网络芯片
WO2023015662A1 (zh) 一种磁阻存储器单元、写控制方法及存算模块
CN110600065B (zh) 具有对称特性的存储器单元及其构成的阵列电路
Bazzi et al. Design of a Novel Hybrid CMOS Non-Volatile SRAM Memory in 130nm RRAM Technology
Kim et al. A code inversion encoding technique to improve read margin of a cross-point phase change memory
CN115705881A (zh) 用于电源斜降序列的电压检测器
CN118072779A (zh) 存算单元结构及其控制方法、阵列电路及装置、电子设备
CN115731989A (zh) 非易失性存储器及其写入方法和读取方法
CN117497026A (zh) 存储器单元、阵列电路结构及数据处理方法
Marinella The Future of Information Storage.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Li Hai

Inventor after: Zhi Taoyun

Inventor after: Zhou Tiejun

Inventor after: Fu Jiayu

Inventor after: Wang Zhe

Inventor before: Zhi Taoyun

Inventor before: Li Hai

Inventor before: Zhou Tiejun

Inventor before: Fu Jiayu

Inventor before: Wang Zhe

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210101