KR101095079B1 - 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 mram - Google Patents
자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 mram Download PDFInfo
- Publication number
- KR101095079B1 KR101095079B1 KR1020080037708A KR20080037708A KR101095079B1 KR 101095079 B1 KR101095079 B1 KR 101095079B1 KR 1020080037708 A KR1020080037708 A KR 1020080037708A KR 20080037708 A KR20080037708 A KR 20080037708A KR 101095079 B1 KR101095079 B1 KR 101095079B1
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic layer
- layer
- magnetoresistive element
- upper magnetic
- mram
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
본 발명은 자기 저항 소자를 각각 포함하는 복수의 셀을 구비한 MRAM(Magnetic Random Access Memory)에 관한 것으로, 상기 자기 저항 소자는, 열을 가할 경우 상자성으로 변하고, 전류의 흐름에 따라 자화 방향이 바뀌지 않는 고정층으로 이루어진 하부 자성층; 자화가 일어나지 않는 비자성층; 및 열을 가할 경우 상자성으로 변하고, 전류의 흐름에 따라 자화 방향이 바뀌는 자유층으로 이루어진 상부 자성층을 구비하며, 상기 하부 자성층과 상부 자성층 중 양쪽 혹은 한쪽에 열을 가하거나 상기 상부 자성층에 자기장을 가했을 때 상기 자기 저항 소자가 갖는 서로 다른 복수의 저항값에 기초하여 셀 단위로 2 이상의 비트를 기록할 수 있는 것을 특징으로 한다. 본 발명에 의하면, MRAM 셀의 부피를 줄이지 않고도 셀 단위로 최대 4비트를 기록하는 것이 가능하기 때문에, 자기 저항 메모리를 고집적화하는 것이 가능하다.
자기 저항 소자, 자화 방향, 상자성, MRAM
Description
본 발명은 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를 이용한 MRAM에 관한 것으로, 더욱 상세하게는, 자기 저항 소자의 사이즈를 줄이지 않고도 MRAM의 고집적화를 가능하게 하는 멀티 비트 기록 방법 및 이러한 방법을 이용한 MRAM에 관한 것이다.
자기 저항 소자는 터널링막 혹은 도체의 상하부에 각각 구비된 자성막을 포함하며, 두 자성막의 자화 상태에 따라 그 저항값이 달라지는 현상을 이용하여 데이터를 기억하데 사용되는 소자이다. 그리고, 이러한 자기 저항 소자를 이용한 메모리를 MRAM(Magnetic Random Access Memory)라고 한다.
통상적으로 자기 저항 소자에 있어서, 두 자성층의 스핀 방향이 같은 방향이면 저항값이 작고, 스핀 방향이 반대이면 저항값이 크게 되는데, 이처럼 자기 저항 소자에 포함된 2개 자성막의 자화 상태에 따라 셀의 저항이 달라지는 사실을 이용하면 비트 데이터를 기록하는 것이 가능하다. 예컨대, 두 자성층의 스핀 방향에 따 라 자기 저항 소자의 저항값이 큰 경우에는 '0'을 기록하고, 저항값이 작은 경우에는 '1'을 기록하도록 MRAM을 구성할 수 있다.
그러나, 종래의 MRAM은 앞서 살펴본 바와 같이 저항값이 크거나 작은 2가지 경우의 수에 대해서만 비트값을 부여하고 있기 때문에, MRAM 셀에 '0' 이나 '1'과 같은 하나의 비트 데이터만 기록할 수 있다. 따라서 MRAM의 집적도를 높이기 위해서는 셀을 포함하는 메모리 소자의 부피를 줄이는 방법 이외에는 다른 방법이 없는 실정이다.
이러한 메모리 집적화의 문제를 해결하기 위해 MRAM 셀의 부피를 줄이는 방법을 고려할 수도 있겠으나, 자성층은 부피가 줄어듦에 따라 자성 고유의 성질을 잃어버리고 자화를 나타내지 않는 상자성 물질의 특성을 띠게 된다. 이러한 특성을 슈퍼파라마그네티즘이라고도 하며, 바로 이같은 슈퍼파라마그네티즘 현상으로 인해 단위 셀에 2비트의 데이터를 기록할 수 있는 자기 소자의 사이즈를 줄여 고집적화하는 것에는 한계가 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 감안하여 이루어진 것으로, 하나의 MRAM 셀에 멀티 비트를 기록할 수 있도록 함으로써 자성층의 부피를 줄이지 않고도 MRAM의 고집적화를 가능하게 할 수 있는 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를 이용한 MRAM을 제공하는 것을 목적으로 한다.
본 발명은, 상기 목적을 달성하기 위하여, 2 이상의 자성층으로 이루어진 자기 저항 소자를 이용하여 멀티 비트를 기록하는 방법에 있어서, 상기 자성층에 열을 가하여 그 자성을 변화시키거나 상기 자성층에 자기장을 가하여 상기 자성층의 자화 방향을 변화시킴으로써, 상기 자성층이 자성을 갖는지 여부와 상기 자성층의 자화 방향에 따른 경우의 수를 조합하여 하나의 MRAM 셀에 2 이상의 비트를 기록하는 방법을 제안한다.
또한, 하부 자성층, 비자성층 및 상부 자성층으로 이루어진 자기 저항 소자를 이용하여 멀티 비트를 기록하는 방법에 있어서, 상기 하부 자성층은, 열을 가할 경우 상자성으로 변하고, 전류의 흐름에 따라 자화 방향이 바뀌지 않는 고정층이고, 상기 상부 자성층은, 열을 가할 경우 상자성으로 변하고, 전류의 흐름에 따라 자화 방향이 바뀌는 자유층이며, 상기 하부 자성층과 상부 자성층 중 양쪽 혹은 한쪽에 열을 가하거나, 상기 상부 자성층에 자기장을 가함으로써, 상기 자기 저항 소자가 서로 다른 복수의 저항값을 갖도록 하여 하나의 MRAM 셀에 2 이상의 비트를 기록하는 방법을 제안한다. 여기서, 상기 상부 자성층과 상기 하부 자성층의 자화 방향이 같은 경우, 상기 상부 자성층과 상기 하부 자성층의 자화 방향이 다른 경우, 상기 상부 자성층과 상기 하부 자성층 중 어느 하나가 상자성인 경우 및 상기 상부 자성층과 상기 하부 자성층 모두 상자성인 경우의 4 가지 경우에 상기 자기 저항 소자가 갖는 저항값의 차이에 기초하여 하나의 MRAM 셀에 4 비트를 기록하는 것이 바람직하다.
나아가, 본 발명은, 자기 저항 소자를 각각 포함하는 복수의 셀을 구비한 MRAM에 있어서, 상기 자기 저항 소자는, 열을 가할 경우 상자성으로 변하고, 전류의 흐름에 따라 자화 방향이 바뀌지 않는 고정층으로 이루어진 하부 자성층; 자화가 일어나지 않는 비자성층; 및 열을 가할 경우 상자성으로 변하고, 전류의 흐름에 따라 자화 방향이 바뀌는 자유층으로 이루어진 상부 자성층을 구비하며, 상기 하부 자성층과 상부 자성층 중 양쪽 혹은 한쪽에 열을 가하거나 상기 상부 자성층에 자기장을 가했을 때 상기 자기 저항 소자가 갖는 서로 다른 복수의 저항값에 기초하여 셀 단위로 2 이상의 비트를 기록할 수 있는 것을 특징으로 하는 MRAM을 제안하며, 여기서 상기 복수의 셀 각각은, 상기 상부 자성층과 상기 하부 자성층의 자화 방향이 같은 경우, 상기 상부 자성층과 상기 하부 자성층의 자화 방향이 다른 경우, 상기 상부 자성층과 상기 하부 자성층 중 어느 하나가 상자성인 경우 및 상기 상부 자성층과 상기 하부 자성층 모두 상자성인 경우에 상기 자기 저항 소자가 갖는 4 가지 저항값에 기초하여 셀 단위로 4 비트를 기록하는 것이 바람직하다.
본 발명은 앞서 설명한 슈퍼파라마그네티즘 현상을 MRAM의 고집적화에 역이용하는 아이디어를 제시하고 있다. 즉, 자성체에 슈퍼파라마그네티즘 현상을 일으키는 원인은 크게 2가지로 분류할 수 있는데, 그 중 하나가 상술한 부피이고, 다른 하나는 열이다. 자성체에 일정 수준 이상의 열을 가하게 되면, 그 자성체는 자화를 잃어 상자성으로 변하게 되는데, 열에 의한 슈퍼파라마그네티즘은 부피의 경우와는 달리 MRAM의 제작이 완료된 후에도 가변적으로 자성층별로 적용 여부를 조절할 수 있다는 특징이 있다.
따라서, 복수의 자성층으로 이루어진 자기 저항 소자에 있어서, 어느 자성층에 자기장을 가하여 해당 자성층의 스핀 방향을 바꿈으로써 적어도 2가지 경우의 수를 만들어 냄과 동시에, 그 자성층 혹은 다른 자성층에 슈퍼파라마그네티즘 현상을 일으킬 정도의 열을 가함으로써 자화 방향이 존재하지 않는 1가지 경우의 수를 위 2가지 경우의 수와 조합하는 것이 가능하게 된다.
이처럼, 본 발명은 열에 의한 자성체의 슈퍼파라마그네티즘 현상을 MRAM의 고집적화에 이용하는 것을 핵심으로 하는 발명으로서, 종래기술에서와 같이 자성체의 부피를 슈퍼파라마그네티즘 현상이 발생하지 않는 수준까지만 줄임으로 인해 고집적화에 한계가 있었던 문제점을, 위와 같이 새로운 경우의 수를 조합할 수 있도록 함으로써 셀 단위로 종래보다 많은 비트를 기록할 수 있게 하여 고집적화를 달성한다. MRAM 셀에 포함된 2개 자성층의 자화 방향이 같은 경우와 다른 경우, 그리고 어느 하나의 자성층이 열에 의한 슈퍼파라마그네티즘 현상에 의해 상자성으로 된 경우 및 두 자성층 모두 상자성으로 된 경우 등의 각 경우마다 자기 저항 소자 에 전류를 흘렸을 때의 저항값은 달라지게 되므로, 예컨대 하나의 MRAM 셀에 4비트의 데이터를 기록하는 것이 가능하다. 그리고, MRAM 셀에 멀티 비트를 기록하는 것을 가능하게 함으로써, MRAM 셀의 고집적화도 달성할 수 있다.
이제 첨부도면을 참조하여 본 발명의 바람직할 일 실시형태에 대해 상세하게 설명한다.
도 1은 본 발명에 따른 MRAM 셀의 자기 저항 소자를 나타내는 도면이고, 도 2a 내지 도 2d는 본 발명에 따라 MRAM 셀에 멀티 비트를 기록하는 방법을 설명하기 위한 도면이다.
먼저 도 1을 참조하면, 본 발명에 따른 MRAM의 단위 셀에 포함된 자기 저항 소자(400)는 하부 자성층(100), 비자성층(200) 및 상부 자성층(300)이 순서대로 적층된 구조를 갖는다.
하부 자성층(100)과 상부 자성층(300) 중 하나는 더 큰 보자력을 갖거나 혹은 전도층, 베리어와 인접하지 않는 계면에 반자성층을 써서 스핀 방향이 고정되는 고정층으로 쓰이게 된다. 본 실시형태에서는 하부 자성층(100)이 C 방향으로 자화 방향이 고정된 경우를 설명하기로 한다. 따라서, 상부 자성층(300)은 전류의 흐름에 따라 자화 방향이 바뀌지 않는 자유층이므로, 자기장을 가하는 경우 자화 방향이 A 방향 혹은 B 방향으로 바뀔 수 있다. 또한, 상부 자성층(300)과 하부 자성층(100)은 모두 열을 가할 경우 슈퍼파라마그네티즘 현상에 의하여 상자성으로 변할 수 있는 물질로 구성되어 있으며, 비자성층(200)은 전도물 혹은 산화물로 구성 되어 자화가 일어나지 않는다. 그리고, 도 1에 도시된 자기 저항 소자(400)에 쓰여진 정보는 평면에 수직인 방향으로 흐르는 전류에 의해 나타나는 저항값의 차이로 반영되어 MRAM 셀 단위로 비트가 기록된다.
이제 도 2a 내지 도 2d를 참조하여 본 발명의 바람직한 일 실시형태에 따른 MRAM 셀의 멀티 비트 기록 방법을 설명하기로 한다.
우선, 도 2a는 자기 저항 소자(400)의 자유층에 해당하는 상부 자성층(300)에 자기장을 가하여 자화 방향을 A로 함으로써, 상부 자성층(300)과 하부 자성층(100)이 평면에 평행하게 같은 스핀 방향을 갖도록 한 경우가 도시되어 있다. 이 상태에서 자기 저항 소자(400)에 전류를 흘렸을 때 나타나는 저항값을 ①이라고 한다.
다음으로, 도 2b는 자기 저항 소자(400)의 자유층에 해당하는 상부 자성층(300)에 자기장을 도 2a의 경우와는 반대로 가함으로써, 상부 자성층(300)과 하부 자성층(100)의 스핀 방향이 반대가 되도록 한 경우가 도시되어 있다. 도 2a의 경우, 스케터링 혹은 터널링 현상에 의해 자기 저항 소자(400)를 전류가 통과하는 과정에서 상하부 자성층(300, 100)의 자화 방향이 같으므로 작은 저항값이 나타나게 되는 반면, 도 2b에서는 도 2a의 저항값 ①보다는 큰 저항값 ②가 나타난다.
도 2c는 상부 자성층(300)이 열적 여기에 의하여 자성을 잃고 상자성으로 된 경우를 나타낸다. 이 경우, 상부 자성층(300)의 자성 물질은 자화를 띄지 않는 도체와 같은 성질을 띠게 된다. 참고로, 상부 자성층(300)에 열을 가하는 방법으로는 자성층과 연결되어 있거나 인접한 도선에 전류를 흘려주고 그 전류에 의해 발생되 는 열을 자성층에 가하는 방법을 고려할 수 있으나, 자성층에 열을 가하는 방법이 이것만으로 한정되는 것은 아니며, 다른 어떠한 방법을 사용하는 경우도 본 발명의 범위에 포함된다고 볼 수 있다. 도 2c에서와 같이 상부 자성층(300)이 자화를 잃어 상자성 물질처럼 구동하게 되면, 상부 자성층(300)과 비자성층(200)은 마치 도체를 연결해 놓은 것과 같은 상태로 되어 도 2a나 도 2b의 경우와는 다른 저항값 ③을 나타내게 된다.
끝으로, 도 2d는 상부 자성층(300)과 하부 자성층(100) 양쪽에 열을 가하여 상자성을 갖도록 한 경우를 나타낸다. 이 경우, 세 개의 인접한 층(100, 200, 300)이 모두 상자성을 띄고 있어 전류가 연속된 전도층을 통해 흐르는 경우가 발생하게 되므로, 자기 저항 소자(400)는 앞서 설명한 도 2a, 도 2b 및 도 2c의 경우와는 다른 저항값 ④를 나타낸다.
이와 같이, 자기 저항 소자(400)의 복수의 자성층에 가하는 자기장의 방향을 바꾸거나 하나 이상의 자성층에 열을 가함으로써 자기 저항 소자(400)는 모두 4가지의 저항값을 나타낼 수 있게 되므로, 이를 이용하여 총 4가지의 비트를 기록하는 것이 가능하다.
이상 본 발명의 바람직한 실시형태에 대해 첨부도면을 참조하여 설명하였으나, 이는 본 발명의 기술적 사상을 한정하기 위한 것이 아니라는 점에 주의하여야 한다. 즉, 본 발명의 핵심적인 아이디어는 복수의 자성체로 이루어진 자기 저항 소자에 자기장을 가함으로써 자성체의 자화 방향을 변경하고, 또 자성체에 열을 가하여 자성체의 자화 방향성을 제거함으로써 발생하는 2 이상의 경우의 수(자기 저항 소자가 나타내는 서로 다른 저항값의 수)를 멀티 비트를 기록하는데 사용하도록 한다는 것이므로, ⅰ) 자성체의 자화 방향을 정밀하게 조정함으로써 자화 방향에 따른 경우의 수를 2가지 이상으로 늘리거나, ⅱ) 상부 자성체의 자성을 잃게 만든 경우와 하부 자성체의 자성을 잃게 만든 경우를 차별화할 수 있는 경우에는, 앞서 설명한 4비트보다 훨씬 많은 비트를 단위 셀에 기록하는 것이 가능할 것이다.
나아가, 상술한 예에 있어서도 저항값 ①,②,③,④ 중 예컨대 ②,④ 저항값에 따른 비트를 사용하지 않음으로써 2비트로 구성하는 경우에도, 본 발명의 기술적 사상의 범위에 포함되는 것으로 보아야 할 것이다.
도 1은 본 발명에 따른 MRAM 셀의 자기 저항 소자를 나타내는 도면.
도 2a 내지 도 2d는 본 발명에 따라 MRAM 셀에 멀티 비트를 기록하는 방법을 설명하기 위한 도면.
<도면의 주요부분에 대한 부호의 설명>
100 하부 자성층
200 비자성층
300 상부 자성층
400 자기 저항 소자
Claims (5)
- 2 이상의 자성층으로 이루어진 자기 저항 소자를 이용하여 멀티 비트를 기록하는 방법에 있어서,상기 자성층에 열을 가하여 슈퍼파라마그네티즘 현상에 의하여 그 자성을 변화시키거나 상기 자성층에 자기장을 가하여 상기 자성층의 자화 방향을 변화시킴으로써, 상기 자성층이 자성을 갖는지 여부와 상기 자성층의 자화 방향에 따른 경우의 수를 조합하여 하나의 MRAM(Magnetic Random Access Memory) 셀에 2 이상의 비트를 기록하는 방법.
- 하부 자성층, 비자성층 및 상부 자성층으로 이루어진 자기 저항 소자를 이용하여 멀티 비트를 기록하는 방법에 있어서,상기 하부 자성층은, 열을 가할 경우 슈퍼파라마그네티즘 현상에 의하여 상자성으로 변하고, 전류의 흐름에 따라 자화 방향이 바뀌지 않는 고정층이고,상기 상부 자성층은, 열을 가할 경우 상기 슈퍼파라마그네티즘 현상에 의하여 상자성으로 변하고, 전류의 흐름에 따라 자화 방향이 바뀌는 자유층이며,상기 하부 자성층과 상부 자성층 중 양쪽 혹은 한쪽에 열을 가하거나, 상기 상부 자성층에 자기장을 가함으로써, 상기 자기 저항 소자가 서로 다른 복수의 저항값을 갖도록 하여 하나의 MRAM 셀에 2 이상의 비트를 기록하는 것을 특징으로 하는 방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 2 항에 있어서,상기 상부 자성층과 상기 하부 자성층의 자화 방향이 같은 경우, 상기 상부 자성층과 상기 하부 자성층의 자화 방향이 다른 경우, 상기 상부 자성층과 상기 하부 자성층 중 어느 하나가 상자성인 경우 및 상기 상부 자성층과 상기 하부 자성층 모두 상자성인 경우의 4 가지 경우에 상기 자기 저항 소자가 갖는 저항값의 차이에 기초하여 상기 상부 자성층과 하부 자성층에 수직인 방향으로 흐르는 전류에 의해 나타나는 저항값의 차이로 반영되어 하나의 MRAM 셀에 4 비트를 기록하는 것을 특징으로 하는 방법.
- 자기 저항 소자를 각각 포함하는 복수의 셀을 구비한 MRAM에 있어서,상기 자기 저항 소자는,열을 가할 경우 슈퍼파라마그네티즘 현상에 의하여 상자성으로 변하고, 전류의 흐름에 따라 자화 방향이 바뀌지 않는 고정층으로 이루어진 하부 자성층;자화가 일어나지 않는 비자성층; 및열을 가할 경우 상자성으로 변하고, 전류의 흐름에 따라 자화 방향이 바뀌는 자유층으로 이루어진 상부 자성층을 구비하며,상기 하부 자성층과 상부 자성층 중 양쪽 혹은 한쪽에 열을 가하거나 상기 상부 자성층에 자기장을 가했을 때 상기 자기 저항 소자가 갖는 서로 다른 복수의 저항값에 기초하여 셀 단위로 2 이상의 비트를 기록할 수 있는 것을 특징으로 하는 MRAM.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080037708A KR101095079B1 (ko) | 2008-04-23 | 2008-04-23 | 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 mram |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080037708A KR101095079B1 (ko) | 2008-04-23 | 2008-04-23 | 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 mram |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090112037A KR20090112037A (ko) | 2009-10-28 |
KR101095079B1 true KR101095079B1 (ko) | 2011-12-20 |
Family
ID=41553272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080037708A KR101095079B1 (ko) | 2008-04-23 | 2008-04-23 | 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 mram |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101095079B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8467234B2 (en) * | 2011-02-08 | 2013-06-18 | Crocus Technology Inc. | Magnetic random access memory devices configured for self-referenced read operation |
US8488372B2 (en) | 2011-06-10 | 2013-07-16 | Crocus Technology Inc. | Magnetic random access memory devices including multi-bit cells |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100636768B1 (ko) | 2003-08-14 | 2006-10-23 | 가부시끼가이샤 도시바 | 자기 저항 소자를 구비한 반도체 기억 장치 및 그 데이터 기입 방법 |
KR100684908B1 (ko) | 2006-01-09 | 2007-02-22 | 삼성전자주식회사 | 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템 |
-
2008
- 2008-04-23 KR KR1020080037708A patent/KR101095079B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100636768B1 (ko) | 2003-08-14 | 2006-10-23 | 가부시끼가이샤 도시바 | 자기 저항 소자를 구비한 반도체 기억 장치 및 그 데이터 기입 방법 |
KR100684908B1 (ko) | 2006-01-09 | 2007-02-22 | 삼성전자주식회사 | 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템 |
Also Published As
Publication number | Publication date |
---|---|
KR20090112037A (ko) | 2009-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100893852B1 (ko) | 자기 메모리 셀 | |
EP1248273B1 (en) | Cladded read conductor for a tunnel junction memory cell | |
EP1248265A2 (en) | Magnetic memory cell | |
KR100604913B1 (ko) | 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램 | |
EP1600977A2 (en) | Multi-bit magnetic random acces memory device | |
KR100829557B1 (ko) | 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법 | |
US7924593B2 (en) | Information storage devices and methods of operating the same | |
KR20060048867A (ko) | 보텍스 자기 랜덤 액세스 메모리 | |
US20060138509A1 (en) | Magnetic random access memory with lower switching field through indirect exchange coupling | |
US8130530B2 (en) | Information storage devices using magnetic domain wall movement and methods of operating the same | |
JP2018182291A (ja) | 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子 | |
CN103988293B (zh) | 存储元件和存储装置 | |
US20100054033A1 (en) | Magnetic thin line and memory device | |
JP2005526351A (ja) | 読み出し信号が最大で且つ電磁妨害を低減するmramセルおよびアレイ構造 | |
JP2004103125A (ja) | 磁気ランダムアクセスメモリ | |
US7466585B2 (en) | Magnetic random access memory | |
WO2011081051A1 (ja) | 磁気メモリセル及び磁気メモリ | |
US20020009840A1 (en) | High density giant magnetoresistive memory cell | |
KR101095079B1 (ko) | 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 mram | |
JP5526707B2 (ja) | 情報記憶素子の駆動方法 | |
JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP4182728B2 (ja) | 磁気記憶素子の記録方法、磁気記憶装置 | |
KR100952919B1 (ko) | 수직 자화 터널 접합을 이용한 고용량 엠램 | |
KR100624593B1 (ko) | Sal층을 갖는 mram | |
KR101336990B1 (ko) | 자구벽 이동을 이용한 정보저장장치 및 그 동작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |