TW569542B - Charging pump circuit of phase lock loop - Google Patents

Charging pump circuit of phase lock loop Download PDF

Info

Publication number
TW569542B
TW569542B TW088104120A TW88104120A TW569542B TW 569542 B TW569542 B TW 569542B TW 088104120 A TW088104120 A TW 088104120A TW 88104120 A TW88104120 A TW 88104120A TW 569542 B TW569542 B TW 569542B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
phase
current
transistors
Prior art date
Application number
TW088104120A
Other languages
English (en)
Inventor
Hirotaka Harada
Susumu Tanimoto
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Application granted granted Critical
Publication of TW569542B publication Critical patent/TW569542B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

569542
本發明係有關於一種鎖相迴路（pLL )之充電泵電路， 特別有關於使用在有調相、倍頻及時衝脈波回復功能之積 體電路中的鎖相迴路之充電泵電路。 傳統上，需要有調相、倍頻及時衝脈波回復之CM0S 1C使用PLL來控制頻率。 圖7係一般PLL之基本配置圖。PU i係由一相位檢測 器（PD)2、-反向器3、-充電果電路4、一低通濾波器（ LPF)5、一電壓控制振盪器（vc〇)6及一分頻器。 PD 2將一參考時衝脈波與分頻器h輪出口之相位做比較 。當分頻器輸出之相位落後於參考時衝脈波時，ρ〇 2會輸 出一脈衝，以增高頻率。反之在超前時，pD 2輸出一脈衝 低頻率。至於信號UP，其被反向器3反轉之信號而 被使用。 充電泵電路4之輸出係連接至由雷 n ' <妖主田逼阻5&及電容5b所構 成之LPF 5。充電泵電路4在充雷；5带，々^ ^ 你兄罨泵電路4接收DN信號時， 將電荷從LPF 5之電容5b移去，卄卢*不 弘分秒玄並在充電泵電路4接收而
信號時，在LPF 5之電容5b中累穑雷# W τ糸積電何。一從充雷衮雷欠 輸出之脈衝被LPF 5轉換而成—j)C類比信號。 VCO 6接收來自LPF 5之類仿铼*认口丨儿° ⑷系-自然數)，再將此信號：：26?輸出分割鑛倍( 在PLL 1中，PD 2、充雷无带枚/ tr y ^ 粟電路4、VC〇6及分頻哭6a 形成一環路，且此環路控制了相你 立 a用的Da Γ相位，意即PD 2之兩個輸入
2135-2517-PF2.ptc $ 5頁 569542
信號之相位是相同的。vc〇 6之輸出頻率是輸入頻率的N倍 我們可以任選一 N值就能得到N倍輸入頻率之輸出頻率。 以下將配合圖8A及8B對一舊式之充電泵電路做說明。 一電源供應器VDD連接至一定電流源22，此電流源22又連 接至一PMOS電晶體20之源極。接地點連接至定電流源， 此電流源23又連接至一NM〇s電晶體21之源極。pM〇s及題⑽ 電晶體之汲極係連接至下一級之Lpf。 圖8A顯示了西的輸出狀況。當西信號在「L」時， 做為一類比切換器使用之PM〇s電晶體2〇便啟動而輸出一電 流 iQH 至LPF。 在郎點C及電源供應器v j) d之間有一寄生電容u p。當 PMOS電晶體20從OFF狀態切換至0N狀態時，PM〇s電晶體/〇 源極側之電位，意即節點C之電位從電源供應電位變成濾 波态之電位，且一依據其間電位差及Cp f而改變之電流込化 突然從LPF流入。 e p 圖8b顯示DN信號的輸出情形。當DN信號在「η」時， 做為類比切換器使用之NM0S電晶體21被開啟而從LPF流入 一電流i〇L。 ’ 在節點D及接地點間有一寄生電容Cf ^。當.OS電晶體 21從OFF狀態切換至ON狀態時，NM0S電晶體21之源極側電翁 位’意即節點D之電位會從接地點電位變成濾波器電位， 且一依據其間電位差及Cfn而改變之電流icfn突然從LPF流 入°
2135-2517-PF2.ptc 第6頁 569542
結果在充電果之輸出端卻發生以下的問題。 圖9顯示:來自圖8a及8b之充電泉電路的輸出電流。 電流icfp及icfn會在一來自充電泵電路之輪出電流中 突（overshoot)而弓丨起VCO的擾動’進而造成系統錯誤。 峰突電流值等於LPF與電源供應器間電位差和寄 容的乘積。因A，可以藉由在電晶體2Q仙均為關閉狀離 時，將節點C及D之電位調整成與lpF相等而使峰突電流減、* 小 〇 從這個角度來看，習知技藝使用了如圖丨〇所示之 泵電路。CMOS電晶體30及31所組成之類比切換器串接於兩 個配置在電源供應器及接地點間之定電流源32 W、33間。；> CMOS電晶體30及31係由一並列之pm〇s及NM〇s電路所構成。 定電流源32之兩端分別連接至電源供應器VDJ)及⑽的 電晶體34。而定電流源33之兩端分別連接至接地點及CM〇s 電晶體35。 CMOS電晶體30及3 1之連接點亦連接至一運算放大器36 之非反向（non-inverting)輸入端及LPF。運算放大器36之 輸出端連接至其反向（inverting)輸入端、CMOS電晶體3 4 、35。 運算放大器36包含了 一用以防止振盪之相位補償電容鲁 (圖未顯示）。 CMOS電晶體30、31及34、35係以相反方向操作。也就 是說，當CMOS電晶體30及31在OFF狀態下時，CMOS電晶體 3 4及35便在ON之狀態下。節點e及G之電位藉由運算放大器
2135-2517-PF2.ptc 第 頁 569542 案號 88104120 五、發明說明（4) 36之迴授，被設定與節(即LPF之電位）相同。 CMOS電晶體30及3"皮開啟時，節點㈣之電位依。 也不會在輸出電流中產生峰突。 但是，在運算放大器36中之電容（圖未顯示）約 ”m!:電路真正被做在晶片上時，電容佔了很大的 工間而使得電路不易縮小。 A 一目的即在提供-鎖相環路之充電粟電路， :月匕夠在不使用運算放大器之情況下將其晶片之體積縮小 ，a ϋ二：一目的即在提供一鎖相環路之充電泵電路 *疋地操作，同時消除其輸出波形中的峰突。 路，包括十4:月明提供一種鎖相迴路之充電泵電 -電流鏡射電ί，對：ί:定電流源，產生定電流；-第 對應於該第—定電、2端提供-定電流，•電流值係 電路具有一連接所產生之定電流，肖第-電流鏡射 連接至該輸出=弟：ΐ電流源之第-電晶體’以及--輸出端提供一定㊁：電曰曰體；-第二電流鏡射電路’對 源所產生之定電、、ώ =笛5亥電流值係對應於該第二定電流 第二定電流源之電流鏡射電路具有一連接至該 四電晶體；阳體，以及一連接至該輸出端之第 晶體之閘極間，並2:換電路，連接於該第-與第二電 及-第二類比切換：：第-控制脈衝執行開啟與關閉；以 極間，並由一楚一、^ ’連接於該第三與第四電晶體之閘 一卫制脈衝執行開啟與關閉。
569542 __案號 88104120 ----^-3-9----- 五、發明說明（5) 圖式簡單說明 圖1係本發明第一實施例之鎖相環路充電泵電路之方 塊圖。 圖2係本發明第二實施例之鎖相環路充電泵電路之方 塊圖。 圖3係本發明第三實施例之鎖相環路充電果電路之方 塊圖。 圖4係本發明第四實施例之鎖相環路充電栗電路之方 塊圖。 圖5係本發明第五實施例之鎖相環路充電果電路之方 塊圖。 圖6係圖1中充電泵電路所輸出之波形。 圖7係一般鎖相環路之方塊圖。 圖8A及8B係舊式鎖相環路之充電泵電路。 圖9係圖8A及8B中之充電泵電路的輸出波形。 圖10係另一舊式鎖相環路之充電泵電路。 第一實施例 ·
源極連接至電源供應器VDD而汲極連接至定電流〇 之PMOS電晶體7與源極連接至電源側應器vdd ipM〇s電晶體 9構成電流鏡射電路21。由做為傳輪閑極之電晶體8ι 圖1係本發明第一實施例之鎖相環路充電泵電路之方 塊圖。其包括由PMOS電晶體7、9構成之第一電流鏡射電路 21、由NMOS電晶體12、14構成之第二電流鏡射電路22、定 電流源ίο、11以及第一、第二類比切換電路8、13。
569542 修正 88104190 五、發明說明（6) 及一PM0S電晶體^ 4装丄、 PMnQ 7 Q體82所構成之第一類比切換電路8連接於 PM0S 7、9之閘極間。
φ曰第類比切換電路8中，CM0S電晶體81串接於PM0S 之間極間，而PM〇S電晶體82連接於電源供應器 VDD及PM0S電晶體k閉極間。在pM〇s電晶體側之_電晶 體8上的閘極接收up #號，而在_s電晶體側之閘極接收 UP #唬。PM0S電晶體82之閘極接收up信號。 曰源極連接至接地點而汲極連接至定電流源11之麗〇s電 晶體12及源極連接至接地點之NM〇s電晶體14構成第二電流 鏡射電路22。由做為傳輸閘極之CM〇s電晶體13丨及一題⑽ 電晶體132所構成之第二類比切換電路13連接於關⑽電晶 體1 2及1 4之閘極間。 在第二類比切換電路13中，CM〇s電晶體131串接於 NM0S電晶體12及14之閘極間，而NM〇s電晶體132連接於 NM0S電晶體14之閘極與接地點之間。在pM〇s電晶體側之 CMOS電晶體131接收面信號，而在關⑽電晶體側之開極接 收DN信號。NM0S電晶體132之閘極接收丽信號。 電流鏡射電路21及2 2經由輸出端提供一具有對應於定 電流源10、11所產生之定電流值之電流給LPF。M〇s電晶體 7'12 '14、81、82、131、132 均由 M〇SFET 所構成。 以下將說明充電泵電路之操作。
當UP及DN信號同時為「L」時，CM〇s電晶體81、131均 在OFF狀態’PM0S及NM0S電晶體82、132均在0N狀態而PM0S
2135-2517-PF2.ptc 第10頁 569542 _室戴88104120 年月日 條正_ 五、發明說明（7) 及NMOS電晶體9、14也均在OFF狀態。於是並沒有任何電流 流入L P F 〇 當UP h號位於「H」時’CMOS電晶體81被開啟，而 CMOS電晶體131被關閉。構成電流鏡射電路21之PM0S電晶 體7、9之閘極連接以使一與PM0S電晶體7、9之鏡射率有關 之電流流入PM0S電晶體9。電流經由PM0S電晶體9從電源供 應器VDD流入LPF。 當DN信號位於「H」時，CMOS電晶體131被開啟，而 NM0S電晶體132被關閉。構成電流鏡射電路22之NM0S電晶 體12及14之閘極連接以使一與NM0S電晶體12、14之鏡射率 有關之電流流過NM0S電晶體14。電流經由NM0S電晶體14從· LPF流至接地點。 依據第一實施例，儘管PM0S及NM0S電晶體9、14被選 擇性地開啟，在PM0S及NM0S電晶體9、14之源極側之電位 不會改變，而不會在輸出電流中產生峰突，如圖6所示。 第二實施例 < 圖2係本發明第二實施例之鎖相環路充電泵電路之方 塊圖。圖中具有與圖1相同參考數字之元件代表其係與圖1 中之元件相同。在第二實施例中，PM0S及NM0S電晶體83及 133分別取代了 CMOS電晶體81及131。 _ 以下將說明第二實施例之操作。 當卟及0\信號同時為「1^」時，？^!08及麗03電晶體83 、133均在OFF狀態，PM0S及NM0S電晶體82、132均在ON狀 態而PM0S及NM0S電晶體9、14也均在OFF狀態。於是並沒有
2135-2517-PF2.ptc 第11頁 569542 五、發明說明（8) 任何電流流入LPF。 當UP信號位於「η」時，pm〇S電晶體83被開啟，而 PMOS電晶體82被關閉。構成電流鏡射電路2丨電晶體 7、9之閘極連接以使一與PM0S電晶體7、9之鏡射率有關之 電流流入PMOS電晶體9。電流經由PMOS電晶體9從電源供應 器VDD流入LPF。 ’ ^ 當DN信號位於「H」時，NMOS電晶體133被開啟，而 NMOS電晶體1 32被關閉。構成電流鏡射電路22之NMOS電晶 體12及14之閘極連接以使一與NMOS電晶體12、14之鏡射率 有關之電流流過NMOS電晶體1$。電流經由NMOS電晶體14從 LPF流至接地點。 依據第二實施例，儘管PMOS及NMOS電晶體9、14被選 擇性地開啟，在PMOS及NMOS電晶體9、14之源極側之電位 不會改變，而不會在輸出電流中產生峰突，就如第一實施 例中的一樣。 第三實施例 ： 圖3係本發明第二實施例之鎖相環路充電泵電路之方 塊圖。圖中具有與圖1相同參考數字之元件代表其係與圖1 中之元件相同。在第二實施例中，NMOS及PMOS電晶體84及 134分別取代了 CMOS電晶體81及131。 以下將說明第三實施例之操作。 當UP及DN信號同時為「L」時，NMOS及PMOS電晶體84 、134均在OFF狀態，PMOS及NMOS電晶體82、132均在ON狀 態而PMOS及NMOS電晶體9、14也均在OFF狀態。於是並沒有
2135-2517-PF2.ptc 第12頁 569542 __案號 88104120 _年月日_修正___ 五、發明說明（9) 任何電流流入LPF。 當UP信號位於「Η」時，NMOS電晶體84被開啟，而 PMOS電晶體82被關閉。構成電流鏡射電路21之PMOS電晶體 7、9之閘極連接以使一與PMOS電晶體7、9之鏡射率有關之 電流流入PMOS電晶體9。電流經由PMOS電晶體9從電源供應 器VDD流入LPF。 當DN信號位於「H」時，PMOS電晶體134被開啟，而 NM0S電晶體132被關閉。構成電流鏡射電路22之NM0S電晶 體12及14之閘極連接以使一與NM0S電晶體12、14之鏡射率 有關之電流流過NM0S電晶體14。電流經由NM0S電晶體14從· LPF流至接地點。 ® 依據第三實施例，儘管PMOS及NMOS電晶體9、14被選 擇性地開啟’在P Μ 0 S及N Μ 0 S電晶體9、1 4之源極側之電位 不會改變，而不會在輸出電流中產生峰突，就如第一實施 例中的一樣。 第四實施例 - 圖4係本發明第四實施例之鎖相環路充電泵電路之方 塊圖。圖中具有與圖1相同參考數字之元件代表其係與圖i 中之元件相同。在第四實施例中，電容8 5及丨3 5被配置於 PMOS及NMOS電晶體7、1 2之閘極（圖4中之節點A及B)及接地_ 點間。第四實施例之操作同圖1。 依據第四實施例，儘管PM0S ANM〇s電晶體9、14被重 複地開啟與關閉，在節點A及b之電位很難改變。 在第四實施例中使用之電容8 5及丨3 5其電容值不需如
2135-2517-PF2.ptc 第13頁 569542
圖10中運算放大器中的那麼大、 /、需其1 / 3或更小。電容 所佔的面積比較圖1 〇中的電路央 m ^ 术侍小，且落於實用之範 圍，而且用在圖2、3或5的電路阳里丄 ^ 祀 ^ ^ ^ 电路配置中一樣可以得到相同 的效果。 圖5係本發明第五實施例之鎖相環路充電栗電路之方 塊圖。圖中具有與圖"目同參考數字之元件代表其係與則 中之元件相同1五實施例’採用在接收肝謂信號時與 PMOS及NMOS電晶體9、14反相位操作之虛設電晶體15及16 更特別的是，在第五實施例中，如圖丨中相同之定電 流源1 0及1 1被配置其中，且由PM〇s電晶體形成之虛設電晶籲 體1 5連接於PMOS電晶體9及LPF之輸出端。為了驅動虛設電 晶體1 5 ’ 一CMOS電晶體86連接於電晶體1 5之閘極及定電流 源1 0與PMOS電晶體7間之連接點之間。一pmos電晶體連接 於電源供應器V D D及虛設電晶體1 5之閘極之間。 同樣的，由NM0S電晶體形成之虛設電晶體16連接.於 NM0S電晶體1 4及LPF之輸出端。為了驅動虛設電晶歡丨6， 一CMOS電晶體1 36連接於電晶體1 6之閘極及定電流源11與 電源供應器VDD間連接點之間。一NM0S電晶體137連接於接 地點及虛设電晶體1 β之閘極之間。 虛設電晶體15及16之閘極面積分別約是PMOS及NM0S電 晶體9及1 4之一半。由於虛設電晶體1 5、1 6係藉由一反向； 信號進行操作，在PMOS與NM0S電晶體9、14間之穿場雜訊 (field through noise)可以降低。
2135-2517-PF2.ptc 第14頁 569542 案號 88104120 Λ_ 曰 修正 五、發明說明（11) 虛設電晶體1 5、1 6用在圖2、3、4中一樣可得到相同 之效果。 如上述，依據本發明，在切換器中寄生電容所產生之 電流可以不需使用任何運算放大器就可以減小。由於不需 使用到相位補償電容，在晶片上的面積可以較舊式之充電 泵電路來得小。 33 35 元件符號說明： 1〜鎖相迴路電路； 3〜反向器； 5〜低通濾波器； 6a〜分頻器； 8、1 3〜類比切換電路； 10、1卜 22 ' 23、32、 20 、 21 、 30 、 31 、 34 、 81 ^ 82 ^ 84 ^ 86 ^ 131 ^ 132 2〜相位檢測器； 4〜充電泵電路； 6〜電壓控制振盪器； 3 6〜運算放大器； ’ 85、135〜電容； 〜電流源； 、7 、9、 12、 14、 15、 16 1 3 4、1 3 7〜電晶體。
2135-2517-PF2.ptc 第15頁

Claims (1)

  1. 569542 _案號88104120_年月曰 修正_ 六、申請專利範圍 1. 一種鎖相迴路之充電泵電路，包括： 一第一及一第二定電流源，產生定電流； 一第一電流鏡射電路，對一輸出端提供一定電流，該 電流值係對應於該第一定電流源所產生之定電流，該第一 電流鏡射電路具有一連接至該第一定電流源之第一電晶 體，以及一連接至該輸出端之第二電晶體； 一第二電流鏡射電路，對一輸出端提供一定電流，該 電流值係對應於該第二定電流源所產生之定電流，該第二 電流鏡射電路具有一連接至該第二定電流源之第三電晶 體，以及一連接至該輸出端之第四電晶體； 一第一類比切換電路，連接於該第一與第二電晶體之 閘極間，並由一第一控制脈衝執行開啟與關閉； 一第二類比切換電路，連接於該第三與第四電晶體之 閘極間，並由一第二控制脈衝執行開啟與關閉； 一第一虛設電晶體，連接於該第二電晶體及該輸出端 間，在與該第二電晶體之反相位中操作；以及 · 一第二虛設電晶體，連接於一輸入端及該第四電晶 體，在與該第四電晶體反相位中操作。 2. 如申請專利範圍第1項所述之電路，其中該第一及 第二類比切換電路包括複數MOSFET。 3. 如申請專利範圍第2項所述之電路，其中該第一類 比切換電路包括： ： 一第一CMOS電晶體，做為一傳輸閘極，串接於該第一 與第二電晶體閘極之間；以及
    2135-2517-PF2.ptc 第16頁 569542
    569542
    曰 修正 6·如申請專利範圍第5項所述之電路，其中用以指示 鎖相環路輸出頻率增加之該第一控制脈衝係提供給該第 :PM〇S電晶體，一該第一控制脈衝之反向信號輸出至該第 一PMOS電晶體之閘極，用以指示該鎖相環路輸出頻率減少 之5亥第二控制脈衝係提供給該第一NMOS電晶體，一該第二 控制脈衝之反向信號輸出至該第二NMOS電晶體之閘極。 7 ·如申請專利範圍第2項所述之電路，其中該第一類 比切換電路包括： 一第一NMOS電晶體，串接於該第一及第二電晶體之閘 極之間； 一第一PMOS電晶體，串接於一電源供應器及該第二電 晶體之閘極間； 邊第二類比切換電路包括： 第—PM0S電晶體，串接於該第三及第四電晶體之閘 極之間； m 閘極；第二_s電晶體，串接於接地點及該第四電晶體之 、,8 ·如申請專利範圍第7項所述之電路，其中用以一、 一鎖相環路輸出頻率增加之該第一控制曰不 電晶體，而用以指示該鎖相= = ^極控制脈衝係提供給該第二_及咖電晶體之 9·如申請專利範圍第丨項所述之電路，其中更包括· -第-電纟，連接於該第一電晶體及—電源供。應器之
    2135-2517-PF2.ptc 第18頁 569542 _案號88104120_年月日__ 六、申請專利範圍 間；以及 一第二電容，連接於該第三電晶體及接地點之間。 1 0 .如申請專利範圍第1項所述之電路，其中該第一及 第二控制脈衝係來自一相位檢測器，該相位檢測器將一鎖 相環路輸出之相位與一參考時衝脈波做比較。
    2135-2517-PF2.ptc 第19頁
TW088104120A 1998-03-26 1999-03-17 Charging pump circuit of phase lock loop TW569542B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10079787A JPH11274920A (ja) 1998-03-26 1998-03-26 Ｐｌｌのチャージポンプ回路

Publications (1)

Publication Number Publication Date
TW569542B true TW569542B (en) 2004-01-01

Family

ID=13699935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088104120A TW569542B (en) 1998-03-26 1999-03-17 Charging pump circuit of phase lock loop

Country Status (6)

Country Link
EP (1) EP0945986B1 (zh)
JP (1) JPH11274920A (zh)
KR (1) KR100499960B1 (zh)
CN (1) CN1132314C (zh)
DE (1) DE69925661T2 (zh)
TW (1) TW569542B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1015386C2 (nl) 2000-06-06 2001-12-28 Ericsson Telefon Ab L M Fasevergrendelcircuit.
KR100794695B1 (ko) * 2001-12-29 2008-01-14 매그나칩 반도체 유한회사 차지 펌프 회로
KR100948696B1 (ko) * 2002-07-12 2010-03-22 매그나칩 반도체 유한회사 차지 펌프 회로
US7151413B2 (en) * 2004-12-02 2006-12-19 Via Technologies Inc. Low noise charge pump for PLL-based frequence synthesis
US7170322B2 (en) * 2005-05-28 2007-01-30 Motorola, Inc. System and method for reducing transient response in a fractional N phase lock loop
DE102006018236A1 (de) * 2006-04-19 2007-11-08 Xignal Technologies Ag Steuerbare Stromquelle für einen Phasenregelkreis
CN101267205B (zh) * 2008-04-24 2011-07-20 无锡紫芯集成电路***有限公司 一种电流可调的电荷泵电路
CN101610082B (zh) * 2009-07-16 2011-12-07 哈尔滨工业大学 应用于锁相环中的源极开关型电荷泵
JP2012009993A (ja) * 2010-06-23 2012-01-12 Fuji Electric Co Ltd チャージポンプ回路
KR101401776B1 (ko) * 2012-10-08 2014-06-02 강원대학교산학협력단 Ｌｅｄ 구동 장치
CN103887966B (zh) * 2014-03-24 2017-06-20 华为技术有限公司 电荷泵的实现电路
CN103957004A (zh) * 2014-04-16 2014-07-30 中科芯集成电路股份有限公司 一种应用于直接发射机的锁相环环路滤波器电路
US9490696B2 (en) * 2015-02-09 2016-11-08 Qualcomm Incorporated Charge pump with switching gate bias
JP6736339B2 (ja) * 2016-04-19 2020-08-05 ザインエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ
CN110663186B (zh) 2017-05-24 2022-10-04 哉英电子股份有限公司 Pll频率合成器
CN107317580B (zh) * 2017-07-03 2020-09-15 中国科学院上海高等研究院 一种高稳定性振荡器电路及其实现方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8329511D0 (en) * 1983-11-04 1983-12-07 Inmos Ltd Timing apparatus
US4792705A (en) * 1986-03-14 1988-12-20 Western Digital Corporation Fast switching charge pump
US5164889A (en) * 1991-10-10 1992-11-17 Samsung Semiconductor, Inc. Gate multiplexed low noise charge pump
US5473283A (en) * 1994-11-07 1995-12-05 National Semiconductor Corporation Cascode switched charge pump circuit
JP3407493B2 (ja) * 1995-08-22 2003-05-19 三菱電機株式会社 チャージポンプ回路およびｐｌｌ回路
US5818287A (en) * 1996-06-20 1998-10-06 Ati Technologies Inc. Gate-switching charge-pump implemented inside a phase locked loop

Also Published As

Publication number Publication date
EP0945986A3 (en) 1999-12-08
CN1132314C (zh) 2003-12-24
KR100499960B1 (ko) 2005-07-11
JPH11274920A (ja) 1999-10-08
EP0945986A2 (en) 1999-09-29
KR19990078246A (ko) 1999-10-25
DE69925661D1 (de) 2005-07-14
EP0945986B1 (en) 2005-06-08
CN1236225A (zh) 1999-11-24
DE69925661T2 (de) 2006-03-16

Similar Documents

Publication Publication Date Title
TW569542B (en) Charging pump circuit of phase lock loop
US8558592B2 (en) Charge pump and active filter for a feedback circuit
US7298183B2 (en) High frequency divider circuits and methods
US6255872B1 (en) Charge pump circuit for PLL
JP6118809B2 (ja) マスタースレーブ低ノイズチャージポンプ回路及び方法
US6873214B2 (en) Use of configurable capacitors to tune a self biased phase locked loop
US9515667B2 (en) Oscillator with frequency control loop
US9024684B2 (en) Area-efficient PLL with a low-noise low-power loop filter
JP4282792B2 (ja) 出力段、チャージポンプ、復調器及び無線電話デバイス
US20080309414A1 (en) Voltage controlled oscillator and phase locked loop circuit incorporating the same
US8786328B2 (en) RF logic divider
EP3437181B1 (en) Negative charge pump and audio asic with such negative charge pump
EP0895354B1 (en) Voltage-controlled oscillator
US7990225B1 (en) Low-jitter phase-locked loop
US7187245B1 (en) Amplitude control for crystal oscillator
US7642867B2 (en) Simple technique for reduction of gain in a voltage controlled oscillator
Monna et al. Charge pump for optimal dynamic range filters
US6058033A (en) Voltage to current converter with minimal noise sensitivity
US6677789B1 (en) Rail-to-rail linear charge pump
CN114301452A (zh) 锁相环电路、控制方法、电荷泵及芯片
US8970311B2 (en) Voltage-controlled oscillator with amplitude and frequency independent of process variations and temperature
US20190181868A1 (en) Clock and data recovery (cdr) circuit
JP3764483B2 (ja) 同調制御方式
US20100026397A1 (en) Pll circuit
Hassen Analysis and design of high performance ring voltage controlled oscillator

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees