TW569133B - Branch instruction for processor - Google Patents

Branch instruction for processor Download PDF

Info

Publication number
TW569133B
TW569133B TW089117905A TW89117905A TW569133B TW 569133 B TW569133 B TW 569133B TW 089117905 A TW089117905 A TW 089117905A TW 89117905 A TW89117905 A TW 89117905A TW 569133 B TW569133 B TW 569133B
Authority
TW
Taiwan
Prior art keywords
branch
computer program
program product
item
instruction
Prior art date
Application number
TW089117905A
Other languages
English (en)
Inventor
Gilbert Wolrich
Matthew J Adiletta
William Wheeler
Debra Bernstein
Donald Hooper
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW569133B publication Critical patent/TW569133B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30058—Conditional branch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3834—Maintaining memory consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)
  • Image Processing (AREA)
  • Stored Programmes (AREA)
  • Control Of Transmission Device (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
  • Harvester Elements (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Document Processing Apparatus (AREA)

Description

569133 五、發明說明（2) 【符號說明】 1 0〜通訊系統 控制 ^〜運用硬體的多執行緒處理器 h〜10/100 BaseT八進位媒體存取 1 3 b〜十億位元乙太網路裝置 14〜PCI匯流排 1 6〜記憶體系統 16a〜同步動態隨機存取記憶體（SDRAm) 16b〜靜態隨機存取記憶體（SRAM) 1 6 c〜快閃唯讀記憶體 1 8〜第二匯流排 2 0〜核心處理器 22〜功能微程式引擎 22a-22i〜微程式引擎 24〜PCI匯流排界面 26a〜同步動態隨機存取記憶體（SDRAM)控 26b〜靜態隨機存取記憶體（SRAM)控制器 2 7〜便條式記憶體 28〜先進先出匯流排（FIFO Bus: FBUS)界 29a〜輸入與輸出FIFOs 29b〜輸入與輸出FIFOs 30〜先進系統匯流排（ASB )轉譯器 3 2〜内部核心處理器匯流排 3 4〜非公開匯流排
1057-3415-PF.ptd 第 6 頁 569133 五、發明說明（3) 3 8〜記憶體匯流排 50〜精簡指令集運算（RISC )核心 |
52〜十六评位元組指令快取（丨β —ki i〇byte I instruction cache) | \ 54〜八仔位元組資料快取（g_kii〇byte data cache丨 ) 5 6〜預先擷取資料串緩衝區 7 0〜控制儲存 72〜控制器邏輯 72a 72d 〜程式計數器（pr〇graffl c〇Unter: PC)單元 | 7 3〜指令解碼器 7 4〜内容事件切換邏輯 76〜執行盒資料路徑
76a〜算術邏輯單元（arithmetic logic unit: ALU )
76b〜一般用途暫存器組（generai—I register set ) 78〜寫入移轉暫存器堆疊 80〜讀取移轉暫存器堆疊 【較佳實施例的詳細說明】 1 • 參照第1圖，通訊系統1 0包括處理器1 2。在一實施例 中’處理器是運用硬體的多執行緒處理器丨2。處理器丨2被 連接至例如PC I匯流排1 4的匯流排，記憶體系統丨6以及第
569133 五、發明說明（4) —匯流排1 8。對於 作，系統1〇是特別行子工作或函數的工 非潛伏時間導向的工：幫：二別⑯，對於頻寬導向而 有幫助的。運用硬體的多執行緒處理器12是 :22，母-微裎式引擎”具有多硬體；微程式引 控制執行緒可以被同時地啟動與獨立多硬體 運用硬體的多執行緒處理器12也 ^ 。 中央控制考20協&中央控制器20， m制㈣協助裝載用於運用硬體 的其他資源之微程式碼控制以及小 ，仃緒處理器12 勃,SI . ^ ^ .Λ ^ ^子工市及凡成其他通用電腦類型函 f，例如理歧，異常，對於封包處理 令微程式引擎22完成封包的較詳細處理，如同在邊^狀八 況。在一實施例中，處理器20是運用strons Arm@的架構 (Arm疋央國ARM公司的商標）。通用型微處理器2〇具有作 業糸統。經過作業系統’處理為20可以呼叫函數以運算於 微程式引擎22a-22f。處理器20可以使用任何支援的作業 系統，最好是即時作業系統。對於實現為Strong Arm架構 的核心處理器 20，例如 Microsoft - NT real - time， VXWorks與# CUS，可於網際網路得到的免費軟體作業系 統，之類的作業系統可以被使用。 用硬體的多執行緒處理器1 2也包括複數功能微程式引 擎22a-22f。每一個功能微程式引擎（微程式引擎） 22a-22f維持硬體中的複數程式計數器與關連於程式計數 器的狀態。實際上’當在任何時間只有一個是真正地運
睡 1057-3415-PF.ptd 第8頁 569133
算’對應的一些執行緒集合可以被同時地啟動 微程式引擎22 a - 22f。 、每一個的 五、發明說明（5) 每一微程式引擎22a-22f具有用於處理四個硬 一
緒的能力。微程式引擎22a-22f與包括記憶體系統 Z 流排界面24與28的共享資源一起運算。記憶體***16白括· 同步動態隨機存取記憶體（SDRAM)控制器26a與靜維^ I·
存取§己憶體（SRAM )控制器26b。SDRAM記憶體1 與SDRAM 控制器26a通常被使用於處理大量的資料，例如，^自網· 路封包的網路費用的處理。SRAM控制器26b與SRAM記憶體 1 6b被使用在，例如電腦網絡封包處理、後稿語言處理 器，或者作為用於如RAID磁碟儲存的儲存子系統的處理 P 1，或者用於低潛伏時間，快速存取工作，例如，存取查 詢表格，用於核心處理器2〇的記憶體等等。 一 處理器12包括連接處理器至第二匯流排18的匯流排界 ，28。在一實施例中，匯流排界面28連接處理器12至被通 稱為FBUS 18 (先進先出匯流排FIF〇 Ms )。處理器12包 括第二界面，例如PCI匯流排界面24，其連接存在於？(：][匯 流排1 4上的其他系統組件至處理器丨2。pc〗匯流排界面24 提供高速資料路徑24a至SDRAM記憶體16a。經由該路徑， =料可以從SDRAM 16a經過PCI匯流排14快速地被移動，憑〇 藉直接ό己憶艘存取（direct memory access - DMA)移
每一功能單元 流排是雙數，三十 被連接至一或多個内部匯流排。内部匯 二位元匯流排（換言之，一匯流排用於
569133 五、發明說明（6) · 讀取以及另一匯流排用於寫入）。運用硬體的多執行緒處 理器1 2也是被構成以致在處理器1 2中的内部匯流排的頻寬 總和超過内部匯流排連接至處理器1 2的頻寬。處理器丨2'包 括内部核心處理器匯流排3 2，例如先進系統匯流排（a SB )，此匯流排連接處理器核心至記憶體控制器2 6 a、2 6 b以 及至說明於下文中的先進系統匯流排（ASB )轉譯器3〇。 ASB匯流排是所謂的先進微控制器匯流排架構（ajjba )的 子集合’ ΑΜΒΑ疋與Strong Arm處理裔核心20 ^ —起被使用。 處理器12也包括連接微程式引擎單元22至SRAM控制器 2 6b、ASB轉譯器30與FBUS界面28的非公開匯流排34 (private bus )。記憶體匯流排38連接記憶體控制器 2 6a、2 6b至匯流排界面24與28以及記憶體系統16包括被使 用於開機運算等等的快閃唯讀記憶體1 6 c。 參 標以決 程式引 取記憶 (SRAM 28。每 記憶體 權的中 每一痒 進來封 包標頭 照第2圖，每一個的微程式引擎22a-22f包括檢查旗 定被運算於其上的可利用執行緒之仲裁器。來自微 擎22a-22f的任何執行緒可以存取同步動態隨機存 體（SDRAM)控制器2 6a、靜態隨機存取記憶體 )控制器26b或者先進先出匯流排（FBUS )界面 f 一記憶體控制器26a與26b包括為了儲存未解決的 | 參照要求之複數佇列。在用於標示何時服務是被授纏^ 斷旗標之外，FBUS界面28支援對於MAC裝置支援的 的傳送與接收旗標。FBUS界面28也包括完成從FBUS 包的標頭處理之控制器28a。控制器28a設法得到封 並且完成於SRAM 16b中的微程式可編程序的來源/
l〇57-3415*PF.ptd 第10頁 569133 五、發明說明（7) 終點/協定雜湊查詢（Hashed lookup)(使用於位址平滑|
I
I 核心處理器2 0存取共享資源。核心處理器2 0具有經由 匯流排32至SDRAM控制器26a、至匯流排界面24與至SRAM控 制器26b。然而，為了存取微程式引擎22a-22f以及移轉位 於任何微程式引擎22a-22f中的暫存器，核心處理器20經 |由ASB轉譯器30跨過匯流排34而存取微程式引擎22a-22f。 | ASB轉譯器30可以實際上存在於FBUS界面28，但是邏輯上 | 是有區別的。ASB轉譯器30完成在FBUS微程式引擎移轉暫 | 存器位置與核心處理器位址（亦即ASB匯流排）之間的位 1 址轉譯以便心處理器20可以存取屬於微程式引擎22 a-22f 的暫存器。 雖然微程式引擎22可以使用暫存器組以交換資料如以 下所說明，便條式記憶體27也被提供以允許微程式引擎寫 出資料至記憶體而作為其他微程式引擎讀取。便條式記憶 體27是連接至匯流排34。 處理器核心20包括精簡指令集運算（Rise )核心50，
精簡指令集運算（RISC )核心5 0實現於五級管線而完成一 運算元或兩運算元的單一週期位移於單一週期中，提供乘 法支援與三十二位元桶形位移支援。此RISC核心50是標準噃| Strong Arm®的架構，但是為了效能原因而被實現於五級 | 管線。處理器核心2〇也包括十六仟位元組指令快取 I (16-kilobyte instruction cache ) 52，八仟位元組資
1057-3415-PF.ptd 第11頁 569133 五、發明說明（8) 料快取（8-kilobyte data cache) 54與預先掏取資料串 緩衝區（prefetch stream buffer ) 56。核心處理器2〇完 成异術運算平行於記憶鳢寫入與指令擷取。核心處理器2 〇 經由ARM所定義的ASB匯流排與其他功能單元接合。4SB匯 流排是三十二位元雙向匯流排32。 參照第3圖，範例的微程式引擎22f包括控制儲存70， 其包括儲存微程式的RAM。微程式是可由核心處理器2〇所 載入。微程式引擎22f也包括控制器邏輯72。控制器邏輯 72包括指令解碼器73與程式計數器（Program Counter: PC)單元72a_72d。四個微程式計數器72a-72d是保留於硬 體中。微程式引擎2 2f也包括内容事件切換邏輯74。内容 事件邏輯7 4接收來自每一個共享資源的訊息（例如， SEQ—#一EVENT一RESPONSE ; FBI一EVENT一RESPONSE ;
SRAM—EVENT一RESPONSE ; SDRAM一EVENT—RESPONSE ;與 ASB—EVENT一RESPONSE )，共享資源例如SRAM 26a，SDRAM 2 6b，或處理器核心20，控制與狀態暫存器等等。這些訊 息供被要求的功能是否已經完成的資訊。基於由執行緒 所要求的功能是否已經完成與用信號通知完成，執行緒需 要等待該完成信號，以及假如執行緒被賦予運算的能力， 接著執行緒被放置於可適用執行緒名冊中（未顯示）。微 程式引擎22f可以具有四個可適用執行緒的最大值。 I 除了局部至執行中的執行緒的事件信號之外，微程 式引擎22a-2 2f利用總體的信號發送狀態。具有信號發送 狀態，執行中的執行緒可以播送信號狀態至所有的微程式
1057-3415-PF.ptd 第12頁 569133 五、發明說明（9) 引擎22a - 22ί。接收要求可適用（ReceiVe
Available )信號，在微程式引擎22a_22f中的任何與所有 執行緒可以分支於這些信號發送狀態上。這些信號發送狀 態可以被使用以決定資源的可適用性或者是否資源是到期 而可以服務。 /
内容事件邏輯74具有對於四個執行緒的仲裁。在一實 施例中’仲裁是循環赛機制。其他技術可以被使用，包括 優先權排序或者權重公正排序。微程式引擎22f也包括執 行益 > 料路控 76 (execution box data path)，執行盒 資料路徑76包括算術邏輯單元（arithmetic 1〇gic un = )76a與一般用途暫存器組（genera卜purp〇se register set)76b。算術邏輯單元76a如同移位函數般地完成算術 與邏輯函數。算術邏輯單元包括條件程式碼位元，其被以 下說明的指令所使用。暫存器組76b具有相當大數目的一 般用途暫存器，一般用途暫存器是被開窗以至於它們是相 對地與絕對地可尋址的。微程式引擎22f也包括寫入移轉 暫存器堆疊78與讀取移轉暫存器堆疊。這些暫存器μ與 8 0也疋被開窗以至於它們是相對地與絕對地可尋址的。寫 入移轉暫存器堆疊78是其中寫入資料至資源是被找出。相 似地，讀取移轉暫存器堆疊8〇是用於從共享資源傳回資 料。與資料到達同時發生或隨後，來自例如SRAM控制器 2ja , SDRAM控制器26b或核心處理器2〇的各自共享資源之 仏號事件將被提供至事件仲裁器74，其將接著改變資料是 可適用或已經被送出的執行緒。移轉暫存器儲存所78與8〇
569133 五、發明說明（ίο) · 兩者是經過資料路徑而被連接至執行盒（ΕΒ〇χ ) 76。 參照第4圖，微程式引擎資料路徑維持五級微管線 (5-stage micro-pipeline ) 82。此管線包括微指令 的查詢82a，暫存器列位址的形成82b，從暫存器列的運= i元讀取82c，ALU移位或比較運算82(1，與結果至暫存器的* 寫回82e。藉由提供寫回資料旁路進入ALiJ/移位單元°，γ 及藉由假設暫存器是實現為暫存器列（而非RAM )，微裎 式引擎可以完成同時發生的暫存器列讀取與寫入，其^ 地隱藏寫入運算。 被支援於微程式引擎22a - 22f中的指令集支援條件分 支。最差狀況的條件分支潛伏時間（不包括跳躍）發生於 當分支決定是由前一微程式控制指令所指定的條件程式碼 的結果。潛伏時間顯示於以下第1表中： 第1表
1 2 3 4 5 6 7 8 微儲存査詢 nl cb n2 XX bl b2 b3 b4 暫存器位址產生 nl cb XX XX bl bl b3 暫存器縱列査詢 nl cb XX XX bl b2 ALU/位移器/cc nl cb XX XX bl 寫回 m2 nl cb XX XX 其中nx是預先分支微程弍字組（nl設定cc’ s ) ，Cb是
1057-3415-PF.ptd 第14頁 569133
五、發明說明（11) 條件分支 式字組 bx是後分支微程式字組以及χχ是被終止的微稃
如第1表所示，直到週期4時nl的條件碼被設定，以及· 刀支决疋可以被做出（在此狀況中導致分支路徑被查詢於 週期5中）。微程式引擎帶來2週期分支潛伏時間損失，因· 為其必須終止在管道中的運算“與“（該2微程式字組直 ^位於分支後），在分支路徑開始以運算bl裝滿管道之 I 則。假如分支不發生，沒有微程式字組被終止以及執行玉I 常地繼續。微程式引擎具有幾個機制以減少或消降的jp 分支潛伏時間。 ’ 、丄微程式引擎支援可選擇的被延遲分支。可選擇的延遲 分支是當微程式引擎允許在分支之後的1或2微程式指令發 生於分支生效之前（即分支的效應在時間上是被延遲地 ^ °因此’假如有用工作可以被發現而填充在分支微程式 字組之後被浪費的週期，於是分支潛伏時間可以被隱藏。 1週期延遲分支顯示於第2表中，此處n2被允許執行於cb之 後’但是於Μ之前：
569133 !-- 五、發明說明（12) 第2表
1 2 3 4 5 6 7 8 微儲存查詢 ni cb n2 XX bl b2 b3 b4 A 暫存器位址產生 nl cb n2 XX bl b2 b3 暫存器縱列査詢 nl cb n2 XX bl b2 ALU/位移器/cc nl cb n2 XX bl 寫回 nl cb n2 XX 2週期延遲分支顯示於第3表中，此處n2與n3兩者被允▲ 許完成在至bl的分支之前。要注意的是2週期分支延遲僅 被允許在當條件碼被指定於在分支之前的微程式字组。 第3表 1 2 3 4 5 6 7 8 9 ' 微儲存査詢 nl cb n2 n3 bl b2 b3 b4 b5 暫存器位址產生 nl cb n2 n3 bl b2 b3 b4 暫存器縱列査詢 nl cb n2 n3 bl b2 b3_ ALU/位移器/cc 寫回 ~ nl cb nl n2 cb n3 n2 bl χβ b2 —-J 被程式弓I擎也支援條件碼估算 n 访 ，巧异。假如做出3 條仵碼疋在分支之前設定2為參备夕^ 心Z或者更多微程式字組 然後
569133 五、發明說明（13) 期的分支潛伏時間可以被消除，因為分支決定可以在早於 i週期之前被做出，如同第4表中。 第4表
1 2 3 4 5 6 7 8 微儲存査詢 nl n2 cb XX bl b2 b3 b4 暫存器位址產生 nl n2 cb XX bl b2 b3 暫存器縱列査詢 nl n2 cb XX bl b2 ALU/位移器/cc nl n2 cb XX bl 寫回 nl n2 cb XX 在此例子中，η 1設定條件碼以及n2不設定條件碼。因 而，分支決定可以於週期4做出（而不是週期5 )，而消除 1週期的分支潛伏時間。在第5表中的例子中，1週期分支 延遲與條件碼的提前設定被相互結合而完全地隱藏分支潛 伏時間。亦即，條件碼（cc’ s )被設定於1週期延遲分支 之前的2個週期。
1057-3415-PF.pid 第17頁 569133
1057-3415-PF.ptd 第18頁 569133 五、發明說明（15) 第6表 猜測分支發生/分支發生 Γ~；~~Γ 1 2 ! 1 1 3 4 5 6 7 8 微儲存査詢 nl cb nl bl b2 b3 b4 b5 暫存器位址產生 nl cb XX bl b2 b3 b4 暫存器縱列査詢 nl cb XX bl b2 b3 ALU/位移器/cc nl cb XX bl bl 寫回 nl cb XX bl 假如微程式碼猜測分支發生不正確時，微程式引擎依 然只有浪費1週期，如第7表中 第7表
猜測分支發生/分支不發生
1 2 3 4 5 | 6 7 8 微儲存查詢 nl cb nl XX n2 n3 n4 n5 暫存器位址產生 nl cb nl XX n2 n3 n4 暫存器縱列査詢 nl cb nl XX n2 n3 ALU/位移器/cc nl cb nl XX n2 寫回 i nl cb nl XX
1057-3415-PF.ptd 第19頁 569133 五、發明說明（16) 無論如何，當微程式碼猜測一個分支是不發生時，潛 伏時間損失是不同地分佈。如同在第8表中，對於猜測分 支不發生/分支是不發生時是不浪費週期。 第8表 1 2 3 4 5 6 7 8 微儲存査詢 m cb nl n2 n3 n4 n5 n6 暫存器位址產生 nl cb nl n2 n3 n4 n5 暫存器縱列査詢 nl cb nl n2 n3 n4 ALU/位移器/cc nl cb nl n2 n3 窝回 nl cb nl n2 無論如何，如同在第9表中，對於猜測分支不發生/分 支是發生時有2浪費的週期。 第9表
；1 2 3 4 5 6 7 8 微儲存査詢 nl cb nl XX bl bl b3 b4 暫存器位址產生 nl cb XX XX bl b2 b3 暫存器縱列査詢 nl cb XX XX bl bl ALU/位移器/cc nl | cb XX XX bl 寫® nl cb XX XX
1057-3415-PF.ptd 第20頁 569133 I五、發明說明（17) I η 微程式引擎可以結合分支猜測與1週期分支延遲而進 | ·
一步地改善結果。對於猜測分支發生與ί週期延遲分支/分i 支是發生是在第10表中。 I 第10表 1 2 3 4 5 6 7 8 微儲存査詢 nl cb n2 bl bl b3 b4 b5 暫存器位址產生 nl cb n2 bl b2 b3 b4 暫存器縱列査詢 nl cb n2 bl b2 b3 ALU/位移器/cc nl cb n2 bl b2 寫回 nl cb n2 bl 在以上狀況中，2週期的潛伏時間是藉由n2的執行以 及藉甴正碟地猜測分支方向而被隱藏。 假如微程式碼猜測不正確，如以下所示，對於猜測分 支發生1週期延遲分支/分支不發生，1週期的潛伏時間維 持浪費，如同在第11表中。
1057-3415-PF.ptd 第21頁 569133 五、發明說明（18) 第11表 1 2 3 4 5 6 | 7 8 9 徼儲存査詢 m cb n2 XX n3 n4 i n5 t n6 n7 暫存器位址產生 nl cb n2 XX n3 1 n4 ϊ n5 n6 暫存器縱列査詢 nl cb n2 XXj n3 n4 n5 I t ALU/位移器/cc nl cb n2 XX n3 n4 寫回 nl cb n2 XX n3
假如微程式碼正確地猜測分支不發生*然後管線循序 地流通於正常未受到擾亂的狀況。假如微程式碼不正確地 猜測分支不發生，微程式引擎再次浪費1週期的無產出執 行，如第12表中所示。
1057-3415-PF.ptd 第22頁 569133 五、發明說明（19) 第12表 猜測分支不發生/分支發生。 1 2 3 4 5 6 7 8 9 微储存査詢 nl cb n2 XX bl bl b3 b4 b5 暫存器位址產生 nl cb n2 XX bl hi b3 b4 暫存器縱列査詢 nl cb n2 XX bl b2 b3 ALU/位移器/cc nl cb n2 XX bl bl 寫回 nl cb n2 XX bl 其中nx是預先分支微程式字組（nl設定cc’s) cb是條件分支 bx是後分支微程式字组 XX是被终止的微程式字絚 在跳躍指令的狀況中，招致3額外週期的潛伏時間， |因為分支位址是未知的直到跳躍位於ALU級中的週期的結 尾（第1 3表）。
1057-3415-PF.ptd 第23頁 569133 I五、發明說明（20)! 第13表
1 i 2 3 4 5 6 η 8 9 微儲存查詢 nl jp XX XX XX jl j3 J4 暫存器位址產生 nl jp XX XX XX jl J2 j3 暫存器縱列査詢 nl jp XX XX XX jl J2 ALU/位移器/cc nl jp XX XX XX jl 寫2? ] ----1 ί ! ! nl jp XX 1 XX XX
運作於設定在分支之前的微程式字組的ALU條件碼的 條件分支可以選擇〇、1、2或3週期分支延遲模式。運作於 設定在條件分支之前的2或更多微程式字組的條件碼可以 選擇0或1週期分支延遲模式。所有其他分支（包括内容重 新仲裁）可以選擇〇或1週期分支延遲模式。電腦内部結構 可以被設計為製作内容仲裁微程式字組於先前分支的分支 延遲窗口之中，跳躍或内容仲裁微程式字組，合法選項。 亦即’在一些實施例中，因為如前文所提及，内容調換不 被允許發生於分支過渡時期，其可能過度地複雜化舊内容 程式計數器的儲存。電腦内部結構也可以被設計為製作分 支於先則分支的分支延遲窗口，跳躍或內容仲裁微程式字 組是不合法以避免複雜化以及不可預測的分支行為。 參照第5A圖，顯示對於分支指令的式。 分支指令 BR, BR<0, BR-0, BR<-〇, BR!=〇, BR=COUT, BR>〇,
1057-3415-PF.ptd 苐24頁
569133
五、發明說明（21) BR!=COUT, BR>=0 根據ALU條件程式碼，一組分支指令是非條件地分支
| BR或者分支至在指定標籤上的指令。範例的ALU條件程式 |碼是正負號、零值以及進位（Sign， Zero，and I Carryout (cout))。 格式： br[label#]， opti〇nal_token br=0[label#], opt ional—token br!=0[label#]， optional—token br>0[label#], optional一token br> = 0[label#]，optional — token br <[1abe1#], opt i ona l^token br<=[label#], opt ional^token br=cout[label#], optional_token br!=cou t[1abe 1 #], optionai_token 參數1 abe 1 #是相對應分支至指令位垃的符號標籤。此 分類的分支指令可以具有以下的選項記號 (optional_token);延遲一指令，延遲二指令’以及延 遲三指令。這些選項記號導致處理器在完成分支運作之 前，執行在此指令以後的一、二或者三指令。在分支指令〇 之前，設定條件程式碼的ALU運作可以發生幾個指令。如 以下所說明，延遲二與三指令不與分支猜測一起使用。 第四選項記號是猜測分支記號，其導致處理器預先擷 取甩於，，分支發生"的指令而不是循序的指令。在分支指令
1057-3415-PF.ptd 第25頁 569133 I五、發明說明（22) - |
j之前，設定條件程式碼的ALU運作立即發生。 I
BR —BCLR; 3BR —SET 卓-一組分支指令是分支至^曰疋標戴上，當指定位元是 被清除或設定時。這些指令設定條件程式碼於處理器的狀 i態暫存器中。指令格式是 i \ ί I br_bcir[reg, bit一position， label#] | l - 5 ] joptional — token \
! I br_bset[reg, bit一position， label#], opt ional_token 欄位reg A是保留運算元的内容相關移轉暫存器或一 < j般用途暫存器的位址。欄位bit 一 position A是具體指定在1 長字組中的位元位置的數字。位元〇是最低有效位元。有 效的bit—position數值是0至31。攔位label#是相對應分 支至目標指令位址的符號標籤。 如以上所說明，這組分支指令也具有選項符號；延遲 一指令，延遲二指令，延遲三指令，以及分支猜測。 範例：br_bc i r [ reg5 b i t — pos i t i on5 1 abe 1 # ]， ！ defer[1] Branch i f bit is clear, l !
I BR:BYTE; BR!= BYTE , 第三組分支指令是導致處理器分支至位於指定標籤上 的指令，假如在長字組中的指定位元組符合或者不符合位 丨元組比較數值（b y t e — c 〇 m p a r e 一 v a 1 u e )。 I br = byte指令預先擷取同於”分支發生” （”branch
1057-3415-PF.ptd 第26頁 569133 I五、發明說明（23) takers )條件的指令而不是下一個循序的指令。br ! =byte 指令預先擷取下一個循序的指令。這些指令設定條件程式 i石馬。 格式： br二byte[reg，byte_spec, byt e一compare一va1ue， label#]， optional_token br!=byte[reg， byte—spec， byte_compare—vaIue， label#], op t i ona i oken
Reg A是保留運算元的内容相關移轉暫存器或一般用 途暫存器。by te__spec數字具體指定在暫存器中被與 byte一compare—value作比較的位元組〇有效的byte一spec 數值是0至3。數值0表示最右位元組。 | 8乂七6一(：0111卩3厂6_¥&1116是使周於比較的數值。在此實現中， 有效的byte —compare —value是0至25 5。欄位label#是相對 應指令位址的符號標籤。 這組分支指令也具有選項符號；延遲一指令，延遲二 指令，延遲三指令，以及分支猜測。同樣地，延遲二與三 指令只有與BR!= BYTE—起使用。 範例：br!=byte[reg，byte_spec， byte—compare—value，Ube 1#]，defer[3] 此微程式字組指令提供用於比較暫存器運算元的已調 準位元組與立即指定的位元組數值之技術，其中 byte — spec代表已调準的位元組（〇是最右位元組，3是最 !左位元組）。ALU條件程式碼是由將指定位元組數值減去
第27頁 1057-3415-PF.ptd 569133 五、發明說明（24) 指定暫存器位元組所設定。假如數值符合，指定分支發 丨：生。關連於比指令具有3週期分支潛伏時間，以及因此，
l I |為了周有用的工作填滿潛伏時間，0、1、2或3的分支延遲I I被允許。暫存器可以是A或者B儲存所暫存器。 | . ! CTXjRB ! 參照第5Β圖，内容調換指令CTX_ARB調換目前執行於 _ 指定微程式引擎中的内容移出記憶體而使得另一内容執行 於該微程式引擎中。當指定信號被啟動時，内容調換指令 CTX一ARB也唤醒被調換移出内容。對於内容調換指令的格 < 是：， I· ctx — arb[參數（parameter) ]，optional一token π參數π欄位可以具有幾個數值中的一者。假如參數被 具體指定為n sram Swap (靜態隨機存取記憶體調換）”， 内容調換指令將調換出目前内容並且喚醒於當執行緒的 ί
丨SRAM信號被接收到時。假如參數被具體指定為η sdram I
Swap (同步動態隨機存取記憶體調換内容調換指令 j 將調換出目前内容並且喚醒於當執行緒的SDR AM信號被接 收到時。參數也可以被具體指定為” FBP以及調換出目前 内容並且喚醒於當執行緒的FBI信號被接收到時。FBI信號 標示一個FBI CSR、便條式記憶體、TFIF0或RFIF0的運算 _ 已經完成。 參數也可以被具體指定為 'seq一numl_change/seq — num2 — changef•，其調換出目前内 容並且喚醒於當序列數字的數值改變時。參數也可以被具
1057-3415-PF.ptd 第28頁 569133 五、發明說明（25) 體指定為” interjhread"，其調換出目前内 當執行緒的執行緒之間信號被接收到時，或者、 、5 ”voiun!!ry” ’假如另一執行緒是準備好執行時將調換出 目則内谷，否則不調換。假如執行緒被調換，白重 啟動執行於一些隨後的内容仲裁點。參數可以:—’丨 其調換出目前内容並且喚醒於當疋_移轉 碩取暫存益貢料已經自動地*FBus界面被推進時，或者是 一 "Start_receive"，其調換出目前内容並且喚醒於+ 於此執行緒之接收FIF0中的新封包資料是可利用於處田理 時。 多數也可以疋kill ，其防止目前内容或執行緒再次 執行直到對於執行緒的適當重新啟動位元被設定於 CTX—ENABLERS暫存器中，”pci ” ，其調換出目前内容並且喚 醒於當PCI單元送出DMA移轉已經完成的信號時。 内谷调換指令CTX—ARB可以具有以下選項記號，延遲 一週期，其具體指定在内容被調換之前，一指令將被執行 於此參照之後。
BR=CTX 5 BR!=CTX
參照第5C圖，顯示内容分支指令BR = CTX與BR!=CTX。 基於目前執行内容是否為特定内容數字，内容分支指 令導致處埋器，例如微程式引擎2 2 f，分支至位於特定標 |籤上的指令°如第5C圖所示，内容分支指令是當分支遮罩 i欄位等於8 ’’或〃 9 ”所決定。内容分支指令可以具有下列格 I式： 第29頁 1057-3415-PF.ptd 569133 五、發明說明（26) j 格式： | br = ctx[ctx, label#]，optional— token br!=ctx[ctx, label#]，optional —token 欄位1 ab e I #是相對應至一指令位址的符號標籤。襴位 ! ctx是内容數字。在此例子中，有效的ctx數值是0、1、2 |
或者3。 I
I 此指令可以具有一選項—記號（option al —token) 。” | 延遲一（defer one ) ”的選項—記號將導致微程式引擎在 完成分支運算之前執行尾隨此指令的一個指令。
BR_INP一STATE 參照第5 A圖，另一分類的分支指令導致處理器分支，j 假如指定狀態名稱的狀態被設定為1時。敗態是由處理器 | 中的微程式引擎而設定為1或〇以及表示目前處理狀態6對j 於所有微程式引擎，狀態名稱的狀態是可利用的。如第5 圖中所示使用br一mask欄位的格式是被用以指定分支。對 於分支遮罩=1 5 ’延伸襴位是被用以指定各種信號與狀態 信號，如以下所列。
袼式： I br一inp—state[state一name， label#1， ! opt ional —token _ 欄位label#是相對應至指令位址的符號標籤。 n state一name"是狀態名稱，假如狀態名稱是 rec_reci —avaii此狀態時，表示當設定時RCV —REq FiF〇具 有可利用於另一接收要求的空間。假如push-Pr〇tect時，
1057-3415-PF.ptd 第30頁 569133 I " .—___ I五、發明說明（27) " | I表示當設定時FB：[單元目前正在寫入至^0移轉暫存器。！ I這指令也可以具有選項記號”延遲（〇pH〇nai_t〇ken j ” defer one”），其在完成分支運算之前，執行在此指令j 以後的指令。 BR—!SIGNAL ’ j 另一分類的分支指令導致處理器分支，假如指定信號-
疋不被聲明的。假如彳§號疋破聲明，指令清除信號益且不j 分支。在最後長字組被寫入至移轉暫存器之後的兩個週 I 期，SRAM與SDRAM信號是呈遞至微程式引擎。在信號之後 | 的1週期，最後長字組被寫入。當信號被呈遞時，所有其 他長字組是有效的。當使用此指令時，程式設計師應該適 當地選擇移轉暫存器的讀取時機而確保適當的資料被讀 i取。 a 格式： 丨 br一！signal[signal 一name， label#], optional—token 欄位1 abe 1 #是相對應至指令位址的符號標藏。信號名 稱可以是3^111，3(1^111，；^1，11^61*一1±^&(1，&111；0一？11311， start一receive，seq — numl，se(1-num2。 | 此組分支指令具有以下的選項記號（〇pti〇nal— )•’延遲一指令，延遲二指令，以及延遲三指令。這些選j: 項兄號導致處理器在完成分支運作之前，執行在此指令以 後的一、二或者三指令。在分支指令之前，設定條件程式 丨碼的ALU運作可以發生幾個指令。如以下所說明，延遲二
第31頁 569133 五、發明說明（28) 與三指令不與分支猜測一起使用。 第四選項記號是猜測分支預先擷取。猜測分支導致處| 理器預先擷取闱於"分支發生”的指令而不是循序的指令。I 此記號與延遲一指令一起被使兩而改進效能。 i 例子： • xfer—order $xfer0 $xfer1 $xfer2 $xfer3 sram[read， $xferO， opl， 0， 2], sig—done wait#: br^!signal[sram, wait#]， guess一branch \ nop;在讀取$xfer〇之前延遲i週期 || alu[gpr0，0，b，$xier0];有效資料被寫入至gpr〇 | alu[gprl，0，b，$xferl];有效資料被寫入至 gprl self#： ! br[se1f # ]. 參照第6圖，兩種存在的暫存器位址分隔是本地可使 用暫存器，以及可被所有微程式引擎使用的總體可使用暫 存器。一般用途暫存器（GPRs)被實現為兩分 (A儲存所與B儲存所），其位址是一字組接_组 地相互***以致於A儲存所暫存器具有丨sb = 〇，芬，、、、 所暫存器具有IsbM。每一儲存所有能力完成同日鼻敌: 跨過儲存所A與B，暫存器組76b也被組織 存器的四個窗口76b0-76b3，對於每一執行，為32個暫 τ、、者疋相對地可
柳133 -—-— 五、發明說明（29) _ 存号0、）因勃此•仃緒0將找尋其暫存器〇於77a之上（暫 、V，執行緒1將找尋其暫存器0於77b之上（暫存(上 7 ，執行緒2將找尋1暫户哭n^77 之上（暂存态32 執行绪3蔣沪^甘卜二暫.丁 於77C之上（暫存器64 ) 5 址^將找哥其暫存器_d之上 器 心祉疋被支援以致於客侗拥一从_ 丨㈠- 存與位置但是存取暫户哭沾仃、、者^ W使用完全相同控制儲 o S 暫存抑的不同窗口以及完成不同功銥。 鱼儲；T戶^璋隨於微程式引擎22ί中，暫存器窗口定址 /、洁2所疋址的使用提供必需的讀取頻寬。 &些開窗暫存器不必從内容開關至内容開關儲存 :::;於内f調換縱列或堆疊的正常推進與推出被消 跨、一 、、巧。相對暫存器定址劃分暫存器儲存所成為 =般用途暫存器的位址寬度的窗口。相對定址允許存 加m ^相關於自口起始點的窗口。絕對定址也被支援於此 =中，其甲藉由提供暫存器的精確位垃，任何一者的絕 對暫存器或許可以被任何執行緒所存取。 π、取決於微程式字組的袼式，一般周途暫存器78的定址 ^以發生於兩種模式。兩種模式是絕對與相對。在絕對模 ^中’暫存器位址的定址是被直接地具體指定於7位元來 源搁位中（a6-a〇或b6_b〇 )，如第14表中所示：
1057-3415-PF.ptd 第33頁 569133 五、發明說明（30)第14表 7 6 5 4 3 2 1 0 AGPR: a6 0 a5 a4 a3 a2 al aO a6=0 B GPR: b6 1 b5 b4 b3 b2 bl bO b6=0 SRAM/AS B: i a6 1 1 a5 i a4 1 0 a2 1 al aO a6=l，a5=0, a4=0 SDRAM: a6 1 a5 ! a4 1 0 a3 a2 al aO a6=l，35=0, a4=l
暫存器位址被直接地具體指定於8位元目的攔位中 (d7-d0 )第 15 表： 第15表 7 6 5 4 3 2 1 0 A GPR : d7 66 d5 d4 d3 d2 dl dO d7=0, d6=0 B GPR : d7 d6 d5 d4 d3 d2 dl dO d7=0, d6=l SRAM/AS B: d7 d6 dS d4 d3 ¢32 dl dO d7=l? d6=0? dS=0 SDRAM: d7 d6 d5 d4 d3 d2 dl dO d7=l，d6=0, d5=l
假如<a6:a5>=l，l，<b6:b5> = l，l，<d7:d6> = l，l，接 著較低位元被詮釋為内容相關位址攔位（說明於下文中 )。當非相關A或B來源位址被具體指定於A，B的絕對欄位 中，只有SRAM/ASB與SDRAM位址空間的較低一半可以被定 址。實際上，讀取絕對SRAM/SDRAM裝置具有有效位址空
1057-3415-PF.ptd 第34頁 569133 I五、發明說明（31) | 間’無論如何’因為此限制不應用至目的攔位，寫入 | SRAM/SDRAM依然使用完整位址空間。 | 在相對模式中’定址一個指定位址是在内容空間内部| 由5位元來源欄位（a4-a〇與b4-bO)第16表所定義的偏移 量： 第16表 7 6 5 4 3 2 1 0 AGPR: a4 0 context a3 a2 al aO a4=0 BGPR: b4 1 context b3 b2 bl bO b4=0 SRAM/AS B: ab4 0 ab3 context b2 bl abO ab4=l，ab3=0 SDRAtvl: ab4 0 ab3 context b2 bl abO ab4=l，ab3=l 或者如同由6位元目的糊位中（d5-dO)第17表所定 義： 第17表 j 7 6 5 4 3 2 1 0 A GPR ： d5 d4 context d3 d2 dl dO d5=0, d4=0 bgpr： d5 d4 context d3 d2 dl dO d5=0? d4=0 SRAM/AS B: d5 d4 d3 context d2 dl dO d5=l，d4=0, d3=0 SDRAM: d5 d4 d3 context d2 dl dO d5=l, d4=0, d3=l
1057-3415-PF.ptd 第35頁 569133 五、發明說明（32) 假如<d5:d4>=l，l，則目的位址不定址於一有效暫存 器，因此，沒有目的運算元被寫回。 | 雖然本發明已以較佳實施例揭露如上，然其並非用以| i限定本發明，任何熟習此技藝者，在不脫離本發明之精神I I和範圍内，當可作更動與潤飾，因此本發明之保護範圍當| 視後附之申請專利範圍所界定者為準。
1057-3415-PF.ptd 第36頁
發明名稱 英文 姓名(中文） 1·吉爾柏特·沃而李奇 2.馬休J ·艾迪列特 或族·惠勒 黛博拉·伯恩斯坦 發明人 姓名(英文） 1. Gilbert Wolrich 2. Matthew J. Adiletta 3. William Wheeler 4. Debra Bernstein 國籍 住、居所 美國麻州017 01弗瑞明罕市赛得磨坊路4號 2.美國麻州01603烏斯特市蒙提瑟洛路20號 美國麻州01570韋伯斯特市學校街745號 4·美國麻州02452沃泰市海倫街38號 1.美國2.美國3.美國
姓名 (名稱） (中文） 1.英特爾公司 姓名 (名稱） (英文）
Intel Corporation 三 申請人 住、居所 (事務所) 代表人 姓名 (中文) 代表人 姓名 (英文） ..美國 1.美國加利福尼亞州95052聖塔克拉拉市傳教學院大道2200號 ..湯瑪斯查爾斯瑞諾德斯
1. THOMAS CHARLES REYNOLDS
1057-3415-PFl.ptc 第1頁 569133 申請日期： 類別 _ 年 月 |案號：891179"^ 曰 修正 (以上各欄由本局填註） 發明專利說明書 發明名稱 中文 英文 發明人 姓名 (中文） 5.唐諾·胡珀 姓名 (英文） 5. Donald Hooper 國籍 5.美國 住、居所 5.美國麻州01545舒茲伯利市正圓環19號 申請人 姓名 (名稱） (中文5 姓名 (名稱） (英文） 國籍 住、居所 (事務所) 代表人 姓名 (中文） 代表人 姓名 (英文） 11 Bill 1057-3415-PFl.ptc 第2頁 修正 --^ _ 香I【發明領域】 本發明係有關於分支指令。 氣【‘,習知技術說明】 :率：=理3;程序中同Γ件的資訊處理之-種高 :亍單連續的處 站早-工作站’鑑於管線處理具有地：成 站。不管是鈾工作完成於專業工作 程式碼包含分平行處理、管線或序向處理機器，電腦 該序列分支刀上：其中指令串可从執行於序列中以及從 、刀文主不同序列的指令。 ^讓本發明之上述和其他目 ，、属易Μ，下文特舉較佳例，特认和饭點此更明 說明如下： 配合所附圖式，作詳細 【圖式簡單說明】 第1圖係使用處理器之通訊系 第2-1圖至第2-4圖係處理器的、方塊圖 第Η圖至第3-2圖係使用於第二'方塊圖。 的微程式引擎功能單元的方塊圖。圖與第2圖的處理器中 第4圖係微程式引擎中的管線的方塊圖。 第5Α圖至第5C圖係顯示用於分支指令的示範格 圖。
第6圖係顯不一般用途暫存器位址的方塊圖。 第5頁 1057-3415-PFl.ptc

Claims (1)

  1. 569133
    h 一種電腦程式產品，明確地在一資訊載體中具體實 現，上述電腦程式產品係可操作而便資料處理裝置. 根據任何指定數值是正確的或不正確 ^ ”中的分支以及包含記號，其指定在該=== 々串的指令數目要被執行於完成該分支運作之前。 二r :Ί.. il 2·如申請範圍第1項所述之電腦程式產品 分支猜測的第二記號。 3·如申請範圍第1項所述之電腦程式產品，其中該選 f記號包括defer—i，其導致處理器在完成該分支運作之 前而執行在該分支指令之後的該第i個指令。 4·如申請範圍第1項所述之電腦程式產品，其中該選 項記號可以指定在分支以後的一、二或者三指令被執行於 完成該分支運算之前。 5 ·如申請範圍第1項所述之電腦程式產品，其中該選 項e己號的一者是由程式設計師或者組合語言程式所指定而 賦予可變週期延遲分支的能力。 6·如申請範圍第1項所述之電腦程式產品，其中該選 項記號的一者是被指定而幫助組合語言程式產生更高效率 程式碼。 7·如申請範圍第1項所述之電腦程式產品，其中該分 支是根據ALU條件程式碼而非條件地分支或者分支至指定 標籤上的電腦指令。 8 ·如申請範圍第1項所述之電腦程式產品，其中該分 支是至指定標籤上的分支，當指定位元是被設定或者清除 時。
    1057-3415-PF2.ptc 第37頁 569133 案號 89117Qf)Pi 六、申請專利範圍 9^如申請範圍第1項所述之電腦程式產品，其中該分 Λ在長字組中的指定位元組符合或者不符合 ^t^^c〇mpare-Value將導致處理器分支至指定標籤上電腦 I 〇 ·如申請範圍第1項所述之電腦程式產品，其中該分 f，目刖内容是否為在該分支指令中的指定内容導致處 里益为支至指定標籤上電腦指令。 II ·如申請範圍第1項所述之電腦程式產品，其中該分 如指定狀態名稱的狀態是被選擇的數值而導致處理器 分支。 12·如申請範圍第丨項所述之電腦程式產品，其中該分 支假如指定是不被聲稱的而導致處理器分支。 13·如申請範圍第1項所述之電腦程式產品，其中該分 ^-步地包括額外的記號’ &支㈣，其導致處理器預 先擷取用於”分支發生”的該電腦指令而 電腦指令。 疋r 1LI傾汁J 丨4· 一種電腦程式產品，明確地在一資訊載體中具體 實現，上述電腦程式產品係可操作便資料處理裝置： 根據任何指定數值是正確或者不正確而執行導致在指 7串中的分支的分支指令；以及 >。根據評估指定執行於完成分支運算之前的指令數目的 S己號而延遲該分支指令的該分支運算的完成。 15.如申請範圍第14項所述之電腦程式產品，進一 地包括： 評估指猜測運算二^號，其導致處理器預
    1057.3415-PF2.ptc 第38頁 569133 案號 89117905 曰 修正 的該指令而不是該下一個循序指 六、申請專利範圍 先擷取用於’'分支發生 令。 16.如申請範圍第14項所述之電腦程式產品，其中該 選項記號是可由程式設計師所選擇。 1 7.如申請範圍第1 4項所述之電腦程式產品，其中該 選項記號是由程式設計師或者組合語言程式所指定而賦予 可變週期延遲分支的能力。 1 8.如申請範圍第1 4項所述之電腦程式產品，其中該 選項記號被指定而幫助組合語言程式產生更高效率程式 碼0
    1057-3415.PF2.ptc 第39頁
TW089117905A 1999-09-01 2000-10-18 Branch instruction for processor TW569133B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15196199P 1999-09-01 1999-09-01

Publications (1)

Publication Number Publication Date
TW569133B true TW569133B (en) 2004-01-01

Family

ID=22540994

Family Applications (11)

Application Number Title Priority Date Filing Date
TW089117903A TW559729B (en) 1999-09-01 2000-09-01 Instruction for multithreaded parallel processor
TW089117912A TW546585B (en) 1999-09-01 2000-10-18 Method of operating a processor and computer program product
TW089117911A TW548584B (en) 1999-09-01 2000-10-18 Fast write instruction for micro engine used in multithreaded parallel processor architecture
TW089117904A TW475148B (en) 1999-09-01 2000-10-18 Branch instruction for processor architecture
TW089117901A TWI220732B (en) 1999-09-01 2000-10-18 Local register instruction for micro engine used in multithreaded parallel processor architecture
TW089117906A TWI221251B (en) 1999-09-01 2000-10-18 Branch instruction for processor
TW089117905A TW569133B (en) 1999-09-01 2000-10-18 Branch instruction for processor
TW089117900A TW486666B (en) 1999-09-01 2000-10-18 Register set used in multithreaded parallel processor architecture
TW089117910A TW486667B (en) 1999-09-01 2000-10-18 Memory reference instructions for micro engine used in multithreaded parallel processor architecture
TW089117907A TW594562B (en) 1999-09-01 2000-10-18 Branch instruction for processor
TW089117902A TW571239B (en) 1999-09-01 2000-10-18 Branch instruction for multithreaded processor

Family Applications Before (6)

Application Number Title Priority Date Filing Date
TW089117903A TW559729B (en) 1999-09-01 2000-09-01 Instruction for multithreaded parallel processor
TW089117912A TW546585B (en) 1999-09-01 2000-10-18 Method of operating a processor and computer program product
TW089117911A TW548584B (en) 1999-09-01 2000-10-18 Fast write instruction for micro engine used in multithreaded parallel processor architecture
TW089117904A TW475148B (en) 1999-09-01 2000-10-18 Branch instruction for processor architecture
TW089117901A TWI220732B (en) 1999-09-01 2000-10-18 Local register instruction for micro engine used in multithreaded parallel processor architecture
TW089117906A TWI221251B (en) 1999-09-01 2000-10-18 Branch instruction for processor

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW089117900A TW486666B (en) 1999-09-01 2000-10-18 Register set used in multithreaded parallel processor architecture
TW089117910A TW486667B (en) 1999-09-01 2000-10-18 Memory reference instructions for micro engine used in multithreaded parallel processor architecture
TW089117907A TW594562B (en) 1999-09-01 2000-10-18 Branch instruction for processor
TW089117902A TW571239B (en) 1999-09-01 2000-10-18 Branch instruction for multithreaded processor

Country Status (10)

Country Link
US (1) US7421572B1 (zh)
EP (7) EP1236094B1 (zh)
CN (7) CN100342326C (zh)
AT (2) ATE396449T1 (zh)
AU (11) AU7099000A (zh)
CA (7) CA2383526A1 (zh)
DE (2) DE60044752D1 (zh)
HK (8) HK1046049A1 (zh)
TW (11) TW559729B (zh)
WO (8) WO2001016715A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001016702A1 (en) 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US7292586B2 (en) * 2001-03-30 2007-11-06 Nokia Inc. Micro-programmable protocol packet parser and encapsulator
US6785793B2 (en) 2001-09-27 2004-08-31 Intel Corporation Method and apparatus for memory access scheduling to reduce memory access latency
IL161107A0 (en) * 2001-09-28 2004-08-31 Tidal Networks Inc Multi-threaded packet processing engine for stateful packet processing
US7069442B2 (en) * 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US7437724B2 (en) * 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers
GB2409062C (en) 2003-12-09 2007-12-11 Advanced Risc Mach Ltd Aliasing data processing registers
US7027062B2 (en) * 2004-02-27 2006-04-11 Nvidia Corporation Register based queuing for texture requests
US9038070B2 (en) 2004-09-14 2015-05-19 Synopsys, Inc. Debug in a multicore architecture
GB0420442D0 (en) * 2004-09-14 2004-10-20 Ignios Ltd Debug in a multicore architecture
SE0403128D0 (sv) * 2004-12-22 2004-12-22 Xelerated Ab A method for a processor, and a processor
US8028295B2 (en) 2005-09-30 2011-09-27 Intel Corporation Apparatus, system, and method for persistent user-level thread
US7882284B2 (en) * 2007-03-26 2011-02-01 Analog Devices, Inc. Compute unit with an internal bit FIFO circuit
US7991967B2 (en) * 2007-06-29 2011-08-02 Microsoft Corporation Using type stability to facilitate contention management
US9384003B2 (en) * 2007-10-23 2016-07-05 Texas Instruments Incorporated Determining whether a branch instruction is predicted based on a capture range of a second instruction
US9207968B2 (en) * 2009-11-03 2015-12-08 Mediatek Inc. Computing system using single operating system to provide normal security services and high security services, and methods thereof
CN101950277B (zh) * 2010-09-13 2012-04-25 青岛海信信芯科技有限公司 用于微控制单元的数据传输方法与装置以及数据传输***
GB2486737B (en) * 2010-12-24 2018-09-19 Qualcomm Technologies Int Ltd Instruction execution
US8880851B2 (en) * 2011-04-07 2014-11-04 Via Technologies, Inc. Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline
US8645618B2 (en) * 2011-07-14 2014-02-04 Lsi Corporation Flexible flash commands
US9864602B2 (en) 2011-12-30 2018-01-09 Intel Corporation Packed rotate processors, methods, systems, and instructions
CN102833336A (zh) * 2012-08-31 2012-12-19 河海大学 分散分布式信息采集与并发处理***中数据分包处理方法
US10140129B2 (en) * 2012-12-28 2018-11-27 Intel Corporation Processing core having shared front end unit
CN103186438A (zh) * 2013-04-02 2013-07-03 浪潮电子信息产业股份有限公司 一种提高磁盘阵列数据重构效率的方法
CN103226328B (zh) * 2013-04-21 2015-06-24 中国矿业大学(北京) 采集次数控制模式下的多线程数据采集***同步控制方法
US20150127927A1 (en) * 2013-11-01 2015-05-07 Qualcomm Incorporated Efficient hardware dispatching of concurrent functions in multicore processors, and related processor systems, methods, and computer-readable media
KR102254099B1 (ko) 2014-05-19 2021-05-20 삼성전자주식회사 메모리 스와핑 처리 방법과 이를 적용하는 호스트 장치, 스토리지 장치 및 데이터 처리 시스템
CN103984235B (zh) * 2014-05-27 2016-05-11 湖南大学 基于c/s结构的空间机械臂控制***软件架构及构建方法
US20160381050A1 (en) 2015-06-26 2016-12-29 Intel Corporation Processors, methods, systems, and instructions to protect shadow stacks
US10394556B2 (en) * 2015-12-20 2019-08-27 Intel Corporation Hardware apparatuses and methods to switch shadow stack pointers
US10430580B2 (en) 2016-02-04 2019-10-01 Intel Corporation Processor extensions to protect stacks during ring transitions
US10838656B2 (en) 2016-12-20 2020-11-17 Mediatek Inc. Parallel memory access to on-chip memory containing regions of different addressing schemes by threads executed on parallel processing units
FI3812900T3 (fi) 2016-12-31 2024-02-09 Intel Corp Järjestelmät, menetelmät ja laitteet heterogeenistä laskentaa varten
US10387037B2 (en) * 2016-12-31 2019-08-20 Intel Corporation Microarchitecture enabling enhanced parallelism for sparse linear algebra operations having write-to-read dependencies
CN107329812B (zh) * 2017-06-09 2018-07-06 腾讯科技（深圳）有限公司 一种运行协程的方法和装置
CN112463327B (zh) * 2020-11-25 2023-01-31 海光信息技术股份有限公司 逻辑线程快速切换的方法、装置、cpu芯片及服务器
TWI769080B (zh) * 2021-09-17 2022-06-21 瑞昱半導體股份有限公司 用於同步動態隨機存取記憶體之控制模組及其控制方法
US20230205869A1 (en) * 2021-12-23 2023-06-29 Intel Corporation Efficient exception handling in trusted execution environments

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3373408A (en) 1965-04-16 1968-03-12 Rca Corp Computer capable of switching between programs without storage and retrieval of the contents of operation registers
US3478322A (en) 1967-05-23 1969-11-11 Ibm Data processor employing electronically changeable control storage
US3577189A (en) * 1969-01-15 1971-05-04 Ibm Apparatus and method in a digital computer for allowing improved program branching with branch anticipation reduction of the number of branches, and reduction of branch delays
BE795789A (fr) 1972-03-08 1973-06-18 Burroughs Corp Microprogramme comportant une micro-instruction de recouvrement
US3881173A (en) 1973-05-14 1975-04-29 Amdahl Corp Condition code determination and data processing
IT986411B (it) 1973-06-05 1975-01-30 Olivetti E C Spa Sistema per trasferire il control lo delle elaborazioni da un primo livello prioritario ad un secondo livello prioritario
FR2253415A5 (zh) * 1973-12-04 1975-06-27 Cii
US3913074A (en) 1973-12-18 1975-10-14 Honeywell Inf Systems Search processing apparatus
US4130890A (en) 1977-06-08 1978-12-19 Itt Industries, Inc. Integrated DDC memory with bitwise erase
US4392758A (en) 1978-05-22 1983-07-12 International Business Machines Corporation Underscore erase
JPS56164464A (en) 1980-05-21 1981-12-17 Tatsuo Nogi Parallel processing computer
US4400770A (en) 1980-11-10 1983-08-23 International Business Machines Corporation Cache synonym detection and handling means
CA1179069A (en) 1981-04-10 1984-12-04 Yasushi Fukunaga Data transmission apparatus for a multiprocessor system
US4471426A (en) * 1981-07-02 1984-09-11 Texas Instruments Incorporated Microcomputer which fetches two sets of microcode bits at one time
US4454595A (en) 1981-12-23 1984-06-12 Pitney Bowes Inc. Buffer for use with a fixed disk controller
US4477872A (en) 1982-01-15 1984-10-16 International Business Machines Corporation Decode history table for conditional branch instructions
US4569016A (en) 1983-06-30 1986-02-04 International Business Machines Corporation Mechanism for implementing one machine cycle executable mask and rotate instructions in a primitive instruction set computing system
JPS6014338A (ja) * 1983-06-30 1985-01-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 計算機システムにおける分岐機構
US4606025A (en) 1983-09-28 1986-08-12 International Business Machines Corp. Automatically testing a plurality of memory arrays on selected memory array testers
US4808988A (en) 1984-04-13 1989-02-28 Megatek Corporation Digital vector generator for a graphic display system
US4868735A (en) 1984-05-08 1989-09-19 Advanced Micro Devices, Inc. Interruptible structured microprogrammed sixteen-bit address sequence controller
US4742451A (en) 1984-05-21 1988-05-03 Digital Equipment Corporation Instruction prefetch system for conditional branch instruction for central processor unit
US5187800A (en) 1985-01-04 1993-02-16 Sun Microsystems, Inc. Asynchronous pipelined data processing system
US5045995A (en) 1985-06-24 1991-09-03 Vicom Systems, Inc. Selective operation of processing elements in a single instruction multiple data stream (SIMD) computer system
US4755966A (en) 1985-06-28 1988-07-05 Hewlett-Packard Company Bidirectional branch prediction and optimization
US4754398A (en) * 1985-06-28 1988-06-28 Cray Research, Inc. System for multiprocessor communication using local and common semaphore and information registers
US4777587A (en) 1985-08-30 1988-10-11 Advanced Micro Devices, Inc. System for processing single-cycle branch instruction in a pipeline having relative, absolute, indirect and trap addresses
US4847755A (en) 1985-10-31 1989-07-11 Mcc Development, Ltd. Parallel processing method and apparatus for increasing processing throughout by parallel processing low level instructions having natural concurrencies
US5021945A (en) 1985-10-31 1991-06-04 Mcc Development, Ltd. Parallel processor system for processing natural concurrencies and method therefor
US4745544A (en) 1985-12-12 1988-05-17 Texas Instruments Incorporated Master/slave sequencing processor with forced I/O
US4724521A (en) 1986-01-14 1988-02-09 Veri-Fone, Inc. Method for operating a local terminal to execute a downloaded application program
US5297260A (en) 1986-03-12 1994-03-22 Hitachi, Ltd. Processor having a plurality of CPUS with one CPU being normally connected to common bus
US5170484A (en) 1986-09-18 1992-12-08 Digital Equipment Corporation Massively parallel array processing system
US4992934A (en) 1986-12-15 1991-02-12 United Technologies Corporation Reduced instruction set computing apparatus and methods
US5073864A (en) * 1987-02-10 1991-12-17 Davin Computer Corporation Parallel string processor and method for a minicomputer
US5142683A (en) 1987-03-09 1992-08-25 Unisys Corporation Intercomputer communication control apparatus and method
US4866664A (en) 1987-03-09 1989-09-12 Unisys Corporation Intercomputer communication control apparatus & method
US4816913A (en) 1987-11-16 1989-03-28 Technology, Inc., 64 Pixel interpolation circuitry as for a video signal processor
US5189636A (en) 1987-11-16 1993-02-23 Intel Corporation Dual mode combining circuitry
US5055999A (en) * 1987-12-22 1991-10-08 Kendall Square Research Corporation Multiprocessor digital data processing system
US5220669A (en) * 1988-02-10 1993-06-15 International Business Machines Corporation Linkage mechanism for program isolation
DE68913629T2 (de) 1988-03-14 1994-06-16 Unisys Corp Satzverriegelungsprozessor für vielfachverarbeitungsdatensystem.
US5056015A (en) 1988-03-23 1991-10-08 Du Pont Pixel Systems Limited Architectures for serial or parallel loading of writable control store
US5165025A (en) 1988-10-06 1992-11-17 Lass Stanley E Interlacing the paths after a conditional branch like instruction
US5202972A (en) 1988-12-29 1993-04-13 International Business Machines Corporation Store buffer apparatus in a multiprocessor system
US5155854A (en) 1989-02-03 1992-10-13 Digital Equipment Corporation System for arbitrating communication requests using multi-pass control unit based on availability of system resources
US5155831A (en) 1989-04-24 1992-10-13 International Business Machines Corporation Data processing system with fast queue store interposed between store-through caches and a main memory
US5113516A (en) * 1989-07-31 1992-05-12 North American Philips Corporation Data repacker having controlled feedback shifters and registers for changing data format
US5168555A (en) 1989-09-06 1992-12-01 Unisys Corporation Initial program load control
US5263169A (en) 1989-11-03 1993-11-16 Zoran Corporation Bus arbitration and resource management for concurrent vector signal processor architecture
DE3942977A1 (de) 1989-12-23 1991-06-27 Standard Elektrik Lorenz Ag Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuer
US5544337A (en) 1989-12-29 1996-08-06 Cray Research, Inc. Vector processor having registers for control by vector resisters
US5247671A (en) 1990-02-14 1993-09-21 International Business Machines Corporation Scalable schedules for serial communications controller in data processing systems
JPH0799812B2 (ja) 1990-03-26 1995-10-25 株式会社グラフイックス・コミュニケーション・テクノロジーズ 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置
US5390329A (en) 1990-06-11 1995-02-14 Cray Research, Inc. Responding to service requests using minimal system-side context in a multiprocessor environment
JPH0454652A (ja) * 1990-06-25 1992-02-21 Nec Corp マイクロコンピュータ
US5347648A (en) 1990-06-29 1994-09-13 Digital Equipment Corporation Ensuring write ordering under writeback cache error conditions
EP0463973A3 (en) * 1990-06-29 1993-12-01 Digital Equipment Corp Branch prediction in high performance processor
US5432918A (en) 1990-06-29 1995-07-11 Digital Equipment Corporation Method and apparatus for ordering read and write operations using conflict bits in a write queue
US5404482A (en) 1990-06-29 1995-04-04 Digital Equipment Corporation Processor and method for preventing access to a locked memory block by recording a lock in a content addressable memory with outstanding cache fills
DE4129614C2 (de) * 1990-09-07 2002-03-21 Hitachi Ltd System und Verfahren zur Datenverarbeitung
JP2508907B2 (ja) * 1990-09-18 1996-06-19 日本電気株式会社 遅延分岐命令の制御方式
EP0553158B1 (en) * 1990-10-19 1994-12-28 Cray Research, Inc. A scalable parallel vector computer system
US5367678A (en) 1990-12-06 1994-11-22 The Regents Of The University Of California Multiprocessor system having statically determining resource allocation schedule at compile time and the using of static schedule with processor signals to control the execution time dynamically
US5394530A (en) 1991-03-15 1995-02-28 Nec Corporation Arrangement for predicting a branch target address in the second iteration of a short loop
EP0522513A2 (en) 1991-07-09 1993-01-13 Hughes Aircraft Company High speed parallel microcode program controller
US5247675A (en) * 1991-08-09 1993-09-21 International Business Machines Corporation Preemptive and non-preemptive scheduling and execution of program threads in a multitasking operating system
US5255239A (en) 1991-08-13 1993-10-19 Cypress Semiconductor Corporation Bidirectional first-in-first-out memory device with transparent and user-testable capabilities
US5623489A (en) 1991-09-26 1997-04-22 Ipc Information Systems, Inc. Channel allocation system for distributed digital switching network
US5392412A (en) 1991-10-03 1995-02-21 Standard Microsystems Corporation Data communication controller for use with a single-port data packet buffer
US5392391A (en) 1991-10-18 1995-02-21 Lsi Logic Corporation High performance graphics applications controller
US5557766A (en) 1991-10-21 1996-09-17 Kabushiki Kaisha Toshiba High-speed processor for handling multiple interrupts utilizing an exclusive-use bus and current and previous bank pointers to specify a return bank
US5452437A (en) 1991-11-18 1995-09-19 Motorola, Inc. Methods of debugging multiprocessor system
US5357617A (en) 1991-11-22 1994-10-18 International Business Machines Corporation Method and apparatus for substantially concurrent multiple instruction thread processing by a single pipeline processor
US5442797A (en) 1991-12-04 1995-08-15 Casavant; Thomas L. Latency tolerant risc-based multiple processor with event driven locality managers resulting from variable tagging
JP2823767B2 (ja) 1992-02-03 1998-11-11 松下電器産業株式会社 レジスタファイル
KR100309566B1 (ko) 1992-04-29 2001-12-15 리패치 파이프라인프로세서에서다중명령어를무리짓고,그룹화된명령어를동시에발행하고,그룹화된명령어를실행시키는방법및장치
US5459842A (en) 1992-06-26 1995-10-17 International Business Machines Corporation System for combining data from multiple CPU write requests via buffers and using read-modify-write operation to write the combined data to the memory
DE4223600C2 (de) 1992-07-17 1994-10-13 Ibm Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems
US5274770A (en) 1992-07-29 1993-12-28 Tritech Microelectronics International Pte Ltd. Flexible register-based I/O microcontroller with single cycle instruction execution
US5692167A (en) * 1992-07-31 1997-11-25 Intel Corporation Method for verifying the correct processing of pipelined instructions including branch instructions and self-modifying code in a microprocessor
US5442756A (en) * 1992-07-31 1995-08-15 Intel Corporation Branch prediction and resolution apparatus for a superscalar computer processor
US5463746A (en) 1992-10-30 1995-10-31 International Business Machines Corp. Data processing system having prediction by using an embedded guess bit of remapped and compressed opcodes
US5481683A (en) * 1992-10-30 1996-01-02 International Business Machines Corporation Super scalar computer architecture using remand and recycled general purpose register to manage out-of-order execution of instructions
US5428779A (en) 1992-11-09 1995-06-27 Seiko Epson Corporation System and method for supporting context switching within a multiprocessor system having functional blocks that generate state programs with coded register load instructions
US5450603A (en) 1992-12-18 1995-09-12 Xerox Corporation SIMD architecture with transfer register or value source circuitry connected to bus
DE69422448T2 (de) 1992-12-23 2001-08-23 Eta Sa Fabriques D Ebauches Gr Multi-tasking-steuerungsgerät mit geringem energieverbrauch
US5404464A (en) 1993-02-11 1995-04-04 Ast Research, Inc. Bus control system and method that selectively generate an early address strobe
US5448702A (en) 1993-03-02 1995-09-05 International Business Machines Corporation Adapters with descriptor queue management capability
US6311286B1 (en) 1993-04-30 2001-10-30 Nec Corporation Symmetric multiprocessing system with unified environment and distributed system functions
WO1994027216A1 (en) 1993-05-14 1994-11-24 Massachusetts Institute Of Technology Multiprocessor coupling system with integrated compile and run time scheduling for parallelism
CA2122182A1 (en) 1993-05-20 1994-11-21 Rene Leblanc Method for rapid prototyping of programming problems
US5363448A (en) 1993-06-30 1994-11-08 United Technologies Automotive, Inc. Pseudorandom number generation and cryptographic authentication
CA2107299C (en) 1993-09-29 1997-02-25 Mehrad Yasrebi High performance machine for switched communications in a heterogenous data processing network gateway
US5446736A (en) 1993-10-07 1995-08-29 Ast Research, Inc. Method and apparatus for connecting a node to a wireless network using a standard protocol
EP0650116B1 (en) 1993-10-21 1998-12-09 Sun Microsystems, Inc. Counterflow pipeline processor
DE69430352T2 (de) 1993-10-21 2003-01-30 Sun Microsystems Inc Gegenflusspipeline
TW261676B (zh) * 1993-11-02 1995-11-01 Motorola Inc
US5450351A (en) 1993-11-19 1995-09-12 International Business Machines Corporation Content addressable memory implementation with random access memory
US6079014A (en) * 1993-12-02 2000-06-20 Intel Corporation Processor that redirects an instruction fetch pipeline immediately upon detection of a mispredicted branch while committing prior instructions to an architectural state
US5487159A (en) 1993-12-23 1996-01-23 Unisys Corporation System for processing shift, mask, and merge operations in one instruction
EP0661625B1 (en) * 1994-01-03 1999-09-08 Intel Corporation Method and apparatus for implementing a four stage branch resolution system in a computer processor
US5490204A (en) 1994-03-01 1996-02-06 Safco Corporation Automated quality assessment system for cellular networks
US5659722A (en) * 1994-04-28 1997-08-19 International Business Machines Corporation Multiple condition code branching system in a multi-processor environment
US5542088A (en) 1994-04-29 1996-07-30 Intergraph Corporation Method and apparatus for enabling control of task execution
US5544236A (en) 1994-06-10 1996-08-06 At&T Corp. Access to unsubscribed features
US5574922A (en) 1994-06-17 1996-11-12 Apple Computer, Inc. Processor with sequences of processor instructions for locked memory updates
FR2722041B1 (fr) * 1994-06-30 1998-01-02 Samsung Electronics Co Ltd Decodeur de huffman
US5655132A (en) * 1994-08-08 1997-08-05 Rockwell International Corporation Register file with multi-tasking support
US5640538A (en) 1994-08-22 1997-06-17 Adaptec, Inc. Programmable timing mark sequencer for a disk drive
US5717760A (en) * 1994-11-09 1998-02-10 Channel One Communications, Inc. Message protection system and method
CN100507834C (zh) * 1994-12-02 2009-07-01 现代电子美国公司 有限游程转移预测
US5610864A (en) 1994-12-23 1997-03-11 Micron Technology, Inc. Burst EDO memory device with maximized write cycle timing
US5550816A (en) 1994-12-29 1996-08-27 Storage Technology Corporation Method and apparatus for virtual switching
US5649157A (en) 1995-03-30 1997-07-15 Hewlett-Packard Co. Memory controller with priority queues
US5592622A (en) 1995-05-10 1997-01-07 3Com Corporation Network intermediate system with message passing architecture
JP3130446B2 (ja) * 1995-05-10 2001-01-31 松下電器産業株式会社 プログラム変換装置及びプロセッサ
US5541920A (en) 1995-06-15 1996-07-30 Bay Networks, Inc. Method and apparatus for a delayed replace mechanism for a streaming packet modification engine
KR0180169B1 (ko) * 1995-06-30 1999-05-01 배순훈 가변길이 부호기
US5613071A (en) 1995-07-14 1997-03-18 Intel Corporation Method and apparatus for providing remote memory access in a distributed memory multiprocessor system
US5933627A (en) * 1996-07-01 1999-08-03 Sun Microsystems Thread switch on blocked load or store using instruction thread field
US6058465A (en) * 1996-08-19 2000-05-02 Nguyen; Le Trong Single-instruction-multiple-data processing in a multimedia signal processor
US6061711A (en) * 1996-08-19 2000-05-09 Samsung Electronics, Inc. Efficient context saving and restoring in a multi-tasking computing system environment
CN100373331C (zh) * 1996-08-27 2008-03-05 松下电器产业株式会社 独立处理多个指令流、软式控制各指令流的处理功能的多线程处理器
US5951679A (en) * 1996-10-31 1999-09-14 Texas Instruments Incorporated Microprocessor circuits, systems, and methods for issuing successive iterations of a short backward branch loop in a single cycle
US5857104A (en) * 1996-11-26 1999-01-05 Hewlett-Packard Company Synthetic dynamic branch prediction
US6088788A (en) * 1996-12-27 2000-07-11 International Business Machines Corporation Background completion of instruction and associated fetch request in a multithread processor
US6029228A (en) * 1996-12-31 2000-02-22 Texas Instruments Incorporated Data prefetching of a load target buffer for post-branch instructions based on past prediction accuracy's of branch predictions
DE69841526D1 (de) * 1997-03-04 2010-04-15 Panasonic Corp Zur effizienten Ausführung vieler asynchronen Ereignisaufgaben geeigneter Prozessor
US5835705A (en) * 1997-03-11 1998-11-10 International Business Machines Corporation Method and system for performance per-thread monitoring in a multithreaded processor
US5996068A (en) * 1997-03-26 1999-11-30 Lucent Technologies Inc. Method and apparatus for renaming registers corresponding to multiple thread identifications
US5907702A (en) * 1997-03-28 1999-05-25 International Business Machines Corporation Method and apparatus for decreasing thread switch latency in a multithread processor
US6009515A (en) * 1997-05-30 1999-12-28 Sun Microsystems, Inc. Digital data processing system including efficient arrangement to support branching within trap shadows
GB2326253A (en) * 1997-06-10 1998-12-16 Advanced Risc Mach Ltd Coprocessor data access control
US6385720B1 (en) * 1997-07-14 2002-05-07 Matsushita Electric Industrial Co., Ltd. Branch prediction method and processor using origin information, relative position information and history information
US6243735B1 (en) * 1997-09-01 2001-06-05 Matsushita Electric Industrial Co., Ltd. Microcontroller, data processing system and task switching control method
US5926646A (en) * 1997-09-11 1999-07-20 Advanced Micro Devices, Inc. Context-dependent memory-mapped registers for transparent expansion of a register file
UA55489C2 (uk) * 1997-10-07 2003-04-15 Каналь+ Сосьєте Анонім Пристрій для багатопотокової обробки даних (варіанти)
US6567839B1 (en) * 1997-10-23 2003-05-20 International Business Machines Corporation Thread switch control in a multithreaded processor system
US6560629B1 (en) * 1998-10-30 2003-05-06 Sun Microsystems, Inc. Multi-thread processing

Also Published As

Publication number Publication date
EP1236088A4 (en) 2006-04-19
HK1051729A1 (en) 2003-08-15
CN100474236C (zh) 2009-04-01
WO2001016698A2 (en) 2001-03-08
WO2001016716A1 (en) 2001-03-08
AU7098700A (en) 2001-03-26
ATE475930T1 (de) 2010-08-15
AU7098400A (en) 2001-03-26
TW559729B (en) 2003-11-01
AU7342900A (en) 2001-03-26
EP1236097A1 (en) 2002-09-04
AU7098600A (en) 2001-03-26
EP1236093A1 (en) 2002-09-04
CA2383526A1 (en) 2001-03-15
TWI221251B (en) 2004-09-21
WO2001016758A2 (en) 2001-03-08
TW475148B (en) 2002-02-01
EP1242869B1 (en) 2011-11-16
HK1049902A1 (en) 2003-05-30
ATE396449T1 (de) 2008-06-15
EP1236094A1 (en) 2002-09-04
WO2001016758A3 (en) 2001-10-25
HK1051730A1 (en) 2003-08-15
CN1387642A (zh) 2002-12-25
EP1236088B1 (en) 2008-05-21
WO2001016713A1 (en) 2001-03-08
CN1387640A (zh) 2002-12-25
WO2001018646A1 (en) 2001-03-15
AU7101200A (en) 2001-03-26
WO2001016758A9 (en) 2002-09-12
CN1296818C (zh) 2007-01-24
EP1242867A2 (en) 2002-09-25
CN100351781C (zh) 2007-11-28
WO2001018646A9 (en) 2002-09-12
TW548584B (en) 2003-08-21
CN1402845A (zh) 2003-03-12
EP1236088A1 (en) 2002-09-04
EP1236088B9 (en) 2008-10-08
CN1402846A (zh) 2003-03-12
TWI220732B (en) 2004-09-01
WO2001016714A1 (en) 2001-03-08
EP1236094A4 (en) 2006-04-19
DE60038976D1 (de) 2008-07-03
AU7099000A (en) 2001-03-26
EP1236092A1 (en) 2002-09-04
CN1390323A (zh) 2003-01-08
HK1051247A1 (en) 2003-07-25
CA2383540A1 (en) 2001-03-08
CN1254739C (zh) 2006-05-03
AU7340400A (en) 2001-03-26
CA2386558C (en) 2010-03-09
EP1236092A4 (en) 2006-07-26
CN1399736A (zh) 2003-02-26
HK1046566A1 (zh) 2003-01-17
WO2001016722A1 (en) 2001-03-08
CA2383528A1 (en) 2001-03-08
US7421572B1 (en) 2008-09-02
TW486667B (en) 2002-05-11
AU7340700A (en) 2001-03-26
CN1271513C (zh) 2006-08-23
CA2386558A1 (en) 2001-03-08
EP1236097A4 (en) 2006-08-02
WO2001016714A9 (en) 2002-09-12
EP1236094B1 (en) 2010-07-28
AU7097900A (en) 2001-03-26
CN1184562C (zh) 2005-01-12
WO2001016698A3 (en) 2002-01-17
HK1049902B (zh) 2005-08-26
EP1242869A1 (en) 2002-09-25
CA2383532A1 (en) 2001-03-08
EP1242869A4 (en) 2006-10-25
CN1402844A (zh) 2003-03-12
TW546585B (en) 2003-08-11
WO2001016715A1 (en) 2001-03-08
HK1046565A1 (zh) 2003-01-17
TW594562B (en) 2004-06-21
CA2383528C (en) 2008-06-17
AU7098500A (en) 2001-03-26
CA2383531A1 (en) 2001-03-08
AU7340600A (en) 2001-04-10
EP1236093A4 (en) 2006-07-26
DE60044752D1 (de) 2010-09-09
HK1051728A1 (en) 2003-08-15
CA2386562A1 (en) 2001-03-08
EP1242867A4 (en) 2008-07-30
TW486666B (en) 2002-05-11
TW571239B (en) 2004-01-11
HK1046049A1 (zh) 2002-12-20
CN100342326C (zh) 2007-10-10
WO2001016715A9 (en) 2002-09-12

Similar Documents

Publication Publication Date Title
TW569133B (en) Branch instruction for processor
EP1221086B1 (en) Execution of multiple threads in a parallel processor
EP1214660B1 (en) Sram controller for parallel processor architecture including address and command queue and arbiter
EP1214661B1 (en) Sdram controller for parallel processor architecture
TWI639952B (zh) 用於建置及維持在亂序硬體軟體協同設計處理器中具有堆疊同步指令的述詞值之堆疊的方法、設備與非暫態機器可讀媒體
US20070234009A1 (en) Processor having a dedicated hash unit integrated within
WO2001016782A9 (en) Parallel processor architecture
JP2018500657A5 (zh)
US7191309B1 (en) Double shift instruction for micro engine used in multithreaded parallel processor architecture
WO2001016703A1 (en) Instruction for multithreaded parallel processor
CN111026442B (zh) 一种cpu中用于消除程序无条件跳转开销的方法及装置
WO2001016697A9 (en) Local register instruction for micro engine used in multithreadedparallel processor architecture

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees