TW567623B - Nitride-based compound semiconductor light-emitting element and method for producing same - Google Patents

Nitride-based compound semiconductor light-emitting element and method for producing same Download PDF

Info

Publication number
TW567623B
TW567623B TW091134798A TW91134798A TW567623B TW 567623 B TW567623 B TW 567623B TW 091134798 A TW091134798 A TW 091134798A TW 91134798 A TW91134798 A TW 91134798A TW 567623 B TW567623 B TW 567623B
Authority
TW
Taiwan
Prior art keywords
nitride
layer
type
based mixed
mixed semiconductor
Prior art date
Application number
TW091134798A
Other languages
English (en)
Other versions
TW200303097A (en
Inventor
Toshio Hata
Mayuko Fudeta
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200303097A publication Critical patent/TW200303097A/zh
Application granted granted Critical
Publication of TW567623B publication Critical patent/TW567623B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Description

0) 567623 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 發明背景 1.發明領域： 本發明係關於一種半導體發光元件，尤其是關於可發射 波長範圍為藍光區至紫外線區之光之以氮化物為主之混合 物半導體發光元件。本發明亦關於製備該半導體發光元件 之方法。 2·相關技藝之敘述： 已知以氮化物為主之混合物可用於可發出波長範圍為藍 光區至紫外線區之半導體發光元件中。例如，日本公開專 利申請案第1M77142號揭示一種使用以氮化物為主之混合 物之慣用以氮化物為主之混合物半導體發光元件。 圖9為由前面觀看之一般以氮化物為主之混合物半導體 發光元件90之剖面圖。該以氮化物為主之混合物半導體發 光元件90包含：具有在其底部表面上形成之型電極98之石夕 (Si)基板95 ;在Si基板95上之緩衝層94 ;緩衝層94上之下包覆 層93 ;下包覆層93上之發光層92;及發光層92上之上包覆層 91 °上包覆層91包含將電流注入上包覆層9丨之實質中心部分 上之發光層92中之p-型塾電極96。外部供給電流於p-型蟄電 極96之金（Au)導線97與p-型墊電極96之上表面結合。 具有上述結構之以氮化物為主之混合物半導體發光元件 9〇中’即使p-型墊電極96直接在上包覆層91上形成，亦可能 因為形成p-整電極96時在上包覆層91上產生之應力而造成 上包覆層91中可能之任何龜裂。 另外’當Au導線97與p-型墊電極96之上表面結合時，因造 567623 發明說明續頁 ⑺ 成對上包覆層91之機械損害可能造成上包覆層91之任何龜- 當造成上包覆層91任何龜裂時’電流會經過裂痕進入上 包覆層91，且因此造成以氮化物為主之混合物半導體發光 元件90電短路。因此，產生之問題為發光層92可能無法發 光，或即使發光層92可發光亦可能無法穩定的發光。 另外，約50%由發光層92發射之光吸收於Si基板95上，且 因此產生之問題為可能降低以氮化物為主之混合物半導體 發光元件90之發光效率。 發明概要 依據本發明之一目的係提供一種以氮化物為主之混合物 半導體發光元件，包含：P-型電極；沉積在P-型電極上之P-型以氮化物為主之混合物半導體層；沉積在P-型以氮化物 為主之混合物半導體層上且發光之發光層；沉積在發光層 上之且經其傳輸發光層發射之光之以氮化物為主之混合物 半導體層；沉積在以氮化物為主之混合物半導體上且經其 傳輸光之緩衝層，其中之緩衝層係由以氮化物為主之混合 物半導體材料形成，且緩衝層上形成凹槽，使部分以氮化 物為主之混合物半導體層暴露；及沉積以覆蓋凹槽且與以 氮化物為主之混合物半導體層電性連接之沁型電極。 依本發明之一具體例，緩衝層為A1N層。 依本發明之一具體例，以氮化物為主之混合物半導體層 係由至少一選自包含GaN及InGaN之材料組成。 依本發明之一具體例，係沉積緩衝層以覆蓋以氮化物為 567623 發明說明續頁 (3) 主之混合物半導體層之全部表面。 依本發明之一具體例，緩衝層具有以凹槽定義之形成電 及部分，且形成N-型電極以覆蓋凹槽及形成電極之部分。 依本發明之一具體例，以氮化物為主之混合物半導體發 光元件上包含沉積在N-型電極上之墊電極，其係在形成電 極之部分上形成且與N-型電極電性連接，該墊電極將電流 注入以氮化物為主之混合物半導體層及發光層中。 依本發明一具體例，緩衝層包含以凹槽定義之形成電極 部分，且該元件尚包括沉積在形成電極部分上，且與N-型 電極電性連接之墊電極。 依本發明之一具體例，以氮化物為主之混合物半導體發 光元件尚包含沉積在一位置上使之不阻斷發光層發射之 光，且與N-型電極電性連接之墊電極。 依本發明之一具體例，N-型電極為包含金屬之半透明薄 膜。 依本發明之一具體例，N-型電極為半透明導體之氧化物 半導體。 依本發明之一具體例，以氮化物為主之混合物半導體發 光元件尚包含在P-型電極之較下部份中之導電層，該導電 層支撐積層之主體包含：P-型電極，P-型以氮化物為主之混 合物半導體層，發光層，以氮化物為主之混合物半導體層， 緩衝層及N-型電極。 依本發明之一具體例，導電層係藉由電鍍所形成的金屬 層0 (4) 567623 發明說明續頁 、本發明（一具體例’導電層係由與p_型電極結 屬板或半導體基板形成。 八：據本發明另一目的係提供一種製備以氮化物為主之混 =半導體發光元件之方法，包含之步驟為··在基板上形 〇由順以以氮化物為主之混合物半導體材料製成之緩衝 :、以氮化物為主之混合物半導體層、發光層及ρ·型以氮 物為主之混合物半導體層；在p•型以氮化物為主之混合 物半導體層上形成P·型電m型電極上形成導電層；形 成導电層後移除基板；在緩衝層中形成凹槽，使基板移除 2暴露出部分以氮化物為主之混合物半導體層；且形成N_ 型電極，以覆蓋使部分以氮化物為主之混合物半導體層暴 露所形成之凹槽’因此使之與以氮化物為主之混合物半導 體層電性連接。 依本發明一具體例，基板為矽基板。 依本發明之一具體例，移除基板之步驟包含藉由蝕刻移 除基板，其係使用使至少氫氟酸、硝酸及乙酸混合在一起 之混合液體進行。 依本發明之一具體例，N-型電極具有半透明性質。 依本發明之一具體例，製造以氮化物為主之混合物半導 植發光元件之方法尚包含之步驟為提供將電流注入發光層 及以氮化物為主之混合物半導體層中，使之與沁型電極電 性連接之塾電極。 依本發明另一具體例，形成N-型電極之步騾包含形成N-型電極’使之覆蓋凹槽及凹槽界定之緩衝層表面上之形成 -10- 567623 發明說明續頁 電極部分，且形成塾f極之步驟包含在形成電極部分上形 成之N-型電極上提供墊電極。 +依本發明之一具體例，提供墊電極包含在一位置提供墊 電極’使之不會阻斷發光層發射之光。 依本發明之一具體例，緩衝層為A1N層。 依本發明又另一目的係提供一種製備以氮化物為主之混 合物半導體發光元件之方法，包含之步驟為1基板上形 成順序為以氮化物為主之混合物半導體材料、Μ氮化物為 王之混合物半導體層、#光層及p-型以氮化物為主之混合 物半導體層組成之緩衝層；纟p_型以氮化物為主之混合物 半導體層上形成P-型電極；在型電I極上形成導電層；形成 導％層後移除基板；在緩衝層中形成凹槽，使基板移除後 暴露出部分以氮化物為主之混合物半導體層；形成沁型電 極，以覆蓋使部分以氮化物為主之混合物半導體層暴露所 形成（凹槽；及在P-型以氮化物為主之混合物半導體層上 形成P -型電極。 因此’本文中敘述之本發明可能之優點為：（1)提供具有 南發光可Λ度之以氮化物為主之混合物半導體發光元件， 及其製法；（2)提供具有實質上不可能產生龜裂之以氮化物 為王〈混合物半導體發光元件及其製法；及（3)提供具有高 發光政率之以氮化物為主之混合物半導體發光元件及其製 本發明之此等及其他優點對熟習本技藝者在研讀及了解 參考附圖之下列詳細敘述後將變的顯而易見。 ，11 - 567623 ⑹ 發明說明續頁 附圖簡要敘述 圖1為本發明具體例1之以氮化物為主之混合物半導體發 光元件10之前視剖面圖。 圖2為顯示製造圖1以氮化物為主之混合物半導體發光元 件10之步驟圖。 圖3為本¥ 1具體例2之以氮化物為主之混合物半導體發 光元件20之前視剖面圖。 圖4為顯示製造圖3以氮化物為主之混合物半導體發光元 件20之步驟圖。 圖5為本發明具體例3之以氮化物為主之混合物半導體發 光元件30之前視剖面圖。 圖6為顯示製造圖5以氮化物為主之混合物半導體發光元 件30之步驟圖。 圖7為本發明具體例4之以氮化物為主之混合物半導體元 件40之平面圖。 圖8為本發明具體例5之以氮化物為主之混合物半導體發 光元件50之前視剖面圖。 圖9為慣用之以氮化物為主之混合物半導體發光元件90 之前視剖面圖。 較佳具體例之敘述 此後，將參考附圖詳細敘述本發明具體例。圖中，元件 係以參考數目表示。本說明書中，“以氮化物為主之混合物 半導體”包含例如 InxAlyGai+yN (OSx，OSy，x+y< 1)。 (具體例1) -12- 567623 ⑺ 發明說明續頁 圖1為本發明具體例丨之以氮化物為主之混合物半導體發 光元件10之前視剖面圖。以氮化物為主之混合物半導體發 光元件10包含具有實質上矩形平行配管形狀之積層體9。A . 該積層體9包含：具有實質上矩形平行配管形狀之p-型基, 礎電極（導電層）U;沉積在P-型基礎電極13上之p，電極 沉積在P-型電極12上之p-型以氮化物為主之混合物半導 體接觸層6 ; π積在P-以氮化物為主之混合物半導體接觸| · 6上之Ρ-型以氮化物為主之混合物半導體層5 ;沉積在型以· 氮化物為主之混合物半導體層5上之MQW (多量子洞）發光 _ 層4;沉積在MQW發光層4上之沁型以氮化物為主之混:物 半導體;層3 ;及沉積在N-型以氮化物為主之混合物半導體層 3上之氮化鋁（A1N)緩衝層2。各層均具有規範之厚度。 A1N緩衝層2具有絕緣及透明性質，且覆蓋N_型以氮化物 為主之混合物半導體層3之全部上表面。斗型以氮化物為主 之混合物半導體層3係由例如沁型氮化鎵（GaN)層形成。 A1N緩衝層2包含在其實質中心部分四周之凹槽η。該凹 槽11由圖1中所不之箭頭A指示之方向觀看可視同實質為正 _ 方形之框架形狀。凹槽11之深度深至到達N-型以氮化物為 主之混合物半導體層3 ,因此使部分Ν·型以氮化物為主之混 合物半導體層3沿著凹槽〗丨暴露出。Α1Ν緩衝層2之實質中心 部分包含以凹槽U界定之具有實質正方形形狀之形成電極 · 部分16。 形成N-型半透明電極7,以覆蓋在A丨N緩衝層2中形成之凹 ‘ 槽11及在A1N緩衝層2之表面區中形成之形成電極部^丨6，因 -13 - 567623 ⑻ 發明說明續頁 此使N-型以氮化物為主之混合物半導體層3及N-型半透明_ 電極7電性連接在一起。N-型半透明電極7上形成N-型墊電極 8，其係在形成電極部分16上形成’因此使電流經過N-型半 透明電極7及N-型以氮化物為主之混合物半導體層3流入 MQW發光層4，因此使N-型以氮化物為主之混合物半導體層 3及N-型墊電極8經N-型半透明電極7電性連接在一起。Au導 線14與N-型墊電極8結合，以外加電流於N-型墊電極8 ^ P-型電極12及P-型基礎電極13係由金屬膜型成。該P-型基 礎電極13可藉由電鍍或非電鍍形成，因此具有大面積及約 10微米（μπι)之大厚度。P-型基礎電極13亦可藉由將金屬板、 半導體下層等黏著在一起形成。 Ρ-型電極12及Ρ-型基礎電極13 (均由金屬膜形成）遮蔽由 MQW發光層4發射之光。具有半透明性質之Α1Ν緩衝層2經其 傳輸由MQW發光層4發射之光。因此，Α1Ν緩衝層2之上表面 係用作以氮化物為主之混合物半導體發光元件10之主發光 表面。 隨後，將依步驟敘述製造圖1之以氮化物為主之混合物半 導體發光元件10之方法。 圖2為顯示製造以氮化物為主之混合物半導體發光元件 10之步驟圖。 步驟S1 :使用MOCVD裝置，依序將Α1Ν緩衝層2、型以 氮化物為主之混合物半導體層3、MQW發光層4、P-髮以氮 化物為主之混合物半導體層5及Ρ-型以氮化物為主之混合 物半導體接觸層6沉積在S i基板1上，使各層均具有規範之厚 567623 發明說明續頁 (9) 度。 尤其，先清洗Si基板1之上表面。接著，將Si基板1置於 MOCVD裝置上。將A1N緩衝層2沉積在MOCVD裝置中之Si基 板1上，使厚度約200 nm。在A1N緩衝層2上形成N-型GaN層作 為N-型以氮化物為主之混合物半導體層3,且使其厚度約500 nm。N-型GaN層之厚度較好為500 nm或更厚至1000 nm或更 薄。當N-型GaN層之厚度低於500 nm時，N-型GaN層會大幅受 在A1N緩衝層2中形成凹槽之乾蝕刻造成之損壞影響。當N-型GaN層之厚度超過1000 nm時，會使N-型GaN層之結晶度受 損。因此，亦會損及形成以與N-型以氮化物為主之混合物 半導體層3接觸之MQW發光層4之結晶度。此係因為N-型以 氮化物為主之混合物半導體層3會降低因為蝕刻造成之損 壞之影響，且維持/改善MQW發光層4之結晶度。 隨後，依序將MQW發光層4、P-型以氮化物為主之混合物 半導體層5及P-型以氮化物為主之混合物半導體接觸層6沉 積在N-型以氮化物為主之混合物半導體層3上。MQW發光層 4、P-型以氮化物為主之混合物半導體層5及P-型以氮化物為 主之混合物半導體接觸層6之厚度分別為約50 nm、約20 nm 及約250 nm。依該方式，獲得晶圓60。 步驟S2 :自MOCVD裝置移開晶圓60，且在P-型以氮化物為 主之混合物半導體接觸層6上形成Pd(鈀）作為P-型電極12， 且使其厚度約50 nm。接著，在P-型電極12上形成Ni(鎳）作為 P-型基礎電極13，且使其厚度約100微米。 步驟S 3 :使用以氫氟酸為主之蚀刻劑（其為氫乳酸對硝酸 -15 - 567623 (ίο) 發明說明續頁 對乙酸之比為10 : 5 : 1之混合液體）移除Si基板1。需注意蚀. 刻劑並不限於上述混合液體。 步驟S4: A1N緩衝層2係使用以氯為主之氣體，以乾蝕刻（如 RIE (反應性離子蝕刻））蝕刻，使部分沁型以氮化物為主之混 合物半導體層3暴露。因此，在A1N緩衝層2之實質中心部分 四周形成凹槽11，且其形狀為每一邊長度約1〇〇微米之正方 形。凹槽11之寬度約20微米。凹槽η定義之電極形成部分16 係在A1N緩衝層2之上表面之實質中心部份中形成。 步驟S5 :形成厚度為7 nm之金屬（例如鈦（Ti))作為N-型半 透明電極7，因此覆蓋凹槽11及形成電極之部分16，使Ν·型 半透明電極7與Ν-型以氮化物為主之混合物半導體層3電接 觸。 步驟S6 :在Ν-型半透明電極7上形成Au作為Ν·型墊電極8， 其係在形成電極之部分16上形成，使之厚度為〇·5微米。依 此方式，獲得圖1中說明之積層體9。 步驟S7 :隨後，將積層體9分離成面積各為350微米X 350 微米之正方形片狀物（由圖2中所示之箭頭A指示之方向觀 看）。將各正方形片裝置在導架上，使P-型基礎電極13與導 架杯之底部接觸。P-型基礎電極13功能如同以氮化物為主之 混合物半導體發光元件10之基底。隨後，使Au導線14與N-型墊電極8結合。依該方式，獲得圖1之以氮化物為主之混 合物半導體發光元件1〇。因為N-型墊電極8不具有半透明性 質，因此A1N緩衝層2之上表面區（而非提供N-型墊電極8之 區）功能如同以氮化物為主之混合物半導體發光元件10之 567623 (π) 主要發光表面。需了解上述各層之厚度僅為舉例。 接著參考圖1，將敘述上述步騾S1-S7製備之以氮化物為主 之混合物半導體發光元件10之操作。藉由Au導線14加於Ν-型墊電極8之電流係經由N-型半透明電極7及N-型以氮化物 為主之混合物半導體層3流入MQW發光層4中。電流流入之 MQW發光層4發光。MQW發光層4發射之光通過N-型以氮化 物為主之混合物半導體層3，且經主要發光表面（相當於A1N 緩衝層2之上表面區，而非提供N·型|電極8之區）向上離 開’亦即與圖1中所示之箭頭A指示之方向相反之方向。 雖然上述具體例中敘述在形成P-型電極12及P·基礎電極 13後移除Si基板1之實例（依序為步驟S2及S3)，但本發明並不 限於此。P-型電極12及P-型基礎電極π可在移除Si基板1之後 形成（例如，一步驟S3及S2之順序）。 另外，雖然實例為在A1N緩衝層2中形成凹槽11,使之由 圖1所示箭頭A指示之方向觀看為實質正方形形狀，但本發 明並不限於此。凹槽11形成之形狀可為圓形或長條形。 再者，A1N緩衝層2可為高阻抗型。 如上述，依本發明之具體例1，A1N緩衝層2係沉積在N-蜇 以氮化物為主之混合物半導體層3上。N-型以氮化物為主之 混合物半導體層3及N-型墊電極8係藉由所形成之N-型半透 明電極7電性連接在一起，以覆蓋凹槽丨丨，該凹槽係在aw 緩衝層2上形成’且深至到達型以氮化物為主之混合物爭 導體層：>’且在A1N緩衝層2之形成電極部分16上形成。亦即， N-型墊電極8並未直接於N-型以氮化物為主之混合物半導 567623 發明說明續頁 (12) 體層3之上形成。因此，會降低N-型墊電極8時在N-型以氮化-物為主之混合物半導體層3中產生之應力。因此，形成之N-型以氮化物為主之混合物半導體層3及MQW發光層4實質上 不可能造成任何龜裂，因此不可能與N-型以氮化物為主之 混合物半導體層3接觸。
另外，因為N-型墊電極8並非直接於N-型以氮化物為主之 混合物半導體層3上形成，因此可降低Au導線14與N-型墊電 極8結合時造成之N-型以氮化物為主之混合物半導體層3之 機械受損。因此，形成之N-型以氮化物為主之混合物半導 體層3及MQW發光層4實質上不可能造成任何龜裂，因此不 可能與N-型以氮化物為主之混合物半導體層3接觸。
依該方式，實質上不會使N-型以氮化物為主之混合物半 導體層3及MQW發光層4造成龜裂，因此不會使以氮化物為 主之混合物半導體發光元件10電短路。因此，可避免不均 勻發光，因而改善以氮化物為主之混合物半導體發光元件 10之發光可靠度。 另外，A1N緩衝層2為硬質結晶，且因此功能可避免進行 乾燥蝕刻，再A1N緩衝層2中形成凹槽，使N-型以氮化物為 主之混合物半導體層3暴露時造成之損壞，因此可能降低所 形成之N-型以氮化物為主之混合物半導體層3及MQW發光 層4之受損，因此降低與N-型以氮化物為主之混合物半導體 層3接觸。因此，可降低MQW發光層4之漏電，因而改善以 氮化物為主之混合物半導體發光元件10之發光可靠度。 再者，以氮化物為主之混合物半導體發光元件10中，當 -18- (13) 567623 發明說明續頁 使用[型層作為以氮化物為主之、、口八 以氮化物為主之混合物半導體層;:5,物半導體層取代N-型. 混合物半導體層之厚度可比队型^ P』以虱化物為王々 ^ ^ S ^ Τ-氮化物為主之混合物半 導眼層3溥。然而，為在Α1Ν緩衝屉 ^ . , Τ形成凹才皆11，因J：卜愛 進行乾蝕刻。當使用>^型以氮化 南 . ^王之混合物半導體層3 時’相較於使用比Ν_型以氮化物為 、Ό… 、’、王 < 昆合物半導體層3薄 (Ρ_型以氮化物為主之混合物半導 序 a層’蝕刻之控制更容 勿〇
再者，藉由乾蝕刻使N-型以氮化物A、 虬亿物為王之混合物半導截 層3暴露之凹槽寬度窄至2〇微米（其 、.： π丨而义取小值），且g 此進彳亍乾姓刻之區域僅為N-型以氮化* 戏化物為王之混合物半琴 體層3之部分。因此，可進一步降俏鈐 、 ^ 7降低乾蝕刻對N-型以氮化私 為主之混合物半導體層3及MQW發光層4造成之損壞。 再者，因為Si基板1 (其可吸收約5〇%由MQW發光層4發出 之光）在製造步驟（圖2中所示之步驟S3)中移除，因此以氮化 物為主之混合物半導體發光元件10不包含si基板1。因此，
可增加以氮化物為主之混合物半導體發光元件10之發光效 率〇 又另外’因為N-型以氮化物為主之混合物半導體層3為N-型導電，因此可增加雜質濃度。因此，進行乾蚀刻之部分 N-型以氮化物為主之混合物半導體層3不會造成高的阻抗。 (具體例2) 圖3為本發明具體例2之以氮化物為主之ί昆合物半導體發 光元件20之前視剖面圖。圖3中，與參考圖1之具體例1之以 -19- 567623 發明說明續頁 (14) 氮化物為主之混合物半導體發光元件10相同之元件係以相-同之參考數目表示，因此不再敘述。本發明具體例2之以氮 化物為主之混合物半導體發光元件20與具體例1之以氮化 物為主之混合物半導體發光元件10之差異為在以氮化物為 主之混合物半導體層3上進一步沉積包含N-型銦（In)之以氮 化物為主之混合物半導體層3A。 以氮化物為主之混合物半導體發光元件20包含具有實質 正方形平行配管形狀之積層體9A。 該積層體9A包含：具有實質上矩形平行配管形狀之P-型 基礎電極（導電層）13 ;沉積在P-型基礎電極13上之P-型電極 12 ;沉積在P-型電極12上之P-型k氮化物為主之混合物半導 體接觸層6 ;沉積在P-型以氮化物為主之混合物半導體接觸 層6上之P-型以氮化物為主之混合物半導體層5 ;沉積在P-型以氮化物為主之混合物半導體層5上之MQW發光層4 ;沉 積在MQW發光層4上之N-型以氮化物為主之混合物半導體 層3 ;沉積在N-型以氮化物為主之混合物半導體層3上之包 含N-型In之以氮化物為主之混合物半導體層3A;及沉積在包 含N-型In之以氮化物為主之混合物半導體層3A上之A1N緩衝 層2 〇 包含N-型In之以氮化物為主之混合物半導體層3A係由例 如N-型InGaN層形成。類似具體例卜N-型以氮化物為主之混 合物半導體層3係由N-型GaN層形成。 A1N緩衝層2包含在其實質中心部分四周之凹槽11。該凹 槽11之深度深至到達包含N-型In之N-型以氮化物為主之混 -20· 567623 (15) 發明說明續頁 合物半導體層3A，因此使部分包含N-型In之N-型以氮化物為-主之混合物半導體層3A沿著凹槽11暴露出。A1N緩衝層2之 實質中心部分包含以凹槽11界定之具有實質正方形形狀之 形成電極部分16。 形成N-型半透明電極37,以覆蓋在A1N緩衝層2中形成之凹 槽11及在A1N緩衝層2之表面區中形成之形成電極部分16,因 此使包含N-型In之N-型以氮化物為主之混合物半導體層3A 及N-型半透明電極37電性連接在一起。N-型半透明電極37 上形成N-型墊電極8，其係在形成電極部分16上形成，因此 使電流經過包含N-型In之N-型以氮化物為主之混合物半導 體層3A及N-型以氮化物為主之混合物半導體層3流入MQW 發光層4，因此使N-型以氮化物為主之混合物半導體層3及 N-型墊電極8經N-型半透明電極37電性連接在一起。Au導線 14與N-型墊電極8結合，以外加電流於N-型墊電極8。 P-型電極12及P-型基礎電極13 (均由金屬膜形成）遮蔽由 MQW發光層4發射之光。具有半透明性質之A1N緩衝層2傳輸 由MQW發光層4發射之光。因此，A1N緩衝層2之上表面係用 作以氮化物為主之混合物半導體發光元件20之主發光表 面。 隨後，將依步驟敘述製造圖3之以氮化物為主之混合物半 導體發光元件20之方法。 圖4為顯示製造以氮化物為主之混合物半導體發光元件 20之步驟圖。 步驟S41 :使用MOCVD裝置，依序將A1N緩衝層2、包含N- -21 - 567623 (16) 發明說明續頁 型In之N-型以氮化物為主之混合物半導體層3A、N-型以氮化 物為主之混合物半導體層3、MQW發光層4、P-型以氮化物 為主之混合物半導體層5及P-型以氮化物為主之混合物半 導體接觸層6沉積在Si基板1上，使各層均具有規範之厚度。 尤其，先清洗Si基板1之上表面。接著，將Si基板1置於 MOCVD裝置上。將A1N緩衝層2沉積在MOCVD裝置中之Si基 板1上，使厚度約150 nm。在A1N緩衝層2上形成N-型InGaN層 作為包含N-型In之N-型以氮化物為主之混合物半導體層 3A，且使其厚度約100 nm。N-型InGaN層之厚度較好為100 nm 或更厚至500 nm或更薄。當N-型InGaN層之厚度低於100 nm 時，N-型InGaN層會大幅受形成A1N緩衝層2之乾蝕刻造成之 損壞影響。當N-型InGaN層之厚度超過500 nm時，會使N-型 InGaN層之結晶度受損。因此，亦會損及形成以與包含N-型 In之N-型以氮化物為主之混合物半導體層3A接觸之N-型以 氮化物為主之混合物半導體層3之結晶度，且亦會損及MQW 發光層4之結晶度。此係因為包含N-型In之N-型以氮化物為 主之混合物半導體層3A會降低因為蝕刻造成之損壞之影 響，且維持/改善MQW發光層4之結晶度。N-型InGaN層之組 合物比係經設定，使之不會吸收MQW發光層4發出之光。 隨後，在包含N-型In之N-型以氮化物為主之混合物半導體 層3A上形成N-型以氮化物為主之混合物半導體層3，使其厚 度約600 nm。接著，依序將MQW發光層4、P-型以氮化物為 主之混合物半導體層5及P-型以氮化物為主之混合物半導 體接觸層6沉積在N-型以氮化物為主之混合物半導體層3 -22- 567623 (17) 發明說明續頁 上。MQW發光層4、P-型以氮化物為主之混合物半導體層5 及P-型以氮化物為主之混合物半導體接觸層6之厚度分別 為約40 nm、約10 nm及約150 nm。依該方式，獲得晶圓70。 步.驟S42 :自MOCVD裝置移開晶圓70，且在及P-型以氮化 物為主之混合物半導體接觸層6上形成Pd(鈀）作為P-型電極 12，且使其厚度約30 nm。接著，在P-型電極12上形成Ni(鎳） 作為P-型基礎電極13，且使其厚度約80微米。 步驟S43 :使用以氫氟酸為主之蝕刻劑（其為氫氟酸對硝 酸對乙酸之比為10 : 5 : 2之混合液體）移除Si基板1。需注意 蝕刻劑並不限於上述混合液體。 步驟S44 : A1N緩衝層2係使用以氯為至之氣體，以乾蝕刻 (如RIE)蝕刻，使部分包含N-型In之N-型以氮化物為主之混合 物半導體層3A暴露。因此，在A1N緩衝層2之實質中心部分 四周形成凹槽11，且其形狀為每一邊長度約120微米之正方 形。凹槽11之寬度約15微米。凹槽11定義之形成電極之部分 16係在A1N緩衝層2之實質中心部份中形成。 步驟S45 :形成厚度為8 nm之金屬（例如Hf/Ti)作為N-型半 透明電極37，使之覆蓋凹槽11及形成電極之部分16。該情況 下，形成之Hf及Ti之厚度分別為3 nm及5 nm。該形成使N-型 半透明電極37與包含N-型In之N-型以氮化物為主之混合物 半導體層3A彼此電接觸。 步驟S46 :在N-型半透明電極37上形成Au作為N-型墊電極 8，其係在形成電極之部分16上形成，使之厚度約0.5微米。 依此方式，獲得圖3中說明之積層體9A。 -23 - 567623 發明說明續頁 (18) 步驟S47:隨後，將積層體9A分離成面積各為350微米X 350 微米之正方形片狀物（由圖3中所示之箭頭A指示之方向觀 看）。將各正方形片裝置在導架上，使P-型基礎電極13與導 架杯之底部接觸。P-型基礎電極13功能如同以氮化物為主之 混合物半導體發光元件20之基底。隨後，使Au導線14與N-型墊電極8結合。依該方式，獲得圖3之以氮化物為主之混 合物半導體發光元件20。因為N-型墊電極8不具有半透明性 質，因此A1N緩衝層2之上表面區（而非提供N-型墊電極8之 區）功能如同以氮化物為主之混合物半導體發光元件20之 主要發光表面。需了解上述各層之厚度僅為舉例。 接著參考圖3，將敘述上述步騾S41-S47製備之以氮化物為 主之混合物半導體發光元件20之操作。藉由Au導線14加於 N-型墊電極8之電流係經由N-型半透明電極37、包含N-型In 之N-型以氮化物為主之混合物半導體層3A及N-型以氮化物 為主之混合物半導體層3流入MQW發光層4中。電·流流入之 MQW發光層4發光。MQW發光層4發射之光通過N-型以氮化 物為主之混合物半導體層3及包含N-型In之N-型以氮化物為 主之混合物半導體層3A，且經主要發光表面（相當於A1N緩 衝層2之上表面區，而非提供N-型墊電極8之區）向上離開， 亦即與圖3中所示之箭頭A指示之方向相反之方向。 雖然上述具體例中敘述在在N-型GaN層（其為N-型以氮化 物為主之混合物半導體層3)上形成N-型InGaN層（其為包含 N-型In之N-型以氮化物為主之混合物半導體層3A)，但本發 明並不限於此。可使用其中N-型GaN層及N-型InGaN層交互沉 -24- 567623 發明說明續頁 (19) 積之多層結構。另外，N-型InGaN層係沉積在N-型GaN層之-上，且額外之N-型GaN層係沉積在N-型InGaN層上，使得N-型InGaN層可爽在N-型GaN層之間。
如上述，依據本發明之具體例2，包含N-型In之N-型以氮 化物為主之混合物半導體層3A及A1N緩衝層2係沉積在N-型 以氮化物為主之混合物半導體層3上。包含N-型In之N-型以 氮化物為主之混合物半導體層3及N-型墊電極8係藉由形成 之N-型半透明電極37電性連接在一起，使覆蓋凹槽11，該凹 槽係在A1N緩衝層2上形成，且深至到達包含N-型In之N-型以 氮化物為主之混合物半導體層3A，且在A1N緩衝層2之形成 電極部分16上形成。亦即，N-型墊電極8並未直接於N-型以 氮化物為主之混合物半導體層3之上形成。因此，可在具體 例2中達到與具體例1中所達到類似之作用。
另夕卜，N-型InGaN層（其為包含N-型In之N-型以氮化物為主 之混合物半導體層3A)包含軟質結晶之In。因為In之上述特 性，因此當進行在A1N緩衝層2中形成凹槽11之乾蝕刻，使 部分包含N-型In之N-型以氮化物為主之混合物半導體層3A 暴露時，可進一步降低對MQW發光層4造成之損壞。因此， 可降低MQW發光層4之電流洩漏，因而改善以氮化物為主之 混合物半導體發光元件20之發光可靠度。 (具體例3) 圖5為本發明具體例3之以氮化物為主之混合物半導體發 光元件30之前視剖面圖。圖5中，與參考圖1之具體例1之以 氮化物為主之混合物半導體發光元件10相同之元件係以相 -25 - 567623 發明說明續頁 (20) 同之參考數目表示，因此不再敘述。本發明具體例3之以氮· 化物為主之混合物半導體發光元件30中，係以AlGaN緩衝層 2B取代A1N緩衝層2，在AlGaN緩衝層2B中形成凹槽11A及11B 取代形成凹槽11，且N-型氧化物半導體層7A係取代N-型半透 明電極7。以氮化物為主之混合物半導體發光元件30包含具 有實質正方形平行配管形狀之積層體9B。 該積層體9B包含：具有實質上矩形平行配管形狀之P-型 基礎電極13 ;沉積在P-型基礎電極13上之P-型電極12 ;沉積 在P-型電極12上之P-型以氮化物為主之混合物半導體接觸 層6;沉積在P-型以氮化物為主之混合物半導體接觸層6上之 P-型以氮化物為主之混合物半導體層5 ;沉積在P-型以氮化 物為主之混合物半導體層5上之MQW發光層4 ;沉積在MQW 發光層4上之N-型以氮化物為主之混合物半導體層3 ;沉積 在N-型以氮化物為主之混合物半導體層3上之AlGaN緩衝層 2B。各層均具有規範之厚度。 以氮化物為主之混合物半導體層3係由例如N·型GaN層形 成。 凹槽11A係在AlGaN緩衝層2B之實質中心部分之四週形 成，使凹槽11A自圖5所示之箭頭A指示之方向觀看具有實質 正方形形狀。該凹槽11A之深度深至到達N·型以氮化物為主 之混合物半導體層3，因此使部分N-型以氮化物為主之混合 物半導體層3沿著凹槽11A暴露出。AlGaN緩衝層2B之實質中 心部分包含以凹槽11A界定之具有實質正方形形狀之形成 電極部分16。 -26- 567623 (21) 發明說明續頁 凹槽11B係在相對於凹槽11A之外圍面上形成，使凹槽i i B 自圖5所示之箭頭a指示之方向觀看具有實質正方形形狀。 該凹槽11B之深度深至到達N-型以氮化物為主之混合物半 導體層3，因此使部分N-型以氮化物為主之混合物半導體層 3沿著凹槽11B暴露出。自圖5所示之箭頭a指示之方向觀看 時，以凹槽11A及11B界定之正方形中心係位在相同位置。 凹槽11A之形狀為每一面長度約為80微米之正方形。凹槽 11A之寬度約為10微米。凹槽11B之形狀為每一面長度約為 150微米之正方形。凹槽iiB之寬度約為15微米。 N-型墊電極8係在形成電極之部分16上形成。N-型氧化物 半導體層7A係在AlGaN緩衝層2B之上表面區中形成，而非在 形成電極形成部分16之區中，以覆蓋凹槽11A及11B，及N-型墊電極8之側表面及部分上表面。此使N-型以氮化物為主 之混合物半導體層3及N-型墊電極8經由N-型氧化物半導體 層7A電性連接在一起。Au導線14與N-型墊電極8結合，以外 加電於N-型塾電極8。 P-型電極12及P-型基礎電極13 (均由金屬膜形成）遮蔽由 MQW發光層4發射之光。AlGaN缓衝層2B係由透明材料形 成，且因此傳輸由MQW發光層4發射之光。因此，AlGaN緩 衝層2B之上表面係用作以氮化物為主之混合物半導體發光 元件30之主發光表面。 隨後，將依步驟敘述製造圖5之以氮化物為主之混合物半 導體發光元件30之方法。 圖6為顯示製造以氮化物為主之混合物半導體發光元件 •27- 567623 發明說明續頁 (22) 30之步驟圖。 步驟S61 :使用MOCVD裝置，依序將AlGaN緩衝層2B、N-型以氮化物為主之混合物半導體層3、MQW發光層4、P-型 以氮化物為主之混合物半導體層5及P-型以氮化物為主之 混合物半導體接觸層6沉積在Si基板1上，使各層均具有規範 之厚度。 尤其，先清洗Si基板1之上表面。接著，將Si基板1置於 MOCVD裝置上。將AlGaN緩衝層2B沉積在MOCVD裝置中之Si 基板1上，使厚度約200 nm。依序將N-型以氮化物為主之混 合物半導體層3、MQW發光層4、P-型以氮化物為主之混合 物半導體層5及P-型以氮化物為主之混合物半導體接觸層6 沉積在AlGaN緩衝層2B上，使其厚度分別為650 nm、45 nm、 25 nm及250 nm，因此獲得晶圓80。 步驟S62 :自MOCVD裝置移開晶圓80，且在P-型以氮化物 為主之混合物半導體接觸層6上形成Pd(鈀）作為P-型電極 12，且使其厚度約60 nm。接著，在P-型電極12上形成Ni(鎳） 作為P-型基礎電極13，且使其厚度約100微米。 步驟S63 :使用以氫氟酸為主之蝕刻劑（其為氫氟酸對硝 酸對乙酸之比為10 : 5 : 3之混合液體）移除Si基板1。需注意 蝕刻劑並不限於上述混合液體。 步驟S64 : AlGaN緩衝層2B係使用以氯為主之氣體，以乾 蚀刻（如RIE)蚀刻，使部分N-型以氮化物為主之混合物半導 體層3暴露。因此，在AlGaN緩衝層2B之實質中心部分四周 形成凹槽11A，且其形狀為每一邊長度約80微米之正方形， -28- 567623 (23) 發明說明續頁 且凹槽11B係在相對凹槽11A為外圍面之上形成，使其形狀. 為每一邊長度約150微米之正方形。凹槽UA及11B之寬度分 別約10微米及約15微米。凹槽11A定義之電極形成部分16係 在AlGaN緩衝層2B之實質中心部份中形成。 步驟S65 :在形成電極之部分16上形成Au作為N-型墊電極 8，其係在AlGaN緩衝層2B上形成，使之厚度約ί ο微米。 步驟S66 : N-型氧化物半導體層7A (為透明導體）係沉積在 AlGaN緩衝層2B之上表面區中，而非在形成電極形成部分16 之區中，以覆蓋凹槽11A及11B，及N-型墊電極8之側表面及 部分上表面。N-型氧化物半導體層7A之厚度約250 ηπ^ N-型氧化物半導體層7Α為例如由掺雜Sh之Ιη203之ΙΤΟ製成。此 使Ν-型以氮化物為主之混合物半導體層3及义型整電極8經 由Ν-型氧化物半導體層7Α電性連接在一起。依此方式，獲 得圖5中所示之積層體9Β。 步驟S67 :隨後，將積層體9Β分離成面積各為400微米X 400 微米之正方形片狀物（由圖5中所示之箭頭a指示之方向觀 看）。將各正方形片裝置在導架上，使P-型基礎電極13與導 架杯之底部接觸。隨後，使Au導線14與N-型塾電極8結合。 依該方式，獲得圖5之以氮化物為主之混合物半導體發光元 件30。A1N緩衝層2之上表面區（而非提供N-型墊電極8之區） 功能如同以氮化物為主之混合物半導體發光元件3〇之主要 發光表面，。需了解上述各層之厚度僅為舉例。 接著參考圖5，將敘述上述步驟S61-S67製備之以氮化物為 主之混合物半導體發光元件30之操作。藉由Au導線丨4加於 -29- 567623 發明說明續頁 (24) N-型墊電極8之電流係經由N-型氧化物半導體層7A及N-型以-氮化物為主之混合物半導體層3流入MQW發光層4中。電流 流入之MQW發光層4發光。MQW發光層4發射之光通過N-型 以氮化物為主之混合物半導體層3，且經主要發光表面（相 當於AlGaN緩衝層2B之上表面區，而非提供N-型墊電極8之 區）向上離開，亦即與圖5中所示之箭頭A指示之方向相反之 方向。 依本發明之具體例3，係建構以氮化物為主之混合物半導 體發光元件30，因此可使用N-型氧化物半導體層7A將連接 N-型以氮化物為主之混合物半導體層3及N-型墊電極8連在 一起。然而，本發明並不限於此。可使用多層結構，使在 凹槽11A及11B中形成由超薄金屬膜製成之光傳輸電極，且 形成N-型氧化物半導體層7A以覆蓋光傳輸電極。 另外，具體例3中顯示使用ITO作為N-型氧化物半導體層 7A之實例，可使用摻雜銻或鎵之Sn02 (氧化錫），或摻雜鋁 或鎵之ZnO (氧化鋅）作為N-型氧化物半導體層7A。 如上述，依據本發明具體例3，係將AlGaN緩衝層2B沉積 在N-型以氮化物為主之混合物半導體層3上。凹槽11A及11B (在AlGaN緩衝層2上形成，且深至到達N-型以氮化物為主之 混合物半導體層3)及N-型墊電極8 (在AlGaN緩衝層2B之形成 電極之部分16上形成）係藉由N-型氧化物半導體層7A電性連 接在一起。亦即，N-型墊電極8並未直接於N-型以氮化物為 主之混合物半導體層3上形成。因此，具體例3可達成與具 體例1類似之作用。 -30- 567623 (25) f發明說明續頁 另外’ N-型氧化物半導體層7A之厚度大於具體例i中N-型· 半透明電極7之薄膜厚，因此與具體例1相比較，可將電流 均勻注入MQW發光層4中。因此，可獲得發光更均勻之以氮 化物為主之混合物半導體發光元件。 再者’ N-型氧化物半導體層7A具有半透明性，且因此不 會阻斷MQW發光層4發射之光。 (具體例4)
圖7為本發明具體例4之以氮化物為主之混合物半導體發 光元件40之平面圖。圖7中，與參考圖1所述之具體例1之以 氮化物為主之混合物半導體發光元件1 〇類似之元件係以相 同參考數目表示，因此將略掉其敘述。本具體例4之以氮化 物為主之混合物半導體發光元件40與具體例1之以氮化物 為主之混合物半導體發光元件10之差異為裝置積層體9，使 周圍部分15覆蓋積層體9，使之環繞積層體9之側表面，且 在周圍部分15上提供N-型墊電極8及Au導線14。
以氮化物為主之混合物半導體發光元件40包含具有實質 為矩形平行配管狀之積層體9，及具有中空矩形平行配管狀 之周圍部分15，其裝置係為環繞在其側表面四周之積層體 9。需了解在周圍部分15上並未提供發光區。 類似參考圖1所述之具體例1之以氮化物為主之混合物半 導體發光元件10，積層體9包含：具有實質上矩形平行配管 形狀之P-型基礎電極13 ;沉積在P-型基礎電極13上之P-型電 極12 ;沉積在P-型電極12上之P-型以氮化物為主之混合物半 導體接觸層6 ;沉積在p-以氮化物為主之混合物半導體接觸 -31 - 567623 發明說明續頁 (26) 層6上之P-型以氮化物為主之混合物半導體層5 ;沉積在P-型以氮化物為主之混合物半導體層5上之MQW發光層4 ;沉 積在MQW發光層4上之N-型以氮化物為主之混合物半導體 層3 ;及沉積在N-型以氮化物為主之混合物半導體層3上之 A1N緩衝層2。各層均具有規範之厚度。凹槽11係在A1N緩衝 層2之實質中心部分四周上形成，使其深度深至到達以氮化 物為主之混合物半導體層3。該凹槽11具有實質為正方形之 框架形狀。 形成N-型半透明電極7，以覆蓋凹槽11。因此使N-型以氮 化物為主之混合物半導體層3及N-型半透明電極7電性連接 在一起。周圍部分15之一角1上形成絕緣層18，使之與A1N緩 衝層2相鄰。絕緣層18係由Si02等組成。絕緣層18可為高電 阻層。 絕緣層18上形成N-型墊電極8。形成耦合層28，使N-型半 透明電極7與N-型墊電極8電耦合在一起。此使N-型以氮化物 為主之混合物半導體層3與N-型墊電極8經N-型半透明電極7 及耦合層28電性連接在一起。
Au導線14與N-型墊電極8結合，以外加電流於N-型墊電極 8 〇 對於具有上述結構之以氮化物為主之混合物半導體發光 元件40，當以Au導線加電流於N-型墊電極8，電流經耦合層 28、N-型半透明電極7及N-型以氮化物為主之混合物半導體 層3流入MQW發光層4中。電流流入之MQW發光層4發出光。 以MQW發光層4發射之光通過N-型以氮化物為主之混合物 -32- (27) (27)567623 發明說明續頁 半導也層3且經過在A1N緩衝層2上形成之主發光表面離 開。 如上述，依據本發明具體例4，N•型墊電極8係在提供之 周圍部刀15之角上形成，使之環繞在其側表面四周之積 層體9。亦即，N-型墊電極8係在發光區外之區中形成，且 不直接在N·型以氮化物為主之混合物半導體層3上形成。可 進一步降低形成N-型墊電極8時，在N-型以氮化物為主之混 合物半導體層3及MQW發光層4上產生之應力。因此，實質 上不可能在N·型以氮化物為主之混合物半導體層3及 發光層4上造成任何龜裂。 另外，因為周圍部分15之一角上形成N型墊電極8 ,因此 可進一步降低使Au導線14與N-型整電極8結合時，對N-型以 氮化物為主之混合物半導體層3及MQW發光層4造成之損 壞。因此，實質上不可能在N-型以氮化物為主之混合物半 導體層3及MQW發光層4上造成任何龜裂。 再者，因為所提供之周圍部分15之一角上形成N_型整電 極8，使之環繞其側表面四周之積層體9，因此Ν·型塾電極8 不會阻斷MQW發光層4發射之光。因此，可進一步提昇以氣 化物為主之混合物半導體元件之發光效率。 (具體例5) 圖8為本發明具體例5之以氮化物為主之混合物半導體發 光元件50之前視剖面圖。圖8中，與參考圖1之具體例1之以 氮化物為主之混合物半導體發光元件10相同之元件係以相 同之參考數目表示，因此不再敘述β本發明具體例5之以？ -33 - 567623 發明說明續頁 (28) 化物為主之混合物半導體發光元件50中，係以N-型厚膜金-屬電極7B代替N-型半透明電極7。不同於本發明具體例1之 N-型半透明電極7，N-型厚膜金屬電極7B並未在A1N緩衝層2 之形成電極部分16上形成。 類似具體例1之以氮化物為主之混合物半導體發光元件 10，以氮化物為主之混合物半導體發光元件50包含實質上 為矩形平行配管狀之積層體9C。N-型墊電極8係在形成電極 之部分16上形成。N-型厚膜金屬電極7B係在凹槽11上形成， 因此覆蓋N-型誓電極8之側表面及部分上表面。Au導線14係 與N-型墊電極8結合，使之可外加電流於N-型墊電極8。 具有上述結構之以氮化物為主之混合物半導體發光元件 50係以下述之方式製備。類似本發明具體例1，進行圖2中 所示之步驟S1-S4，形成P-型電極12及P-型基礎電極13，且在 移除Si基板1後，A1N緩衝層·2中形成凹槽11。 步驟S5':在形成電極之部分16上形成Au作為Ν-型墊電極 8，使之厚度為0.5微米。 步驟S6’ ：形成厚度約15 nm之Ti作為N-型厚膜金屬電極 7B，以覆蓋凹槽11及N-型墊電極8之側表面及部分上表面。 形成A1使其厚度約150微米。此使N-型以氮化物為主之混合 物半導體層3與N-型墊電極8經N-型厚膜金屬電極7B電性連 接在一起。 接著將敘述上述步驟製備之以氮化物為主之混合物半導 體發光元件50之操作。藉由Au導線14加於N-型墊電極8之電 流係經由N-型厚膜電極7B及N-型以氮化物為主之混合物半 -34- 567623 (29) I發明說明續ϊ 導體層3泥入MQW發光層4中。電流流入之Mqw發光層4發 光。MQW發光層4發射之光通過队型以氮化物為主之混合物 半導體層3’且經主要發光表面（相當於A1N緩衝層2之上表面 區，而非提供N-型墊電極8之上表面區）向上離開。 依此方式，依據本發明具體例5 ,係將A1N緩衝層2沉積在 N-型以氮化物為主之混合物半導體層3上。如上述，型以 氮化物為主之混合物半導體層3及沁型墊電極8係經n_型厚 膜金屬電極7B電性連接在一起。亦即，沁型墊電極8並未直 接於N-型以氮化物為主之混合物半導體層3上形成。因此， 具體例5可達成與具體例1類似之作用β 另外，Ν-型厚膜金屬電極7Β係由厚度大於具體例i中之Ν_ 型半透明電極7之厚膜金屬冑成，且因此並不f高度精確的 控制N-型厚膜金屬電極7B之膜厚。因此，可增加製造以氮 化物為主之混合物半導體發光元件之產率。 如上述，依據本發明，可提供具有高發光可靠度之以氮 化物為主之混合物半導體發光元件及該元件之製法。 另外’依據本發明’可提供一種具有實質上不可能產生 龜裂之以氮化物為王之混合物半導體發光元件及該元件之 製法。 再者，依據本發明，可提供一種具有高發光效率之以氮 化物為主之混合物半導體發光元件及該元件之製法。 熟習本技藝者在不達離本發明之範圍及精神下可進行改 良。據此’申請專利範圍並不限至於前述敎述，而是以較 廣之範圍限制。 -35- (30) 發明說明續頁 圖式代表符號說明
Si基板 氮化鋁（A1N)緩衝層 AlGaN緩衝層 N-型以氮化物為主之混合物半導體層 N-型以氮化物為主之混合物半導體層 MQW發光層 P-型以氮化物為主之混合物半導體層 P-型以氮化物為主之混合物半導體接觸層 晶圓 N-型半透明電極 晶圓 N-型半透明電極 N-型半透明電極 N-型墊電極 積層體 積層體 積層體 積層體 以氮化物為主之混合物半導體元件 以氮化物為主之混合物半導體元件 以氮化物為主之混合物半導體元件 以氮化物為主之混合物半導體元件 •36- (31) 發明說明續頁 以氮化物為主之混合物半導體元件 凹槽
凹槽A
凹槽B P-型電極 P-型基礎電極
Au導線 形成電極之部分 N-型半透明電極 搞合層 以氮化物為主乏混合物半導體發光元件 上包覆層 發光層 下包覆層 緩衝層 矽基板 P-型墊電極 金（Au)導線 N-型電極 -37-

Claims (1)

  1. 567623 拾、申請專利範圍 1. 一種以氮化物為主之混合物半導體發光元件，包括·· 一 p-型電極； 一沉積在P-型電極上之P-型以氮化物為主之混合物半 導體層； 一沉積在P-型以氮化物為主之混合物半導體層上且發 光之發光層； 一沉積在發光層上之且經其傳輸發光層發射之光之以. 氮化物為主之混合物半導體層； 一沉積在該以氮化物為主之混合物半導體上且經其傳 輸光之緩衝層，其中該緩衝層係由以氮化物為主乏混合 物半導體材料形成，且該緩衝層中形成一凹槽，使部分 之該以氮化物為主之混合物半導體層暴露；及 一沉積以覆蓋該凹槽且與該以氮化物為主之混合物半 導體層電性連接之N-型電極。 2. 如申請專利範圍第1項之以氮化物為主之混合物半導體 發光元件，其中該緩衝層為A1N層。 3. 如申請專利範圍第1項之以氮化物為主之混合物半導體 發光元件，其中該以氮化物為主之混合物半導體層係由 選自包括GaN及InGaN之至少一種製成。 4. 如申請專利範圍第1項之以氮化物為主之混合物半導體 發光元件，其中該緩衝層係經沉積，以覆蓋該以氮化物 為主之混合物半導體層之全部表面。 5. 如申請專利範圍第1項之以氮化物為主之混合物半導體 發光元件，其中： 567623 申請專利範圍續頁 該緩衝層具有一以該凹槽所定義之電極形成部分；及' 形成該N-型電極，以覆蓋該凹槽及電極形成部分。 6. 如申請專利範圍第5項之以氮化物為主之混合物半導體 發光元件，尚包括一沉積在N-型電極上之墊電極，其係 在該電極形成部分上形成，且與該N-型電極電性連接， 其中該墊電極經電流注入該以氮化物為主之混合物半導 體層及該發光層中。 7. 如申請專利範圍第1項之以氮化物為主之混合物半導體. 發光元件，其中： 該緩衝層包含一以該凹槽所定義之電極形成部分；及 該元件尚包括一沉積在該電極形成部分上且與該N-型 電極電性連接之墊電極。 8. 如申請專利範圍第1項之以氮化物為主之混合物半導體 發光元件，尚包括一在一位置，處沉積之墊電極，使之不 會阻斷該發光層發射之光，且與該N-型電極電性連接。 9. 如申請專利範圍第1項之以氮化物為主之混合物半導體 發光元件，其中該N-型電極為包含金屬之半透明薄膜。 10. 如申請專利範圍第1項之以氮化物為主之混合物半導體 發光元件，其中該N-型電極為半透明導體之氧化物半導 體。 11. 如申請專利範圍第1項之以氮化物為主之混合物半導體 發光元件，尚包括一在該P-型電極下部份中之導電層， 其中該導電層支撐一積層體，該積層體包含：該P-型電 極、該P-型以氮化物為主之混合物半導體層、該發光層、 567623 _ 申請專利範圍續頁 該以氮化物為主之混合物半導體層、該緩衝層及該N-型· 電極。 12. 如申請專利範圍第11項之以氮化物為主之混合物半導體 發光元件，其中該導電層為電鍍形成之金屬層。 13. 如申請專利範圍第11項之以氮化物為主之混合物半導體 發光元件，其中該導電層係以金屬電鍍形成，或結合於 該P-型電極之半導體基板。 14. 一種製造以氮化物為主之混合物半導體發光元件之方 法，包括之步驟為： 在一基板上依序形成一以氮化物為主之混合物半導體 材料製成之緩衝層、一以氮化物為主之混合物半導體 層、一發光層及一 P-型以氮化物為主之混合物半導體層； 在該P-型以氮化物為主之混合物半導體層上形成一 P-型電極； 在該P-型電極上形成一導電層； 形成該導電層後移除該基板； 在該緩衝層中形成一凹槽，使該基板移除後暴露出部 分該以氮化物為主之混合物半導體層；及 形成一 N-型電極，以覆蓋使部分該以氮化物為主之混 合物半導體層暴露所形成之凹槽，因此使之與該以氮化 物為主之混合物半導體層電性連接。 15. 如申請專利範圍第14項之製造以氮化物為主之混合物半 導體發光元件之方法，其中之基板為矽基板。 16.如申請專利範圍第14項之製造以氮化物為主之混合·物半 567623 申請專利範圍續頁 導體發光元件之方法，其中移除基板之步驟包含以使用· 至少將氫氟酸、硝酸及乙酸混合在一起之混合液體蝕刻 移除該基板。 17. 如申請專利範圍第14項之製造以氮化物為主之混合物半 導體發光元件之方法，其中該N-型電極具有半透明性。 18. 如申請專利範圍第14項之製造以氮化物為主之混合物半 導體發光元件之方法，尚包括之步驟為提供一種將電流 注入該發光層及該以氮化物為主之混合物半導體層，使_ 之與該N-型電極電性連接之塾電極。 19. 如申請專利範圍第18項之製造以氮化物為主之混合物半 導體4光元件之方法，其中： 形成N-型電極之步驟包含形成該N-型電極，以使其覆 蓋該凹槽及以該凹槽所界定之緩衝層表面上之電極形成 部分；及 形成墊電極之步驟包含提供在該電極形成部分上形成 之N-型電極上之墊電極。 20. 如申請專利範圍第18項之製造以氮化物為主之混合物半 導體發光元件之方法，其中提供該墊電極包含在一位置 處提供該墊電極，使之不會阻斷該發光層發射之光。 21. 如申請專利範圍第18項之製造以氮化物為主之混合物半 導體發光元件之方法，其中該緩衝層為A1N層。 22. —種製造以氮化物為主之混合物半導體發光元件之方 法，包括之步驟為： 在一基板上依序形成一以氮化物為主之混合物半導體 * 4 - 567623 _ 申請專利範圍續頁 材料製成之緩衝層、一以氮化物為主之混合物半導體 層、一發光層及一 P-型以氮化物為主之混合物半導體層； 在該P-型以氮化物為主之混合物半導體層上形成一 P-型電極； 在該P-型電極上形成一導電層； 形成該導電層後移除該基板； 在該緩衝層中形成該凹槽，使該基板移除後暴露出部 分該以氮化物為主之混合物半導體層； 形成一 N-型電極，以覆蓋使部分該以氮化物為主之混 合物半導體層暴露所形成之凹槽；及 在該P-型以氮化物為主之混合物半導1體層上形成一 P-型電極。
TW091134798A 2001-12-04 2002-11-29 Nitride-based compound semiconductor light-emitting element and method for producing same TW567623B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001370658A JP4148494B2 (ja) 2001-12-04 2001-12-04 窒化物系化合物半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
TW200303097A TW200303097A (en) 2003-08-16
TW567623B true TW567623B (en) 2003-12-21

Family

ID=19179845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091134798A TW567623B (en) 2001-12-04 2002-11-29 Nitride-based compound semiconductor light-emitting element and method for producing same

Country Status (4)

Country Link
US (1) US6936861B2 (zh)
JP (1) JP4148494B2 (zh)
CN (1) CN1263170C (zh)
TW (1) TW567623B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766845B2 (ja) 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP5032130B2 (ja) * 2004-01-26 2012-09-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電流拡散構造を有する薄膜ｌｅｄ
JP4868709B2 (ja) 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
TWI243492B (en) * 2004-11-03 2005-11-11 Epistar Corp Light-emitting diodes
DE102005025416A1 (de) * 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
JP5025932B2 (ja) * 2005-09-26 2012-09-12 昭和電工株式会社 窒化物半導体発光素子の製造方法
JP2007096090A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2007266577A (ja) * 2006-03-03 2007-10-11 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP5306581B2 (ja) * 2006-05-16 2013-10-02 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
DE102007057756B4 (de) * 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
JP2009158745A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
US8384115B2 (en) * 2008-08-01 2013-02-26 Cree, Inc. Bond pad design for enhancing light extraction from LED chips
KR101018227B1 (ko) * 2008-10-09 2011-02-28 삼성엘이디 주식회사 수직구조 질화물계 발광다이오드 소자 및 이의 제조방법
KR101047634B1 (ko) * 2008-11-24 2011-07-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2009060142A (ja) * 2008-12-01 2009-03-19 Sanyo Electric Co Ltd 窒化物系半導体発光素子
JP5614938B2 (ja) * 2009-02-26 2014-10-29 日亜化学工業株式会社 半導体発光素子
DE102010032497A1 (de) * 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102010044738A1 (de) 2010-09-08 2012-03-08 Osram Opto Semiconductors Gmbh Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
JP5950638B2 (ja) * 2012-03-12 2016-07-13 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
JP5514274B2 (ja) * 2012-09-03 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
CN105870288B (zh) * 2016-04-27 2018-08-14 天津三安光电有限公司 发光二极管及其制作方法
CN113745385B (zh) * 2021-07-28 2023-11-21 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209096B2 (ja) * 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
JP3436152B2 (ja) 1997-10-10 2003-08-11 豊田合成株式会社 ＧａＮ系の半導体素子
US6225648B1 (en) * 1999-07-09 2001-05-01 Epistar Corporation High-brightness light emitting diode

Also Published As

Publication number Publication date
JP4148494B2 (ja) 2008-09-10
JP2003174193A (ja) 2003-06-20
US20030102484A1 (en) 2003-06-05
CN1263170C (zh) 2006-07-05
US6936861B2 (en) 2005-08-30
CN1424773A (zh) 2003-06-18
TW200303097A (en) 2003-08-16

Similar Documents

Publication Publication Date Title
TW567623B (en) Nitride-based compound semiconductor light-emitting element and method for producing same
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
TWI253770B (en) Light emitting diode and manufacturing method thereof
CN103283045B (zh) 高效发光二极管
KR100986461B1 (ko) 발광 소자 및 그 제조방법
TW201025558A (en) Light emitting diode having plurality of light emitting cells and method of fabricating the same
CN100364119C (zh) 氮化物基化合物半导体发光器件及其制造方法
JP6829497B2 (ja) 窒化物半導体発光素子及びその製造方法
TW201143141A (en) Semiconductor light emitting device
CN101820043A (zh) 发光装置
TW201238084A (en) Semiconductor light emitting device and method for manufacturing same
TW200401462A (en) Light-emitting diode device geometry
US10134806B2 (en) Semiconductor light emitting device
TWI501427B (zh) 具有點觸點之固態發光裝置及相關製造方法
JP2011066048A (ja) Ｉｉｉ族窒化物半導体発光素子
KR20090015633A (ko) 오믹 전극 및 이의 형성 방법
CN105810790A (zh) 半导体发光元件及其制造方法
TWI474501B (zh) 光電半導體本體及製造光電半導體本體之方法
JP4719244B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
TWI277226B (en) Light emitting diode
JP3303154B2 (ja) 半導体発光素子
KR100630306B1 (ko) 질화물 발광 다이오드 및 그의 제조 방법
CN110197862A (zh) 半导体器件、发光器件和用于制造发光器件的方法
KR101090178B1 (ko) 반도체 발광소자
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees