JP5514274B2 - Iii族窒化物半導体発光素子およびその製造方法 - Google Patents

Iii族窒化物半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP5514274B2
JP5514274B2 JP2012193312A JP2012193312A JP5514274B2 JP 5514274 B2 JP5514274 B2 JP 5514274B2 JP 2012193312 A JP2012193312 A JP 2012193312A JP 2012193312 A JP2012193312 A JP 2012193312A JP 5514274 B2 JP5514274 B2 JP 5514274B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
iii nitride
group iii
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012193312A
Other languages
English (en)
Other versions
JP2014049687A (ja
Inventor
嘉孝 門脇
達憲 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2012193312A priority Critical patent/JP5514274B2/ja
Priority to CN201380045538.8A priority patent/CN104603961A/zh
Priority to PCT/JP2013/005138 priority patent/WO2014034135A1/ja
Priority to US14/423,348 priority patent/US20150228845A1/en
Publication of JP2014049687A publication Critical patent/JP2014049687A/ja
Application granted granted Critical
Publication of JP5514274B2 publication Critical patent/JP5514274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、III族窒化物半導体発光素子およびその製造方法に関し、特に、発光出力を向上させつつ順方向電圧を低下させたIII族窒化物半導体発光素子およびその製造方法に関する。
一般に、III族元素とV族元素との化合物からなるIII−V族半導体は、発光ダイオード(LED)等のデバイスに広く用いられている。
III族元素としてAl,Ga,In等を用い、V族元素としてNを用いたIII族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板上に成長させることにより形成するのが一般的である。
しかしながら、サファイア基板は絶縁性であって電流が流れないため、従来は、サファイア基板上に順に成長させたn型のIII族窒化物半導体層、活性層(発光層)およびp型のIII族窒化物半導体層からなる発光構造積層体の一部を除去して、n型のIII族窒化物半導体層を露出させ、この露出させたn型のIII族窒化物半導体層およびp型のIII族窒化物半導体層の上にn型電極およびp型電極をそれぞれ配置して、電流を横方向に流す横型構造を採用するのが通常であった。
これに対し、近年、リフトオフ法が研究されている。サファイア基板上にリフトオフ層を介して、例えばAlN層等のアンドープIII族窒化物半導体層を含むバッファ層を形成する。このバッファ層の上に、n型III族窒化物半導体層、発光層、およびp型III族窒化物半導体層をこの順に有する発光構造積層体を形成し、このp型III族窒化物半導体層上にp側電極を形成する。そして、リフトオフ層を化学的なエッチングにより選択的に溶解してサファイア基板を剥離(リフトオフ)する。その後、バッファ層を除去して露出したn型III族窒化物半導体層上にn側電極を形成することで、一対の電極で発光構造積層体を挟んでなる縦型構造のLEDチップを得る(特許文献1参照)。このように、これまではリフトオフ層を除去して露出したアンドープIII族窒化物半導体層を含むバッファ層は、n側電極を形成するための除去されていた。
特開2010−171420号公報
III族窒化物半導体による発光構造積層体の厚さは、通常、数μmと薄い。発光波長が200〜350nmの深紫外LEDのように高いAl組成のIII族窒化物半導体層を有する場合は特に薄い。p型III族窒化物半導体層上に強度を維持する支持部を形成し、n型III族窒化物半導体層側をサファイア基板からリフトオフ法により剥離して、さらにバッファ層を除去する場合、その除去精度から、薄いn型III族窒化物半導体層を少なくとも一部エッチングしなければ、良好なオーミックコンタクトが得られるn型III族窒化物半導体層の露出面を得ることは困難であった。そのため、電極形成面以外の光取り出し面においても発光素子として残存するn型III族窒化物半導体層の厚さは薄くなり、バッファ層をすべて除去することは、光の取り出しにおいて不利となると本発明者らは考えた。つまり、リフトオフ法で得たLEDチップについて、バッファ層を活用することにより、さらに発光出力を向上させ、順方向電圧を低下させる余地があると本発明者らは考えた。
本発明の目的は、発光出力を向上させつつ順方向電圧を低下させたIII族窒化物半導体発光素子およびその製造方法を提供することにある。
本発明者らは、上記のように除去していたバッファ層を有効に利用する方法について鋭意検討を行った。そして、リフトオフ後に残存するアンドープIII族窒化物半導体層を含むバッファ層に、リフトオフ面側からバッファ層の一部を除去したn型III族窒化物半導体層の露出部を形成し、露出部でn側電極とn型III族窒化物半導体層とが接触する接触部を独立して複数確保したIII族窒化物半導体発光素子によれば、発光出力は高く、かつ、順方向電圧は低いことを見出した。すなわち、本発明の要旨構成は以下のとおりである。
本発明のIII族窒化物半導体発光素子は、第1電極と、該第1電極に接続された第1導
電型III族窒化物半導体層と、該第1導電型III族窒化物半導体層の上に設けられた発光層と、該発光層の上に設けられた第2導電型III族窒化物半導体層と、該第2導電型III族窒化物半導体層上に設けられたアンドープIII族窒化物半導体層を含むバッファ層と、を有するIII族窒化物半導体発光素子であって、前記バッファ層は、前記第2導電型III族窒化物半導体層を露出する独立した複数の露出部を備え、前記バッファ層の前記露出部のそれぞれにおいて前記第2導電型III族窒化物半導体層と接触し、かつ、前記露出部における前記第2導電型III族窒化物半導体層を部分的に被覆する接触部を含み、前記露出部のそれぞれにおける接触部を互いに電気的に連結させる第2電極をさらに有し、前記第2電極の一部が前記バッファ層上に設けられることを特徴とする。
本発明において、前記独立した複数の露出部は、形状および寸法が同一であることが好ましい。
本発明では、前記アンドープIII族窒化物半導体層がAlN層であることが好ましい。
本発明では、前記第2電極は、前記接触部と、前記バッファ層上に設けられたパッド部と、前記接触部と前記パッド部とを連結する配線部と、を有することが好ましい。
本発明では、前記第2電極の直下、かつ、前記第1導電型III族窒化物半導体層の第1電極側の面上の一部に絶縁層を有することが好ましい。
本発明のIII族窒化物半導体発光素子の製造方法は、成長用基板の上にアンドープIII族窒化物半導体層を含むバッファ層、第2導電型III族窒化物半導体層、発光層、第1導電型III族窒化物半導体層をこの順に形成する工程と、前記第1導電型III族窒化物半導体層上に第1電極を形成する工程と、前記成長用基板を除去して前記バッファ層を露出させる工程と、露出した前記バッファ層の一部を除去して、前記第2導電型III族窒化物半導体層を露出する独立した複数の露出部を形成する工程と、前記露出部のそれぞれにおいて露出した前記第2導電型III族窒化物半導体層の上および前記バッファ層の上で連続した第2電極を形成する工程と、を有し、該第2電極は、前記バッファ層の前記露出部のそれぞれにおいて前記第2導電型III族窒化物半導体層と接触し、かつ、前記露出部における前記第2導電型III族窒化物半導体層を部分的に被覆する接触部を含み、前記露出部のそれぞれにおける接触部を互いに電気的に連結させることを特徴とする。
本発明の製造方法において、前記独立した複数の露出部は、形状および寸法が同一であることが好ましい。
この場合、前記アンドープIII族窒化物半導体層がAlN層であることが好ましい。
本発明によれば、発光出力を向上させつつ順方向電圧を低下させたIII族窒化物半導体発光素子およびその製造方法を提供することができる。
本発明に従うIII族窒化物半導体発光素子100の上面斜視図である。 図1のA−A断面図である。 図1の上面図である。 本発明に従う他のIII族窒化物半導体発光素子200の断面図である。 本発明に従うさらに他のIII族窒化物半導体発光素子300の上面図である。 図5のB−B断面図である。 本発明に従うさらに他のIII族窒化物半導体発光素子400の上面図である。 図7の変形例を示す図である。 (A)〜(F)は、本発明に従うIII族窒化物半導体発光素子100の製造方法を示す断面図である。 (A)〜(C)はそれぞれ図7(D)〜(F)の上面図である。 実施例1,2および比較例1,2において、0〜300mAの電流を流したときの発光出力(Po)を示すグラフである。 実施例1,2および比較例1,2において、0〜300mAの電流を流したときの順方向電圧(Vf)を示すグラフである。 比較例1のIII族窒化物半導体発光素子500の上面斜視図である。 図13のF−F断面図である。
以下、図面を参照しつつ本発明をより詳細に説明する。なお、本明細書において、本発明に従うIII族窒化物半導体発光素子と比較例のIII族窒化物半導体発光素子とで共通する構成要素には、原則として下2桁が同一の参照番号を付し、説明は省略する。また、成長用基板を除去する方法の一つとして成長用基板を剥離するリフトオフ法を用い、エッチング可能なリフトオフ層を用いたケミカルリフトオフ法の場合を例に記載する。
(III族窒化物半導体発光素子100)
図1〜3を用いて、本発明の一実施形態であるIII族窒化物半導体発光素子100(以下、単に「発光素子」100ともいう。)を説明する。
図1に示すように、発光素子100は、第1電極としてのp側電極116と、p側電極116の上に設けられた第1導電型としてのp型のIII族窒化物半導体層112(以下、単に「p層」という。)と、p層112の上に設けられた発光層110と、発光層110の上に設けられた第2導電型としてのn型のIII族窒化物半導体層108(以下、単に「n層」という。)と、n層108の上に設けられた、アンドープIII族窒化物半導体層を含むバッファ層106と、を有する。
本発明の第1の実施形態に係る特徴的構成は以下のとおりである。図1〜3に示すように、バッファ層106は、n層108の一部を露出させる複数(例えば4つ)の露出部126を有する。そして、第2電極としてのn側電極122は、図2および図3に示すように、露出部126内において露出したn層108の上およびバッファ層106の上に連続して設けられる。n側電極122は、露出部126内のn層108と接触する接触部122cと、バッファ層106上に設けられたバッド部122aと、接触部122cとパッド部122aとを連結する配線部122bと、からなる。つまり、n側電極122は、n層108と接触する接触部122cを露出部126において独立して複数、本実施形態では4つ有し、それぞれの接触部122cは、バッファ層106上で配線部122bにより互いに電気的に連結される。
本発明にかかる発光素子100は、n層108上で各接触部122cを独立させつつ、各接触部122cはバッファ層106上で配線部122bにより互いに電気的に連結されているので、例えばパッド部122aから各接触部122cへとまとめて電流を供給できる。そして、本発明者は、このようにn層108とn側電極122との接触部122cを設ける部分のみ、バッファ層106を除去し、さらに、接触部122cを複数設けることにより、発光出力を向上させつつ順方向電圧を低下させることができることを見出した。
一方、後述の比較例1のように、接触部を設ける部分のみバッファ層106を除去する場合でも、接触部をn層上で連続させて設ける場合、すなわち、接触部を複数設けない場合は、発光出力の向上や、順方向電圧の低下の効果を得ることができない。この理由は定かではないが、接触部が連続していることで、パッド部に近い接触部のみが電流拡散の起点となり、パッド部の周囲に電流が集中しやすくなるため、電流の広がりが限定され、また、電流が集中し出力が大きくなるパッド部直下に近い位置からの発光が大きなパッド部に遮られやすくなるためと考えられる。一方、本発明のように、n層上で接触部を複数に分割して設ける場合、パッド部に近い接触部は面積的に制限されてパッド部から遠い分散した接触部の直下が電流拡散の起点になりやすくなるため、パッド部周辺での電流の集中が抑制され、さらに、電極に遮られずに取り出される光が増えるため、発光出力を向上させ、かつ、順方向電圧を低下させることができると考えられる。
露出部126および接触部122cは、複数が独立して分散して配置されていれば本実施形態に限られることはなく、その個数、位置関係、形状、サイズについては、素子の形状、印加する電流、基点となる電極パッドの配置、各半導体層の内部抵抗率の値に応じて、素子の中で電流が集中せず拡散するのに適するように任意に定めることができる。例えば図3や図5のように、パッド部122aから等間隔に離れた位置に複数の接触部122cを形成することは好ましい形態である。あるいは、図7のように配線部122bの抵抗は無視して、素子形状に対して均等な位置に複数の接触部122cを形成しても良い。ただし、n側電極122は光取り出し方向にあるため、その面積が大きいことは出力に悪影響を及ぼすため、電流の拡散と電極面積の最小化とを両立させる個数、位置関係、形状、サイズであることが好ましい。
n側電極128の電極材としてはAl、Cr、Ti、Ni、Pt、Auなどが用いられるが、安定したオーミック特性を得やすいため、Ti/Al電極とすることが好ましく、例えばスパッタ法により形成することができる。
p側電極116はNi,Au,Pt,Pd,Rhなどが用いられるが、安定したオーミック特性が得やすいため、Ni/Au電極を用いることが好ましく、例えばスパッタ法により形成することができる。また、p側電極116は、p層112全面に形成しても良いし、パターニングによりp層112の一部に形成しても良い。
また、図示していないが基板を除去した際に機械的強度を持たせるため、p側電極116上に支持基板を形成することが好ましい。支持基板は、湿式または乾式めっきにより形成することができる。例えばCuまたはAuの電気めっきでは、支持基板とp側電極116の間に接続層としてCu,Ni,Auなどを用いることができる。また、導電性シリコン基板やCuW合金基板、Mo基板などを接合法により形成してもよい。この場合、接合層として、Au,Sn,Zn,Cuおよびこれらの合金などを用いることができる。AlN焼結基板などの高熱伝導性を有する絶縁性基板を接合法により形成しても良い。この場合は絶縁性基板上に導電層を設けてp側電極116と接続し、導電層を通して電流を流す構造とすればよい。導電層は接合層を兼ねても良いし、別途形成しても良い。
n層108、発光層110およびp層112は、例えば、AlGaN、GaN、InAlGaN系材料などのIII族窒化物半導体とすることができる。p型不純物としては、Mg,Zn,C、n型不純物としては、Si,Te,Seが例示できる。発光層110は多重量子井戸(MQW)構造とすることができる。これらはいずれも、MOCVD法など既知の手法を用いてエピタキシャル成長させることができる。発光波長は200〜500nmの範囲とすることができる。各層の厚みは、例えばn層108は0.5〜5μm、発光層110は10〜300nm、p層112は0.1〜2μmとすることができる。なお、これまで本発明における第1導電型をp型、第2導電型をn型として説明したが、本発明はこれに限定されず、第1導電型をn型、第2導電型をp型としてもよいことは勿論である。この場合、第1電極がn側電極、第2電極がp側電極となる。
バッファ層106としては、n層、発光層、p層の形成前にリフトオフ層上に形成したバッファ層として用いたアンドープIII族窒化物半導体層を少なくとも含む。アンドープとは、意図的には不純物をドープしないことを言い、装置起因や拡散等による不可避的不純物は有ってよい。アンドープIII族窒化物半導体層は電気的にp型またはn型として機能しない半導体とすればよく、キャリア濃度が小さいもの(例えば5×1016/cm未満のもの)であれば良い。これにより、バッファ層は全体として電気伝導性が悪く、バッファ層を除去してn層を露出させなければ良好な縦方向の電気伝導は得られない。バッファ層106の好適な材料としては例えば、アンドープのAlN、GaN、AlGaN、InGaN、InAlGaNなどが挙げられる。厚みは、好適には200〜2000nmである。バッファ層106は単層、あるいは超格子のような積層構造などとすることができる。本発明においては、バッファ層106を残して光の取り出し方向に使用するため、できるだけ光を吸収しないことが好ましい。そのため、アンドープIII族窒化物半導体層として、III族窒化物半導体の中で最もバンドギャップエネルギーが大きくIII族窒化物半導体発光素子にとって透明であるAlNを用いることが最も好ましい。そして、ドーパントも歪を生んで光の吸収位置になりうるため、アンドープであることも好ましい。上記のようにアンドープIII族窒化物半導体層を利用することで、絶縁層を別途形成する場合に比べて他のIII族窒化物半導体層との間で剥がれることがなく、さらに、工程を減らせるという効果も奏する。
(III族窒化物半導体発光素子200)
図4を用いて、本発明の他の実施形態にかかるIII族窒化物半導体発光素子200を説明する。本実施形態は、n側電極122、具体的にはパッド部122aの直下、かつ、p層112の一部の上に絶縁層124を有する点以外は、実施形態1の発光素子100と同様である。n側電極122からは光を取り出すことはできないため、n側電極122の直下の発光層110で発光させるより、発光層110の他の部分で発光させた方が、発光効率が高まる。かような絶縁層124により、n側電極122の直下の発光層に電流を流れにくくし、発光層110の他の部分に電流を流れやすくすることができ、発光効率をより向上させることができる。
絶縁層124は、SiOまたはSiN、Alなどからなるのが好ましく、厚みは100〜1000nmが好ましい。または、p層112上に上記のアンドープIII族窒化物半導体層を形成して絶縁層124として使用することもできる。
(III族窒化物半導体発光素子300)
図5、6を参照して、本発明の他の実施形態にかかるIII族窒化物半導体発光素子300を説明する。III族窒化物半導体発光素子300は、図5および図6に示すように、バッファ層106に多数の露出部126を形成して、接触部122cを多数形成している。本実施形態において、n側電極122は、多数の接触部122cと、素子中央に位置するパッド部122aと、各接触部122cをパッド電極122aと接続する配線部122bとからなる。この場合も、各接触部122cは、バッファ層106上で互いに電気的に接続されている。このように接触部122cを素子全体に均等に多数設けることにより、発光出力をより向上させ、かつ、低い順方向電圧を維持することができる。
(III族窒化物半導体発光素子400)
図7を参照して、本発明の他の実施形態にかかるIII族窒化物半導体発光素子400を説明する。III族窒化物半導体発光素子400は、支持基板であるAlN焼結基板128上に、導電層130、p側電極、p層、発光層、n層およびバッファ層106がこの順に形成されている。バッファ層106には、図7に示すようにn層を露出させる部分である露出部126が5つある。n側電極は、露出したn層と接触する接触部122cと、バッファ層106上(側面を含む)において接触部122cを電気的に連結させる配線部122bと、配線部122bに接続するパッド部122aからなる。配線部122bは、4つの接触部122cをつなぐドーナツ形状と、素子中心の接触部122cを通過する直線部分とからなる。パッド部122aは、バッファ層106の対向する角部に2箇所設けられる。バッファ層106のもう片方の対向する角部は、AlN焼結基板128上の導電層130が露出しており、露出した導電層130上にp側パッド部132が形成されている。本実施形態でも、発光出力を向上させつつ順方向電圧を低下させることができる。接触部122cの配置は図8のようにしてもよい。
(III族窒化物半導体発光素子の製造方法)
次に、図9および図10を用いて、本発明にかかるIII族窒化物半導体発光素子100の製造方法を説明する。図9(D)は、図10(A)のC−C断面図であり、図9(E)は、図10(B)のD−D断面図である。図9(F)は、図10(C)のE−E断面図である。
まず、図9(A)に示すように、成長用基板102の上にリフトオフ層104を形成し、このリフトオフ層104の上に、バッファ層106、n層108、発光層110、p層112を、例えばMOCVD法により順次エピタキシャル成長させる。この後、成長用基板上でp層、発光層、n層、バッファ層に溝を形成して、成長用基板の一部を除去させる分離工程を設けても良い。ケミカルリフトオフ法により成長用基板を剥離して除去する際にエッチング液の浸透を促進することができる。
次に、図9(B)に示すように、p層112上にp側電極116を形成する。p側電極116は既述の材質および方法で形成することができる。また、図示されていないが、p側電極116上にさらに支持基板を接合してよい。なお、p側電極はp層112に接続されて電気を供給する機能を有していれば、これらの形態に限定されない。
次に、図9(C)に示すように、ケミカルリフトオフ法を用いてリフトオフ層104を除去することで、成長用基板102をバッファ層106から剥離する。
次に、図9(D)に示すように、バッファ層106上に、開口部120を設けたマスク118を形成する。各開口部120からはバッファ層106の一部が露出している。図10(A)に示すように、開口部120は複数設ける。マスク118は、SiO、SiNなど絶縁膜を、例えばプラズマCVDにより形成し、その後、開口部を形成する部位のみ反応性イオンエッチングなどの方法で除去することで、作製できる。
次に、図9(E)に示すように、開口部120で露出しているバッファ層106の表面をエッチングして、バッファ層106にn層108の一部を露出させる複数の露出部126を形成する。図10(B)に示すように、露出部126は開口部120の位置に対応して形成される。その後、マスク118は除去する。このとき、図9(E)に示したように、バッファ層106上の全てのマスク118を除去してもよいが、バッファ層106上の一部にマスク118を残してもよい。
次に、図9(F)および図10(C)に示すように、露出部126において露出したn層108の上およびバッファ層106の上で連続したn側電極122を例えばスパッタ法や蒸着法により形成する。n側電極122は、露出部126内においてn層108と接触する接触部122cを有する。接触部122cは、バッファ層106の上に設けられる配線部122bおよびパッド部122aによって互いに電気的に連結される。n側電極を所定の領域に形成するためには、レジストパターンを形成後にn側電極を成膜し、レジストを除去するリフトオフ法を用いてパターニングする。成膜後にレジストパターンをマスクとして露出した部分をエッチングする方法を用いても良い。
図9(A)および(B)の間で、p層112の面上の一部に、n側電極122を設ける位置の直下にあたる部分に絶縁層を形成する工程をさらに有することが好ましい。図4に示すような、n側電極122直下、かつ、p層上に絶縁層124を有するIII族窒化物半導体発光素子を製造することができるからである。絶縁層はプラズマCVD法やスパッタリング法、塗布法などを用いて形成することができる。絶縁膜を所定の領域に形成するには、例えば、絶縁膜を成膜後にレジストパターンをマスクとして露出した部分をエッチングする方法により形成することができる。レジストパターンを形成後に成膜し、レジストを除去するリフトオフ法を用いてパターニングする方法でも良い。
成長用基板102は、サファイア基板またはサファイア基板上にAlN膜を形成したAlNテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やIII族窒化物半導体からなる半導体積層体のAl、Ga、Inの組成、LEDチップの品質、コストなどにより適宜選択すればよい。
リフトオフ層104は、エッチング液で溶解できる材料であれば特に限定されず、ScNやCrNなどのIII族以外の金属や金属窒化物バッファ層を挙げることができる。
ケミカルリフトオフ法に使用可能なエッチング液は特に限定されない。リフトオフ層がCrNの場合、硝酸第二セリウムアンモン溶液や過マンガン酸カリウム系の溶液などのCrNに対して選択性のあるエッチング液を用いることができる。リフトオフ層がScNやHf、Zrの場合、選択性のある酸性のエッチング液を用いることができる。また、成長用基板102を除去方法はこれに限定されず、レーザーリフトオフ法によって剥離してもよい。その場合、リフトオフ層104を形成する必要はない。また、成長用基板102を研削等により除去してもよい。
バッファ層106のエッチングする方法は、特に限定されないが、例えばTMAH、KOH、NaOHのようなアルカリ溶液によるウェットエッチングや、反応性イオンエッチング(RIE)のようなドライエッチングを用いることができる。RIEの場合、窒化物半導体をエッチングする際には、塩素、4塩化ケイ素、3塩化ホウ素などのガスを用いることができる。
以上、本発明を説明したが、これらは代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではなく、発明の要旨の範囲内で種々の変更が可能である。
本発明の効果をさらに明確にするため、以下に説明する実施例・比較例の実験を行った比較評価について説明する。
<III族窒化物半導体素子の作製>
(実施例1)
図9に示す方法で、図1に示す発光素子を作製した。まず、成長用基板としてサファイア基板上にMOCVD法によりAlN層を1μm形成し、AlNテンプレート基板とした。その上に、スパッタ法によりCr(厚み:8nm)を形成後、MOCVD炉内でアンモニアを用いて窒化処理を行い、リフトオフ層としてCrNを形成した。その後、MOCVD法により、バッファ層(アンドープAlN層(厚み:1μm)および超格子層(AlN/GaNの積層体、厚み:1μm))、n型層(AlGaN層、Siドープ、厚み:2μm)、発光層(AlInGaN系MQW層、厚み:0.2μm、発光波長340nm)およびp層(AlGaN層、Mgドープ、厚み:0.4μm)からなるIII族窒化物半導体層をこの順に形成した。
次に、p層の上にNi/Au(厚み:10nm/300nm)をスパッタ法により形成してp側電極とした。その後、600℃で15分の熱処理を行った。その後、p側電極上に接合層としてTi/Pt/Auをスパッタ法で形成した。別途用意した導電性Si基板に支持基板側接合層としてTi/Pt/Au/Sn/Auを形成し、300℃で60分、6MPaの圧力で両基板の接合層を押し付けて熱圧着した。
その後、ケミカルリフトオフ法を用いてサファイア基板をバッファ層から剥離した。エッチング液はCrN層に選択性のある硝酸第二セリウムアンモン溶液とした。
次に、バッファ層にマスクとしてSiOをプラズマCVDにより形成し、レジストパターンを用いて一部をBHFによりエッチングして開口部とした。図10(A)に示すように、4つの同一形状の独立した開口部を同心円状に等間隔に形成した。素子のサイズはφ850μmであり、各開口部の寸法はφ80μmとし、開口部の中心が素子中央から180μm離れた位置に配置した。
次に、SiOの開口部に露出しているバッファ層をn層の一部が露出するまでRIEを用いてドライエッチングし、図10(B)に示すように、マスク表面の開口部の形状と同様の形状の露出部をバッファ層に形成した。その後、マスクを除去した。
次に、図10(C)に示すように、n側電極(Ti/Al、厚み:20nm/600nm)をスパッタ法により形成した。n側電極のパターンは、レジストパターンを形成後にスパッタ法によりレジストパターンの開口部にn側電極を形成し、レジストを除去するリフトオフ法を用いて作成した。n側電極は、露出部において露出したn層と接触する接触部を含む。接触部は、中心が露出部の中心と一致した直径65μmの円形部分と、配線部とつながる幅20μm、長さ約7.5μmの直線部分とからなる。n側電極は、バッファ層上(露出部における側面を含む)において接触部を電気的に連結させる配線部を含み、さらに配線部に接続するパッド部(直径:100μm)を素子中央に有する。さらに、パッド部上に中心を合わせてパッド電極(Ti/Au、厚み:20nm/200nm、直径:120μm)を形成した。上面図を用いて4つの接触部の面積を合計すると、13873μm、n側電極の面積はパッド電極を含めて31582μmである。
(実施例2)
p層形成後、かつ、p側電極形成前に、p層表面上に、n側電極のパッド部形成予定位置の直下に中心を合わせてSiOからなる絶縁層(厚み:300nm、直径:120μm)をプラズマCVD法により形成したこと以外は、実施例1と同様に、発光素子を作製した。
(比較例1)
マスクの開口部の形状、すなわちバッファ層に形成する露出部の形状と、n側電極の形状を以下のように変更した以外は、実施例1と同様にして、図13および図14に示すIII族窒化物半導体発光素子500を製造した。この素子では、バッファ層506には、外径200μm、内径150μmのドーナツ状に連続した露出部526を形成した。そして、露出したn層508の上および孔に囲まれたバッファ層506上に、n側電極522(直径:200μm)を形成した。すなわちn側電極は、露出部526と同じドーナツ形状の接触部と、接触部と接続する直径150μmの配線部兼パッド部を素子中央に有する。この比較例では、n側電極のn層との接触部は、ドーナツ状に連続した1つの領域である。上面図を用いて面積を計算すると、接触部の面積は13744μm、n側電極の面積は31425μmであり、実施例とほぼ同じである。
(比較例2)
p層形成後、かつ、p側電極形成前に、p層表面上に実施例2と同様の絶縁層を形成したこと以外は、比較例1と同様に発光素子を作製した。
<評価方法>
実施例1、2および比較例1、2の発光素子それぞれについてパッド部にワイヤーボンディングを行った。得られた発光素子に定電流電圧電源を用いて0〜300mAの所定の電流を流したときの素子のバッファ層側の上方に配置したフォトダイオードの電流値により評価した発光出力Poおよび順方向電圧Vfを、図11および図12にそれぞれ示した。
(評価結果)
図11および図12に示すとおり、比較例1は他の試験例に比べて発光出力Poが低い。また、比較例2はパッド部直下に絶縁層を設けたために比較例1に比べて高い発光出力Poを得ることができた。しかし、順方向電圧Vfが他の試験例に比べて高かった。一方で、実施例1および2は、発光出力Poが高く、かつ、順方向電圧Vfが低かった。これは、実施例1および2は、n側電極とn層との接触部を複数有しているためと考えられる。
本発明によれば、発光出力を向上させつつ順方向電圧を低下させたIII族窒化物半導体発光素子およびその製造方法を提供することができる。
100 III族窒化物半導体発光素子
102 成長用基板
104 リフトオフ層
106 バッファ層
108 n型III族窒化物半導体層
110 発光層
112 p型III族窒化物半導体層
116 p側電極
118 マスク
120 開口部
122 n側電極
122a パッド部
122b 配線部
122c 接触部
124 絶縁層
126 露出部
200 III族窒化物半導体発光素子
300 III族窒化物半導体発光素子
400 III族窒化物半導体発光素子

Claims (8)

  1. 第1電極と、
    該第1電極に接続された第1導電型III族窒化物半導体層と、
    該第1導電型III族窒化物半導体層の上に設けられた発光層と、
    該発光層の上に設けられた第2導電型III族窒化物半導体層と、
    該第2導電型III族窒化物半導体層上に設けられたアンドープIII族窒化物半導体層を含むバッファ層と、
    を有するIII族窒化物半導体発光素子であって、
    前記バッファ層は、前記第2導電型III族窒化物半導体層を露出する独立した複数の露出部を備え、
    前記バッファ層の前記露出部のそれぞれにおいて前記第2導電型III族窒化物半導体層と接触し、かつ、前記露出部における前記第2導電型III族窒化物半導体層を部分的に被覆する接触部を含み、前記露出部のそれぞれにおける接触部を互いに電気的に連結させる第2電極をさらに有し、
    前記第2電極の一部が前記バッファ層上に設けられることを特徴とするIII族窒化物半導体発光素子。
  2. 前記独立した複数の露出部は、形状および寸法が同一である請求項1に記載のIII族窒化物半導体発光素子。
  3. 前記アンドープIII族窒化物半導体層がAlN層である、請求項1または2に記載のIII族窒化物半導体発光素子。
  4. 前記第2電極は、前記接触部と、前記バッファ層上に設けられたパッド部と、前記接触部と前記パッド部とを連結する配線部と、を有する、請求項1〜3いずれか1項に記載のIII族窒化物半導体発光素子。
  5. 前記第2電極の直下、かつ、前記第1導電型III族窒化物半導体層の第1電極側の面上の一部に絶縁層を有する、請求項に記載のIII族窒化物半導体発光素子。
  6. 成長用基板の上にアンドープIII族窒化物半導体層を含むバッファ層、第2導電型III族窒化物半導体層、発光層、第1導電型III族窒化物半導体層をこの順に形成する工程と、
    前記第1導電型III族窒化物半導体層上に第1電極を形成する工程と、
    前記成長用基板を除去して前記バッファ層を露出させる工程と、
    露出した前記バッファ層の一部を除去して、前記第2導電型III族窒化物半導体層を露出する独立した複数の露出部を形成する工程と、
    前記露出部のそれぞれにおいて露出した前記第2導電型III族窒化物半導体層の上および前記バッファ層の上で連続した第2電極を形成する工程と、
    を有し、該第2電極は、前記バッファ層の前記露出部のそれぞれにおいて前記第2導電型III族窒化物半導体層と接触し、かつ、前記露出部における前記第2導電型III族窒化物半導体層を部分的に被覆する接触部を含み、前記露出部のそれぞれにおける接触部を互いに電気的に連結させることを特徴とするIII族窒化物半導体発光素子の製造方法。
  7. 前記独立した複数の露出部は、形状および寸法が同一である請求項6に記載のIII族窒化物半導体発光素子。
  8. 前記アンドープIII族窒化物半導体層がAlN層である、請求項6または7に記載のIII族窒化物半導体発光素子の製造方法。
JP2012193312A 2012-09-03 2012-09-03 Iii族窒化物半導体発光素子およびその製造方法 Active JP5514274B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012193312A JP5514274B2 (ja) 2012-09-03 2012-09-03 Iii族窒化物半導体発光素子およびその製造方法
CN201380045538.8A CN104603961A (zh) 2012-09-03 2013-08-30 第iii族氮化物半导体发光器件及其制造方法
PCT/JP2013/005138 WO2014034135A1 (ja) 2012-09-03 2013-08-30 Iii族窒化物半導体発光素子およびその製造方法
US14/423,348 US20150228845A1 (en) 2012-09-03 2013-08-30 Iii nitride semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012193312A JP5514274B2 (ja) 2012-09-03 2012-09-03 Iii族窒化物半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014049687A JP2014049687A (ja) 2014-03-17
JP5514274B2 true JP5514274B2 (ja) 2014-06-04

Family

ID=50182965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012193312A Active JP5514274B2 (ja) 2012-09-03 2012-09-03 Iii族窒化物半導体発光素子およびその製造方法

Country Status (4)

Country Link
US (1) US20150228845A1 (ja)
JP (1) JP5514274B2 (ja)
CN (1) CN104603961A (ja)
WO (1) WO2014034135A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150280A1 (ja) * 2016-03-01 2017-09-08 スタンレー電気株式会社 縦型紫外発光ダイオード
CN110783436B (zh) * 2019-11-08 2020-11-24 厦门乾照光电股份有限公司 一种具有隐形扩展电极的大尺寸发光二极管及制作方法
CN113745385B (zh) * 2021-07-28 2023-11-21 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148494B2 (ja) * 2001-12-04 2008-09-10 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP4159865B2 (ja) * 2002-12-11 2008-10-01 シャープ株式会社 窒化物系化合物半導体発光素子の製造方法
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
US7842963B2 (en) * 2006-10-18 2010-11-30 Koninklijke Philips Electronics N.V. Electrical contacts for a semiconductor light emitting apparatus
JP4985260B2 (ja) * 2007-09-18 2012-07-25 日立電線株式会社 発光装置
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
JP5793292B2 (ja) * 2010-02-17 2015-10-14 豊田合成株式会社 半導体発光素子
JP5052636B2 (ja) * 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
JP2014049687A (ja) 2014-03-17
CN104603961A (zh) 2015-05-06
US20150228845A1 (en) 2015-08-13
WO2014034135A1 (ja) 2014-03-06

Similar Documents

Publication Publication Date Title
JP5278317B2 (ja) 発光ダイオードの製造方法
US7439091B2 (en) Light-emitting diode and method for manufacturing the same
JP2008543032A (ja) InGaAlN発光装置とその製造方法
JP4119501B2 (ja) 半導体発光素子
JP5608589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
WO2010092783A1 (ja) 半導体発光素子およびその製造方法
US20160181494A1 (en) Method of Fabricating A Flip Chip Light Emitting Diode (FCLED) Die Having N-Conductor Layer
US7884381B2 (en) Light emitting device and method for fabricating the same including a back surface electrode with an Au alloy
JP5514274B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
TWI502774B (zh) Semiconductor light emitting element and manufacturing method thereof
JP2007036010A (ja) ショットキーバリアダイオード装置及びその製造方法
JP2004503096A (ja) InGaNベースの発光ダイオードチップ及びその製造方法
US20100200880A1 (en) Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
US20100065870A1 (en) Light emitting device
WO2005109530A1 (ja) 半導体発光素子およびその製法
TWI555240B (zh) Light emitting element
JP6190591B2 (ja) 半導体発光素子
JP5734935B2 (ja) 半導体装置及びその製造方法
JP2006287120A (ja) 発光素子及びその製造方法
JP2007103894A (ja) (Al、Ga、In)N系化合物半導体及びその製造方法
KR20150089548A (ko) 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법
JP4479388B2 (ja) 半導体発光素子の製造方法
JP2017139298A (ja) 半導体発光素子及びその製造方法
JP5880880B2 (ja) 窒化物発光素子
JP2009032761A (ja) 発光装置の製造方法及び発光装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140328

R150 Certificate of patent or registration of utility model

Ref document number: 5514274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250