TW565940B - Thin film transistor and method of fabricating the same - Google Patents

Thin film transistor and method of fabricating the same Download PDF

Info

Publication number
TW565940B
TW565940B TW091110325A TW91110325A TW565940B TW 565940 B TW565940 B TW 565940B TW 091110325 A TW091110325 A TW 091110325A TW 91110325 A TW91110325 A TW 91110325A TW 565940 B TW565940 B TW 565940B
Authority
TW
Taiwan
Prior art keywords
film transistor
manufacturing
gas
thin film
semiconductor layer
Prior art date
Application number
TW091110325A
Other languages
English (en)
Inventor
Kyounei Yasuda
Satoshi Ihida
Jukoh Funaki
Manabu Oyama
Yoshikazu Hatazawa
Original Assignee
Nec Lcd Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Lcd Technologies Ltd filed Critical Nec Lcd Technologies Ltd
Application granted granted Critical
Publication of TW565940B publication Critical patent/TW565940B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)

Description

565940 五、發明說明（1) 【發明背景】 1. 發明領域 本發明係關於/種薄膜電晶體及其製造方法，尤其關 於一種薄膜電晶體，具有逆向交錯（reverse —stagger)/構 造且能降低斷開漏電流（off-leakage current)，及此種 薄膜電晶體之製造方法。 2.相關技藝之說明 晶體（TFT)作為開關裝置 液晶顯示器。主動矩陣型 一主動矩陣基板，具有閘 、像素電極等等；一對向 等等、以及一液晶層，夾 之間。在主動矩陣型液晶 向依據跨加在排列於主動 排列於主動矩陣基板中之 線穿過每一像素中之液晶 示螢幕上。 陣基板上方，薄膜電晶體 體層上方且源極/汲極電 錯（forward-stagger) 層下方且源極/汲極電極 i ’專膜電晶體一般設計 目前已發展出包括有薄膜電 之主動矩陣型液晶顯示裝置用於 液晶顯示裝置設計成一般包括： 極配線、>及極配線、薄膜電晶體 基板，具有濾色器、黑色矩陣層 在該主動矩陣基板與該對向基板 顯示裝置中’液晶分子定向之方 矩陣基板與對向基板上之電極或 電極之電壓而轉動，藉以控制光 層，用以顯示所期望的影像於顯 假設半導體層形成於主動矩
子皮組合成发„ L 極形忐 馬閑極電極形成於半導 型，以於半導體層下方之正向交 形成於ί ΐ極電極形成於半導體 成逆6 導體層上方之逆向交錯 句交錯構造。
第7頁 565940 五、發明說明（2) 圖1係習知的具有逆向交錯構造之主動矩陣型液晶顯 示裝置之剖面圖。 參照圖1，在習知的主動矩陣基板中，閘極電極2 a形 成於玻璃基板1上，且間極絕緣膜3形成於玻璃基板1上， 覆盍閘極電極2 a。在閘極絕緣膜3上形成有島狀非晶石夕（下 文簡稱為"a-Siπ )層4a，將作為薄膜電晶體中之半導體 層，以及含有許多11型雜質之n+ a-Si層41)。3-8:1層43與]1 + a-S i層4b被部分地移除以定義一通道4d。汲極電極5a與源 極電極5b形成於n+ a-Si層4b上環繞通道4d。 純化絕緣膜7形成於閘極絕緣膜3上，覆蓋汲極電極5 a 與源極電極5 b，以使主動鉅陣基板之表面平坦化。 從源極電極5b上方部分地移除鈍化絕緣膜7以定義一 接觸6。包含有導電透明膜例如由氧化銦錫（丨nd丨um t丄n oxide ’ I TO)所組成之膜之像素電極8形成於接觸6與每一 像素中。對準膜9形成以覆蓋像素電極8與鈍化絕緣膜7。 ，然未圖示，但紅、綠、與藍濾色器形成於對向基板 中之每一像素中之玻璃基板上。塗覆層形成於濾色器上， 且由I T0所組成之透明電極形成於塗覆層上。類似於主動 ί ΐ ΐ i腔r。準膜形成於透明電極上，面對著主動矩陣基
λ 主動矩陣基板與對向基板兩者之對準膜皆 定向於一預定的方向。 才早、白 固定主:基板藉由其間所夾的間隔物I $隙於其間。液晶被導引入間隙中。
、 保所期差的開關特徵於主動矩陣型液晶顯示I
565940
/置及中朽2常重要的是QN電流，亦即#閑極導通時流過源極 /道及極電極之電流’相對地高，且0FF電流，亦即當閉= 導通時流過源極/汲極電極之電流，相對地低。 干梦Ϊ:龄習知的具有如前所述構造之主動矩陣型液晶顯 ，、裝置伴ik有下列問題··因位於薄膜電晶體及/或對、 上方之間隔部之充電而產生斷開漏電流於後通道中，且造 成薄膜電晶體功能錯誤，導致顯示缺陷之結果。 仏
為了防止斷開漏電流產生於後通道中，日本專利第 262 1 6 1 9號與日本專利公報第692 46號已建議一種主動矩陣 型液晶顯示裝置，其中非活性層形成於定義一通道之 石夕層之表面。 下文將參照圖2A至2C與3說明此建議的主動矩陣型液 晶顯示裝置。 圖2 A至2 C係日本專利第2 6 2 1 6 1 9號所建議的主動矩陣 基板之剖面圖，顯示其製造方法之各步驟。 曰本專利第2 6 2 1 6 1 9號所建議的主動矩陣基板之製造 如下。 首先’如圖2A所示，金屬膜例如鉻膜形成於電性絕緣
透明基板1 9上。然後’藉由光微影與蝕刻術使金屬膜圖案 化成閘極電極2 a。 然後’如圖2 B所不’閘極絕緣膜3形成於電性絕緣透 明基板19上，覆蓋閘極電極2&。然後，半導體層2〇形成於 閘極絕緣膜3上。 然後，如圖2C所示，半導體層2〇暴露至氫電漿21，藉
565940 五、發明說明（4) 以使半導體層2 0之表面非活性化。 然後，雖然未圖示，保護膜形成於半導體層2 0上方， 且形成有源極/汲極電極，經由形成於通道附近接觸孔而 電性接觸於半導體層2 0。然後，第二保護膜形成以覆蓋所 產生的構造。 如前所述，在日本專利第2 6 2 1 6 1 9號所揭露之主動矩 陣型液晶顯示裝置之製造方法中，半導體層2 0在形成保護 膜用以保護薄膜電晶體之前暴露至氫電漿2 1，藉以增加表 面能階於半導體層2 0與保護層間之介面。結果，薄膜電晶 體中之後通道被非活性化，導致當薄膜電晶體不導通時流 過後通道之漏電流可降低。 圖3係前述日本專利公報第6 -9246號所建議之主動矩 陣基板之剖面圖。 在所建議的主動矩陣基板中，由N i C r所組成之閘極電 極2a形成於玻璃基板1上。閘極絕緣膜3形成於玻璃基板1 上’覆盍閘極電極2a。非晶石夕層與n+非晶石夕層4b形成於 閘極絕緣膜3上。藉由乾蝕刻部分地移除n+非晶矽層4b與 非晶矽層4a而形成後通道。在實行乾蝕刻製程之設備中， 藉由使非晶矽層4 a於存在有氮、氧、碳、與硼中至少一個 之氣體環境中暴露至電漿，使非晶矽層4a之表面形成有含 氧、破、與其他元素之變質層22。 如前所述，在前述日本專利公報第6 — 9246號中，在乾 餘刻以形成後通道之後，非晶矽層在乾蝕刻半導體以形成 後通道之設備中於前述氣體環境中暴露至電漿，藉以形成
565940 五、發明說明（5) 變質層22於非 此確保薄膜電 依據前述 化後通道可降 然而，首 導體層20於製 受污染，導致 第二提及 既然半導體層 然而，前 充分地非活性 且無法避免顯 晶石夕層4 a之表面後 晶體中之OFF 電流 習知的主動矩陣基 低斷開漏電流至某 先提及的習知方法 造後暴露至大氣環 後通道之電位可能 的習知方法克服前 在將實行乾蝕刻之 述兩種習知的主動 化、無法有效地抑 示螢幕上之顯示缺 【發明 有 目的在 薄膜電 流產生 在 法，包 板上方 導體層 該半導 更 通道處，复糸 ^ 降低。’、為—穩定層。 板之製造方法，藉由不活 一程度。 伴隨有下列問· Γ幻問喊·既然半 扰，故半導體層20之表 發生變動。 矛面 j半導體層污染之問題， 設備中暴露至氧電漿。 矩陣基板皆無&藉 制斷開漏電流之產生電ς 陷。 亚 概述】 鑒於習知的主動矩陣基板中之前述問題，本發 於提供一種薄膜電晶體及其製造方法，能藉由位 晶體上方之間隔部與對準膜之充電而防止斷開當 於後通道中，進而更防止顯示缺陷。 '、電 本發明之一態樣中，提供一種薄膜電晶體之製& 含下列步驟：U)形成一半導體層於一電性 ,(b)藉由使用一第一氣體而施加第一電漿至哕^ ，以及（c )藉由使用一第二氣體而施加第二:“ 體層。 冤，灸至 提供一種薄膜電晶體之製造方法，包含下列步驟·
第11頁 565940 五、發明說明（6) (a)形成一閘極電極於一電 極絕緣膜於該電性絕緣A ^ 、、、、· 土板上；（b)形成一閘 # + 覆蓋該閉極電極形 A =二:;〜】r緣臈上，位於該閘極電極上方 半導體層；(:）圖案;匕：以；，兩者皆電性接觸於該 用-第-氣體而施加第一 道；⑴藉由使 用第一矶體而施加弟二電裝至 田使 成一電性絕緣膜以覆蓋該半導體層。V體層，以及（h)形 又更提供一種薄膜電晶體之^ 驟：（a)在一膜形成設備中形成二 駚馬匕3下列步 第-氣體至該膜形成設備内 體層；⑻導入一 層；⑷氣體至該臈形漿至該半導體 電漿至該半導體層；⑷，案化該二以施加第二 (e)在該膜形成設備中形成一通道保譜ί = 通道； 以及（f)形成一電性絕緣嗥以覆蓋該“體二通這上方； 在依據本發明之前述方法中層。 體而施加第一電漿至一半導體層 U由使用-第一氣 第二氣體而施加第二電漿至一半 以及藉由使用一 無特定順序。藉由使用—第一氣體而驟的實行並 導體層之該步驟的實行得早於藉由電漿至一半 第二電漿至一半導體層之該步驟。 二氣體而施加 用一第二氣體而施加第二電漿至一騁=式為··藉由使 行得早於藉由使用-第-氣體而施加第該步驟的實 層之該步驟。 罘 電漿至一半導體 第12頁 565940 五、發明說明（7) 在本發明之另一態 半導體層，該半導 一第二氣體之至少 該元素之原子數係 一個之原子數，並 一氣體之該元素之 半導體層之比該表 >辰度焉於該第一氣 依據本發明之 (back-gate)特徵 C f r ο n t - g a t e )電壓 汲極電流等於或小 下文將說明前 本發明可藉由 斷開漏電流，降低 形成電性絕緣層時 理由如下。 如同下文中第 與第二電漿步驟於 成電性絕緣膜之前 露於氧電漿，且在 漿。第二電漿步驟 被非活性化。 此外，藉由加 樣中，提供一種豕膜電晶 體層包括有一第一氣體之 一元素，其中該第二氣體 小於該第一氣體之複數個 且在該半導體層之一表面 濃度高於該第二氣體之該 面更深的區域中該第二氣 體之該元素。 薄膜電晶體最好具有下列 :當汲極電壓等於10V、前 等於-10V、且後閘極電壓 於1 X 10 -10 A。 述本發明所獲得的優點。 形成一穩定的不活化層而 電性絕緣層之應力，且防 受到損害。 一實施例將說明地，依據 半導體層被飯刻以形成通 實行。在第一電漿步驟中 第二電漿步驟中，半導體 確保半導體層中氧原子無 體，包括有一 至少一元素與 含有一元素， 元素中之至少 之附近處該第 元素，且在該 體之該元素之 的後閘極 閘極 等於1 0 V時， 抑制後通道4 止半導體層方 本發明，第一 道之後但於形 ’半導體層暴 層暴露於氫電 法進入的區4 熱基板於一預定的溫度以促進半導體層
第13頁 565940 五、發明說明（8) 非活性化。
更且，藉由以等於或小於預定的功率之功率形成一電 性絕緣膜於非活性層上，可形成一穩定的非活性層、降低 非活性層之應力、且防止非活性層於形成電性絕緣膜時受 到損害。 藉由實行前述步驟，可形成一穩定的非活性層，因 此，抑制後通道之斷開漏電流。
如同下文中第二實施例所說明地，藉由在一將形成通 道保護層的設備中施加第一電漿例如氧電漿至半導體層而 形成一非活性層於半導體層之表面，然後藉由加熱一基板 於一預定的溫度更加使非活性層非活性化。 此外，第二電漿例如氧電漿施加至半導體層，以形成 一非活性層於半導體層中第一電漿步驟之氧原子無法進入 的區域中。 結果，可形成一穩定的非活性層，因此，抑制後通道 之斷開漏電流。 【較佳實施例之詳細說明】
[第一實施例] 下文將參照圖4、5、6A至6E、以及7A與7B說明依據本 發明第一實施例之主動矩陣型液晶顯示裝置及其製造方 法。 依據第一實施例之主動矩陣型液晶顯示裝置係具有逆 向交錯構造之通道蝕刻型主動矩陣液晶顯示裝置。
第14頁 565940 五、發明說明（9) 圖4係依據第一實施例之主動矩陣型液晶顯示裝置之 剖面圖，且圖5係其平面圖。圖4係沿著圖5之線I I v的剖 面圖。 參照圖4，依據第一實施例之主動矩陣型液晶顯示裝 置包含：一基板3 0，其上製造有薄膜電晶體（tft)(下文中 簡稱為「T F T基板3 0」）；一對向基板4 0，排列成面對著 TFT基板30 ;以及一液晶層50，夾在TFT基板30與對向基板 40 間。 土 TFT基板30包含：一玻璃基板1 ; 一閘極電極2a，形成 於玻璃基板1上；一閘極絕緣膜3，形成於玻璃基板1上， 覆蓋閘極電極2a ; —非晶矽（下文中簡稱為ra-Si」）層 4 a，形成於閘極絕緣膜3上，位於閘極電極2 a上方；一 n + a - Si層4b，形成於a-Si層4a上；一非活性層4C，形成於 a-Si層4a之表面處之通道中，位於閘極電極2&上方；一汲 極電極5a與一源極電極5b，兩者皆形成於閘極絕緣膜3 上，覆蓋n+ a-Si層4b ; —鈍化絕緣膜7，形成於閘極絕緣 膜3，覆蓋非活性層4c、汲極電極5&、與源極電極5b ; 一 像素電極8，形成於鈍化絕緣膜7上且經由因部分移除純化 絕緣膜7所形成的接觸6而電性接觸於源極電極5b ;以及一 對準膜9，覆蓋鈍化絕緣膜7與像素電極8。 參照圖5，在TFT基板30上形成有彼此垂直的閘極線2 與沒極線5。作用如開關裝置之薄膜電晶體（TFT ) 4排列於 閘極線2與没極線5之父又處附近。如圖4所示，每一薄膜 電晶體4之後通道處形成有非活性層4 c。
565940
回頭參照圖4，面對著TFT基板3〇之對向基板4〇包含： 一玻璃基板11 ;複數個濾色器12，形成於玻璃基板n上用 以產生紅（R)、綠（G)、與藍（B)影像；一塗覆層13，形成 於濾色器12上；一透明電極，形成於塗覆層13上且 化銦錫（IT〇)所組成；以及一對準膜9，形成於透明電極14 上0 複數個間隔部10被夾在TFT基板30與對向基板40間， 用以確保液晶層5 0之厚度。一密封部（未圖示）形成為環繞 著液晶層5 0，以防止液晶漏逸。 ％ 下文將參照圖6A至6E說明TFT基板30之製造方法。 首先，如圖6A所示，TFT 4之製造如下。 厚度約為200 nm的鉻（Cr)膜藉由，舉例而言，濺鍍而 形成於玻璃基板1上。然後，藉由平版印刷術與乾餘刻使 鉻膜圖案化成閘極電極2 a。 然後’厚度約為5 0 0 n m且由氮化石夕所組成的閘極絕緣 膜3藉由’舉例而言，化學蒸氣沉積（chemicai vapor '' deposi t ion，CVD)而形成於玻璃基板1上。然後，將作為 丁？丁4中之半導體層的3-8丨層48與11+3“3丨層413接續地形成 於閘極絕緣膜3上。a-Si層4a之厚度約為3〇〇 nm且n+ a〜Si 層4b之厚度約為50 nm。 在a-Si層4a與n+ a_Si層4b圖案化成島狀之後，厚度 約為1 5 0 nra的鉻膜藉由，舉例而言，濺鍍而形成於整個閉 極絕緣膜3上方，覆蓋島狀a-Si層4a與n+ a-Si層4b。 然後，光阻圖案1 5形成於鉻膜上。然後，將結果放人
565940
乾蝕刻設備中。在乾蝕刻設備中，使用光阻圖案15作為遮 罩’鉻膜圖案化成汲極線5、汲極電極5&、與源極電極 5b。 〃 然後， 被部分蝕刻 區域顯現出 舉例而 以餘刻。 蚀刻氣 氣體壓 RF功率 通道之 在習知 將1從乾姓刻 t絶緣膜7 < 相對地 用以實行第 暴露至氧電 面下形成非 實行氧 氧氣流 氧氣壓 功率密 時間： 如圖6B所示，a —Si層4a與n+ a —Si層41)兩者皆 ，使得夾在汲極電極5a與源極電極5b間之通道 來。 吕，a-Si層4a與n+ a - Si層4b係由下列條件加
體流率：5 0 0 seem 力：20 Pa :約為600 W 深度從a-Si層4a之表面起約為1〇〇 nm。 的主動矩陣基板之製造方法中，所產生的結果 设備中取出，且導引入另一設備，用以沉積鈍 ，在第一實施例中，氧氣導引入乾蝕刻設備中 一電裝製程，亦即氧電漿製程，其中^^層“ 漿16，如圖6B所示，以在不污染a-Si層4a之表 活性層4c於a-Si層4a之表面。 率 力 度 電漿製程之條件之一例子如下。 BOO seem 140 Pa 0.5 W / c m2 約為20秒
第17頁 565940 五、發明說明（12) 由氧電漿製程形成非活性層4 C之理由說明如下。 因為存在於a-Si層4a之表面的矽之非結合鍵被氧所故 結，所以使a-Sl層“之表面非活性化。另外亦可，既缺= 電衆16施加至受到光阻圖案15所覆蓋的a_s^4a，故因 構成光阻圖案15之元素被氧電漿16所蝕刻，所以使a —si = 4a之表面非活性化，所蝕刻的元素被1。層“吸收至其^ 面，導致形成一作為非活性層4 c的變質厣。 /、又 在習知的主動矩陣基板之製造方法;，移除光阻圖 1 5，然後，鈍化絕緣膜7形成於基板1上方。 ” 相對地，在第一實施例中，如圖6C所示，為了確保. a-Si層4a之表面之非活性化’亦即更確定地形成非活性声 4c，在沉積鈍化絕緣膜7之前先實行加熱玻璃基板}之二 與施加氫電毁丨7至a-Si層4a作為第二電漿製程之步驟。驛 *具體言之，所產生結果導引入一設備中，用以實 學蒸氣沉積（CVD )，以形成鈍化絕緣膜7，且所產生士 在該設備中於溫度大約25〇。^大約35〇。〇之範圍口 = 約為十分鐘，其中溫度係以大約28(rc至大約32(rc ^ = 氫氣流率 氫氣壓力 功率密度 基板溫度
1000 seem 70 Pa 1· 0 W/cm2 約為3 0 0 °C 内為較佳。然後’第二電漿製程係以下列條件加 ^ 惫盗技态· 1 Π Π Π on p m A貝仃0 時間：約為1 0秒 加熱基板之步驟之實行使已經導入…層“之表面之
565940
氫活化，藉以促進矽被氫炊姓从#甘Λ (dangling bond)之氫被釋放層】&之/面的垂懸鍵 懸；的度’則無法促進氳終結…“之表面的垂 據此，絕對必需 發明人已經進行實驗 況為加熱基板於溫度 者為加熱基板於溫度 因為氧原子係相 中’亦即已經在乾蝕 層4a之表面附近的區 尺寸小於氧原子，故 4a。結果，可認為存 亦即氧原子無法達到 性化。 於適當範圍中之溫度下 以確定此範圍。實驗結 大約25 0 °c至35(TC之範 大約28 0。〇至32 0 °C之範 對大，所以可認為在第 刻設備中實行的氧電漿 域被氧原子非活性化。 氫原子可比氧原子更深 在於比a~Si層4a之表面 的區域之矽被氫原子終 加熱基板。本 果顯示較佳情 圍内，且更佳 圍内。 一電漿製程 製程，僅a-Si 既然氫原子之 地進入a-Si層 更深的區域， 結，因而非活
• 如前所述，第一電漿製程例如氧電漿製程與第二電漿 製程例如氫電漿製程之組合確保a-S i層4a之表面祚活性 化’亦即將形成於a-Si層4a之表面的非活性層4c。 · 然後，反應氣體導引入CVD設備中。然後，如圖6D所 不’鈍化絕緣膜7形成於所產生的結果上方。鈍化絕緣膜7 之厚度約為400 nm。 在第一實施例中，在形成鈍化絕緣膜7之步驟中’鈍 … 化絕緣膜7形成之功率設定為小，藉以降低後通道之斷開
第19頁 565940
五、發明說明（14) 漏電流。 理由如下 即使非活性層4c形成於a_Si 緣膜7以高功率形成於非活性曰：之，面’，若純化絕 化絕緣膜7形成時受損宝，日/十一則341層“仍於鈍 生的鈍化絕緣膜7中，、；致後通或，的殘留應力存留於所產 Λ τ ^ , Λ Λ ^ ^ ^ = 成之功率密度約為正常功率密产^ ，鈍化絕緣膜7形 生的鈍化絕緣膜7中之殘留岸/且之^之一 ’ u降低所產
同者ί正常二成鈍化絕緣膜7之條件(A)與形成相 u有之正市條件（B)之例子顯示如下。 條件（A)
反應氣體壓力：200 Pa 功率密度：0. 1 W/cm2 基板溫度：約為3 0 0 °C 條件（B) 反應氣體壓力：20 0 Pa 功率密度：0. 5 W/cm2 基板溫度：約為3 0 0 °C
然後，如圖Μ所示，於源極電極5b上方部分地移除鈍 絕緣膜7，用以形成接觸6。然後，像素電極8形成於每 :像素區域中之純化絕緣膜7上，填滿接觸6。像素電極8 係由導電透明材料例如氧化銦錫（IT〇)所組成且厚度約為 40 nm 〇
第20頁 •---- 565940 五、發明說明（15) 在面對著T F T基板3 0之對向基板4 0中，紅、綠、與藍 滤色器1 2以關聯於每一像素的方式排列於玻璃基板11上， 且塗覆層1 3與由I T 0所組成的透明電極丨4形成於濾色器j 2 上。 然後’對準膜9形成於TFT基板30與對向基板40兩者 上’使彳于對準膜9彼此面對，然後定向於一預定的方向。 然後，TFT基板30與對向基板4〇藉由夾在其間用以確 保一間隙於其間之間隔部1 〇而彼此貼合。然後，液晶導引
入間隙内。因此，元成依據第一實施例之主動矩陣型液晶 顯示裝置。 其製發 之後， ;(b) )在金 ，亦艮I 鈍化夠 4之相 基板戈 漏電g
依據第一實施例之主動矩陣型液晶顯示裝置及 方法，藉由U)在蝕刻a-^層“以形成通道之步驟 施加第一電漿製程，亦即氧電漿製程，至a —Si層“ 在鈍化絕緣膜7於CVD設備中沉積之前加熱基板:（c 化絕緣膜7於CVD設備中沉積之前施加第二電漿製程 氮電衆製程，至a-Si層4a;以及（d)以低功率形成 緣膜7，可形成非活性層4c於a-Si層“之表面在TFT 通道中。所形成的非活性層4c比在習知的主動矩陣 產生於後通道。 ㈣斷開 圖7A與7B係顯示由前述依據第—每 液晶顯示裝置及其製造方法所獲得的^:之圖。矩F型 圖7A係顯示在習知的TFT與依攄替回 過源極與波極之漏電流1(1之圖，复中弟：貫施例训中流 八τ所施加的後閘極電壓
第21頁 565940 五、發明說明（16)
Vbg位於-20V至20V之範圍内，更且沒極電壓μ固定於ιον 且前閘極電壓Vfg固定於-i〇V。在習知的TFT中，僅氫電漿 製程施加至a - S i層，然而在依據第一實施例之τ f τ中，氧 與氫電漿製程兩者皆施加至a —Si層乜、基板被加熱、並且 鈍化絕緣膜7以低功率形成。在考量由間隔部1〇所造成的 充電或其他因素下决定後閘極電壓Mg位於—至20V之範 圍内。漏電流Id相等於當閘極寬度w對閘極長度乙之比值設 定成等於1 (W/L = 1)時所獲得的電流。 如圖7A所顯明地，在僅氫電漿施加至a — Si層之習知的 TFT中，於後閘極電壓Vbg為正之區域内（亦即圖7A中之右 半區域)’當後閘極電壓Vbg增加時，漏電流1(1會顯著地增 加。、相對地，在依據第一實施例之TFT中，於後閘極電壓 Vbg一為正之區域内’漏電流Id僅些微增加。此意謂依據第 生液日日颂不裝置可有效地抑制斷開漏 電流產生於後通道。 圖7B係顯示源極-汲極電心與形成鈍化絕緣膜7之功 率密度，之關係’其條件為汲極電壓Vd設成等於1〇^、 閘極電壓V f g設成等於—1 Q V、邗邕祛 UV並且後閘極電壓Vbg設成等於 1 U V ° 顯明，偏若功率密度太高，則a-Si層40受 相且因為存在於鈍化絕緣膜7中之殘留應力所曰 漏電流；另一方面，倘芒#安令命丄， 同的 為保護膜之功能變差。據此；太：，鈍化絕緣膜7作 又左骒此，存在較佳的功率密詹笳囹， 可防止漏電流增加且防止鈍化絕緣膜”乍為保護膜之功能
第22頁 565940 五、發明說明（17) 降低。 本發明人已經進行實驗以驗證此 圍。依據實驗結果，功率密度之較佳功率密度範 W/cm2，且更加的範圍為〇· 05至〇· 2 w/cm2。〇· 05至I 〇 雖然在第一實施例中第一電漿 漿製程使用氫氣’但電漿製程所用的氣體虱氣且第二電 體。舉例而言，氮、碳、蝴、或二限於此等氣 氧與氫皆得使用於第一及/以：獨地或叙合地，以及 白付使用於弟一及/或苐二電漿製程中。 較佳者為第二電漿製程所用的氣 麵程所用的氣體中^!個= 以”中使用氦氣之組合，以及在第—電漿製程中使 用虱軋^在第二電漿製程中使用氫氣之組合。 在刖述第一實施例中，實行四個步驟，亦即，施加氧 電裝至a-Si層4a之步驟、施加氫電漿至&_^層4&之步驟' 加熱基板之步驟、以及以低功率密度形成鈍化絕緣膜7之 步驟。然而，既然當氫電漿施加至3 -S i層4a時以及當以低 功率潘、度形成鈍化絕緣膜7時基板被加熱，故即使未實行 加熱基板之步驟，仍可某種程度地降低斷開漏電流。此 外’施加氧電漿至a —Si層4a之步驟與施加氫電漿至a-Si層 4 a之步驟之組合或者施加氧電漿至a - s i層4 a之步驟、施加 氲電漿至a - S i層4 a之步驟、以及加熱基板之步驟之組合將 使其非活性層4c不僅能形成於a-Si層4c之表面，亦能形 成於比非活性層4 c之表面更深的區域中，亦即在第一電漿
第23頁 565940 五、發明說明（18) 製程中氧原子無法進入之區域。因此，即使鈍化絕緣膜7 係以正常功率密度形成仍可降低斷開漏電流。 簡言之，前述四個步驟得以下列組合加以實行： (A )第一電漿製程例如氧電漿製程與第二電漿製程例 如氫電漿製程之組合； (B)第一電漿製程、第一電漿製程、與加熱基板之步 驟之組合； (C )第一電漿製程、第二電漿製程、與以低功率密度 形成鈍化絕緣膜之步驟之組合；以及 (D)第一電漿製程、第二電漿製程、加熱基板之步 驟、與以低功率密度形成鈍化絕緣膜之步驟之組合。 在第一實施例中，藉由導入氧氣至乾蝕刻設備中，以 施加氧電漿至a-Si層4a，用以非活性化後通道，使存在 a-Si層4a之表面的矽之非結合鍵由氧所終結。斷開漏 亦可藉由在乾蝕刻a-Si層4a以形成通道之步驟之後 = 外（UV)及/或臭氧清洗基板而降低。 9 、 依據本發明人已經進行的實驗之結果，第一電^制 :、第二電漿製程、以及藉著UV及/或臭氧清洗基板κ之衣步 驟之組合可有效地降低斷開漏電流。 [第二實施例] 下文將參照圖8與9Α至9Ε說明依據本發明第一每 之主動矩陣型液晶顯示裝置及其製造方法1'月第一只^例 依據第二實施例之主動矩陣型液晶顯示裝置係 565940 五、發明說明（19) 向交錯構造之通道保護型主動矩陣液_晶顯示裝置。 圖8係依據第二實施例之主動矩陣型液晶顯示裝置之 剖面圖。 參照圖8，依據第二實施例之主動矩陣型液晶顯示裝 置包含：一基板31，其上製造有薄膜電晶體（71；^)(下文中 簡稱為「TFT基板3 1」）；一對向基板4〇，排列成面對著 TFT基板31 ;以及一液晶層5〇，夾在TFT基板31與對向基板 40間。 TFT基板31包含··一玻璃基板1 ; 一閘極電極2a，形成 於，璃基板1上、一閘極絕緣膜3，形成於玻璃基板丨上， 覆蓋閘極電極2a ; —非晶矽（下文簡稱為ra-Si」）層“， 形成於閘極絕緣膜3上，位於閘極電極2&上方；一非活性 層4c ’形成於a — Si層仏上，位於閘極電極2 &上方；一通道 保遵層18 ’形成於非活性層4(：上；一n+ a —以層“，形成 於a Si層4a上，覆蓋非活性層4C與通道保護層丨8 ; 一汲極 電f 5a與一源極電極5b，兩者皆形成於閘極絕緣膜3上， 覆蓋n + a - S i層4 b，環繞通道；一鈍化絕緣膜7，形成於閘 極絕緣膜3上，覆蓋通道保護層18、汲極電極5a、與源極 f極5 b ’像素電極8，形成於鈍化絕緣膜7上且經由因部 77移除純化絕緣膜7所形成的接觸6而電性接觸於源極電極 5 b X及 對準膜9，覆蓋鈍化絕緣膜7與像素電極8。 第二實施例中之對向基板4〇具有相同於第一實施例中 之對向基板4 〇之構造。 類似於第一實施例，複數個間隔部1 0被夾在TFT基板
第25頁 565940 五、發明說明（20) 31與對向基板4 〇間，用以確保液晶層5 〇之厚度。一密封部 (未圖示）形成為環繞著液晶層5 0，以防止液晶漏逸。 下文將參照圖9A至9E說明TFT基板31之製造方法。 首先，如圖9A所示，厚度約為200 nm的鉻（Cr)膜藉 由’舉例而言，濺鍍而形成於玻璃基板1上。然後，藉由 平版印刷術與乾蝕刻使鉻膜圖案化成閘極電極2 a。 然後，厚度約為5 0 0 nm且由氮化矽所組成的閘極絕緣 膜3藉由’舉例而言，化學蒸氣沉積（CVD)形成於玻璃基板 1上。然後，將作為TFT 4中之半導體層的a-si層4a形成於 閑極絕緣膜3上。a-si層4a之厚度約為3〇〇 nm。 然後a-Si層4a圖案化成一島。 在習知的通道保護型液晶顯示裝置之製造方法中，通 道保護膜18將形成於& —Si層“之通道上。 相對地，在第二實施例中，於形成通道保護膜丨8之前 先貫行下列步驟，以降低後通道之斷開漏電流。 =先，如圖9B所示，所產生的結果導引入一設備中， 3以2由CVD形成通道保護獏18。然後，實行第一電漿製 Ί即’乳電裝施加至a—Siwa，以形 c於 a-Si層4a之表面。 ，5實仃氧電漿製程之條件之一例子如下。 氧氣流率：80 0 sccm 氧氣壓力：14〇 Pa 功率密度：〇. 5 W/cm2 時間：約為2 〇秒
565940 五、發明說明（21) 氧電漿製程藉著氧原子終結存在a〜Si居4 之非結合鍵，藉以非活性化卜。声仏 曰a之表面的矽 然士後，如圖9。所示，在氯電裝施加^面。 具體言之，所產生的結果遙 — 化學蒸氣沉積(CVD)，且加熱於3。。+2〇m，用以實行 鐘，舉例而言。然後’ A電生寺：約!。分 約㈣：舉例而言，氯電浆製程係以下斤=:吉果”大 虱氣流率：1 η η η 一 ’、+加以只行。 氫氣流率 氫氣壓力 功率密度 基板溫度 1000 seem 7 0 Pa 1. 0 W/cm2 約為3 0 0 °C 倘右所產生的結果或基板古 已經終結a-Si犀4a t #而&千縣”、、 间 度，可能使 面ml 垂懸鍵之氫被釋放。另一方 沪促谁^故生的結果或基板加熱至太低的溫度，則不可 月匕促進虱終結a - SU4a之表面的垂懸鍵。X則不了 大約Μ ο ，第一貫施例，較佳者為加熱基板於溫度 ΐΐϊ圍内C之範圍内，且更佳者為大約2 80 °c至320 护成：ί π如圖9D所示’反應氣體導引入CVD設備中，以 後所組成的通道保護膜18於非活性層4c上。然 中之部I、。道保護膜18，用以移除在通道區域以外之區域 第27頁 565940 五、發明說明（22) 非活性層4c不僅形成於TFT之通道區域上，亦形成於 TFT之源極/汲極區域上。倘若源極與汲極電極5&與51)重疊 著非活性層4 c，則前通道處之電晶體特徵可能變差。據 此’在第二實施例中，當蝕刻通道保護膜1 8亦移除在通道 區域以外之區域中之非活性層4 c。 然後’藉由CVD沉積厚度約為50 nm的n+ a-Si層4b於 所產生的結果上方，繼而圖案化成一島狀TFT區域。 然後’藉由濺鑛沉積厚度約為1 50 nm的鉻膜於所產生 的結果上方’繼而圖案化成汲極線5、汲極電極5 a、與源 極電極5b。 ' 然後，形成鈍化絕緣膜7，用以平坦化TFT基板31。類 似於前述第一實施例，鈍化絕緣膜7係以小的功率密度形 成’以防止a-Si層4a於鈍化絕緣層7形成時受損害，且防 止南的殘留應力存留於純化絕緣膜7中，該殘留應力將造 成高的斷開漏電流於後通道中。 為了避免高的斷開漏電流產生之問題，鈍化絕緣膜7 係以大約正常功率密度之五分之一之功率密度來形成，類 似於第一實施例。 第二實施例中形成鈍化絕緣膜7之條件之一例子顯示 如下。 反應氣體壓力·· 20 0 Pa
功率密度：0.1 W/cm2 基板溫度：約為3 0 0 °C 然後，如圖9E所示，於源極電極5b上方部分地移除鈍
565940 五、發明說明（23) 2絕緣膜7，用以形成接觸6。然後，像素電極8形成於每 :J素區域中之鈍化絕緣膜7上，填滿接觸6。像素電極8 糸由導電透明材料例如氧化銦錫（丨T〇)所組成。 、、f面對著TFT基板31之對向基板40中，紅、綠、與藍 遽色器1 2以關聯於每一像素的方式排列於玻璃基板丨丨上， 且塗覆層13與由ΙΤ0所組成的透明電極14形成於濾色器12 上0 然後’對準膜9形成於TFT基板31與對向基板4〇兩者 上使得對準膜9彼此面對，然後定向於一預定的方向。 然後’ TFT基板31與對向基板40藉由夾在其間用以確 保間隙於其間之間隔部1 0而彼此貼合。然後，液晶導引 入間隙内。因此，完成依據第二實施例之主動矩陣型液晶 顯示裝置。 、依據第二實施例之主動矩陣型液晶顯示裝置及其製造 方法可形成非活性層4c於a-Si層4a之表面在TFT 4之後通 ，中藉由（a)在通道保護膜18於CVD設備中沉積之前施加 第一電漿製程，亦即氧電漿製程，至a — Si層“ ；（b)在鈍 化絕緣膜7於CVD設備中沉積之前加熱基板；（c)在鈍化絕 緣，7於CVD設備中沉積之前施加第二電漿製程，亦即氫電 漿製耘’至a - S i層4 a ;以及（d)以低功率密度形成鈍化絕 緣膜7。所形成的非活性層4 c比在習知的主動矩陣基板之 形成方法中所形成的非活性層更穩定，且抑制斷開漏電流 產生於TFT之後通道。 類似於第一實施例’第一與第二電漿製程所用的氣體
565940
五、發明說明（24) 不限於氧與氫氣。舉例而言，氮、碳、硼、或氦單獨地或 組合地，以及氧與氫皆得使用於第一及/或第二電漿製程 中 〇 在前述第一實施例中，實行四個步驟，亦即，施加氧 電漿至a-Si層4a之步驟、施加氫電漿至a-Si層4a之步驟、 加熱基板之步驟、以及以低功率密度形成鈍化絕緣膜7之 步驟。類似於第一實施例，舉例而言，得省略加熱基板之 步驟。 類似於第一實施例，前述四個步驟得以下列組合加以 實行： (A )第一電漿製程例如氧電漿製程與第二電漿製程例 如氫電漿製程之組合； (B)第一電漿製程、第二電漿製程、與加熱基板之步 驟之組合； (c)第一電漿製程、第二電漿製程、與以低功率密度 形成鈍化絕緣膜之步驟之組合；以及 (D)第一電漿製程、第二電漿製程、加熱基板之步 驟、與以低功率密度形成鈍化絕緣膜之步驟之組合。 ^ 、雖然在第一與第二實施例中，本發明應用至濾色器j 2 ，^於對向基板4〇上之主動矩陣基板，但本發明不限於此 等貫施例。舉例而言，本發明得應用至c〇T(⑶1 〇r f丨丨ter on TFT ’濾色器在TFT上）構造，其中濾色器12係形成於 TFT基板3〇或31上。
565940 圖式簡單說明 圖1係習知的主動矩陣基板之剖面圖。 圖2 A至2 C係另一習知的主動矩陣基板之剖面圖，闡述 其製造方法之各步驟。 圖3係又另一習知的主動矩陣基板之剖面圖。 圖4係依據第一實施例之主動矩陣型液晶顯示裝置之 剖 面圖。 圖5係依據第- -實施例之主動矩陣型液晶顯示裝置之 平 面圖。 圖6A至6E係依 據第一實施例 之主動矩陣 型液晶顯不裝 置 之剖面圖，闡述 其製造方法之 各步驟。 圖7A與7B係顯 示依據第一實 施例之主動 矩陣型液晶顯 示 裝置所獲得的優 點及其製造方 法。 圖8係依據第二實施例之主動矩陣型液晶顯示裝置之 剖 面圖。 圖9A至9E係依 據第二實施例 之主動矩陣 型液晶顯不裝 置 之剖面圖，闡述 其製造方法之 各步驟。 [ 符號說明】 1 玻璃基板 2 閘極線 2a 閘極電極 3 閘極絕緣膜 4 薄膜電晶體（TFT) 4a a-Si 層
第31頁
565940 圖式簡單說明 4b n+ a-Si ) 4c 非活性層 4d 通道 5 汲極線 5a 汲極電極 5b 源極電極 6 接觸 7 鈍化絕緣膜
8 像素電極
9 對準膜 10 間隔部 11 玻璃基板 12 濾色器 13 塗覆層 14 透明電極 15 光阻圖案 16 氧電漿 17 氫電漿 18 通道保護層 19 電性絕緣透明基板 20 半導體層 21 氬電漿 22 變質層 31 TFT基板
第32頁 565940 圖式簡單說明 30 TFT基板 40 對向基板 5 0 液晶層
Hill

Claims (1)

  1. 565940 案號 91110325 Λ_ 曰 修正 六、申請專利範圍 6 ·如申請專利範圍第4項之薄膜電晶體之製造方法，其中 該預定的溫度係位於280 °C至32(TC之範圍内，該範圍涵蓋 280 °C 與320 °C 兩者。 7·如申請專利範圍第4項之薄膜電晶體之製造方法，其中 加熱該電性絕緣基板於該預定的溫度之該步驟係實行為時 十分鐘或更長。 8 ·如申請專利範圍第1至第3項中任一項之薄膜電晶體之 製造方法，其中該第二氣體含有一元素，該元素之原子數 係小於該第一氣體之複數個元素中之至少一個之原子數。 9. 一種薄膜電晶體之製造方法，包含下列步驟： (a) 形成一閘極電極於一電性絕緣基板上； (b) 形成一閘極絕緣膜於該電性絕緣基板上，覆蓋該 閘極電極； (c )形成一半導體層於該閘極絕緣膜：L，位於該閘極 電極上方； (d) 形成一源極電極與一沒極電極，兩者皆電性接觸 於該半導體層； (e) 圖案化該半導體層成一通道； (f) 藉由使用一第一氣體而施加第一電漿至該半導體 層； (g) 藉由使用一第二氣體而施加第二電漿至該半導體
    第35頁 565940 _案號 91110325_年月日__ 六、申請專利範圍 層；以及 (h)形成一電性絕緣膜以覆蓋該半導體層； 其中，該第一與該第二氣體中之每一個含有氧（0)、氮 (N)、碳（C)、硼（B)、氫（H)、以及氦（He)中之至少一個。 10. 如申請專利範圍第9項之薄膜電晶體之製造方法，其 中該步驟（c)包括形成由非晶矽或多晶矽所組成的該半導 體層之步驟。 11. 如申請專利範圍第9項之薄膜電晶體之製造方法，其 中該第一氣體包含氧且該第二氣體包含氫與氮。 12. 如申請專利範圍第9至第11項中任一項之薄膜電晶體 之製造方法，更包含在施加該第二電漿至該半導體層之前 加熱該電性絕緣基板於一預定的溫度之步驟。 13. 如申請專利範圍第1 2項之薄膜電晶體之製造方法，其 中該預定的溫度係位於2 5 0 °C至3 5 0 °C之範圍内，該範圍涵 蓋25(TC與3 5 0 °C兩者。 14. 如申請專利範圍第1 2項之薄膜電晶體之製造方法，其 中該預定的溫度係位於280 °C至32 0 °C之範圍内，該範圍涵 蓋28(TC與320 °C兩者。
    第36頁 565940 _案號91110325_年月曰 修正_ 六、申請專利範圍 15. 如申請專利範圍第1 2項之薄膜電晶體之製造方法，其 中加熱該電性絕緣基板於該預定的溫度之該步驟係實行為 時十分鐘或更長。 16. 如申請專利範圍第9至第1 1任一項之薄膜電晶體之製 造方法，其中該步驟（h)中之該電性絕緣膜係以位於〇. 05 W/cm2至1 · 0 W/cm2之範圍内之功率所形成，該範圍涵蓋 0.05 W/cm2 與 1.0 W/cm2 兩者。 17·如申請專利範圍第9至第11項中任一項之薄膜電晶體 之製造方法，其中該步驟（h)中之該電性絕緣膜係以位於 0· 05 W/cm2至0· 2 W/cm2之範圍内之功率所形成，該範圍涵 蓋0· 05 W/cm2 與0· 2 W/cm2 兩者。 18. 如申請專利範圍第9至第11項中任一項之薄膜電晶體 之製造方法，其中該第二氣體含有一元素，該元素之原子 數係小於該第一氣體之複數個元素中之至少一個之原子 數。 19. 一種薄膜電晶體之製造方法，包含下列步驟： (a) 在一膜形成設備中形成一半導體層； (b) 導入一第一氣體至該膜形成設備内，以施加第一 電漿至該半導體層； (c) 導入一第二氣體至該膜形成設備内，以施加第二
    第37頁 565940 _案號91110325_年月日__ 六、申請專利範圍 電漿至該半導體層； (d)圖案化該半導體層成一通道； (e ) 在該膜形成設備中形成一通道保護層於該通道上 方；以及 (f )形成一電性絕緣膜以覆蓋該半導體層； 其中該第一與該第二氣體中之每一個含有氧（〇)、氮（N)、 碳（C)、硼（B)、氫（H)、以及氦（He)中之至少一個。 20. 如申請專利範圍第1 9項之薄膜電晶體之製造方法，其 中該步驟（a)包括形成由非晶矽或多晶矽所組成的該半導 體層之步驟。 21. 如申請專利範圍第1 9項之薄膜電晶體之製造方法，其 中該第一氣體包含氧且該第二氣體包含氫與氮。 22. 如申請專利範圍第19至第21項中任一項之薄膜電晶體 之製造方法，更包含在施加該第二電漿至該半導體層之前 加熱該電性絕緣基板於一預定的溫度之步驟。 2 3.如申請專利範圍第2 2項之薄膜電晶體之製造方法，其 中該預定的溫度該預定的溫度係位於2 5 0 °C至3 5 0 °C之範圍 内，該範圍涵蓋2 5 0 °C與3 5 0 °C兩者。 24.如申請專利範圍第22項之薄膜電晶體之製造方法，其
    第38頁 565940 案號 9Π10325 年 月 曰 修正 六、申請專利範圍 該範圍涵 中該預定的溫度係位於280 °C至32 0 °C之範圍内 蓋280 °C與320 °C兩者。 25. 如申請專利範圍第22項之薄膜電晶體之製造方法，其 中加熱該電性絕緣基板於該預定的溫度之該步驟係實行為 時十分鐘或更長。 26. 如申請專利範圍第1 9至第2 1項中任一項之薄膜電晶體 之製造方法，其中該步驟（f )中之該電性絕緣膜係以位於 0 · 0 5 W/cm2至1 · 0 W/cm2之範圍内之功率所形成，該範圍涵 蓋0· 05 W/cm2 與 1. 0 W/cm2 兩者。 27. 如申請專利範圍第1 9至第2 1項中任一項之薄膜電晶體 之製造方法，其中該步驟（f )中之該電性絕緣膜係以位於 0· 05 W/cm2至0· 2 W/cm2之範圍内之功率所形成，該範圍涵 蓋0· 05 W/cm2 與0. 2 W/cm2 兩者。 28. 如申請專利範圍第1 9至第2 1項中任一項之薄膜電晶體 之製造方法，其中該第二氣體含有一元素，該元素之原子 數係小於該第一氣體之複數個元素中之至少一個之原子 數。 29. 一種薄膜電晶體，包括有一半導體層，該半導體層包 括有一第一氣體之至少一元素與一第二氣體之至少一元
    第39頁 565940 案號 91110325 A_η 曰 修正 六、申請專利範圍 素， 其中該第二氣體含有一元素，該元素之原子數係小於 該第一氣體之複數個元素中之至少一個之原子數，並且 在該半導體層之一表面之附近處該第一氣體之該元素 之濃度高於該第二氣體之該元素，且在該半導體層之比該 表面更深的區域中該第二氣體之該元素之濃度高於該第一 氣體之該元素； 其中該第一氣體含有氧（0)、氮（Ν)、碳（C)、以及硼（Β)中 之至少一個，且該第二氣體至少含有氫（Η)。 30.如申請專利範圍第29項之薄膜電晶體，其中該第一氣 體之該元素係藉由施加第一電漿至該半導體層而導入該半 導體層中，且該第二氣體之該元素係藉由施加第二電漿至 該半導體層而導入該半導體層中。
    第40頁
TW091110325A 2001-05-16 2002-05-16 Thin film transistor and method of fabricating the same TW565940B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001146147 2001-05-16
JP2002132556A JP3501793B2 (ja) 2001-05-16 2002-05-08 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
TW565940B true TW565940B (en) 2003-12-11

Family

ID=26615167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110325A TW565940B (en) 2001-05-16 2002-05-16 Thin film transistor and method of fabricating the same

Country Status (4)

Country Link
US (1) US6759283B2 (zh)
JP (1) JP3501793B2 (zh)
KR (2) KR100512397B1 (zh)
TW (1) TW565940B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
US8064003B2 (en) 2003-11-28 2011-11-22 Tadahiro Ohmi Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same
KR101023319B1 (ko) * 2004-03-30 2011-03-18 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100678459B1 (ko) * 2004-08-24 2007-02-02 삼성전자주식회사 향상된 생산성을 갖는 플라즈마 공정
US7709313B2 (en) * 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
JP5088661B2 (ja) * 2006-12-05 2012-12-05 セイコーエプソン株式会社 半導体装置および電気光学装置
JP2008210930A (ja) * 2007-02-26 2008-09-11 Elpida Memory Inc 半導体装置の製造方法
JP2009260044A (ja) * 2008-04-17 2009-11-05 Hitachi Displays Ltd 表示装置
JP5542364B2 (ja) * 2008-04-25 2014-07-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
JP5598272B2 (ja) * 2010-11-10 2014-10-01 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JP5961391B2 (ja) * 2011-01-26 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20120122518A (ko) * 2011-04-29 2012-11-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9012914B2 (en) 2012-06-08 2015-04-21 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
WO2013183255A1 (ja) * 2012-06-08 2013-12-12 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN103824779A (zh) 2014-02-18 2014-05-28 北京京东方显示技术有限公司 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US11476366B2 (en) * 2018-04-02 2022-10-18 Intel Corporation Transistor including wrap around source and drain contacts

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6251264A (ja) * 1985-08-30 1987-03-05 Hitachi Ltd 薄膜トランジスタの製造方法
JP2635320B2 (ja) 1986-11-21 1997-07-30 松下電器産業株式会社 半導体装置の製造方法
JPH03116737A (ja) * 1989-09-28 1991-05-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2864658B2 (ja) * 1990-04-25 1999-03-03 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2621619B2 (ja) 1990-09-12 1997-06-18 三菱電機株式会社 薄膜トランジスタの製造方法
JP3240008B2 (ja) 1992-03-27 2001-12-17 株式会社ニコン 酸化物薄膜の成膜方法
JPH06333823A (ja) * 1993-05-24 1994-12-02 Fuji Xerox Co Ltd 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置
EP1722403B1 (en) * 1994-06-15 2012-07-25 Seiko Epson Corporation Fabrication method for a thin film semiconductor device
JP2780673B2 (ja) 1995-06-13 1998-07-30 日本電気株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JP2001060690A (ja) 1999-08-20 2001-03-06 Seiko Epson Corp 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
KR20020087892A (ko) 2002-11-23
KR100512397B1 (ko) 2005-09-07
KR20050053036A (ko) 2005-06-07
JP2003037270A (ja) 2003-02-07
KR100801379B1 (ko) 2008-02-05
US20020171084A1 (en) 2002-11-21
JP3501793B2 (ja) 2004-03-02
US6759283B2 (en) 2004-07-06

Similar Documents

Publication Publication Date Title
TW565940B (en) Thin film transistor and method of fabricating the same
US5677240A (en) Method for forming a semiconductor device
US5808315A (en) Thin film transistor having transparent conductive film
TWI238277B (en) Liquid crystal display device
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
TWI376808B (en) Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
TWI247182B (en) Flat panel display device and method for manufacturing the same
US8999775B2 (en) Method of fabricating pixel structure and pixel structure thereof
WO2019095482A1 (zh) Tft基板及其制作方法
JPH08274340A (ja) 薄膜トランジスタの製造方法
JPH10290012A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JP2007311453A (ja) 薄膜トランジスタ及びその製造方法
TW541706B (en) Active matrix substrate and method of fabricating the same
WO2020047957A1 (zh) 一种阵列基板的制造方法、阵列基板及显示面板
WO2017152442A1 (zh) 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法
WO2013181902A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
JPH09139503A (ja) 逆スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
WO2017166337A1 (zh) 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
JPH01309378A (ja) 薄膜半導体素子
TW400653B (en) Thin film transistor, LCD having thin film transistors, and method for making TFT array board
KR20080000691A (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
JPH1065177A (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JP3215287B2 (ja) 薄膜トランジスタ、その製造方法および液晶表示装置
JPH04269837A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent