JP2621619B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2621619B2 JP2621619B2 JP24355490A JP24355490A JP2621619B2 JP 2621619 B2 JP2621619 B2 JP 2621619B2 JP 24355490 A JP24355490 A JP 24355490A JP 24355490 A JP24355490 A JP 24355490A JP 2621619 B2 JP2621619 B2 JP 2621619B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor
- film transistor
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えばアクティブマトリックス液晶表示
装置のスィチング素子として用いる薄膜トランジスタの
特性改善、特にオフ電流の低減に関するものである。
装置のスィチング素子として用いる薄膜トランジスタの
特性改善、特にオフ電流の低減に関するものである。
［従来の技術］ 第５図（ａ）〜（ｅ）は、従来の薄膜トランジスタの
製造方法を工程順に示す断面図である。図において、
（１）はガラス等の絶縁性物質を用いた絶縁性基板、
（２）はCr等の金属を用い基板（１）上に形成されたゲ
ート電極、（３）はゲート電極（２）を覆うように形成
された窒化Siなどからなるゲート絶縁膜、（４）はゲー
ト絶縁膜（３）の上部に接するように形成されたノンド
ープSi膜等の半導体を用いた半導体膜、（５）は半導体
膜（４）上、薄膜トランジスタのチャネル部上を覆う窒
化Si膜等で形成された保護膜、（６）は保護膜（５）上
に保護膜（５）をパターニングすることによって形成し
たコンタクトホールを介して半導体膜（４）に接続して
形成され、かつその膜の一部である能動態領域の上部を
エッチング等で取り除いた、Ｐ等の不純物をSi等の半導
体膜にドープし形成したコンタクト膜、（７）はコンタ
クト膜（６）上部に形成された金属よりなるソース・ド
レイン電極、（８）は薄膜トランジスタ全体を保護する
ための窒化Si等で形成された第２保護膜である。
製造方法を工程順に示す断面図である。図において、
（１）はガラス等の絶縁性物質を用いた絶縁性基板、
（２）はCr等の金属を用い基板（１）上に形成されたゲ
ート電極、（３）はゲート電極（２）を覆うように形成
された窒化Siなどからなるゲート絶縁膜、（４）はゲー
ト絶縁膜（３）の上部に接するように形成されたノンド
ープSi膜等の半導体を用いた半導体膜、（５）は半導体
膜（４）上、薄膜トランジスタのチャネル部上を覆う窒
化Si膜等で形成された保護膜、（６）は保護膜（５）上
に保護膜（５）をパターニングすることによって形成し
たコンタクトホールを介して半導体膜（４）に接続して
形成され、かつその膜の一部である能動態領域の上部を
エッチング等で取り除いた、Ｐ等の不純物をSi等の半導
体膜にドープし形成したコンタクト膜、（７）はコンタ
クト膜（６）上部に形成された金属よりなるソース・ド
レイン電極、（８）は薄膜トランジスタ全体を保護する
ための窒化Si等で形成された第２保護膜である。
まず、Cr等の金属膜を絶縁性基板（１）上に形成し、
写真製版法でゲート電極（２）パターンを形成する（第
５図ａ）。次いで、ゲート絶縁膜（３）、半導体膜
（４）、保護膜（５）を連続で成膜し写真製版法でパタ
ーニングを行いSiをアイランド化する（第５図ｂ）。次
いで、写真製版法でパターニングを行い、コンタクト膜
（６）と、半導体膜（４）を接続するためのコンタクト
ホールを開ける（第５図ｃ）。その後、コンタクト膜
（６）及びソースドレイン電極（７）を成膜し、さらに
写真製版法でパターン形成をする（第５図ｄ）。最後に
第２保護膜（８）を形成する（第５図ｅ）。
写真製版法でゲート電極（２）パターンを形成する（第
５図ａ）。次いで、ゲート絶縁膜（３）、半導体膜
（４）、保護膜（５）を連続で成膜し写真製版法でパタ
ーニングを行いSiをアイランド化する（第５図ｂ）。次
いで、写真製版法でパターニングを行い、コンタクト膜
（６）と、半導体膜（４）を接続するためのコンタクト
ホールを開ける（第５図ｃ）。その後、コンタクト膜
（６）及びソースドレイン電極（７）を成膜し、さらに
写真製版法でパターン形成をする（第５図ｄ）。最後に
第２保護膜（８）を形成する（第５図ｅ）。
次に薄膜トランジスタの動作について説明する。ソー
ス・ドレイン電極（７）間に例えば10〜20V程度の電圧
を印加し、ゲート電極（２）に印加する電圧を、例えば
−5V〜20Vの間で変化させることでソース・ドレイン電
極間に流れる電流を制御しスィッチング動作を行なう。
例えば、ｎチャンネルの薄膜トランジストの場合、ゲー
ト電極を負にした時に、トランジスタのスイッチング状
態は、オフとなり、ゲート電圧を正にしたときにスイッ
チ状態はオンとなる。
ス・ドレイン電極（７）間に例えば10〜20V程度の電圧
を印加し、ゲート電極（２）に印加する電圧を、例えば
−5V〜20Vの間で変化させることでソース・ドレイン電
極間に流れる電流を制御しスィッチング動作を行なう。
例えば、ｎチャンネルの薄膜トランジストの場合、ゲー
ト電極を負にした時に、トランジスタのスイッチング状
態は、オフとなり、ゲート電圧を正にしたときにスイッ
チ状態はオンとなる。
［発明が解決しようとする課題］ 良好なスィッチング動作を得るためには、例えば、ｎ
チャンネルの薄膜トランジスタの場合、ゲート電極を正
に印加した場合にソース・ドレイン電極間に流れるドレ
イン電流（以下オン電流と記す）が大きく、ゲート電極
を負に印加した場合にソース・ドレイン間に流れるドレ
イン電流（以下オフ電流と記す）が小さい事が大切であ
る。ところが、従来の薄膜トランジスタは、マトリック
スアドレス指定方式の液晶ディスプレイ等のスィッチン
グ素子として用いる場合には、オフ電流が十分に低くな
く、その使用マージンは必ずしも大きくなかった。
チャンネルの薄膜トランジスタの場合、ゲート電極を正
に印加した場合にソース・ドレイン電極間に流れるドレ
イン電流（以下オン電流と記す）が大きく、ゲート電極
を負に印加した場合にソース・ドレイン間に流れるドレ
イン電流（以下オフ電流と記す）が小さい事が大切であ
る。ところが、従来の薄膜トランジスタは、マトリック
スアドレス指定方式の液晶ディスプレイ等のスィッチン
グ素子として用いる場合には、オフ電流が十分に低くな
く、その使用マージンは必ずしも大きくなかった。
この発明は、上記のような問題点を解決するためにな
されたもので、薄膜トランジスタのバックチャネルを不
活性化し、その結果として、例えば液晶ディスプレイ等
のスィッチング素子として充分に適用し得るオフ電流が
十分低い薄膜トランジスタを作製することを目的として
いる。
されたもので、薄膜トランジスタのバックチャネルを不
活性化し、その結果として、例えば液晶ディスプレイ等
のスィッチング素子として充分に適用し得るオフ電流が
十分低い薄膜トランジスタを作製することを目的として
いる。
［課題を解決するための手段］ この発明の薄膜トランジスタの製造方法は、薄膜トラ
ンジスタの保護膜形成前に半導体・保護膜界面側の半導
体膜の膜表面を、H2ガスを導入し形成したプラズマ中に
曝し、半導体膜・保護膜界面の界面準位を上げるように
したものである。
ンジスタの保護膜形成前に半導体・保護膜界面側の半導
体膜の膜表面を、H2ガスを導入し形成したプラズマ中に
曝し、半導体膜・保護膜界面の界面準位を上げるように
したものである。
［作用］ この発明においては、半導体膜を上記プラズマ中に曝
し、半導体膜・保護膜界面の界面準位を上げるようにし
たので、薄膜トランジスタのバックチャネルを不活性化
し、薄膜トランジスタのオフ動作時にバックチャネルに
流れる漏れ電流を減少させ、その結果として薄膜トラン
ジスタのオフ電流を低減させることができる。
し、半導体膜・保護膜界面の界面準位を上げるようにし
たので、薄膜トランジスタのバックチャネルを不活性化
し、薄膜トランジスタのオフ動作時にバックチャネルに
流れる漏れ電流を減少させ、その結果として薄膜トラン
ジスタのオフ電流を低減させることができる。
［実施例］ 以下この発明の実施例を図について説明する。
第１図（ａ）〜（ｇ）の工程順に示す断面図に基づ
き、この発明の一実施例の薄膜トランジスタの製造方法
を説明する。
き、この発明の一実施例の薄膜トランジスタの製造方法
を説明する。
まず、Cr等の金属膜を絶縁性基板（１）上に形成し、
写真製版法でゲート電極パターン（２）を形成する（第
１図ａ）。次いで、ゲート絶縁膜（３）、半導体膜
（４）を成膜後（第１図ｂ）、半導体膜（４）の表面を
H2ガスを導入し形成したプラズマ中に曝す（第１図
ｃ）。次いで、保護膜（５）を成膜し、写真製版法でパ
ターニングを行いSiをアイランド化する（第１図ｄ）。
その後、写真製版法でパターニングを行い、コンタクト
膜（６）と半導体膜（４）を接続するためのコンタクト
ホールを開ける（第１図ｅ）。次いで、コンタクト膜
（６）、及びソースドレイン電極（７）を成膜し、その
後写真製版法でパターン形成をする（第１図ｆ）。最後
に第２保護膜（８）を形成する（第１図ｇ）。
写真製版法でゲート電極パターン（２）を形成する（第
１図ａ）。次いで、ゲート絶縁膜（３）、半導体膜
（４）を成膜後（第１図ｂ）、半導体膜（４）の表面を
H2ガスを導入し形成したプラズマ中に曝す（第１図
ｃ）。次いで、保護膜（５）を成膜し、写真製版法でパ
ターニングを行いSiをアイランド化する（第１図ｄ）。
その後、写真製版法でパターニングを行い、コンタクト
膜（６）と半導体膜（４）を接続するためのコンタクト
ホールを開ける（第１図ｅ）。次いで、コンタクト膜
（６）、及びソースドレイン電極（７）を成膜し、その
後写真製版法でパターン形成をする（第１図ｆ）。最後
に第２保護膜（８）を形成する（第１図ｇ）。
次に薄膜トランジスタの動作について説明する。
ソース・ドレイン電極（７）間に例えば10〜20V程度の
電圧を印加し、ゲート電極（２）に印加する電圧を、例
えば−5V〜20Vの間で変化させることでソース・ドレイ
ン電極間に流れる電流を制御しスィッチング動作を行な
う。例えば、ｎチャンネルの薄膜トランジストの場合、
ゲート電極を負にしたときにトランジスタのスイッチン
グ状態は、オフとなり、ゲート電圧を正にしたときにス
イッチ状態はオンとなる。
電圧を印加し、ゲート電極（２）に印加する電圧を、例
えば−5V〜20Vの間で変化させることでソース・ドレイ
ン電極間に流れる電流を制御しスィッチング動作を行な
う。例えば、ｎチャンネルの薄膜トランジストの場合、
ゲート電極を負にしたときにトランジスタのスイッチン
グ状態は、オフとなり、ゲート電圧を正にしたときにス
イッチ状態はオンとなる。
この発明においては、薄膜トランジスタの保護膜形成
前に半導体・保護膜界面側の半導体層の膜表縁をH2ガス
を導入し形成したプラズマ中に曝し、半導体膜・保護膜
界面の界面準位を増加させることで、薄膜トランジスタ
のバックチャネルを不活性化し、薄膜トランジスタのオ
フ動作時にバックチャネルに流れる漏れ電流を減少さ
せ、その結果として薄膜トランジスタのオフ電流を低減
させている。
前に半導体・保護膜界面側の半導体層の膜表縁をH2ガス
を導入し形成したプラズマ中に曝し、半導体膜・保護膜
界面の界面準位を増加させることで、薄膜トランジスタ
のバックチャネルを不活性化し、薄膜トランジスタのオ
フ動作時にバックチャネルに流れる漏れ電流を減少さ
せ、その結果として薄膜トランジスタのオフ電流を低減
させている。
ゲート絶縁膜（３）として窒化Si膜、半導体膜（４）
として非晶質Si、保護膜（５）として窒化Si膜、コンタ
クト膜（６）として隣を不純物としてドープした非晶質
Siを用い、表に示す条件のH2プラズマに曝し、この発明
の一実施例による薄膜トランジスタ作製した。この実施
例のオフ電流の温度依存性をドレイン電圧20V、ゲート
電圧−5V、トランジスタのチャンネル幅とチャンネル長
の比:W/L＝40/5の測定条件で測定した。その結果を第２
図の特性図に従来法によるH2プラズマ中に曝していない
比較例とともに示す。縦軸はオフ電流、横軸は絶対温度
の逆数で、特性曲数Ａがこの実施例の水素プラズマ照射
有りの、Ｂが比較例の水素プラズマ照射無しのオフ電流
の温度依存性を表わす。図からわかるように薄膜トラン
ジスタの半導体・保護膜界面側の半導体膜（４）の膜表
面をH2プラズマに曝すことによりオフ電流が低下すると
ともに、水素プラズマ照射無しの時0.46eVであった、オ
フ電流の活性化エネルギーがプラズマ照射することによ
り0.65eVと増加している。
として非晶質Si、保護膜（５）として窒化Si膜、コンタ
クト膜（６）として隣を不純物としてドープした非晶質
Siを用い、表に示す条件のH2プラズマに曝し、この発明
の一実施例による薄膜トランジスタ作製した。この実施
例のオフ電流の温度依存性をドレイン電圧20V、ゲート
電圧−5V、トランジスタのチャンネル幅とチャンネル長
の比:W/L＝40/5の測定条件で測定した。その結果を第２
図の特性図に従来法によるH2プラズマ中に曝していない
比較例とともに示す。縦軸はオフ電流、横軸は絶対温度
の逆数で、特性曲数Ａがこの実施例の水素プラズマ照射
有りの、Ｂが比較例の水素プラズマ照射無しのオフ電流
の温度依存性を表わす。図からわかるように薄膜トラン
ジスタの半導体・保護膜界面側の半導体膜（４）の膜表
面をH2プラズマに曝すことによりオフ電流が低下すると
ともに、水素プラズマ照射無しの時0.46eVであった、オ
フ電流の活性化エネルギーがプラズマ照射することによ
り0.65eVと増加している。
また、保護膜（５）上にバックゲート電極を形成して
バックゲート電極とソース電極（７）間の容量−電圧特
性を測定した。その結果を第３図の特性図に示す。縦軸
が容量（pF）、横軸が電圧（Ｖ）で、特性曲線Ｃがこの
実施例の水素プラズマ照射有りの、Ｄが比較例の水素プ
ラズマ照射無しの容量−電圧特性を表わす。薄膜トラン
ジスタの半導体・保護膜界面側の半導体膜（４）の膜表
面をH2プラズマに曝していない比較例の場合は、容量−
電圧特性がバックゲート電圧を正に印加することで増加
するが、薄膜トランジスタの半導体・保護膜界面側の半
導体膜（４）の膜表面を、H2プラズマに曝したこの実施
例の場合は、バックゲート電圧を正に印加しても、容量
−電圧特性の変化は見られない。これより、H2プラズマ
に曝すことにより半導体・保護膜界面の界面準位が増加
し不活性化していると考えられる。
バックゲート電極とソース電極（７）間の容量−電圧特
性を測定した。その結果を第３図の特性図に示す。縦軸
が容量（pF）、横軸が電圧（Ｖ）で、特性曲線Ｃがこの
実施例の水素プラズマ照射有りの、Ｄが比較例の水素プ
ラズマ照射無しの容量−電圧特性を表わす。薄膜トラン
ジスタの半導体・保護膜界面側の半導体膜（４）の膜表
面をH2プラズマに曝していない比較例の場合は、容量−
電圧特性がバックゲート電圧を正に印加することで増加
するが、薄膜トランジスタの半導体・保護膜界面側の半
導体膜（４）の膜表面を、H2プラズマに曝したこの実施
例の場合は、バックゲート電圧を正に印加しても、容量
−電圧特性の変化は見られない。これより、H2プラズマ
に曝すことにより半導体・保護膜界面の界面準位が増加
し不活性化していると考えられる。
以上の結果から、保護膜形成前に半導体膜・保護膜界
面側の半導体膜（４）の膜表面をH2ガスを導入し形成し
たプラズマ中に曝すことにより、薄膜トランジスタの半
導体・保護膜界面の界面準位が増加し不活性化し、その
結果として、半導体・保護膜界面のエネルギーバンドが
第４図（ｂ）の説明図の様になり、オフ時に薄膜トラン
ジスタの半導体・保護膜界面を通じてリーク電流として
流れるバックチャネル電流が低下し、その結果としてオ
フ電流が減少したと考えられる。第４図（ａ）は従来例
による薄膜トランジスタの半導体・保護膜界面のエネル
ギーバンドを示す説明図である。
面側の半導体膜（４）の膜表面をH2ガスを導入し形成し
たプラズマ中に曝すことにより、薄膜トランジスタの半
導体・保護膜界面の界面準位が増加し不活性化し、その
結果として、半導体・保護膜界面のエネルギーバンドが
第４図（ｂ）の説明図の様になり、オフ時に薄膜トラン
ジスタの半導体・保護膜界面を通じてリーク電流として
流れるバックチャネル電流が低下し、その結果としてオ
フ電流が減少したと考えられる。第４図（ａ）は従来例
による薄膜トランジスタの半導体・保護膜界面のエネル
ギーバンドを示す説明図である。
なお、上記実施例では、半導体膜（４）として非晶質
Si膜を用いた場合について説明したが、半導体膜（４）
として多結晶Si膜を用いても同様な効果を有する。
Si膜を用いた場合について説明したが、半導体膜（４）
として多結晶Si膜を用いても同様な効果を有する。
なお、上記実施例では、薄膜トランジスタは、ｎチャ
ンネルのものについて説明したが、ｐチャンネルのもの
を用いても同様な効果を有する。
ンネルのものについて説明したが、ｐチャンネルのもの
を用いても同様な効果を有する。
［発明の効果］ 以上のようにこの発明によれば、薄膜トランジスタを
製造する際、保護膜形成前に半導体膜・保護膜界面側の
半導体膜の膜表面をH2ガスを導入し形成したプラズマ中
に曝し、半導体膜・保護膜界面の界面準位をプラズマ照
射前と比べ増加させることにより、半導体膜・保護膜界
面の半導体膜の導電率・移動度を減少させ不活性化し、
薄膜トランジスタのオフ電流を低減できる効果がある。
製造する際、保護膜形成前に半導体膜・保護膜界面側の
半導体膜の膜表面をH2ガスを導入し形成したプラズマ中
に曝し、半導体膜・保護膜界面の界面準位をプラズマ照
射前と比べ増加させることにより、半導体膜・保護膜界
面の半導体膜の導電率・移動度を減少させ不活性化し、
薄膜トランジスタのオフ電流を低減できる効果がある。
第１図（ａ）〜（ｇ）はこの発明の一実施例の薄膜トラ
ンジスタの製造方法を工程順に示す断面図、第２図はこ
の発明の一実施例による薄膜トランジスタのオフ電流の
温度依存性を比較例とともに示す特性図、第３図は同、
ソース電極とバックゲート電極間で測定した容量−電圧
特性を比較例とともに示す特性図、第４図（ａ）はこの
一実施例のバックチャネル側の半導体膜・保護膜界面の
定性的なエネルギーバンド図を示す説明図、同図（ｂ）
は同比較例の説明図、第５図（ａ）〜（ｅ）は従来の薄
膜トランジスタの製造方法を工程順に示す断面図であ
る。 （１）は絶縁性基板、（２）はゲート電極、（３）はゲ
ート絶縁膜、（５）は保護膜、（４）は半導体膜、
（６）はコンタクト膜、（７）はソース・ドレイン電極
である。 なお、図中、同一符号は同一又は相当部分を示す。
ンジスタの製造方法を工程順に示す断面図、第２図はこ
の発明の一実施例による薄膜トランジスタのオフ電流の
温度依存性を比較例とともに示す特性図、第３図は同、
ソース電極とバックゲート電極間で測定した容量−電圧
特性を比較例とともに示す特性図、第４図（ａ）はこの
一実施例のバックチャネル側の半導体膜・保護膜界面の
定性的なエネルギーバンド図を示す説明図、同図（ｂ）
は同比較例の説明図、第５図（ａ）〜（ｅ）は従来の薄
膜トランジスタの製造方法を工程順に示す断面図であ
る。 （１）は絶縁性基板、（２）はゲート電極、（３）はゲ
ート絶縁膜、（５）は保護膜、（４）は半導体膜、
（６）はコンタクト膜、（７）はソース・ドレイン電極
である。 なお、図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】絶縁性基板と、ゲート電極と、ゲート絶縁
膜と、半導体膜と、この半導体膜に形成される保護膜
と、コンタクト膜と、ソース電極と、ドレイン電極とを
有する薄膜トランジスタを製造する方法において、上記
保護膜形成前に上記半導体膜・保護膜界面の半導体膜の
膜表面をH2ガスを導入し形成したプラズマ中に曝し、上
記半導体膜・保護膜界面の界面準位を上げるようにした
ことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24355490A JP2621619B2 (ja) | 1990-09-12 | 1990-09-12 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24355490A JP2621619B2 (ja) | 1990-09-12 | 1990-09-12 | 薄膜トランジスタの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30210596A Division JP2671898B2 (ja) | 1996-11-13 | 1996-11-13 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04122072A JPH04122072A (ja) | 1992-04-22 |
| JP2621619B2 true JP2621619B2 (ja) | 1997-06-18 |
Family
ID=17105587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24355490A Expired - Lifetime JP2621619B2 (ja) | 1990-09-12 | 1990-09-12 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621619B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759283B2 (en) | 2001-05-16 | 2004-07-06 | Nec Lcd Technologies, Ltd. | Thin film transistor and method of fabricating the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01316488A (ja) * | 1988-06-13 | 1989-12-21 | Yoshiharu Matsuda | 鉄−テルビウム二元合金めっき液 |
| JP2639356B2 (ja) * | 1994-09-01 | 1997-08-13 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JP2780673B2 (ja) * | 1995-06-13 | 1998-07-30 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| JP3404562B2 (ja) * | 1996-11-18 | 2003-05-12 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置 |
-
1990
- 1990-09-12 JP JP24355490A patent/JP2621619B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759283B2 (en) | 2001-05-16 | 2004-07-06 | Nec Lcd Technologies, Ltd. | Thin film transistor and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04122072A (ja) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940007451B1 (ko) | 박막트랜지스터 제조방법 | |
| US5989944A (en) | Method of fabricating self-aligned thin film transistor using laser irradiation | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6124153A (en) | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide | |
| JP2733909B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS62205664A (ja) | 薄膜トランジスタの製造方法 | |
| JP2621619B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR19990006206A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6100119A (en) | Thin film transistor and method for fabricating the same | |
| KR100351871B1 (ko) | 박막트랜지스터제조방법 | |
| US20020115272A1 (en) | Manufacturing method for improving reliability of polysilicon thin film transistors | |
| JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2671898B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100241809B1 (ko) | 다결정 실리콘 박막트랜지스터 및 그 제조방법 | |
| KR100304911B1 (ko) | 박막트랜지스터제조방법 | |
| JPH0534837B2 (ja) | ||
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| US5783852A (en) | Thin film transistor and method for fabricating the same | |
| KR100290777B1 (ko) | 액정표시소자에서의 박막 트랜지스터의 제조방법 | |
| KR970010689B1 (ko) | 액정표시소자용 박막트랜지스터 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
| JPH04299571A (ja) | 薄膜トランジスタ | |
| KR0156215B1 (ko) | 완전 자기정렬형 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |