TW560036B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW560036B
TW560036B TW091118082A TW91118082A TW560036B TW 560036 B TW560036 B TW 560036B TW 091118082 A TW091118082 A TW 091118082A TW 91118082 A TW91118082 A TW 91118082A TW 560036 B TW560036 B TW 560036B
Authority
TW
Taiwan
Prior art keywords
semiconductor
dummy pattern
conductive
semiconductor device
electrode
Prior art date
Application number
TW091118082A
Other languages
English (en)
Inventor
Toshihiro Iwasaki
Michitaka Kimura
Keiichiro Wakamiya
Yasumichi Hatanaka
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW560036B publication Critical patent/TW560036B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

560036 五、發明說明（1) 【發明所屬技術領域】 本發明係有關半導體裝置，特別是將半導體晶片和電路 基板藉由連接用導體，利用超音波熱壓接來接合之半導體 裝置。 【習知之技術】 從以前，於表面聲波（SAW:Surface Acoustic Wave)裝 置等之安裝中，通常是執行先在裝置上的電極墊上形成金 (Au)凸塊，將此金凸塊和已施有鍍金之安裝基板上的端子 電極，併用施加超音波予以熱壓接之FCB作業。表面聲波 裝置為3 m m方塊物以下者，I / 〇電極的個數則僅有數個左 右。因此，在此情況中，所使用的凸塊電極也僅有數個左 另一方面，像記憶裝置等之大型、多接腳之裝置要對其 適用超音波熱壓接之情形中，有必要在晶片和安裝基板^ 間注^非導電性樹脂，以提高可靠度。圖1〇為依步驟順序 來顯不利用超音波熱壓接來接合多接腳之裝置和電路基板 之方法之剖面示意圖。首先，在半導體晶片〗〇 i的電極墊 102上利用打線接合技術來形成連接用導體（凸塊電極）1〇4 。然後，如圖10(a)所示般，以保持具保持半導體晶 ιοί，進行位置對準，以使半導體晶片1〇1的電極塾^〇2和 電路基板1 0 5的端子電極〗〇 6彼此對應。 二ΐ極二半/接體晶片101施加重量’使連接用導體104和 鈿子電極106抢接，在這樣的狀態之下，對半導 施與超音波振動。#此，連接用《體1〇4和端子電^ 便 第6頁 C:\2D-OODE\9Ml\91118082.ptd 560036 五、發明說明（2) 接合在一起。 接著，如圖10(b)所示般，在半導體晶片1〇1和 105之間注入非導電性樹脂1〇7。圖1〇(c)為顯示非土 樹脂107已經遍及半導體晶片1〇1和電路基板1〇5之 。 注入完成之狀態。 日』’王 像如此般’若是在超音波熱壓接之前就注入樹 :其後即使供應超音波振動，超音波亦會衰減，所以有必 =圖1。所示般’在搭載半導體晶片1〇1之後進行超音有皮 ‘，，、壓接，在此後再進行樹脂的注入。 θ 【發明所欲解決之問題】 壓ί:情ί疋體二:之記:積裝置進行超音波熱 形成有孔洞的問題存在。 仕甲兴口丨 壓接之後進行樹脂封裝之隨以=示=在 後再進行樹脂封裝的…有;煩::問 成非ί ΐ:=來：由：j持續採用事先在電路基板上形 104和端子電極106:^音；熱，接來接合連接用導體 使用該方法，可以劣略/ ，進仃树脂的封止的方法。藉由 驟。 在超音波熱壓接之後的樹脂注入步 但是，要適用此_太 重要的一環。法時，接合時的樹脂的黏度便成為 /疋况’在超音波熱壓接之際，非導電性
第7頁 560036 、發明說明（3) 樹脂將會熔融而將半導體晶片 住，但由於非導電性樹脂的黏度： = 隙封止 異’如此’會發生超音波振動衰；==而各相 問題。 々衣哉，而導致接合不完全之 片和電路基板相接觸之前，也就是說，丰導 胆日日片在和電路基板上的非 尤疋次丰導 晶片的溫度和電路基板:m前’半導體 半導體晶片1和非導雷神科4間有差異。因此之故，在 溫度並不是每^, 樹0相接觸之後，非導電性樹脂的 基板的於半導體晶片和電路 件也相異’所以在非導電性樹脂7 』'構成零 特別是在其電路基板乃採用使用了屬於非暮^度^布。 氧樹脂之玻璃環氧樹脂基板於：：对脂之垓 熱容量的不同等因電材料所構成的關係，因為 域，溫度都在端子電極附近和其周邊的領 性樹脂的黏度分布】：：’皿度分布的不同使得非導電 i = Γ的抗力，使得超音波振動漸漸難4 波振動衰>咸，社果域的影響而使得施加的超音 之問題。、、。果連接用寺體和端子電極之接合性便劣化 的ϊ:所ί ί環氧樹脂比起金屬等是屬於由熱傳導性較低 方向(水平方向Λ以在半 °)，很顯著地會發生溫度分布不均一，其結
560036 五、發明說明（4) 果所施加的超音波的振動和壓重將會被溫 性樹脂的黏度較高的部分的抗力所影響。 低且非V電 本發明乃是為了解決上述般的問題所完成者，1 於可以使得在安裝尺寸較大的半導體晶片之際可二二2 = 進行超音波熱壓接，來提高半導體 確μ地 【用以解決課題之手段】 〕了罪度。 本=之半導體裝置是具備有：半導體晶 件，和上述半導體對向配置，藉由連接用導俨:二 體呈電性連接；.非導電性樹脂，％成於上 =導 及上述電子零件彼此相對之對向面，且形 2 : Β曰片以 接用導體所接合的電極和上述對向 ^ ^ ^上述連 既定形狀的導電性虛設圖案，形 上述電子零件的上述對向面。 干等肢日日片或是 沿Π述=述電子零件的上述電極係 性f設圖案係在上述電極所包圍的範圍之内：形成^導電 ^有，上述虛設圖案係格子狀的圖案。 J有’上述導電性虛.設圖案係從相 呈放射線狀延伸的空間所= 定有。上迷導電性虛設圖案的材質係和上述電極的材質 ，上述電子零件係具備有既定之電路圖案之電路基 ’上述電子零件係半導體晶片。 560036 五、發明說明（5) ， I»、十、 的上面藉由Ϊ ΐ在上述半導體晶片以及上述電子零件 ^ 保遠絕緣膜而形成者。 穿ί (有t二體:曰:：以及上述電子零件之中形成有熱 幸祐i車技p )，猎由上述熱穿孔，上述導電性虛設圖 木被連接至上述對向面的内側。 【發明之最佳實施形態】 實施形111 的^導為二發：之實施形態1之中的利用超音波熱壓接接合 咅圖。=;的製造方法，依其步驟順序來顯示的剖面示 ::手二Γ基於圖1，說明實施形態1之超音波熱壓接接 .；! ί ΐ ^ ^ ^ ^ ^ ^ ^ .Β 晶片ι的電極塾在沒有形成半導體 板5之上Λ j道)所示般，在具傷有端子電極6的電路基 黏貼薄片狀的樹脂的方法、塗布曰的形成乃採 5，利用保持具9保持半導體=持/、8之上*載電路基板 位置對準，以使半導俨曰M ，使兩者相對向，進行 子電極6彼此對應 Μ的電極塾2和電路基板5的端 接著，如圖l(d)所示般，壓接 5，-邊加熱一邊施加超音 等體曰曰片"口電路基板 導體4將電極墊2和端子電極' 重’藉由連接用 安豬此，如圖1(e)所示 第10頁 560036 五、發明說明（6) .㈡二基之板Si”上半導體晶片丨，電路基板5和 且日日片之間利用非導電性樹脂7予以封裝。 先在之中’藉由為τ進行熱壓接之加熱，事 不過非導ΐ性樹的非導電性樹脂7炫融而軟化， 黏度分布就變得越是卢^大0^尺寸’非導電性樹脂7的 以達成即使圍。在實施形態1之中，為了可 黏度分布可以均：化，：雷2分布、非導電性樹脂7的 良好熱傳導性的虛設圖ϋ路基板5的表面上形成有具有 圖2為顯示在雷腺其^。 在此，圖2(a)為顯示土電H形成的虛設圖案10的模式圖。 的平面圖。還有，圖Hff5的端子電極6的形成側的面 的剖面。 ）為頌不電路基板5和半導體晶片j 如圖2(a)所示般，為 有複數的端子電極6。妙土板：上’⑨其周邊部形成 成有虛設圖案1〇 基板5上的中央部，則形 以和端子電極μ目同、Λ Λ ^ 繞。虛設w案10是 弗忐兔Φ 4 材貝所形成’如圖2 (b )所示般，是 雷；1^6 /门而牛’極6相等的厚度。虛設圖案1 0可以盥端子 電極6在同一步驟之中—起形成。 」而千 像如此般’在雷敗- 極6相同材質所構成之的中央部’設置與端子電 是在圖i⑷的步驟之中、良二熱/導性的虛設圖案1〇，於 的溫度分布成為均2在！力:熱時’…電路基板5上 在〉又有形成虛設圖案1 〇的狀態下，
560036
無/充分傳達至電路基板5的中央部，所以電路 基板5的中央部的溫度比起 戶:以電路 度就變得相對地較高，而茲 x 央部的黏 A _ 门 而措由設置虛設圖案1 0便可以佶雪 路基板5中央部的溫度變 便』以使電 ^ ^ 又传和周圍一樣。精由上述之虛 理’在遍及電路基板5的全面 處 為同樣，可達成使非導雷&时^ 王面的溫度 m、皆 導電性樹脂7的溫度分布均-化。可 以使付非導電性樹脂7的每一 叮 減小。 母個水千方向的位置的溫度差 =、:藉著使得非導電性樹脂7的溫度分布均一化，而 可將非V電性樹脂7的黏度分布均一化。換士 — 二虛，圖案10，便可將於電路 央；非= 圈3為：樹广7 ^度變高而防止超音波振動 圖案1〇的形狀之例子的平面圖。在電路 ΐϊ:Λ面之中，在沒有形成端子電極6的^或，露出了 如圖3:示般，藉由將虛設圖案二成格 子狀的形狀’可以確保電路基板 = 圖4 (a)為顯示虛設圖案1 〇的 圖4所示般，利用在電路基板平面圖。如 tl〇 , 晶片1的熱壓接時，可以使得發生 或疋在+導體 氣泡，得以沿著放射狀的空 J同外側排出。在此，形成
560036 五 匕，發明說明（8) 為放射狀的虛設圖案1 〇的空間的中心乃位於半導體晶片1 的中=附近，藉此，可以從半導體晶片丨的中心向著外 側很有效率地將氣泡排出。藉由如此，可以將於非導電 性樹脂7之内發生的氣泡量降至最低限。 圖4(b_)為顯示具有圖4(a)之虛設圖案1〇的半導體妒置的 2略剖示圖。在圖4(b)的例子之中，利用絕緣保護膜13將 f路基板5的虛設圖案1〇予以覆蓋。絕緣保護膜13是由有 =的非導電性樹脂所構成’由於非導電性樹脂7也是由. 材料所構成，和圖1和圖2的情形相同地可以將電 路基板5上的溫度分布均一化，還有，特別是即使 板5奴為皁體的狀態，也還可以保護電路基板5的表面。土 還有，虛設圖案1〇之形成，也可以是在與形成電 子=電極6的同一步驟之中形成，也可以是在和形i端 還有不^的步驟之中，以貼附金屬板等方法來形成。 況中也基板5是使用石夕（si)等之半導體晶片之情 對向，並；ί非導1=7導體而〜片:的電極塾2側的面相 時，虛設圖案則是形成曰1付到同樣的效果。此 面。虛設圖案既可以异ώ Φ 4日日片1的電極墊2側的表 成，也可以是由銅（Cu)等:相同的材質的膜所構 所構成。ϋ由如此，可以使；；τ熱傳導性的金屬圖案 樹脂7的溫度成為均一。 a曰曰片1之間的非導電性 接著，根據圖5說明電極墊2、連 妾用導體4、端子電極6 第13頁 C:\2D-C0DE\9l-ll\9m8082.ptd 560036 五、發明說明（9) 等之連接用零件。圖5為顯示半導體晶片1和電路基板5之 間的接合部之概略剖面圖。這一此連接用零件，係由金 (Au)、銲錫、銀（Ag)、銅（Cu)、銘（A1)、絲（Bi)、鋅 (Zn)、銻（Sb)、銦（In)、鉛（Pb)、矽（Si)，或是此等之合 金所構成。 圖5 (a)為，顯示當其中之連接用導體4是使用以金（Au) 為主元素之零件，在電路基板5(玻璃環氧基板）上的端子電 極6則是由鋼（Cu)電極13、形成於銅電極13之上的鎳（Ni) 電鍵層16，形成於最表面的金（Au)電鍍層17所構成之例。 連接用導體4事先利用打線接合技術接合至電極墊2，並在 連接用導體4和電極墊2之間的界面形成Au/Al合金層18。 然後，如圖5 (a)所示般，在連接用導體4和金電鍍層j 7 的界面’則藉由超音波熱壓接以比較低的溫度，
Au/Au接合層1 9 ° 夕 像如此般，若根據實施形態丨的方法的話，即使 腳的半導體晶片4，也可以確實地進行超音波熱壓接，所 以可以在連接用導體4和金電鍍層丨7的界面確實地 接電合極層。因此’可以確實地進行連接連接用導體4 =b)，其連接用導體4也還是使用以金( 之零件，而將電路基板5換成半暮Μθ α王70京 计於时-从人 俠驭千導體晶片之情形，亦即， 其係纟，'員不接合兩個半導辦具Η 1 比 卞夺月且日日方1之情形。在此種愔 端子電極6即使是由銘所構成的雷 接用墓夕心η 電極墊’在端子電極6和連 接用導脰4之間的界面可以以比較 π 平乂他的，皿度，形成Au/Al接
C:\2D-00DE\91-ll\91118082.ptd $ 14頁 5_36 五、發明說明（10) 合層2 0。像如此般，若根據實施形態1的方法的話，由於 可以確實地進行併用了超音波之熱壓接的緣故，即使是像 疋使用有機樹脂等之非導電性樹脂7之類，财熱溫度較低 的材料之情形，也可形成良好的Au/Au接合層19，Au/Al接 合層2 0。因此可以大幅度地提高接合的可靠度。 如以上所說明般，若根據實施形態1的話，由於在電路 基板5的端子電極5側的面上形成有既定形狀之虛設圖案1 〇 的關係’可以使電路基板5上面的溫度分布成為均一，而 可以使非導電性樹脂7的溫度成為同樣。藉此，可以保持 於超音波熱壓接時之非導電性樹脂7的黏度成為均一，特 別是可以抑制於半導體晶片丨的中央產生樹脂黏度較高的 ^域’並因此抑制了由於樹脂黏度變高而使得超音波振動 哀減之事態的發生。因此可以確實地接合端子電極6和連 接用導體4，而可以提高半導體裝置的可靠度。 貴施形熊2 圖6為顯示本發明之實施形態2之該半導體裝置剖崙示音 圖。如圖6所示*，實施形態2的半導體裝置，和實施“ 之之門八在體/Λ相同地，都是在半導體晶片1和電路基板5 ^間在有非導電性樹脂7而使二者接合之 在半導體晶、片1側，也形成熱傳導性良好的 像如此般，在半導辦S y 卢# m宏1 4^ 側也形成了熱傳導性良好的 业口又θ ” 赭此，可以提高非導電性樹脂7的溫产八右 的均一性。因此，可以如座丨，Α υ月日（的/皿度为布 Ρ制超曰波振動衰減，而可以確實
第15頁 560036 五、發明說明（11) 地進行超音波熱壓接。 =7以及圖8為顯示具備虛 4之 例子的概略剖面面。於此，R7 ^ ^體衣置之別的 半導俨曰w々二 為和圖之情形相同地，在 ί 片之電極塾2側的面上，形成了虛設圖宰14，Ϊ 和圖e之情形互不相同。 ]、點，疋 所Ϊ ::性樹脂7以及絕緣保護膜3同樣都是由有機係材料 面形成虛設圖案“之Ξ:，？心 使非導電性樹脂7的溫度分布均、一：。“相同地，可以 有戶(IS顯示於其電路基板5之玻璃環氧樹脂基板設 由右嬙έ ^ a ^ 之凊形。由於阻焊層15也是 Λ 蟬層15之情形中，電路基板5的熱傳 圖6的情形相同地，在半導遇體有曰月^8矣的例子之中，其和 14，且利用絕緣保護膜2覆蓋；八= 形成丄虛設圖案 且還可得到阻焊層1 5的機能。*月曰7的溫度均一化，而 另外’和圖3的情形相同的 姑〇 做成格子狀，可以提高半導體曰曰1夸虛設圖案14的形狀 緣保護膜13之間的密接性；;曰片V絕緣保護膜3或是絕 藉著利用放射狀的空間來區JU;4之情形相同地， 地將於超音繼接之二案14，可以效率良好 τ社非導電性樹脂7之中產生的氣 C:\2D-00DE\91-ll\91118082.ptd 第16頁
I 560036 五、發明說明（12) ' ' '-------- 泡排出。 實施形態3 圖9為顯示實施形態3之中該利用熱壓接之半導體裝置之 剖面示意圖。實施形態3 ’肖實施形態"目同地，在電路基 板5之上形成虛設圖案1〇 ’更進—步，在電路基板5之中設 置熱穿孔（thermo via)11，使得向電路基板5之熱在虛設 圖案1 0中的傳導變得更加容易。 如圖9所示般，設於虛設圖案1〇之下的電路基板5之中的 熱穿=11是貫通電路基板5般地被形成，在熱穿孔u之内 充填著^设圖案1 〇的一部分。此為，於超音波熱壓接之際 之加熱若由電路基板5的背面側進行的情形中，其特別具 有效果，藉由設置熱穿孔丨1，可以達成從電路基板5的二奇 面側，來加熱電路基板5的中央部的虛設圖案丨〇。藉此可 以提高在電路基板5的中央部的非導電性樹脂7的溫度並降 低黏度，可以使非導電性樹脂7的溫度均一化。 退有’在半導體晶片1的背面側’也就是於圖9之中，從 半導體晶片1的上侧進行加熱之情形之中，也可在半導體 晶片1之上設置熱穿孔。藉此，藉由熱穿孔可以加熱半導 體晶片1的電極塾2側的面，而可以減低非導電性樹脂7的 黏度。藉由如此，可以抑制超音波衣減掉，並可提高接合 的可靠度。 ^ 如以上所述般，若依照實施形態3的話，藉著在電路基 板5或是半導體晶片1之上設置熱穿孔11，藉此藉由熱穿孔 11可以加熱非導電性樹脂7。因此，可以使非導電性樹脂7
C:\2D-C0DE\91-ll\91118082.ptd 第17頁 五、發明說明（13) 的溫度分布均一化 接。 可進行具有π可靠度的超音波熱壓 【發明之效果】 可以達成以下之效 本發明為如以上之說明所述之構成， 由於在 狀的導電 以熱壓接 導電性樹 施加的超 間的電氣 在圍繞 圖案，藉 部的溫度 片中央部 或疋電子零件的相對面，形成指定形 ，可以在將半導體晶片和電子零件予 ^之間的溫度分布均一化，可以使非 /意度均一化。藉由如此，可以抑制所 ’可以提高半導體晶片和電子零件之 靠度。 體晶片的周緣部的電極般地配置虛設 熱麼接之際’可使半導體晶片的中央 邊部同等的溫度’可提高於半導體晶 樹脂的黏度。 半導體晶片 性虛設圖案 之際使相對 脂的黏度、 音波衰減掉 性連接的可 形成於半導 此在超音波 提高至和周 的非導電性 藉著將導電性虛設圖案設計為格子狀的圖案，可以確保 J電性圖案和半導體晶片和半導體晶片或是電子零件之間 ^ 士的接觸面積，可提高導電性虛設圖案的附著性。 藉著利用；k半導體晶片的中心呈放射狀地延伸的空間將 、'電f生虛。又圖案予以區隔，藉此可以將在熱壓接之際於 導，性樹脂中產生的氣泡，沿著空間向外側排出。 、藉著使導電性虛設圖案和電極的材質為同一種材質構 成，便可在同一步驟之中同時形成上述兩者於半導體晶片 或是電子零件之上。II此，可以精簡化步驟，而降低成
560036 發明說明（14) 〇 性連接上的可靠度 +導體晶片和電路基板之間的電 電子零件為半莫雕曰 間的電性連接的以…藉此可k高半導體晶片彼此 膜：：d:片ί是電子零件的相對面介著保護絕緣 波熱際；#ί:半導體晶片和電子零件予以超音 非”黏度和溫度均一化。，均-化’可使 接介：:二以性虛設圖案向相對向的背面側連 1對面上的導電性虛設圖案。 …傳V至 1 2 3 4 5 6 7 8 9 10 元件編號之說明】 半導體晶片 電極墊 絕緣保護膜 連接用導體 電路基板 端子電極 非導電性樹脂 保持具 保持具 虛設圖案 560036
C:\2D-C0DE\91-ll\91118082.ptd 第20頁 560036 圖式簡單說明 圖1 (a)〜（e)為本發明之實施形態1之利用超音波熱壓接 接合之半導體裝置的製造方法，以步驟順序顯示之剖面示 思、圖 。 圖2 (a )、（ b)為顯示形成於電路基板上的虛設圖案的模 式圖。 圖3為顯示虚設圖案的形狀的例子的平面圖。 圖4 ( a )、（ b )為顯示虚設圖案的形狀的其他例子的平面 圖。 圖5(a)、（b)為顯示半導體晶片和電路基板之間的接合 部的剖面示意圖。 _圖6為顯示本發明之實施形態2中之該半導體裝置的剖面 示意圖。 圖7為顯示在半導體晶片的最上面設置虛設圖案的例子 的剖面示意圖。 圖8為顯示在電路基板之上設置阻焊層的例子的剖面示 思圖。 圖9為顯示實施形態3之該利用熱壓接接合的半導體裝置 的剖面示意圖。 μ圖1 〇 (a)〜（c)為習知之利用超音波熱壓接接合之半導體 破置之製造方法的剖面示意圖。
C:\2D-O0DE\9Ml\91118082.ptd

Claims (1)

  1. 560036 六、申請專利範圍 1. -種半導體裝置，其特徵 . 半導體晶片； Ί， 電子零件，與上述半導體晶 導體和半導體晶片電性連接；5相對配置，且介著連接用 電極，分別形成於上述半導體 對面上，且由連接用導體所接人.#上述電子零件的相 非導電性樹脂，以埋設於 二’ 式所形成；以及 、建相對面之間的間隙内的方 導電性虛設圖案，形成於上 零件的上述相對面上而呈有二半導體晶片或是上述電子 2 ·如申請專利範圍第丨項 / 。 導體晶片以及上述電子零件+導體裝置，其中，上述半 半導體晶片的周緣部之位置，述電極係形成於沿著上述 成於上述電極所圍住的範圍内而上述導電性虚設圖案則形 3.如申請專利範圍第1或2 導電性虛設圖案為格子狀的圖員J半導體裝置’纟中’上述 4·如申請專利範圍第1或 ^。 導電性虛設圖案係由從相者於t半導體裝置，纟中’上述 位置呈放射狀地延伸的空；：匕半導體晶片中心附近的 其中，上述 其中，上述 上述 5. 如中請專利範圍第1或2 Jg二5 導電性虛設圖案和上述電極的$半導體裝置 6. 如申請專利範圍第為相同。 電子零件係、具備％定電4圖宰=導體裝置 其中 7. 如申請專利範圍第i。的電路基板。 飞2項之半導體裝置
    C:\2D.CODE\9Ml\91118082.ptd 第22頁 560036 六、申請專利範圍 、 電子零件為半導體晶片。 8. 如申請專利範圍第1或2項之半導體裝置，其中，上述 電極係介著保護絕緣膜而形成於上述半導體晶片或是上述 電子零件的上述相對面上。 9. 如申請專利範圍第1或2項之半導體裝置，其中，在上 述半導體晶片或是上述電子零件上形成有熱穿孔，並介著 上述熱穿孔將上述導電性虛設圖案連接至上述相對面的背 面側。
    C:\2D-OODE\9Ml\91118082.ptd 第23頁
TW091118082A 2001-12-18 2002-08-12 Semiconductor device TW560036B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001384707A JP2003188210A (ja) 2001-12-18 2001-12-18 半導体装置

Publications (1)

Publication Number Publication Date
TW560036B true TW560036B (en) 2003-11-01

Family

ID=19187749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091118082A TW560036B (en) 2001-12-18 2002-08-12 Semiconductor device

Country Status (6)

Country Link
US (1) US6777814B2 (zh)
JP (1) JP2003188210A (zh)
KR (1) KR100516816B1 (zh)
CN (1) CN1266766C (zh)
DE (1) DE10236689A1 (zh)
TW (1) TW560036B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818438A (en) 1995-04-25 1998-10-06 Bellsouth Corporation System and method for providing television services
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
AU2003272790A1 (en) * 2002-10-08 2004-05-04 Honeywell International Inc. Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials
KR100919985B1 (ko) * 2002-10-22 2009-10-05 삼성테크윈 주식회사 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지
CN1765161B (zh) * 2003-04-18 2011-06-22 揖斐电株式会社 刚挠性电路板
US20040268416A1 (en) * 2003-06-30 2004-12-30 Gray James Harold System and method for providing enhanced hot key control
US8635643B2 (en) * 2003-06-30 2014-01-21 At&T Intellectual Property I, L.P. System and method for providing interactive media content over a network
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
US8286203B2 (en) 2003-12-19 2012-10-09 At&T Intellectual Property I, L.P. System and method for enhanced hot key delivery
JP2005203558A (ja) * 2004-01-15 2005-07-28 Seiko Epson Corp 半導体装置及びその製造方法
US7075016B2 (en) * 2004-02-18 2006-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Underfilling efficiency by modifying the substrate design of flip chips
KR100580110B1 (ko) * 2004-05-28 2006-05-12 매그나칩 반도체 유한회사 반도체 소자의 더미 패턴 구조
JP4471735B2 (ja) * 2004-05-31 2010-06-02 三洋電機株式会社 回路装置
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
JP4873901B2 (ja) * 2004-09-21 2012-02-08 セイコーインスツル株式会社 半導体装置の製造方法
CN100416807C (zh) * 2004-10-20 2008-09-03 力晶半导体股份有限公司 半导体封装结构及其制造方法
US20060273717A1 (en) * 2005-06-03 2006-12-07 Jian Wang Electronic device including workpieces and a conductive member therebetween
JP4685601B2 (ja) * 2005-11-16 2011-05-18 新光電気工業株式会社 実装基板および半導体装置
JP4312766B2 (ja) * 2006-01-27 2009-08-12 シャープ株式会社 半導体装置
DE102006004320A1 (de) * 2006-01-31 2007-08-09 Häusermann GmbH Leiterplatte mit funktionalen Elementen und selektiv gefüllten und thermisch leitfähigen Durchsteigelöchern sowie Herstellverfahren und Anwendung
US8402503B2 (en) 2006-02-08 2013-03-19 At& T Intellectual Property I, L.P. Interactive program manager and methods for presenting program content
US20100164089A1 (en) * 2006-02-15 2010-07-01 Nxp B.V. Non-Conductive Planarization of Substrate Surface for Mold Cap
JP5186741B2 (ja) * 2006-08-18 2013-04-24 富士通セミコンダクター株式会社 回路基板及び半導体装置
JP2012145910A (ja) * 2010-12-24 2012-08-02 Mitsumi Electric Co Ltd 構造体
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6189181B2 (ja) * 2013-11-06 2017-08-30 東芝メモリ株式会社 半導体装置の製造方法
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
EP3413342A1 (de) * 2017-06-08 2018-12-12 Dyconex AG Elektronische baugruppe und verfahren zur herstellung einer solchen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JP2000223653A (ja) * 1999-02-02 2000-08-11 Rohm Co Ltd チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
JP2001015554A (ja) 1999-06-30 2001-01-19 Fujitsu Ten Ltd 基板の部品実装構造

Also Published As

Publication number Publication date
DE10236689A1 (de) 2003-07-10
US20030111742A1 (en) 2003-06-19
US6777814B2 (en) 2004-08-17
CN1427471A (zh) 2003-07-02
CN1266766C (zh) 2006-07-26
KR100516816B1 (ko) 2005-09-26
JP2003188210A (ja) 2003-07-04
KR20030051159A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
TW560036B (en) Semiconductor device
TWI220544B (en) Flip-chip type semiconductor device and method of manufacturing the same
US4417386A (en) Method for mounting a semiconductor device in a housing
TWI254398B (en) Semiconductor device and its manufacturing method
JP2769491B2 (ja) 電気的装置
TW479333B (en) Semiconductor package
TW497186B (en) Semiconductor package and semiconductor package fabrication method
US6717252B2 (en) Semiconductor device
TW200428608A (en) Semiconductor device and manufacturing method thereof
TW201642366A (zh) 晶片配置結構及形成接觸連接之方法
US10600753B2 (en) Flip chip backside mechanical die grounding techniques
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
KR20040067048A (ko) 교류자기장에 의한 유도가열체를 이용한 플립칩본딩방법과 그 장치
JP3326553B2 (ja) 半導体チップの実装構造および半導体装置
JP2011193007A (ja) 半導体チップおよびこれを用いた半導体装置
CN113257766A (zh) 半导体装置及其制造方法
JP2001118968A (ja) 半導体装置
JP3119739B2 (ja) 半導体装置用電極の形成方法ならびに実装体
WO2018220868A1 (ja) 半導体装置および半導体装置の製造方法
JP3381602B2 (ja) 電子部品製造方法
JPS60100441A (ja) 半導体装置
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
TW421867B (en) Semiconductor device and method for assembling same
JP3974212B2 (ja) 異方性導電膜を有する半導体チップ、その実装方法ならびに実装構造

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees