TW544521B - Semiconductor integrated circuit, test method for the same, and recording device and communication equipment having the same - Google Patents

Description

544521 A7 B7 年月 修正補充 五、發明說明（ 【技術領域】 本發明係有關半導體積體電路，更詳言之，其係有關 內藏於半導體積體電路之電源電壓產生電路、半導體積體 電路之檢查方法、以及具有半導體積體電路之光及/或磁氣 記錄裝置及通訊機器。 【習知技術】 此處’以動態記憶元件作爲機能電路（使用內藏於半 導體積體電路之電源電壓產生電路）加以說明。 在動態記憶元件，係作爲對配置成矩陣狀之記憶元件 進行資料存取方法，對字元線給予電位，並藉由在位元線 與記憶元件之間進行資料之收發而實現資料讀取、寫入動 作。 圖11係表示一般的動態隨機存取記憶體（DRAM)之 記憶元件部之電路構成圖。在此，WL1〜WL3係字元線， AVL1~/WL3係將字元線WL1〜WL3的信號反轉後之信號傳 送之反轉字元線。又，VCP係單元板極(cell plate)電位。 DRAM之記憶動作，係將圖11所示之位元線BL所傳 送之邏輯「H」之電位或邏輯「L」之電位，透過存取電晶 體TMEM，並藉由在記憶元件電容器C◦儲存電荷，而對 記憶元件電容器C〇進行邏輯「H」或邏輯「L」之資料寫 入，並進行資料之記憶。 近年來，隨著DRAM之高積體化、極大容量化，而使 電路全體更加微細化，並且由於記憶元件電容器c〇的面 積亦有微細化之趨勢，因此容量亦有縮小之趨勢。此處’ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------I--I------ (請先閱讀背面之注意事項再填寫本頁) ·. f·· 544521 A7 B7 年月 Ή-, 卜>，Λ · .·: 、2二-j 補凡丨 五、發明說明（> ) 即使針對記憶元件電容器C0的容量縮小，爲確保記憶動 作，而必須充分確保記憶元件電容器C0的電荷儲存時間 (請先閱讀背面之注意事項再填寫本頁) 〇 因此，透過存取電晶體TMEM來進行電荷傳送之洩漏 電流所造成之記憶元件電容器C〇的電荷減少，必須加以 防止。 此處，在DRAM，一般爲防止電荷減少之對策，係藉 由對存取電晶體TMEM之基板施加負電壓，來增大存取電 晶體TMEM之臨界値電壓VT，抑制透過存取電晶體 TMEM之洩漏電流來進行。 圖12係表示存取電晶體TMEM之截面構造。 在圖12,作爲記憶元件電容器C(連接於存取電晶體 TMEM之源極S)的電荷之洩漏成分，可分爲自TMEM之源 極朝汲極(D)的方向之洩漏電流成分I(off)，及自源極之η 型雜質擴散領域朝ρ型基板(p-Sub.)之洩漏電流成分I(leak) 此處，在圖12，將自p型領域朝η型領域之電流方向 定義爲正方向。 圖13Α之曲線係表示I(off)之基板電壓VBB依賴性， 圖13B之曲線係表示I(leak)之基板電壓VBB依賴性。 當對字元線WL不施加電位且係非活性狀態時，在圖 13A’在⑴所示之領域之汲極-源極間電流Ids係呈i(off)之 狀態。此處，藉由施加基板電壓VBB，而從存取電晶體 TMEM之臨界値電壓VT變大，曲線的斜率變緩和，來觀 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544521 Β7 I 補无__ 五、發明說明（> ) 測隨著施加基板電壓VBB而變化之I(〇ff)的現象。 (請先閱讀背面之注意事項再填寫本頁) 另一方面，如圖13B所示，自ρ-η接合之電流Ip-n觀 之，隨著施加負的基板電壓VBB，則Ip-n係在如圖13B的 曲線之第3現象而增加。此係隨著使VBB增大，而增加自 源極之η型雜質擴散領域朝P型基板之電流，亦即，表示 自ΤΜΕΜ之源極領域朝ρ型基板之洩漏電流Ip-n=I(leak)增 力口之情況。 其次，圖14係表示習知用來產生施加於ρ型基板的負 電壓VBB之負電壓產生電路之一般構成。 在圖14，負電壓產生電路係由：基板電壓產生部（充 電泵部）15-A、及電壓感測部15-B所構成。基板電壓產生 部15-A係由：自激發振盪電路15-A1、時序產生邏輯電路 15-A2、及充電泵電路15-A3所構成，自激發振盪電路15-A1係在由電壓感測部15-B所產生之控制信號BBGOE爲邏 輯1」期間動作。 藉由時序產生邏輯電路15-A2所產生之時序信號來驅 重力充電泵電路15-A3，而產生負電壓VBB。 此負電壓產生電路，係透過電壓感測部15-B來控制基 板電壓產生部15-A，並具有將施加於基板之負電壓VBB保 持在既定値之功能。 圖15係表示電壓感測部15-B之一構成例。

在圖15，電壓感測部15-B，係以P通道電晶體TP151 、N通道電晶體TN152、及電阻R153所構成之分壓電路來 產生分壓爲電源電壓VDD與基板電壓VBB之電位DETIN 6 本紙張尺度適用中國國家標麥（CNS)A4規格（210 x 297公釐） 修Ί A7 年月日^ . 補无 B7 544521 五、發明說明（斗） -------------裝--------訂· (請先閱讀背面之注意事項再填寫本頁) ，並藉由P通道電晶體TP154、155、及N通道電晶體156 所構成之反相器來判定與設定電壓之大小關係，透過反相 器1157、1158、及1159來進行放大後，將大小關係作爲邏 輯信號BBGOE而輸出。 圖16A丨系表示相對於在圖14之負電壓產生電路的電 源電壓VDD之負電壓VBB特性，圖16Β係表示記憶體之 資料保持時間的暫停時間（pause time)特性。 如圖16A所示，在電壓感測部15-B，當電源電壓VDD 變大，則施加於基板之負電壓’VBB會變大，而當VDD變 小時，VBB亦變小，又，如圖16B所示，當暫停時間爲最 長之電源電壓VDD存在，在電源電壓VDD比VDP更大及 更小之情況，則資料保持時間變短。此係由於當將負電壓 VBB施加於記憶元件電晶體的基板之後，如圖13A所示， 記憶元件電晶體的臨界値電壓變大（VT1 —VT2—VT3)， 而由源極朝向汲極之電流成分I (off)會減少，另一方面 ，透過隨著VDD之增加之VBB的電位變化，使朝向p型 基板之電流成分I (leak)增加。這些係由於在圖16B所示 之暫停時間特性，係使用DRAM記憶元件的特性，作爲所 減少的電流成分I (off)所導致之妨礙（disturb)暫停（P1 )與所增加之電流成分I (leak)所導致之穩定（static)暫 停（P2)。 因此，當設定施加於基板的負電壓VBB時，考慮到前 述2種類的電荷之洩漏路徑，較佳係分別設定形成最小的 電壓條件且不依賴電源電壓之電路，藉由應用此種負電壓 7 ^紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 544521 補元 —^ ^ 五、發明說明（Γ) 產生電路，由於其可減低洩漏電流及設定較長的記憶體資 料保持時間，因此，可降低記憶體的消耗電力，特別是在 期望在攜帶用通訊機器等低消耗電力電路之情況非常有用 〇 又，若降低電路之消耗電力，則可抑制發熱等，並且 對其他的電子電路亦可達成安定之動作。 然而，在前述習知電壓感測部15-B之構成，由於其係 使用將電源電壓VDD與基板電壓VBB加以分壓之電位 DETIN與設定電壓兩者之大小關係的判定，因此具有透過 電源電壓VDD之變動來使感測電壓變化之特性。 連接於記憶元件電容器C〇之存取電晶體TMEM，由 於當電源電壓VDD爲低或高之場合，其特性相異，因此， 具有無法藉由電源電壓VDD之條件來充分發揮記憶體特性 之問題。 又，在電壓感測部15-B內之N通道電晶體152，具有 藉由基板電壓VBB之値來對該源極施加負電壓之可能性’ 而考慮到電流會由P型基板流經源極的n型雜質擴散領域 的可能性。 因此，爲了使由P通道電晶體TP151、N通道電晶體 TN152、及電阻R153所構成之分壓電路正常地動作’必須 對N通道電晶體TN152之p型基板施加VBB ’因此’必須 在N通道電晶體TN152之基板設置由周圍之基板分離之領 域。 因此，除了製作電路時之製程變爲複雑，並且產生在 8 -------------裝--- (請先閱讀背面之注意事項再填寫本頁) · 衣紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 544521 A7 B7 9?. 年月 充 五、發明說明（心 佈局構成上之電壓感測部的配置變爲困難之問題。 【發明槪要】 (請先閱讀背面之注意事項再填寫本頁) 本發明有鑑於上述問題點，其目的係提供：不會因電 源電壓或環境條件的變動、製程條件等影響，而容易實現 可對記憶元件電晶體基板供給安定的負電壓之負電壓產生 電路，維持使記憶元件電晶體之洩漏電流變爲最小的條件 ，充分確保記憶體之資料保持時間及低消耗電力之半導體 積體電路及其檢查方法、以及具有半導體積體電路之記錄 裝置及通訊機器。 爲達成前述目的，本發明之第1半導體積體電路，具 有：功能區塊；及負電壓產生電路，用以產生對前述功能 區塊供給之既定負電壓，其特徵係：前述負電壓產生電路 具有：充電泵部，將電源電壓轉換爲前述既定負電壓而輸 出；及電壓感測部，將前述充電泵部之輸出電壓與參考電 壓作比較，並將該比較結果輸出至前述充電泵部，而進行 對前述充電泵部之輸出電壓控制；並且，使用接地電壓作 爲前述參考電壓。 爲達成前述目的，本發明之第2半導體積體電路，具 有：記憶體區塊；及負電壓產生電路，用以產生既定負電 壓以供給至前述記憶體區塊，其特徵係：前述負電壓產生 電路具有：充電泵部，用以將電源電壓轉換爲前述既定負 電壓而輸出；及電壓感測部，將前述充電泵部之輸出電壓 與參考電壓作比較，將該比較結果輸出至前述充電泵部來 進行對前述充電泵部之輸出電壓控制；並且，使用接地電 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544521 • ί ^ —人· 一 五、發明說明（7 ) 壓作爲前述參考電壓。 依前述第1及第2半導體積體電路，可藉由將充電泵 部之輸出電壓作爲不受電源電壓及環境條件的變動、處理 條件等所造成之電晶體特性的影響之參考電位，再與接地 電:壓作比較來進行對充電泵部之輸出電壓控制，而可將安 定的負電壓供給至機能區塊或記憶體區塊。 在前述第1及第2半導體積體電路，較佳係前述充電 粟部具有··自激發振盪器，其係僅在來自前述電壓感測部 之輸出信號爲活性化狀態期間，產生既定之脈衝信號；及 時序信號產生電路，將來自前述自激發振盪器之輸出信號 車專換爲時序信號； 前述電壓感測部，具有：定電壓產生電路；測定電壓 產生電路，接收來自前述定電壓產生電路之輸出電壓及來 自前述充電泵部之輸出電壓，並產生藉由阻抗機構所分壓 之測定電壓；第1比較器，將來自前述測定電壓產生電路 之輸出電壓與接地電壓作比較後，輸出該比較結果；及輸 出緩衝電路，將來自前述第1比較器之比較輸出予以放大 後，將其輸出至前述充電泵部。 依此構成，藉由定電壓產生電路來構成用以進行負電 壓產生電路的輸出電壓控制之電壓感測部，可使相對於電 源電壓的變動而輸出之負電壓固定。 又，前述第1及第2半導體積體電路，較佳係在構成 前述電壓感測部之電晶體中，將施加於Ν通道電晶體的基 板之電壓全部作爲接地電壓。 10 ---------------- (請先閱讀背面之注意事項再填寫本頁) 訂- 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544521 A7 B7 年月:Ί補无丨 五、發明說明（2 ) 依此構成，在電壓感測部，於接受來自充電泵部之負 電壓的電路可不必使用電晶體，而以電阻器置換，並可實 現將N通道電晶體之基板電位作爲接地電位之電路構成’ 又，由於可以不必設置獨立之基板領域，而可實現使用與 通常的邏輯電路相同之P型基板的電路構成，因此，可提 高電路配置之自由度，並可縮小佈局面積。 又，在前述第1及第2半導體積體電路，較佳係前述 電壓感測部，在前述定電壓產生電路與前述測定電壓產生 電路之間，具備由第2比較器與P通道電晶體所構成之電 壓供給電路； 前述電壓供給電路，係將來自前述測定電壓產生電路 之輸出供給至前述第2比較器之反轉輸入端子，並將前述 第2比較器之輸出供給至前述P通道電晶體之閘極端子， 前述P通道電晶體之源極端子係與前述第2比較器之正轉 輸入端子結合，前述P通道電晶體之源極端子之輸出與前 述測定電壓產生電路結合而構成，並根據前述測定電壓產 生電路之輸出電壓而將其輸出。 依此構成，可以不直接使用定電壓產生電路所輸出之 電壓，而使用由構成第2比較器之差動放大器所複製之電 壓，因此對定電壓產生電路，可降低負電壓產生電路自體 之變動影響。 又，在前述第1及第2半導體積體電路，較佳係前述 第1比較器具有第1〜3差動放大器；對前述第1差動放大 器之一方的輸入端子供給前述測定電壓，而對另一方之輸 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂· 544521 92. A7 年肩K Λ 五、發明說明（f ) ----------I---· I 1 (請先閱讀背面之注意事項再填寫本頁) 入^而子供給接地電壓，g Bl[述第2差動放大器之一^方的輸 入端子供給接地電壓，而對另一方之輸入端子供給前述測 定電壓；對前述第3差動放大器之一方的輸入端子供給前 述第1差動放大器之輸出電壓，而對另一方之輸入端子供 給前述第2差動放大器之輸出電壓，並使前述第1差動放 大器之輸出電壓與前述第2差動放大器之輸出電壓彼此逆 相。 依此構成，由於前述第1比較並非由單體，而是由3 個差動放大器所組合而成，因此，相對於負電壓產電路之 電壓變動，可以高速的輸出傳送至充電泵部。具體言之， 在記憶體容量變大之場合，負電壓的變動雖變小，但是， 若僅在記憶體容量小之外並未具備其他條件之場合，電壓 變動會變大，而要求更迅速之應答。藉由上述電路構成， 由於相對於記憶體容量之變化，及相對於電壓感測部係微 /h的電壓變化，可實現高速的應答，因此可降低對記憶體 容量之負電壓變動的依賴性。 又，在前述第1及第2半導體積體電路，較佳係前述 定電壓產生電路具有第1電壓調整機構，藉由變化構成電 流反射鏡(current mirror)電路之電晶體的大小、及輸出電流 値，而進行輸出電壓之調整；前述測定電壓產生電路具有 第2電壓調整機構，藉由變化前述電阻機構之電阻値而變 化測定電壓。 依此構成，可將定電壓產生電路與電阻器分別獨立， 並藉由設置電壓調整機構，可相對於處理條件之變化而確 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544521

五、發明說明（p ) 保固定的負電壓輸出，並使電路檢查及調整變爲容易。 ----------------- (請先閱讀背面之注意事項再填寫本頁) 又，前述電阻機構，較佳係係包含分別串聯之第1至 第η電阻器；前述第2電壓調整機構係具有分別與前述第 1至第η電阻器並聯之第1至第η保險絲；當將與前述第1 保險絲並聯之第1電阻器之電阻値設爲R之場合，則將與 第η保險絲並聯之第η電阻器之電阻値設定爲R的2(ϊΜ)倍 ;前述第2電壓調整機構，係透過切斷前述第1至第η保 險絲之至少一個，使電阻値之增加份由R至R的2(η〜倍爲 止產生變化，以使前述測定電壓變化。 依此構成，可將透過並聯於各電阻器之保險絲而調整 之電阻値設定爲最小步驟之2的乘冪，當保險絲之數量爲 η個時，可將電壓之變化範圍從最小步驟之0倍至2 (rM)倍 而加以調整。 又，在前述第1及第2半導體積體電路，前述電壓感 測部之前述第1比較器，較佳係由具有在比前述電壓感測 音ί3之前述第1比較器更前段的電路所使用之電晶體更厚的 聞極氧化膜之電晶體所構成。 依此構成，即使在輸入至第1比較器之電壓係劇烈地 變動之場合，仍可防止電晶體元件之絕緣破壞。 又，在前述第1及第2半導體積體電路，較佳係前述 電壓感測部之前述輸出緩衝電路具有複數段的反相器，該 複數段的反相器係由電晶體（具有初段的反相器比他段的 反相器更厚的閘極氧化膜）所構成。 依此構成，在電壓爲緩和變化之初段的反相器係使用 13 木紙張尺度適用中國國家標準·（CNS)A4規格（210 X 297公釐） 544521 -――—〜〜：·*—：=- ，=· tv' ί 年月£丨1 了1 _ 五、發明說明（"） 具有較厚的氧化膜之電晶體，而可降低閘極的容量負荷， 另一方面，在電壓爲非常快速變化之第2段以後之反相器 係使用比初段更薄的閘極氧化膜，而可提高電路全體之應 答速度。 又，在前述第1半導體積體電路，較佳係前述機能區 塊係由具有各種相異機能之複數個機能區塊所構成，前述 負電壓產生電路係由複數個負電壓產生電路（用以產生相 異之既定負電壓以供給至前述各複數個機能區塊）所構成 ，前述各複數個負電壓產生電路分別具有共通之定電壓產 生電路。 又，前述機能區塊較佳係由具有各種相異機能之複數 個機能區塊所構成，前述負電壓產生電路係由至少一個負 電壓產生電路（用以產生既定負電壓以供給至前述各複數 機能區塊）所構成，前述半導體積體電路進一步具有： 至少一個正電壓產生電路，用以產生既定正電壓以供給至 前述各複數個機能區塊；及共通之定電壓產生電路，分別 設於前述至少一個負電壓產生電路及前述至少一個正電壓 產生電路。 依此構成，作爲系統LSI之積體電路規模會變大，即 使在機能區塊的種類較多種之場合，亦可提高電路配置之 自由度，並可減低佈局面積。 爲達成前述目的，本發明之半導體積體電路之第1檢 查方法，係前述第1或第2半導體積體電路之檢查方法， 其特徵係：由外部施加既定電壓於前述機能區塊並進行檢 __ 14 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I------------ (請先閱讀背面之注意事項再填寫本頁) 、^ % 544521 A7 B7 修正補充 五、發明說明（/>) 查；依前述檢查結果，進行前述機能區塊之良否判定；及 僅對判定爲良品之機能區塊供給來自前述負電壓產生電路 之既定負電壓。 爲達成前述目的，本發明之半導體積體電路之第2檢 查方法，係前述第1或第2半導體積體電路之檢查方法， 其特徵係：由外部施加可藉由前述既定負電壓而輸出之既 定電壓於前述機能區塊並進行檢查；依前述檢查結果，進 行前述機能區塊之良否判定、及記錄作爲機能區塊之動作 條件之最佳電壓條件；及僅對判定爲良品之機能區塊連接 前述負電壓產生電路（已完成針對前述電壓條件之輸出電 壓調整），藉由對其供給負電壓來進行前述機能區塊之檢 查項目。 依上述之第1及第2檢查方法，特別是在記憶體之檢 查，藉由預先進行暫停時間等之記憶體元件的特性檢查， 旅且僅將該檢查結果係在規格內之電路作爲檢查對象，相 較於將所有的電路檢查之檢查手法，其可減少檢查對象之 電路個數’並可縮短檢查時間。 爲達成即述目的，本發明之記錄裝置，係具有前述第 1或第2半導體積體電路，其特徵係：具有使用光及磁氣 至少其中之〜之記錄機構。 爲達成前述目的，本發明之通訊機器，其特徵係：具 有前述第1或第2半導體積體電路。 依上述構成，由於可藉由應用負電壓產生電路來延長 DRAM之資料保持時間，即暫停時間，因此，可延長更新 15 木紙張尺度適財關家標規格⑽，7公楚 ----------------- (請先閲讀背面之注意事項再填寫本頁) 訂： ^_ 544521 A7 千G> B7 fifjJL· 五、發明說明（Θ) 動作週期、減低DRAM之消耗電力、及實現安定之電路動 作。 【圖式之簡單說明】 圖1係表示包含於本發明之第1實施形態之半導體積 體電路之負電壓產生電路之構成例之方塊圖。 圖2係表示電壓感測部1-B之槪略構成例之電路圖。 圖3係表示定電壓產生電路1-B1與電壓供給電路1-B2之構成之電路圖。 圖4係表示定電壓產生電路1-B1之詳細構成之電路圖 〇 圖5係表示測定電壓產生電路1-B3之詳細構成之電路 圊。 圖6係表示相當於差動放大器AMP12之構成之電路圖 〇 圖7係表示差動放大器AMP12之詳細構成之電路圖。 圖8係表示輸出緩衝電路1-B4’之詳細構成之電路圖。 圖9係表示包含於本發明之第2實施形態之半導體積 體電路之負電壓產生電路之構成例之方塊圖。 圖10係表示包含於本發明之第3實施形態之半導體積 體電路之負電壓產生電路之構成例之方塊圖。 圖11係DRAM記憶元件部之電路構成圖。 圖12係表示記憶元件電晶體的構造之截面圖。 圖13A係表示記憶元件電晶體的洩漏電流I ( off)之 基板電壓VBB依賴性之曲線圖。 16 ----------------- (請先閱讀背面之注意事項再填寫本頁) . 木紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） 544521 A7 B7 修正 年月3 4 補. 五、發明說明（A) 圖13B係表示記憶元件電晶體的洩漏電流1 (leak)之 基板電壓VBB依賴性之曲線圖。 圖14係表示習知之負電壓產生電路之構成之方塊圖。 圖15係表示習知之電壓感測部之詳細電路圖。 圖16A係表示在習知之負電壓產生電路之負電壓VBB 之電源電壓VDD依賴性之曲線圖。 圖16B係表示在習知之記憶體之暫停時間之電源電壓 VDD依賴性之曲線圖。 圖17係表示應用本發明之記錄裝置系統之一例之槪略 方塊圖。 圖18係表示應用本發明之通訊機器系統之一例之槪略 方塊圖。 【較佳實施形態】 以下，參考圖面以說明本發明之較佳實施形態。 (第1實施形態） 圖1係表示包含於本發明之第1實施形態之半導體積 體電路之負電壓產生電路之構成例之方塊圖。 在圖1，負電壓產生電路係由：負電壓產生部1-A (充 電泵部）、及電壓感測部1-B所構成，負電壓產生部1-A ，係由電壓感測部1_B所供給之控制信號BBGOE進行動作 控制，並將構成機能區塊之電晶體的基板電壓VBB保持在 既定之負電壓。此處，負電壓產生部1-A，係由自激發振 盪電路1-A1 (當由電壓感測部i-B所供給之控制信號 BBGOE爲邏輯「H」之期間動作）、時序產電路1-A2、及 17 木紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公t ) ----------------- (請先閱讀背面之注意事項再填寫本頁) 訂： 線· 544521

五、發明說明（π) 用以產生負電壓之充電泵電路1-Α3所構成。 圖2係表示電壓感測部1-Β之槪略構成例之電路圖。 ----------------- (請先閱讀背面之注意事項再填寫本頁) 在圖2，電壓供給電路1-Β2係由：差動放大器AMP 11 (第2比較器）、及P通道電晶體TP11所構成，其係在接 受來自定電壓產生電路1-B1之定電壓後，將該電壓予以複 製。 測定電壓產生電路1-B3係由：可變電阻器R1’及R2’ 所構成，其係將由電壓供給電路1-B2所輸出之既定的定電 壓與來自負電壓產生部1-A之基板電壓VBB予以分壓後， 作爲電壓REFVO而輸出。 輸出部1-B4係由：差動放大器AMP12 (第1比較器 )，將由測定電壓產生電路1-B3所輸出之電壓REFVO與 作爲參考電壓之接地電壓VSS作比較後，判定其大小關係 ;及輸出緩衝電路1-B4’所構成。輸出緩衝電路1-B4’係由 :反相器列INV11、1NV12、INV13、及緩衝器BUF14，用 以將緩和變化之差動放大器AMP12之輸出信號M22加以 放大’並產生控制信號BBGOE ;及施密特觸發（Schmidt trigger)電路，藉由將INV13之輸出施加於閘極，來對由 邏輯「H」變化爲邏輯「L」、及由邏輯「L」變化爲邏輯 「H」之變化的應答而產生差，並藉由p通道電晶體組 TP12來產生滞後（hysteresis)特性所構成。 圖3係表示圖1所示之定電壓產生電路丨—別與電壓供 給電路1-B2之構成之電路圖。又，在圖3，關於連接於構 成定電壓產生電路1-B1之N通道電晶體T4及T5,並且透 18 本紙張尺度適用中國國家；(CNS)A4規格（21〇 x 297公釐)~ 544521 A7 B7 年月e二、、I _補允1 /// 11ψ 五、發明說明（μ ) 過變更電晶體大小之電流調整來進行輸出電壓調整的部分 ，爲說明的方便而省略，然而於圖4有記載，之後再予說 明。 在圖3，定電壓產生電路1-B1之P通道電晶體T1及 T2、N通道電晶體T4及T5，係分別以相同之閘極寬度及 鬧極長度來構成電流反射鏡電路。此處，若將P通道電晶 體T1及T2之閘極寬度設爲WP1、閘極長度設爲LP1，將 N通道電晶體T4及T5之閘極寬度設爲WN1、閘極長度設 爲LN1，將通過包含P通道電晶體T1及N通道電晶體T4 之路徑的電流設爲II，將通過包含P通道電晶體T2及N 通道電晶體T5之路徑的電流設爲12，則關於P通道黧晶 體T1與N通道電晶體T5，係分別成爲以下之關係式： 11 = — (/3/2) · (WP1/LP1) · (V1-VTP)2 12= ( β /2) · (WN1/LN1) · (V3 — VTN)2 但，在上述之數學式，Ρ通道電晶體之臨界値電虜設 爲VT之場合，則定義VTP=VT+ VDD。 又，關於電阻R0係形成RO· I2=VDD-V4之關係’ 因此隨著電源電壓VDD的上升，則電流12亦上升。若考 慮到通過N通道電晶體T5之電流的關係，則顯示丁5之汲 極及閘極電壓V3變爲上升，通過電晶體T6、T7、T8的路 徑之電流14變爲減少。若14減少，則關於T12之電流關 係，係變成電壓V5減少，結果，使電流II減少。電流Π 白勺減少，係由通過T1之電流的關係導致電壓VI上升，並 使12電流減少之作用。 19 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ;裝 544521 A7 B7 五、發明說明（/7) -------------1 (請先閱讀背面之注意事項再填寫本頁) 將以上加以總結，由於藉由控制電流反射鏡電路與電 壓之電晶體Til、T12的作用，而具有對電源電壓VDD的 增加及減少之系統全體的電流及電壓的變化予以打消之作 用，而使電壓V7安定，因此，使通過T9及T10的電流變 爲固定，並使定電壓產生電路1-B1之輸出電壓V9藉由P 通道電晶體T10的大小來決定而變爲固定之値。 以定電壓產生電路1-B1所產生之固定的電壓V9,係 施加於電壓供給電路1-B2之差動放大器AMP11之反轉輸 入端子，差動放大器AMP11的輸出係連接於P通道電晶體 TP11的閘極端子，汲極係連接於電源電壓VDD，源極係連 接於輸出STDVOUT及差動放大器AMP11之正轉輸入端子 ，藉由施以反饋來複製與輸入電壓V9相等之輸出 STDVOUT。 其次，以圖4來說明在定電壓產生電路1-B1之第1電 壓調整機構。 圖4係定電壓產生電路1-B1之詳細電路圖。 定電壓產生電路1-B1，係如圖4所示，在電流反射鏡 電路的左右，分別設置3個保險絲FUSE4TA、FUSE4丁B、 FUSE4TC、及保險絲 FUSE5TA、FUSE5TB、FUSE5TC，在 未切斷狀態，具有作爲電晶體T4 + T4A+T4B+T4C及電晶 體T5+T5A+T5B+T5C而作用之電晶體係透過保險絲的切 斷來改變大小，因而改變左右的電流，並具有透過變化在 安定點的電壓V5及V7來進行電壓調整之機能。 由於藉由切斷分別設於電流反射鏡電路右側之電晶體 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 544521 A7 B7 敗 3, 1 μ… 補无丨 五、發明說明（ί〇 ---------------- (請先閱讀背面之注意事項再填寫本頁) Τ5Α、Τ5Β、T5C 的 3 個保險絲 FUSE5TA、FUSE5TB、 FUSE5TC，而具有增加相對於電流12之電流13的比例之作 用，因此，透過增加電流13來使電壓V7下降，並且由於 通過電晶體T9及Τ10的電流增加，而使輸出電壓V9上升 另一方面，在藉由切斷分別設於電流反射鏡電路左側 之電晶體Τ4Α、Τ4Β、T4C的3個保險絲FUSE4TA、 FUSE4TB、FUSE4TC，而減少相對於電流12之電流13的比 例，因此，相較於未切斷狀態，電壓VI變爲具有較高電 位且更安定，並由於電流12亦減少，因此在安定狀態下電 壓V7係上升，而輸出電壓V9係下降。 其次，以圖5來說明在測定電壓產生電路1-Β3之第2 電壓調整機構。 圖5係表示構成測定電壓產生電路1-Β3之可變電阻器 R1’與R2’之構成之電路圖。 在圖5，分別並聯於保險絲FUSE1、FUSE2、FUSE3之 電阻器RTRIM1、RTRIM2、RTRIM3，其中設定電阻器 RTRIM2的電阻値係電阻器RTRIM1的電阻値（Ri)的2倍 ，電阻器RTRIM3的電阻値係電阻器RTRIM1的電阻値（ R!)的4倍。 同樣地，分別並聯於保險絲FUSE4、FUSE5、FUSE6 之電阻器RTRIM4、RTRIM5、RTRIM6，其中設定電阻器 RTRIM5的電阻値係電阻器RTRIM4的電阻値（R4)的2倍 ，電阻器RTRIM6的電阻値係電阻器RTRIM1的電阻値（ 21 木紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 544521 Α7 年月s二， B7 ! 補无 麵 （__ ...........____ * ~"ΜΜ· -11 —j 五、發明說明（β) R4 )的4倍。 藉此，僅以最小爲R!、R4、最大爲7XR!、7xR4之電阻 値的設定，因此，電壓設定可在各保險絲有8種，合計爲 16種來進行。 透過電阻器之電壓設定，由於受到溫度及處理條件等 之特性變化的影響較小，因此，可預先使由與目標設定電 壓之差來切斷保險絲加以特定，並可縮短設定所需之時間 〇 其次，以圖6來槪略說明相當於差動放大器AMP12 ( 第1比較器）的動作。 圖6係相當於差動放大器AMP12之電路圖。如圖6所 示，差動放大器AMP12係由：AMP12A、AMP12B、 AMP12C等3個差動放大器所構成。 將由定電壓STDVOUT與負電壓VBB所分壓之電壓 REFVO施力口於AMP12A之反轉輸入端子，而將接地電壓 VSS施加於其正轉輸入端子。又，施加測定電壓REFVO於 ΑΜΡ12Β之正轉輸入端子，而將接地電壓VSS施加於其反 聿專輸入端子。當將ΑΜΡ12Α之輸出施加於AMP12C之正轉 輸入端子，而將ΑΜΡ12Β之輸出施加於AMP12C之反轉輸 入端子時，於REFVO>VSS之情況，則AMP12C之輸出Μ22 的電位會下降，而於REFVO<VSS之情況，則AMP12C之輸 出M22的電位會上升。因此，作爲差動放大器AMP12全 體，係相當於將REFVO施加於反轉輸入端子，而將VSS施 加]於正轉輸入端子之構成。 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁)

544521 & 丨

A7 g 年 1 C

_B7_I 補充I 五、發明說明（>| ) 其次，以圖7來詳細說明差動放大器AMP12之動作。 圖7係差動放大器AMP12之詳細電路圖。 在圖7，爲使AMP12A、AMP12B各具有相同能力及特 性，而將所對應之電晶體以同樣大小來構成。在構成 AMP12A、AMP12B、AMP12C之各電流源之電晶體TP12A1 、TP12B1、TP12C1的閘極，輸入由圖3所示之定電壓產生 電路1_B1之電流反射鏡電路所產生之電壓VI。 在AMP12A，當測定電壓REFVO的電位係上升之情況 ，則會使通過TP12A3的電流減少，僅以該減少之份量來 使通過TP12A2的電流增加。此處，TN12A4、TN12A5係構 成電流反射鏡電路，在使通過TN12A4的電流，即通過 TN12A2的電流增加，僅以該增加之份量通過TN12A5之電 流係減少之情況，則形成輸出M14的電位係往下降之方向 變化之狀態。另一方面，當測定電壓REFVO的電位係下降 之情況，反之，則形成輸出M14的電位係往上升之方向變 <·匕之狀態。 又，在AMP12B，由於測定電壓REFVO係輸入於 TP12B2之閘極，因此，隨著測定電壓REFVO的電位上升 ，輸出M17的電位亦上升，反之，隨著測定電壓REFVO的 電位下降，輸出M17的電位亦下降。 因此，在AMP12C，藉由AMP12A與AMP12B之輸出 結果，隨著測定電壓REFVO的上升，輸出M22的電位亦上 升，而隨著測定電壓REFVO的下降，輸出M22的電位亦下 降。 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------« I I (請先閱讀背面之注意事項再填寫本頁) 11· 544521 A7 B7 92 年 $ i§ji]補充丨 五、發明說明（>/) ----------------- (請先閱讀背面之注意事項再填寫本頁) 此處，依本實施形態，由於電晶體TP12A2、TP12B3 的閘極係分別連接於接地電壓VSS，因此係與定電壓源所 產生的電壓相異，不會受到處理條件的影響，並且在差動 放大器AMP12經常可進行安定之電壓比較。 又，在負電壓VBB的變化激烈之情況，爲防止電晶體 元件的絕緣破壞，構成AMP12之電路，係由具有比其他電 路更厚的閘極氧化膜之電晶體所構成。 圖8係表示在圖1所示之輸出部1-B4中接收差動放大 器AMP12之輸出M22，用以產生控制信號BBGOE之輸出 糸爰衝器段的構成之詳細電路圖。 在圖8，爲使差動放大器AMP12之輸出M22較緩和變 化，而藉由在接收M22之初段的反相器INV11，使用具有 t匕構成他段的反相器INV12、INV13、及緩衝器BUF14等 之電晶體、及P通道電晶體組TP12更厚的閘極氧化膜的電 晶體，來降低閘極的容量負荷，並且減輕應答速度遲緩的 影響。 初段的反相器INV11，係由8個N通道電晶體 TN111〜TN118、及8個P通道電晶體TP111〜TP118所構成 ，使TN111及TN112作爲N通道側而作用，而使 Tpm〜tpii5作爲p通道側而作用，其餘之電晶體係藉由 變更最上層之配線蔭罩而可調整INV11的切換位準，因此 ί乍爲預備之用。 由於Ρ通道電晶體組ΤΡ12，係用於使INV12之切換位 準具有滯後(hysteresis)特性，因此，在欲使Μ25的電位下 24 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544521 Α7 I年月曰π 一 ____Β7__ X,_ % 一、*丨一嫌ΜΤ·，丨.··>«><—· W*e«—»«»—*»» .一 五、發明說明（>>) 降之情況，係藉由使通過TP12內之TP121的電流增加，來 阻止欲使決定M24的電位之INV12的切換位準上升、M25 的J電位下降後接近「L」電位之電壓變化的作用。此處，僅 使TP121作用，而其他4個電晶體TP122〜125由於係藉由 變化最上層蔭罩所使用之電晶體個數來變化滯後的幅度， 因此作爲預備之用。 在緩衝器BUF12,爲確保對供給控制信號BBGOE之 負電壓產生部1-A之電晶體充份的輸出電流，因此使用比 電晶體TP141及TN141具有更大閘極寬度之電晶體TP142 及 TN142。 如上所述，依本實施形態，由於使用對將定電壓產生 電路1-B1之輸出電壓施加於基板之負電壓VBB作爲參考 電壓，因此，可消除對基板電壓之電源電壓依賴性，並且 ，藉由將感測基板電壓感測用之差動放大器的基準電壓設 定爲接地電壓VSS，可針對電源電壓、環境溫度的變動、 處理條件等，皆可對記憶元件電晶體基板供給安定的負電 壓 VBB。 又，藉由將2個電壓調整機構獨立設置於定電壓產生 電路1-B1及測定電壓產生電路1_B3兩處，在進行使測定 電壓產生電路1-B3輸出適當値之調整後，藉由測定電壓產 生電路1-B3來變化由該適當之定電壓與負電壓VBB所分 壓之電壓，而可最適當地設定控制信號BBGOE。 (第2實施形態） 圖9係表示包含於本發明之第2實施形態之半導體積 25 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮) 一 (請先閱讀背面之注意事項再填寫本頁)

544521 A7 B7 年 靡 補 五、發明說明（ >多） 體電路之負電壓產生電路的部分構成例之方塊圖。 如圖9所示，在本實施形態，藉由在第1電壓供給電 路1-B2 (由差動放大器AMP11及P通道電晶體TP11所構 成）及第2電壓供給電路1-B2’（由差動放大器AMP11B及 P通道電晶體TP11B所構成）使用共通之定電壓產生電路 1 -B1，來構成可輸出第1控制信號BBG0E1與第2控制信 號BBG0E2之複數個電壓感測部。 首先，將以第1電壓感測部之第1控制信號BBG0E1 戶斤控制之第1負電壓設爲VBB1，而在第1電壓感測部所使 用之定電壓輸出設爲STDV0UT1之情況，當施加於AMP12 之反轉輸入端子之電壓REFVO係與施加於正轉輸入端子之 接地電壓VSS相等時，即在REFVO=OV時由於控制系統變 爲安定，因此，第1負電壓VBB1則以下式來表示。 VBB1 = - (R27R1’） · STDV0UT1 其次，以第2電壓感測部之第2控制信號BBG0E2所 控制之第2負電壓設爲VBB2，而在第2電壓感測部所使用 之定電壓輸出設爲STDV0UT2之情況，當施加於AMP212 之反轉輸入端子之電壓REFV1係與施加於正轉輸入端子之 接地電壓VSS相等時，即在REFV1=0V時由於控制系統變 爲安定，因此，第2負電壓VBB2則以下式來表示。 VBB2=- (R47R35) · STDV0UT2 如此，第1負電壓VBB1與第2負電壓VBB2係分別 由R1’與R2’之電阻比、及R3’與R4’之電阻比來決定。 依本實施形態，當除了 DRAM之記憶元件以外需要負 26 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 544521

五、發明說明（ >令) 電壓之電路係包含於積體電路中時藉由在複數個電壓感測 剖S共用定電壓產生電路，而可減少佈局面積。 (第3實施形態） 圖10係表示包含於本發明之第3實施形態之半導體積 體電路之負電壓產生電路的部分構成例之方塊圖。 如圖10所示，在本實施形態，其構成係由：第1電壓 感測部，藉由第1電壓供給電路1-B2 (由差動放大器 AMP11及P通道電晶體TP11所構成）所複製之固定的電 壓STDVOUT1與負電壓VBB來產生控制信號BBGOE ;及 第3電壓感測部，藉由第3電壓供給電路1-B2”（由差動放 大:器AMP11C及P通道電晶體TP11C所構成）所複製之固 定的電壓STDVOUT3與供給至差動放大器AMP312的正轉 輸T入端子之電壓VMEASURE，來產生控制信號CTRLOUT 所構成。 此處，在施加電壓 VMEASURE: (R6/ (R5+R6) ) · STDV0UT3之情況，則可進行透過控制信號CTRLOUT之 控制。試舉一例，第3電壓感測部，係可作爲藉由控制信 号虎CTRLOUT來感測升壓電源電壓VPP之電路而作用。 如此，不必直接使用訂電壓產生電路，藉由利用複製 電:壓，而可使複數個電壓感測部獨立作用。 作爲藉由本發明之實施形態之負電壓產生電路之檢查 項目，由於藉由元件製作處理之條件等來控制定電壓產生 電路之輸出變動，因而必須藉由保險絲之輸出電壓之調整 ，作爲在同一晶圓上所製作之半導體積體電路之檢查，相 27 本紙張尺复適¥中國國家標準（CNS)A4規格（no X 297公i—) --------------裝--- Γ请先閱讀背面之注意事項再填寫本頁) 544521 ___B7 補先丨_ 五、發明說明（>Π 較於進行全數檢查，在預先進行良否判定後，再進行負電 壓產生電路之檢查，更能縮短檢查時間。 在DRAM，此負電壓產生電路之適用電路方塊爲記憶 元件，其特性之良否係根據記憶元件之暫停時間測定來進 行。 因此，作爲考慮以上情況之檢查程式之算法之一例， 係如以下之流程。 ⑴由獨立於負電壓產生電路之輸入端子，對記憶元件 之基板領域輸入負電壓，分別對在晶圓上的半導體積體電 路所具備之DRAM進行暫停時間測定。又，同時分別對各 電路預先記錄暫停時間爲最大時之基板電壓値。 ⑵對暫停時間測定結果滿足規格之電路進行良品選別 ，僅對判定爲良品之電路進行負電壓產生電路之檢查。 ⑶負電壓產生電路之輸出電壓，當其與預先藉由外部 輸入電壓所進行之暫停時間檢查所得之基板電壓値相異之 1青況，使用設於電路內之保險絲來進行輸出電壓之調整， 以輸出與前述基板電壓相等之値。 ⑷其後，DRAM之功能測試，係在滿足暫停時間規格 之電路，僅對進行前述負電壓產生電路之電壓調整後之電 g 各來實施。 如此，藉由僅對判定爲良品之電路進行負電壓產生電 路之檢查，由於可縮短檢查時間，並且，對各電路可進行 使暫停時間爲最大之負電壓輸出之調整，因此，可提供使 言己憶體之性能以最大極限而活用之設定檢查方法。 28 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ---I I I I--I I I I · I I (請先閱讀背面之注意事項再填寫本頁) 訂. 544521 A7 B7 92. 3. 年月 i修止丨

无I 五、發明說明（％ 如以上說明，依本發明，不會因電源電壓或環境條件 的變動、製程條件等影響，而容易實現可對記憶元件電晶 體基板供給安定的負電壓之負電壓產生電路，維持記憶元 件電晶體之洩漏電流爲最小之條件，可充分確保記憶體之 資料保持時間及低消耗電力’當應用於攜帶用之記錄裝置 或通訊機器等之際特別地可發揮效果。 圖17及圖18係分別應用本發明後之記錄裝置系統及 通訊機器系統之一例之槪略方塊圖。 在圖17，記錄裝置系統，係用以進行光或磁氣，或是 其組合來進行讀取或寫入動作。參閱圖17，其係說明有關 §買取動作’ giB錄裝置系統係由：記錄媒體17-A、信號處理 咅17-B、藉由本發明之動態隨機存取記憶體π-e、及資料 輸出入部17-D所構成。 此處，信號處理部17-B，係取得來自記錄媒體17-A 之資訊作爲信號，並藉由進行設於內部之類比數位信號處 理來讀取資訊。所讀取之信號，會因溫度條件等之變化而 有信號強度不足之情況，藉由錯誤訂正符號來進行與期待 値之比較，而將正確之資料由資料輸出入部17-D輸出。 因此，在記錄裝置，實際上加上由記錄媒體17-A所 讀取之資料，必須有作爲錯誤訂正所需之資訊，爲將作爲 §了正之資料暫時記憶，而需有動態隨機存取記憶體17-C。 又，爲提高讀取動作之存取速度，而將實施讀取資料 及錯誤訂正處理後之資料暫時記憶，此亦必須使用動態隨 機存取記憶體17_C。 29 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） (請先閱讀背面之注意事項再填寫本頁)

544521 A7 B7 92。3· 年月 七 ν ·，'補充 五、發明說明（>7) 在圖18，通訊機器系統係由：通訊媒體18-Α、調變 角军調電路18-Β、信號處理電路18_c、藉由本發明之動態隨 機存取記憶體18-D、及輸出入電路18-E所構成之電路要 件等所構成。作爲通訊媒體18-A，係透過有線或無線而連 接於遠地之通訊機器，由於信號強度的衰減，造成在調變 解調電路18-B會發生資訊掉落之情況。信號處理電路18_ C，具有將調變解調電路18-B的輸出信號之類比信號轉換 爲數位信號之功能，而由輸出入電路18-E所獲得之輸出資 料爲數位資料。 有關此通訊機器系統，同樣地爲補正所掉落之資訊或 提高資訊速度，因而使用動態隨機存取記憶體18-D。 依本發明’由於提高動態隨機存取記憶體17-C或18_ D之資料保持特性，因此，可提高記錄裝置或通訊機器之 資料處理能力。並且，爲對應當該動態隨機存取記憶體之 重新週期變長，藉由本發明來改善動態隨機存取記憶體之 資料保持特性，亦具有削減系統消耗電力之效果。 【符號說明】 1-A 負電壓產生部（充電泵部） 1-B 電壓感測部 1-A1 自激發振盪電路 1-A2 時序產生電路 1-1-A3 充電泵電路 1-B1 定電壓產生電路 1-B2 電壓複製電路（第1電壓複製電路） 30 瑪用中國國家標準（CNS)A4規格（210 X 297公釐 “氏張 (請先閱讀背面之注咅心事項再填寫本頁) 裝 544521 Α7 Β7 祖3 年月 補充i 五、發明說明（％

1-B2’ 1-B2” 1-B3 1-B4 1-1-B4’ AMP11 AMP12 INV11 Rl，、R25 17-A

17-B 17-C 17- D 18- A 18-B 18-C 18-E

18-D 第2電壓複製電路 第3電壓複製電路 測定電壓產生電路 輸出部 輸出緩衝電路 差動放大器（第2比較器） 差動放大器（第2比較器） 初段反相器& 電阻器 記錄媒體 信號處理部 動態隨機存取記憶體 資料輸出入部 通訊媒體 調變解調電路 信號處理電路 輸出入電路 31 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 544521 A8 B8 C8 D8 六、申請專利範圍 1. 一種半導體積體電路，具有：功能區塊；及負電壓 生電路，用以產生對則述功能區塊供給之既定負電壓’ (請先閱讀背面之注意事項再填寫本頁) 其特徵係： 前述負電壓產生電路，具有：充電泵部，將電源電壓 車專換爲前述既定負電壓而輸出；及電壓感測部，將前述充 電泵部之輸出電壓與參考電壓作比較，並將該比較結果輸 出至前述充電泵部，而進行對前述充電泵部之輸出電壓控 制； 並且，使用接地電壓作爲前述參考電壓。 2. 如申請專利範圍第1項之半導體積體電路，其中， 前述充電泵部，具有： 自激發振盪器，其係僅在來自前述電壓感測部之輸出 信號爲活性化狀態期間，產生既定之脈衝信號；及 時序信號產生電路，將來自前述自激發振盪器之輸出 信號轉換爲時序信號； 前述電壓感測部，具有： 定電壓產生電路； 經濟部智慧財產局員工消費合作社印製 測定電壓產生電路，接收來自前述定電壓產生電路之 輸出電壓及來自前述充電泵部之輸出電壓，並產生藉由阻 抗機構所分壓之測定電壓； 第1比較器，將來自前述測定電壓產生電路之輸出電 壓與接地電壓作比較後，輸出該比較結果；及 輸出緩衝電路，將來自前述第1比較器之比較輸出予 以放大後，將其輸出至前述充電泵部。 1 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 544521 A8 B8 C8 D8 六、申請專利範圍 3·如申請專利範圍第1項之半導體積體電路，其中， 在構成前述電壓感測部之電晶體中，將施加於N通道電晶 體的基板之電壓全部作爲接地電壓。 4. 如申請專利範圍第2項之半導體積體電路，其中， 前述電壓感測部，係在前述定電壓產生電路與前述測定電 壓產生電路之間，具備由第2比較器與P通道電晶體所構 成之電壓供給電路； 前述電壓供給電路，係將來自前述測定電壓產生電路 之輸出供給至前述第2比較器之反轉輸入端子，並將前述 第2比較器之輸出供給至前述p通道電晶體之閘極端子， 前述P通道電晶體之源極端子係與前述第2比較器之正轉 輸T入端子結合，前述P通道電晶體之源極端子之輸出與前 述測定電壓產生電路結合而構成，並根據前述測定電壓產 生電路之輸出電壓而將其輸出。 5. 如申請專利範圍第4項之半導體積體電路，其中， 前述機能區塊係由記憶體區塊所構成。 6. 如申請專利範圍第2項之半導體積體電路，其中， 前述第1比較器具有第1〜3差動放大器； 對前述第1差動放大器之一方的輸入端子供給前述測 定電壓，而對另一方之輸入端子供給接地竃壓； 對前述第2差動放大器之一方的輸入端子供給接地電 歷，而對另一方之輸入端子供給前述測定電壓； 對前述第3差動放大器之一方的輸入端子供給前述第 1差動放大器之輸出電壓，而對另一方之輸入端子供給前 2 紙張尺中國國家標準（CNS)A4規格（210 X 297公爱1 . I I ---I I I — I ^ « I I I (請先閲讀背面之注意事項再填寫本頁) #· 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 544521 /、中請專利範圍 述第2差動放大器之輸出電壓，並使前述第1差動放大器 ；^輸出電壓與前述第2差動放大器之輸出電壓彼此逆相。 7. 如申請專利範圍第2項之半導體積體電路，其中， 前述定電壓產生電路具有第1電壓調整機構，藉由變化構 $電流反射鏡電路之電晶體的大小、及輸出電流値，而進 行輸出電壓之調整；前述測定電壓產生電路具有第2電壓 目闺整機構，藉由變化前述電阻機構之電阻値而變化測定電 虜。 8. 如申請專利範圍第7項之半導體積體電路，其中， 前述電阻機構係包含分別串聯之第1至第η電阻器；前述 g 2電壓調整機構係具有分別與前述第1至第η電阻器並 酸^之第1至弟η保險絲’ 當將與前述第1保險絲並聯之第1電阻器之電阻値設 胃R之場合，則將與第η保險絲並聯之第η電阻器之電阻 f直設定爲R的2(ΙΜ)倍；前述第2電壓調整機構’係透過切 陳f前述第1至第η保險絲之至少一個，使電阻値之增加份 由R至R的2(rM)倍爲止產生變化，以使前述測定電壓變化 〇 9. 如申請專利範圍第2項之半導體積體電路，其中， 前述電壓感測部之前述第1比較器，係由具有在比前述電 壓感測部之前述第1比較器更前段的電路所使用之電晶體 更厚的閘極氧化膜之電晶體所構成。 10. 如申請專利範圍第2項之半導體積體電路，其中， 言ϋ述電壓感測部之前述輸出緩衝電路具有複數段的反相器 3 ^--------^--------- (請先閱讀背面之注意事項再填窵本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544521 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 力、肀請專利範圍 ’該複數段的反相器係由電晶體（具有初段的反相器比他 段的反相器更厚的閘極氧化膜）所構成。 η如申請專利範圍第1項之半導體積體電路，其中， 訪述機能區塊係由具有各種相異機能之複數個機能區塊所 丰冓成，前述負電壓產生電路係由複數個負電壓產生電路（ 用以產生相異之既定負電壓以供給至前述各複數個機能區 所構成，前述各複數個負電壓產生電路分別具有共通 之定電壓產生電路。 12. 如申請專利範圍第1項之半導體積體電路，其中， 前述機能區塊係由具有各種相異機能之複數個機能區塊所 f冓成，前述負電壓產生電路係由至少一個負電壓產生電路 (用以產生既定負電壓以供給至前述各複數個機能區塊） 戶斤構成，前述半導體積體電路進一步具有：至少一個正電 壓產生電路，用以產生既定正電壓以供給至前述各複數個 機能區塊；及共通之定電壓產生電路，分別設於前述至少 一個負電壓產生電路及前述至少一個正電壓產生電路。 13. —種半導體積體電路之檢查方法，係具有：機能區 塊；及負電壓產生電路，用以產生既定負電壓以供給至前 述機能區塊；前述負電壓產生電路係具有：充電泵部，用 以將電源電壓轉換爲前述既定負電壓而輸出；及電壓感測 音13，將前述充電泵部之輸出電壓與參考電壓作比較，將該 t：匕較結果輸出至前述充電泵部；使用接地電壓作爲前述參 考電壓者，其特徵係： 由外部施加既定電壓於前述機能區塊並進行檢查； 4 -----------裝·-------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544521 A8 B8 C8 D8 t、申請專利範圍 依前述檢查結果，進行前述機能區塊之良否判定；及 僅對判定爲良品之機能區塊供給來自前述負電壓產生 電路之既定負電壓。 14. 一種半導體積體電路之檢查方法，1係具有：機能區 塊；及負電壓產生電路，用以產生既定負電壓以供給至前 述機能區塊；前述負電壓產生電路係具有：充電泵部，用 以將電源電壓轉換爲前述既定負電壓而輸出；及電壓感測 音β，將前述充電泵部之輸出電壓與參考電壓作比較，將該 t匕較結果輸出至前述充電泵部來進行對前述充電泵部之輸 出電壓控制；使用接地電壓作爲前述參考電壓者，其特徵 係： 由外部施加可藉由前述既定負電壓而輸出之既定電壓 於前述機能區塊並進行檢查； 依前述檢查結果，進行前述機能區塊之良否判定、及 言己錄作爲機能區塊之動作條件之最佳電壓條件；及 僅對判定爲良品之機能區塊連接前述負電壓產生電路 (已完成針對前述電壓條件之輸出電壓調整），藉由對其 供給負電壓來進行前述機能區塊之檢查項目。 15. —種記錄裝置，係具有半導體積體電路，該半導體 積體電路具有：機能區塊；及負電壓產生電路，用以產生 既定負電壓以供給至前述機能區塊；前述負電壓產生電路 具有：充電泵部，用以將電源電壓轉換爲前述既定負電壓 而輸出；及電壓感測部，將前述充電泵部之輸出電壓與參 考電壓作比較，將該比較結果輸出至前述充電泵部來進行 5 -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544521 A8 B8 C8 D8 、申請專利範圍 對前述充電泵部之輸出電壓控制；使用接地電壓作爲前述 參考電壓者，其特徵係： (請先閱讀背面之注意事項再填寫本頁) 具有使用光及磁氣至少其中之一之記錄機構。 16. —種通訊機器，係具有半導體積體電路，該半導體 積體電路具有：機能區塊；及負電壓產生電路，用以產生 既定負電壓以供給至前述機能區塊；前述負電壓產生電路 具有：充電泵部，用以將電源電壓轉換爲前述既定負電壓 而輸出；及電壓感測部，將前述充電泵部之輸出電壓與參 考電壓作比較，將該比較結果輸出至前述充電泵部來進行 對前述充電泵部之輸出電壓控制；使用接地電壓作爲前述 參考電壓者。 經濟部智慧財產局員工消費合作社印製 17. —種半導體積體電路之檢查方法，係具有：記憶體 區塊；及負電壓產生電路，用以產生既定負電壓以供給至 前述記憶體區塊；前述負電壓產生電路具有：充電泵部， 用以將電源電壓轉換爲前述既定負電壓而輸出；及電壓感 湏[J部，將前述充電泵部之輸出電壓與參考電壓作比較，將 該比較結果輸出至前述充電泵部來進行對前述充電泵部之 輸出電壓控制；使用接地電壓作爲前述參考電壓者，其特 徵係： 由外部施加既定電壓於前述記憶體區塊並進行檢查； 依前述檢查結果，進行前述記憶體區塊之良否判定； 及 僅對判定爲良品之記憶體區塊供給來自前述負電壓產 生電路之既定負電壓。 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544521 A8 B8 C8 D8 t、申請專利範圍 18. —種半導體積體電路之檢查方法，係具有：記憶體 區塊；及負電壓產生電路，用以產生既定負電壓以供給至 肓tr述記憶體區塊；前述負電壓產生電路具有：充電泵部， 用以將電源電壓轉換爲前述既定負電壓而輸出；及電壓感 湏[J部，將前述充電泵部之輸出電壓與參考電壓作比較，將 該比較結果輸出至前述充電泵部來進行對前述充電泵部之 輸r出電壓控制；使用接地電壓作爲前述參考電壓者，其特 徵係： 由外部施加可藉由前述既定負電壓而輸出之既定電壓 於前述記憶體區塊並進行檢查； 依前述檢查結果，進行前述記憶體區塊之良否判定、 及:記錄作爲記憶體區塊之動作條件之最佳電壓條件； 僅對判定爲良品之記憶體區塊連接前述負電壓產生電 路（已完成針對前述電壓條件之輸出電壓調整），藉由對 其供給負電壓來進行前述記億體區塊之檢查項目。 19. 一種記錄裝置，係具有半導體積體電路，該半導體 積體電路具有：記億體區塊；及負電壓產生電路，用以產 生既定負電壓以供給至前述記憶體區塊；前述負電壓產生 電路具有：充電泵部，用以將電源電壓轉換爲前述既定負 電:壓而輸出；及電壓感測部，將前述充電泵部之輸出電壓 與參考電壓作比較，將該比較結果輸出至前述充電泵部來 進行對前述充電泵部之輸出電壓控制；使用接地電壓作爲 前述參考電壓者，其特徵係： 具有使用光及磁氣至少其中之一之記錄機構。 7 -------------------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544521 A8 B8 C8 D8 六、申請專利範圍 20.—種通訊機器，係具有半導體積體電路，該半導體 積體電路具有：記憶體區塊；及負電壓產生電路，用以產 生既定負電壓以供給至前述記憶體區塊；前述負電壓產生 電路具有：充電泵部，用以將電源電壓轉換爲前述既定負 電:壓而輸出；及電壓感測部，將前述充電泵部之輸出電壓 與參考電壓作比較，將該比較結果輸出至前述充電泵部來 進行對前述充電泵部之輸出電壓控制；使用接地電壓作爲 前述參考電壓者。 . --------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 8 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐）