TW531894B - Preparing method for semiconductor device - Google Patents

Description

531894 A7 B7___ 五、發明說明（1 ) [發明所屬之技術領域] (請先閱讀背面之注意事項再填寫本頁) 本發明係關於一種半導體裝置的製造方法，詳言之， 係關於將負寫入於構成遮罩ROM (唯讀記憶體Read Only Memory)之各元件時，切換輸出埠的輪出形態之製造 技術。 [習知之技術] 為了 Ifg短遮罩ROM的處理時間TAT (Turn Around Time)，而在A1配線形成後用以寫入資訊（亦稱為程式寫 入’ ROM寫入）之離子佈植技術，有許多方法是為大家所 熟知的。以下，利用第6圖說明習知之製造方法。 步驟1 :如第6 A圖所示，利用熱氧化法或化學汽相沈 積CVD法於p型半導體基板5 1上形成由氧化矽膜所構成 之厚度25nm的銲墊氧化膜52。銲墊氧化膜52形成之目的 在於保護半導體基板51的表面。 之後’於全面形成作為耐氧化膜之氮化矽膜53，接 著’在氮化矽膜53 ’朝與用以形成元件分離膜54的紙面 的垂直方向形成長帶狀之開口部53a。 經濟部智慧財產局員工消費合作社印製 步驟2 :如第6B圖所示，利用將氮化矽膜53做為遮 罩之碎局部氧化LOCOS法氧化半導體基板51，並形成元 件分離膜54。此時，在半導體基板51及氮化矽膜53之間 因氧化領域滲入形成鳥嘴54a。之後，去除氮化矽膜53及 鲜塾氧化膜52，利用熱氧化法形成厚度 14nm 至 17nm 的 閉極絕緣膜55。接著再利用CVD法形成厚度為350nm之 多晶石夕臈，並摻雜磷以形成N型之導電膜56。 ^用中國國家標準（CNS)A4規4 (210 X 297公爱)---- 1 313259 531894

五、發明說明（3 ) 經濟部智慧財產局員Η消費合作社印製 之空乏化作業。 如上所述，在閘極形成前藉由離子的佈植步驟以進行 輸出埠輸出形態的切換時，因該步驟係在相當前面的階 段，因此喪失了將前述ROM資料的寫入步驟設於後階段 的優點。 此外，形成切換前述輸出埠輸出形態的開關時所使用 之光阻劑膜的開口部’相較於R0M寫入用開口部是較小， 同時對應複數的銲墊32’各開關形成用開口部分別以相鄰 接的方式形成。（參照第4 A圖） 然而，上述之ROM29及PD開關3〇於基板j(晶片） 上所構成之領域，不過為晶片上有限之領域（例如：雖省略 •圖示之說明’在較ROM形成領域更大的範圍中形成sram 形成領域及邏輯部形成領域）。因此，在前述R〇M寫入用 開口部或PD開關形成用開口部以外的較為寬廣的領域中 並無開口部，而光阻劑膜的面積比例則變大。 如上所述，由於含括晶片之廣大範圍且無開口部的光 阻劑膜所產生的張力，會使得開口部的剖面形狀無法大致 呈垂直，而是會傾斜，故而導致開口部上部的開口徑變大。 因此，若在該狀態下進行前述層間絕緣臈的蝕刻，將 導致以反應該傾斜狀態進行蝕刻，而形成在必須切換 寫入及輸出埠的輸出形態的電晶體上殘留層間絕緣膜的餘 刻形狀。特別是，如上所述比ROM寫入用開口部小'，同 時必須對應複數的銲墊32，相鄰之開口部以鄰接之方气带 成之各開關形成用開口部中，其影響有增大之傾向 y I紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）一 〜^ --- 313259 ----1----.-------------訂---------線 (請先閱讀背面之注咅？事項再填寫本頁) 3 531894

五、發明說明（4 因此，未能將充分的雜質植入本來必須進行r〇m寫 入及開關切換的電晶體的通道領域，而造成寫人不^ 換不良的問題產生。 乃 [解決課題之手段] 、因此，鑑於上述課題，本發明之半導體裝置的製造方 法，係具備：纟著閘極絕緣膜於半導體基板上形成間極之 步驟；以鄰接該閘極之方式形成源極•汲極領域之步驟； 介著被覆前述閘極之層間絕緣膜而形成金屬配線之步驟； 以及以形成於前述金屬配線上之光阻劑及該金屬配線做 遮罩，將雜質離子植入前述基板表層，將資訊寫入用以構 成遮罩ROM之各元件的同時，切換輸出埠的輸出形態之 步驟。而切換該輸出埠的輸出形態之步驟，係藉由對所希 望的電晶體進行離子佈植，以形成用以將對銲墊的輸出切 換為開放没極輸出或反相器輸出的開關。 此外，利用以鄰接可切換前述輸出埠的輸出形態的開 關形成用開口部的附近的方式形成有凹部的光阻劑膜，以 形成開關形成用開口。 [發明之實施形態] 以下，參考圖面說明本發明之半導體裝置的製造方法 之第1實施形態。 步驟1:如第1A圖所示，與習知之製造步驟的步驟1 相同’於半導體基板1上形成銲墊氧化膜2，並形成具有 開口部之氮化石夕膜3。 _步驟2 ··如第1B圖所示將形成於半導體基板i上的氮 ——丨丨"丨丨 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱)" ~ 313259 (請先閱讀背面之注意事項再填寫本頁) .--------訂----------線· 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 4 A7

五、發明說明（7 ) 經濟部智慧財產局員工消費合作社印製 此外’從開口部21a藉由將硼等p型雜質離子植入閘 極8正下方之半導體基板1，將預定之記憶胞電晶體空乏 化。如上所述因A1配線1 5的端部形成於元件分離膜4端 P的正上方’藉由將其做為遮罩，即可植入精度較高的離 子。藉此’該記憶胞電晶體的閾值電壓降低，ROM資料被 寫入。 經由以上之步驟，完成寫入預定程式的遮罩ROM。 此外’本發明之特徵為，在與對上述遮罩ROM的ROM i料的寫入步驟相同之步驟中進行輸出埠的輸出形態的切 換。 以下’說明有關本發明之輸出埠的輸出形態之切換電 路。 如第3圖所示在電源電壓vcc及接地電壓Vss之間串 聯連接p通道型MOS電晶體Trl、p通道型MOS電晶體 Tr2及N通道型MOS電晶體Tr3，將前述p通道型MOS 電晶體Trl與ρ通道型MOS電晶體Tr2的連接點所輸出之 訊號輸入至NAND電路31的其中一邊，而另一邊則輸入l 位準或Η位準的資料。此外前述p通道型m〇S電晶體Trl、 P通道型MOS電晶體Tr2及N通道型MOS電晶體Tr3的 各閘極，連接電源電壓Vcc。 此外，前述NAND電路31的輸出，係輸入至：於電 源電壓Vcc及接地電壓Vss之間所串聯連接之p通道型 MOS電晶體Tr4 ;及N通道型MOS電晶體Tr5的前述p 通道型MOS電晶體Tr4的閘極。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 7 313259 (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 531894 A7 _ B7 五、發明說明（8 ) 此外’ P通道型MOS電晶體Tr4及N通道型MOS電 晶體Tr5的連接點，連接銲墊32。 此外，在本實施形態中藉由在前述p通道型M〇S電 曰曰體Tr2中植入爛離子，以構成將該p通道型m〇s電晶體 Tr2空乏化之切換開關30(以下，將空乏化之p通道型MQS 電晶體之開關稱為PD開關30)。 以下，說明有關在該情況下輸出埠的輸出形態。 如上所述藉由將P通道型M0S電晶體Tr2空乏化，因 NAND電路31 —邊的輸入變換為L低位準之故，無關另 一邊的輸入資料，由該NAND電路31輪出高位準，而p 通道型MOS電晶體Tr4關閉。 其結果，銲墊連接N通道型MOS電晶體Tr5的汲極 而成為開放〉及極輸出。 接著，說明有關Ρ通道型MOS電晶體Trl空乏化時輸 出埠的輸出形態。 ^ 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 在此情況下，因前述NAND電路31的一邊為H位準 之故’藉由輸入該NAND電路31另一邊之資料前述ρ通 道型MOS電晶體Tr4因開啟•關閉之切換，故銲墊的輪 形態變換為反相器輸出。 1 此外，本發明中，於同一步驟中進行遮罩r〇m的資 訊寫入步驟及輸出埠的輸出形態切換步驟。 、 本紙張尺度適用中國國家標準（CNS)A4 i格（210 X 297公釐） 亦即，如第4A圖所示，將構成於同一基板i上之 ROM29及PD開關30’在同一離子佈植步驟中形成 ROM29連接鲜塾32連接部則省略其^ ’ PD開關J可 8 -----1---.-------- (請先閱讀背面之注音？事項再填寫本頁) -i線· 313259 531894 A7 B7 五、發明說明（9 ) 任意選擇該銲墊32的輸出形態。 ί請先閱讀背面之注音？事項再填寫本頁) 因此，不會增加製造的步驟數，同時如本實施形態為 達到縮短處理時間之目—A1配線15形成後進行r〇m 寫入’在所謂的麵的後置化過程中，因構⑽開關， 相較於以往之閘極形成前的離子佈植步驟可縮短處理時 間，同時本步驟中僅進行R0M寫入用遮罩變更，即可切 換輸出埠的輸出形態。 第5A圖為顯示上述PD開關3〇的平面圖，第5b圖 為第5A圖的A_A線剖面圖。此外，在第5A圖為用以顯 示PD開關形成用開口領域之簡易圖面，但省略形成於元 件分離膜4上或閘極8上之各膜的圖示。 以下’說明有關本發明之第2實施形態。 在此，第2實施形態的特徵為，在第1實施形態中於 ROM寫入用開口部及具有pD開關形成用開口部之光阻劑 膜24中’係使用以鄰接該pD開關3〇的附近之方式形成 有凹部33的光阻劑膜，以分別形成R〇M寫入用開口、Pd 開關形成用開口以及凹部33。（參照第4B圖） 經濟部智慧財產局員工消費合作社印製 如上所述，在第2實施形態中，用以鄰接pd開關形 成用開口的附近的方式形成有凹部33，即可解決在習知技 術上’由於含括晶片之廣大範圍且無開口部的光阻劑臈所 產生的張力，導致開口部的剖面形狀無法大致呈垂直而是 會傾斜，而形成在必須切換輸出埠的輸出形態的電晶體上 殘留層間絕緣膜的蝕刻形狀，及無法充分將雜質植入必須 進行開關切換之電晶體之通道領域而造成切換不良的問 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） 9 313259 531894 A7 ___ B7_ 五、發明說明（1❶） 題，均得以解決。 (請先閱讀背面之注咅？事項再填寫本頁) 此外，同樣地，前述ROM寫入用開口的形狀也十分 穩定，同時可解決應寫入ROM之電晶體的通道領域無法 植入充分之雜質，而導致寫入不良的問題發生。 此外，在上述凹部的下層中，利用預先蝕刻形成該凹 部33時的蝕刻擋止膜，如此即不會切斷較該凹部33下層 的配線。例如：在與上層配線同一臈中形成蝕刻擋止膜， 即可避免形成於較該蝕刻檔止膜更下層之下層配線的斷 線。 此外，本發明之技術思想，係亦容易適用在形成更多 層之金屬配線之情況。 此外，在上述之各實施形態的步驟3中，該閘極的形 成，亦可為多晶矽膜的形成、多晶矽骐形成圖案、對矽化 物膜的多晶矽膜上的選擇的形成亦隹。 此外，在上述之各個實施形態中，說明了利用p型半 導體基板的例子，但其亦可使用N型半導體基板，亦可為 形成於半導體基板上的井（Well)領域。 經 濟 部 智 慧 財 產 局 員 ，工 消 費 合 作 社 印 製 此外’在上述之各個實施形態中’說明有關降 電壓空乏化離子佈植方式，但較提高閾值電壓之離 植亦可進行程式的寫入。 此外，不限於PD開關，其亦可為N通道型则 體空乏化之ND開關。 曰曰 此外，本發明之適用範圍並不限定於遮罩r〇m 本紙張尺度適用中國國家標準（CNS)A4規石^^ 297公髮） 及輸出蜂^出形態的切換方法等，其可適用 10 313259 消 五、發明說明（11

於各種製品。 [發明之效果] 根據本發明，由於在同一步驟中進行遮罩R⑽的資 訊寫入步驟及輸出埠的輸出形態的切換步驟，不但不會增 加製造步驟數’同時為了縮短處理時間而在金屬配線形成 後進们* ROM!寫入，亦gg私 方P所萌的ROM的後置化過程中，因 構成有上述輸出埠的輸出形態的切換電路之故，相較於習 =的閘極形成前利韓子佈植步驟，進行輸出埠的輸出狀 恶之切換方式，可使處理時間縮短。 而且’僅變更ROM寫入用之遮罩，即可切換輸出璋 之輸出形態。 再者，為了形成可切換輸出埠之輸出形態的開關，而 對在制絕緣膜形錢口之光阻㈣，因形成之凹部鄰接 於開關形成用開口部之附近，故光阻劑膜之開口部傾斜、 開口形狀變得不敎、及無法充分將離子植人必須進行開 關切換之電晶體、造成切換不良之習知問題得以解決。 [圖面之簡單說明】 、 為用以說明本發明之半導體裝置 第1A圖至第ic圖 的製造方法之剖面圖。 第2A圖及苐2B圖 為用以說明本發明之半導體裝置 的製造方法之剖面圖。 第3圖，為用以說明有關本發明之輪出埠之電路圖。 第4A圖及第4β圖，為用以說明本發明之半導體^置 之平面圖ώϊΈΓο C 297公釐）

訂---------線J (請先閱讀背面之注咅？事項再填寫本頁) 参 313259 11 531894 A7 B7 五、發明說明（12 ) 第5A圖及第5B圖 之剖面圖。 第6A圖至第6D圖 製造方法之剖面圖。 [元件符號說明] 為用以說明本發明之半導體裝置 為用以說明習知之半導體裝置的 經濟部智慧財產局員工消費合作社印製 1 > 51 半導體基板 2 > 52 銲墊氧化膜 3 ^ 53 氮化矽膜 4 - 54 元件分離膜 5 閘極絕緣膜 6 > 56 N型導電膜 7 矽化物膜 8 > 56a 閘極 10 - 59 氧化矽膜 11 氮化石夕膜 12 多晶矽膜 14 - 57 層間絕緣膜 15、22、 58 A1配線 15a 端部 17 SOG(Spin-On-Glass)膜 23 保護臈 24 ' 60 光阻劑 24a、60a 開口部 29 ROM(唯讀記憶體 Read-Only Memory) 30 PD開關（空乏化之P通道型 MOS電晶體探 31 NAND電路 32 銲墊 33 凹部 54a 鳥嘴

Trl、Tr2、Tr4 P通道型MOS電晶體 Tr3、Tr5 N通道型MOS電晶體Vss Vcc 電源電壓 接地電壓 (請先閱讀背面之注意事項再填寫本頁) - --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 12 313259

Claims (1)

1. ^31894 098899 ABCD 3 六、申請專利範圍 1· 一種半導體裝置的製造方法，係㈣：介著閘極絕緣膜 於半導體基板上形成閘極之步驟；以鄰接該閘極之方式 形成源極•汲極領域之步驟；介著覆蓋前述閘極之層間 絕緣膜而形成金屬配線之步驟；及以形成於前述金屬配 線上之光阻劑及該金屬配線做為遮罩，將雜質離子植入 則述基板表層，而將資訊寫入用以構成遮罩ROM之各 元件的同時，切換輸出埠的輸出形態之步驟。 2.如申請專利範圍第i項之半導體裝置的製造方法，其 中，切換前述輸出埠的輸出开h態之步#，係#由對所希 望之電晶體進行離子佈植，以形成用以將對銲墊的輸出 切換為開放汲極輸出或反相器輸出的開關。 如申請專利範圍第1項之半導體裝置的製造方法，其 中’係使用以鄰接可切換前述輸出埠的輪出形態的開關 形成用開〇部的附近之方式形成有凹部的光阻劑膜，以 形成開關形成用開口。 (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 313259