TW531894B - Preparing method for semiconductor device - Google Patents
Preparing method for semiconductor device Download PDFInfo
- Publication number
- TW531894B TW531894B TW090131619A TW90131619A TW531894B TW 531894 B TW531894 B TW 531894B TW 090131619 A TW090131619 A TW 090131619A TW 90131619 A TW90131619 A TW 90131619A TW 531894 B TW531894 B TW 531894B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- switch
- forming
- output port
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Semiconductor Memories (AREA)
Description
531894 A7 B7___ 五、發明說明(1 ) [發明所屬之技術領域] (請先閱讀背面之注意事項再填寫本頁) 本發明係關於一種半導體裝置的製造方法,詳言之, 係關於將負寫入於構成遮罩ROM (唯讀記憶體Read Only Memory)之各元件時,切換輸出埠的輪出形態之製造 技術。 [習知之技術] 為了 Ifg短遮罩ROM的處理時間TAT (Turn Around Time),而在A1配線形成後用以寫入資訊(亦稱為程式寫 入’ ROM寫入)之離子佈植技術,有許多方法是為大家所 熟知的。以下,利用第6圖說明習知之製造方法。 步驟1 :如第6 A圖所示,利用熱氧化法或化學汽相沈 積CVD法於p型半導體基板5 1上形成由氧化矽膜所構成 之厚度25nm的銲墊氧化膜52。銲墊氧化膜52形成之目的 在於保護半導體基板51的表面。 之後’於全面形成作為耐氧化膜之氮化矽膜53,接 著’在氮化矽膜53 ’朝與用以形成元件分離膜54的紙面 的垂直方向形成長帶狀之開口部53a。 經濟部智慧財產局員工消費合作社印製 步驟2 :如第6B圖所示,利用將氮化矽膜53做為遮 罩之碎局部氧化LOCOS法氧化半導體基板51,並形成元 件分離膜54。此時,在半導體基板51及氮化矽膜53之間 因氧化領域滲入形成鳥嘴54a。之後,去除氮化矽膜53及 鲜塾氧化膜52,利用熱氧化法形成厚度 14nm 至 17nm 的 閉極絕緣膜55。接著再利用CVD法形成厚度為350nm之 多晶石夕臈,並摻雜磷以形成N型之導電膜56。 ^用中國國家標準(CNS)A4規4 (210 X 297公爱)---- 1 313259 531894
五、發明說明(3 ) 經濟部智慧財產局員Η消費合作社印製 之空乏化作業。 如上所述,在閘極形成前藉由離子的佈植步驟以進行 輸出埠輸出形態的切換時,因該步驟係在相當前面的階 段,因此喪失了將前述ROM資料的寫入步驟設於後階段 的優點。 此外,形成切換前述輸出埠輸出形態的開關時所使用 之光阻劑膜的開口部’相較於R0M寫入用開口部是較小, 同時對應複數的銲墊32’各開關形成用開口部分別以相鄰 接的方式形成。(參照第4 A圖) 然而,上述之ROM29及PD開關3〇於基板j(晶片) 上所構成之領域,不過為晶片上有限之領域(例如:雖省略 •圖示之說明’在較ROM形成領域更大的範圍中形成sram 形成領域及邏輯部形成領域)。因此,在前述R〇M寫入用 開口部或PD開關形成用開口部以外的較為寬廣的領域中 並無開口部,而光阻劑膜的面積比例則變大。 如上所述,由於含括晶片之廣大範圍且無開口部的光 阻劑膜所產生的張力,會使得開口部的剖面形狀無法大致 呈垂直,而是會傾斜,故而導致開口部上部的開口徑變大。 因此,若在該狀態下進行前述層間絕緣臈的蝕刻,將 導致以反應該傾斜狀態進行蝕刻,而形成在必須切換 寫入及輸出埠的輸出形態的電晶體上殘留層間絕緣膜的餘 刻形狀。特別是,如上所述比ROM寫入用開口部小',同 時必須對應複數的銲墊32,相鄰之開口部以鄰接之方气带 成之各開關形成用開口部中,其影響有增大之傾向 y I紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)一 〜^ --- 313259 ----1----.-------------訂---------線 (請先閱讀背面之注咅?事項再填寫本頁) 3 531894
五、發明說明(4 因此,未能將充分的雜質植入本來必須進行r〇m寫 入及開關切換的電晶體的通道領域,而造成寫人不^ 換不良的問題產生。 乃 [解決課題之手段] 、因此,鑑於上述課題,本發明之半導體裝置的製造方 法,係具備:纟著閘極絕緣膜於半導體基板上形成間極之 步驟;以鄰接該閘極之方式形成源極•汲極領域之步驟; 介著被覆前述閘極之層間絕緣膜而形成金屬配線之步驟; 以及以形成於前述金屬配線上之光阻劑及該金屬配線做 遮罩,將雜質離子植入前述基板表層,將資訊寫入用以構 成遮罩ROM之各元件的同時,切換輸出埠的輸出形態之 步驟。而切換該輸出埠的輸出形態之步驟,係藉由對所希 望的電晶體進行離子佈植,以形成用以將對銲墊的輸出切 換為開放没極輸出或反相器輸出的開關。 此外,利用以鄰接可切換前述輸出埠的輸出形態的開 關形成用開口部的附近的方式形成有凹部的光阻劑膜,以 形成開關形成用開口。 [發明之實施形態] 以下,參考圖面說明本發明之半導體裝置的製造方法 之第1實施形態。 步驟1:如第1A圖所示,與習知之製造步驟的步驟1 相同’於半導體基板1上形成銲墊氧化膜2,並形成具有 開口部之氮化石夕膜3。 _步驟2 ··如第1B圖所示將形成於半導體基板i上的氮 ——丨丨"丨丨 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)" ~ 313259 (請先閱讀背面之注意事項再填寫本頁) .--------訂----------線· 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 4 A7
五、發明說明(7 ) 經濟部智慧財產局員工消費合作社印製 此外’從開口部21a藉由將硼等p型雜質離子植入閘 極8正下方之半導體基板1,將預定之記憶胞電晶體空乏 化。如上所述因A1配線1 5的端部形成於元件分離膜4端 P的正上方’藉由將其做為遮罩,即可植入精度較高的離 子。藉此’該記憶胞電晶體的閾值電壓降低,ROM資料被 寫入。 經由以上之步驟,完成寫入預定程式的遮罩ROM。 此外’本發明之特徵為,在與對上述遮罩ROM的ROM i料的寫入步驟相同之步驟中進行輸出埠的輸出形態的切 換。 以下’說明有關本發明之輸出埠的輸出形態之切換電 路。 如第3圖所示在電源電壓vcc及接地電壓Vss之間串 聯連接p通道型MOS電晶體Trl、p通道型MOS電晶體 Tr2及N通道型MOS電晶體Tr3,將前述p通道型MOS 電晶體Trl與ρ通道型MOS電晶體Tr2的連接點所輸出之 訊號輸入至NAND電路31的其中一邊,而另一邊則輸入l 位準或Η位準的資料。此外前述p通道型m〇S電晶體Trl、 P通道型MOS電晶體Tr2及N通道型MOS電晶體Tr3的 各閘極,連接電源電壓Vcc。 此外,前述NAND電路31的輸出,係輸入至:於電 源電壓Vcc及接地電壓Vss之間所串聯連接之p通道型 MOS電晶體Tr4 ;及N通道型MOS電晶體Tr5的前述p 通道型MOS電晶體Tr4的閘極。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 7 313259 (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 531894 A7 _ B7 五、發明說明(8 ) 此外’ P通道型MOS電晶體Tr4及N通道型MOS電 晶體Tr5的連接點,連接銲墊32。 此外,在本實施形態中藉由在前述p通道型M〇S電 曰曰體Tr2中植入爛離子,以構成將該p通道型m〇s電晶體 Tr2空乏化之切換開關30(以下,將空乏化之p通道型MQS 電晶體之開關稱為PD開關30)。 以下,說明有關在該情況下輸出埠的輸出形態。 如上所述藉由將P通道型M0S電晶體Tr2空乏化,因 NAND電路31 —邊的輸入變換為L低位準之故,無關另 一邊的輸入資料,由該NAND電路31輪出高位準,而p 通道型MOS電晶體Tr4關閉。 其結果,銲墊連接N通道型MOS電晶體Tr5的汲極 而成為開放〉及極輸出。 接著,說明有關Ρ通道型MOS電晶體Trl空乏化時輸 出埠的輸出形態。 ^ 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 在此情況下,因前述NAND電路31的一邊為H位準 之故’藉由輸入該NAND電路31另一邊之資料前述ρ通 道型MOS電晶體Tr4因開啟•關閉之切換,故銲墊的輪 形態變換為反相器輸出。 1 此外,本發明中,於同一步驟中進行遮罩r〇m的資 訊寫入步驟及輸出埠的輸出形態切換步驟。 、 本紙張尺度適用中國國家標準(CNS)A4 i格(210 X 297公釐) 亦即,如第4A圖所示,將構成於同一基板i上之 ROM29及PD開關30’在同一離子佈植步驟中形成 ROM29連接鲜塾32連接部則省略其^ ’ PD開關J可 8 -----1---.-------- (請先閱讀背面之注音?事項再填寫本頁) -i線· 313259 531894 A7 B7 五、發明說明(9 ) 任意選擇該銲墊32的輸出形態。 ί請先閱讀背面之注音?事項再填寫本頁) 因此,不會增加製造的步驟數,同時如本實施形態為 達到縮短處理時間之目—A1配線15形成後進行r〇m 寫入’在所謂的麵的後置化過程中,因構⑽開關, 相較於以往之閘極形成前的離子佈植步驟可縮短處理時 間,同時本步驟中僅進行R0M寫入用遮罩變更,即可切 換輸出埠的輸出形態。 第5A圖為顯示上述PD開關3〇的平面圖,第5b圖 為第5A圖的A_A線剖面圖。此外,在第5A圖為用以顯 示PD開關形成用開口領域之簡易圖面,但省略形成於元 件分離膜4上或閘極8上之各膜的圖示。 以下’說明有關本發明之第2實施形態。 在此,第2實施形態的特徵為,在第1實施形態中於 ROM寫入用開口部及具有pD開關形成用開口部之光阻劑 膜24中’係使用以鄰接該pD開關3〇的附近之方式形成 有凹部33的光阻劑膜,以分別形成R〇M寫入用開口、Pd 開關形成用開口以及凹部33。(參照第4B圖) 經濟部智慧財產局員工消費合作社印製 如上所述,在第2實施形態中,用以鄰接pd開關形 成用開口的附近的方式形成有凹部33,即可解決在習知技 術上’由於含括晶片之廣大範圍且無開口部的光阻劑臈所 產生的張力,導致開口部的剖面形狀無法大致呈垂直而是 會傾斜,而形成在必須切換輸出埠的輸出形態的電晶體上 殘留層間絕緣膜的蝕刻形狀,及無法充分將雜質植入必須 進行開關切換之電晶體之通道領域而造成切換不良的問 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐) 9 313259 531894 A7 ___ B7_ 五、發明說明(1❶) 題,均得以解決。 (請先閱讀背面之注咅?事項再填寫本頁) 此外,同樣地,前述ROM寫入用開口的形狀也十分 穩定,同時可解決應寫入ROM之電晶體的通道領域無法 植入充分之雜質,而導致寫入不良的問題發生。 此外,在上述凹部的下層中,利用預先蝕刻形成該凹 部33時的蝕刻擋止膜,如此即不會切斷較該凹部33下層 的配線。例如:在與上層配線同一臈中形成蝕刻擋止膜, 即可避免形成於較該蝕刻檔止膜更下層之下層配線的斷 線。 此外,本發明之技術思想,係亦容易適用在形成更多 層之金屬配線之情況。 此外,在上述之各實施形態的步驟3中,該閘極的形 成,亦可為多晶矽膜的形成、多晶矽骐形成圖案、對矽化 物膜的多晶矽膜上的選擇的形成亦隹。 此外,在上述之各個實施形態中,說明了利用p型半 導體基板的例子,但其亦可使用N型半導體基板,亦可為 形成於半導體基板上的井(Well)領域。 經 濟 部 智 慧 財 產 局 員 ,工 消 費 合 作 社 印 製 此外’在上述之各個實施形態中’說明有關降 電壓空乏化離子佈植方式,但較提高閾值電壓之離 植亦可進行程式的寫入。 此外,不限於PD開關,其亦可為N通道型则 體空乏化之ND開關。 曰曰 此外,本發明之適用範圍並不限定於遮罩r〇m 本紙張尺度適用中國國家標準(CNS)A4規石^^ 297公髮) 及輸出蜂^出形態的切換方法等,其可適用 10 313259 消 五、發明說明(11
於各種製品。 [發明之效果] 根據本發明,由於在同一步驟中進行遮罩R⑽的資 訊寫入步驟及輸出埠的輸出形態的切換步驟,不但不會增 加製造步驟數’同時為了縮短處理時間而在金屬配線形成 後進们* ROM!寫入,亦gg私 方P所萌的ROM的後置化過程中,因 構成有上述輸出埠的輸出形態的切換電路之故,相較於習 =的閘極形成前利韓子佈植步驟,進行輸出埠的輸出狀 恶之切換方式,可使處理時間縮短。 而且’僅變更ROM寫入用之遮罩,即可切換輸出璋 之輸出形態。 再者,為了形成可切換輸出埠之輸出形態的開關,而 對在制絕緣膜形錢口之光阻㈣,因形成之凹部鄰接 於開關形成用開口部之附近,故光阻劑膜之開口部傾斜、 開口形狀變得不敎、及無法充分將離子植人必須進行開 關切換之電晶體、造成切換不良之習知問題得以解決。 [圖面之簡單說明】 、 為用以說明本發明之半導體裝置 第1A圖至第ic圖 的製造方法之剖面圖。 第2A圖及苐2B圖 為用以說明本發明之半導體裝置 的製造方法之剖面圖。 第3圖,為用以說明有關本發明之輪出埠之電路圖。 第4A圖及第4β圖,為用以說明本發明之半導體^置 之平面圖ώϊΈΓο C 297公釐)
訂---------線J (請先閱讀背面之注咅?事項再填寫本頁) 参 313259 11 531894 A7 B7 五、發明說明(12 ) 第5A圖及第5B圖 之剖面圖。 第6A圖至第6D圖 製造方法之剖面圖。 [元件符號說明] 為用以說明本發明之半導體裝置 為用以說明習知之半導體裝置的 經濟部智慧財產局員工消費合作社印製 1 > 51 半導體基板 2 > 52 銲墊氧化膜 3 ^ 53 氮化矽膜 4 - 54 元件分離膜 5 閘極絕緣膜 6 > 56 N型導電膜 7 矽化物膜 8 > 56a 閘極 10 - 59 氧化矽膜 11 氮化石夕膜 12 多晶矽膜 14 - 57 層間絕緣膜 15、22、 58 A1配線 15a 端部 17 SOG(Spin-On-Glass)膜 23 保護臈 24 ' 60 光阻劑 24a、60a 開口部 29 ROM(唯讀記憶體 Read-Only Memory) 30 PD開關(空乏化之P通道型 MOS電晶體探 31 NAND電路 32 銲墊 33 凹部 54a 鳥嘴
Trl、Tr2、Tr4 P通道型MOS電晶體 Tr3、Tr5 N通道型MOS電晶體Vss Vcc 電源電壓 接地電壓 (請先閱讀背面之注意事項再填寫本頁) - --線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 12 313259
Claims (1)
- ^31894 098899 ABCD 3 六、申請專利範圍 1· 一種半導體裝置的製造方法,係㈣:介著閘極絕緣膜 於半導體基板上形成閘極之步驟;以鄰接該閘極之方式 形成源極•汲極領域之步驟;介著覆蓋前述閘極之層間 絕緣膜而形成金屬配線之步驟;及以形成於前述金屬配 線上之光阻劑及該金屬配線做為遮罩,將雜質離子植入 則述基板表層,而將資訊寫入用以構成遮罩ROM之各 元件的同時,切換輸出埠的輸出形態之步驟。 2.如申請專利範圍第i項之半導體裝置的製造方法,其 中,切換前述輸出埠的輸出开h態之步#,係#由對所希 望之電晶體進行離子佈植,以形成用以將對銲墊的輸出 切換為開放汲極輸出或反相器輸出的開關。 如申請專利範圍第1項之半導體裝置的製造方法,其 中’係使用以鄰接可切換前述輸出埠的輪出形態的開關 形成用開〇部的附近之方式形成有凹部的光阻劑膜,以 形成開關形成用開口。 (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 313259
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001144116A JP2002343893A (ja) | 2001-05-15 | 2001-05-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW531894B true TW531894B (en) | 2003-05-11 |
Family
ID=18990117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090131619A TW531894B (en) | 2001-05-15 | 2001-12-20 | Preparing method for semiconductor device |
Country Status (5)
Country | Link |
---|---|
US (1) | US7157336B2 (zh) |
JP (1) | JP2002343893A (zh) |
KR (1) | KR100453865B1 (zh) |
CN (1) | CN1228851C (zh) |
TW (1) | TW531894B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3925809B2 (ja) * | 2004-03-31 | 2007-06-06 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54121685A (en) * | 1978-03-14 | 1979-09-20 | Kyushu Nippon Electric | Ic and method of fabricating same |
JP2604071B2 (ja) * | 1991-05-14 | 1997-04-23 | 株式会社東芝 | 半導体装置の製造方法 |
US5561082A (en) * | 1992-07-31 | 1996-10-01 | Kabushiki Kaisha Toshiba | Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide |
KR0140691B1 (ko) * | 1992-08-20 | 1998-06-01 | 문정환 | 반도체 장치의 마스크롬 제조방법 |
KR970007831B1 (ko) * | 1993-12-21 | 1997-05-17 | 현대전자산업 주식회사 | 금속선과 콘택 플러그의 동시 형성방법 |
JPH07249696A (ja) * | 1994-03-10 | 1995-09-26 | Toshiba Corp | 半導体記憶装置及びその書き込み方法 |
US5378649A (en) * | 1994-04-08 | 1995-01-03 | United Microelectronics Corporation | Process for producing non-volatile memory devices having closely spaced buried bit lines and non-overlapping code implant areas |
US5429967A (en) * | 1994-04-08 | 1995-07-04 | United Microelectronics Corporation | Process for producing a very high density mask ROM |
JPH0837164A (ja) * | 1994-07-21 | 1996-02-06 | Nec Corp | 半導体装置の製造方法 |
US5512507A (en) * | 1994-09-14 | 1996-04-30 | United Microelectronics Corporation | Process for post metal coding of a ROM, by gate etch |
US5514610A (en) * | 1995-03-17 | 1996-05-07 | Taiwan Semiconductor Manufacturing Company | Method of making an optimized code ion implantation procedure for read only memory devices |
JP3193845B2 (ja) * | 1995-05-24 | 2001-07-30 | シャープ株式会社 | 半導体装置及びその製造方法 |
US6054353A (en) * | 1996-03-22 | 2000-04-25 | United Microelectronics Corporation | Short turn around time mask ROM process |
TW313706B (en) * | 1997-01-10 | 1997-08-21 | United Microelectronics Corp | Read only memory structure and manufacturing method thereof |
TW400626B (en) * | 1997-01-10 | 2000-08-01 | United Microelectronics Corp | The read-only memory(ROM) structure and the manufactureing method thereof |
JPH11111938A (ja) * | 1997-09-30 | 1999-04-23 | Nec Corp | 半導体装置 |
TW420863B (en) * | 1998-06-08 | 2001-02-01 | Winbond Electronics Corp | Method for Improving accuracy of channel threshold voltage |
US6146949A (en) * | 1998-06-25 | 2000-11-14 | Acer Semiconductor Manufacturing Inc. | Method of manufacturing mask ROM devices with self-aligned coding implant |
JP3389112B2 (ja) * | 1998-09-09 | 2003-03-24 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
US6184095B1 (en) * | 1999-02-09 | 2001-02-06 | Windbond Electronics Corp. | Method for fabricating mask ROM via medium current implanter |
JP2000277631A (ja) | 1999-03-25 | 2000-10-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2001053170A (ja) * | 1999-08-06 | 2001-02-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
KR20010018728A (ko) * | 1999-08-21 | 2001-03-15 | 김영환 | 마스크 롬의 제조 방법 |
KR100360398B1 (ko) * | 2000-02-24 | 2002-11-13 | 삼성전자 주식회사 | 노어형 마스크 롬 소자의 셀 어레이 영역 및 그 제조방법 |
US6630721B1 (en) * | 2000-05-16 | 2003-10-07 | Advanced Micro Devices, Inc. | Polysilicon sidewall with silicide formation to produce high performance MOSFETS |
US6542396B1 (en) * | 2000-09-29 | 2003-04-01 | Artisan Components, Inc. | Method and apparatus for a dense metal programmable ROM |
US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
TW517391B (en) * | 2001-03-08 | 2003-01-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
TW531893B (en) * | 2001-03-13 | 2003-05-11 | Sanyo Electric Co | Semiconductor device and manufacture method therefor |
US6468869B1 (en) * | 2001-05-11 | 2002-10-22 | Macronix International Co., Ltd. | Method of fabricating mask read only memory |
-
2001
- 2001-05-15 JP JP2001144116A patent/JP2002343893A/ja active Pending
- 2001-12-20 TW TW090131619A patent/TW531894B/zh not_active IP Right Cessation
-
2002
- 2002-03-13 US US10/096,754 patent/US7157336B2/en not_active Expired - Lifetime
- 2002-03-29 CN CNB021049971A patent/CN1228851C/zh not_active Expired - Fee Related
- 2002-03-29 KR KR10-2002-0017308A patent/KR100453865B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1385894A (zh) | 2002-12-18 |
CN1228851C (zh) | 2005-11-23 |
JP2002343893A (ja) | 2002-11-29 |
US20020173103A1 (en) | 2002-11-21 |
US7157336B2 (en) | 2007-01-02 |
KR20020087341A (ko) | 2002-11-22 |
KR100453865B1 (ko) | 2004-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7759763B2 (en) | Semiconductor device and a method of manufacturing the same | |
US20060125024A1 (en) | Semiconductor device and a method of manufacturing the same | |
KR100514673B1 (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
JP2009130167A (ja) | 半導体装置およびその製造方法 | |
JP2010524247A (ja) | 半導体デバイス構造 | |
US7745903B2 (en) | Semiconductor device and a method of manufacturing the same | |
US20010006244A1 (en) | Element isolating method in semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof | |
US10269811B2 (en) | Selective SAC capping on fin field effect transistor structures and related methods | |
TW531894B (en) | Preparing method for semiconductor device | |
JPH11238810A (ja) | 相異なる厚さのゲート酸化膜形成方法 | |
JP2003218356A (ja) | Soi型半導体装置の製造方法、設計方法およびsoi型半導体装置 | |
JP3436462B2 (ja) | 半導体装置 | |
JP2005183763A (ja) | 不揮発性メモリを含む半導体装置の製造方法 | |
JP3751796B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3381863B2 (ja) | Nor型フラッシュメモリ | |
US7205566B2 (en) | Transistor-level signal cutting method and structure | |
KR100671615B1 (ko) | 낸드 플래쉬 메모리 소자의 제조 방법 | |
KR100587045B1 (ko) | 반도체 소자의 제조 방법 | |
JPH1079505A (ja) | 半導体集積回路装置の製造方法 | |
JP2005079430A (ja) | 半導体装置の製造方法 | |
JP2005347296A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH11186411A (ja) | 半導体装置の製造方法 | |
JP2002313960A (ja) | 半導体装置とその製造方法 | |
JP2002313961A (ja) | 半導体装置の製造方法 | |
JP2002270702A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |