TW516077B - Method of creating design rule, design rule creating system, and recording medium - Google Patents
Method of creating design rule, design rule creating system, and recording medium Download PDFInfo
- Publication number
- TW516077B TW516077B TW090115957A TW90115957A TW516077B TW 516077 B TW516077 B TW 516077B TW 090115957 A TW090115957 A TW 090115957A TW 90115957 A TW90115957 A TW 90115957A TW 516077 B TW516077 B TW 516077B
- Authority
- TW
- Taiwan
- Prior art keywords
- design
- prediction
- design rule
- compression
- completed shape
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
516077 A7 B7 五、發明説明(1 ) 發明之詳細説明 發明所屬之技術領域 本發明係有關半導體積體電路裝置中之設計規則製作方 法。 先前技藝 近來,半導體積體電路裝置之製造技術非常顯著,最小 加工尺寸0.20" m之導體積體電路裝置已可量產。如此之微 小化,係由光罩製程技術、光照相製版技術及蝕刻技術等 之微小圖案形成技術之飛躍的進步而實現。 於圖案尺寸相當大之時代中,只要將所欲之LSI圖案之平 面形狀直接描繪成設計圖案,並依該設計圖案照實地製作 光罩圖案即可。以投影光學系統將該光罩圖案轉印至晶圓 上之光阻,以顯像之光阻做爲光罩並進行蝕刻,即幾乎可 於晶圓上形成與設計圖案相同之圖案。 但隨著圖案之微小化,於各製程照實地形成圖案逐漸變 知困難’有取後完成之尺寸與設計圖案不符之問題。爲解 決此一問題,考慮各製程之變換差,使最後完成之尺寸與 設計圖案尺寸相符,製作與設計圖案相異之光罩圖案之方 法(以下,稱光罩資料處理)變得非常重要。 光罩資料處理中,有以圖形演算處理或設計規則檢查者 (D.R.C·)等變化光罩圖案之MDP(光罩資料程序)處理,進而 有爲補正光接近效應(ΟΡΕ)之OPC(光接近效應補正)處理等 。藉由進行該等處理,即可適當補正光罩圖案,使最後完 成之尺寸與設計尺寸相符。 -4- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 516077
A7 _____ B7 、發明説明(2~) — ~" 但如邏輯裝置等對TAT(工作週期turn around time)更加要 求之裝置而言光罩資料處理所需之處理時間的變大,使 TAT也跟著增大。爲減輕光罩資料處理之負擔而製作裝置 ,有必要緩和設計規則(D R ),但緩和設計規則使晶片尺寸 增大,則有導致競爭力降低之憂慮。 爲使TAT之提昇及晶片尺寸縮小可以兩立,關於緩和設計 規則及降低光罩資料處理負荷,於設計者與製程開發者間 細始、之討論非常的重要。但於格或微核心等LIB開發需較多 時間之邏輯裝置中,於製程尚未決定之早期時,有使用蝕 刻模擬等決定設計規則之必要。設計者基於所決定之設計 規則開發LIB,但一旦開始LIB開發後,若變更設計規則, 則設計者必須再次進行設計變更,因此造成相當大的負擔。 爲解決如此之問題,有可簡單對應設計規則之變更之壓 縮工具之提案(如特開平3- 108738號公報、特開平8-287959 號公報)。此種壓縮工具於變更設計規則之場合,係可個別 縮小或變形設計圖案之工具,而可滿足變更後設計規則, 被預測爲今後之邏輯裝置之LIB開發中非常重要之工具。 另一方面,於決定設計規則時,則製作接近實際之裝置 圖案之基本圖案’以該圖案而藉蝕刻模擬等預測最後完成 形狀’再進行根據該預測結果決定設計規則之作業。 但於決定設計規則所使用之圖案,並不一定可反映所有 實際之裝置圖案。因此,實際上所製作之裝置圖案,會有 以模擬無法預測之地方無法製作成預定之情況。此外,隨 著設計規則數之增加及製程方法選擇數之增加,或資料處 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 516077 A7 --— _B7 五、發明説明(3 ) 里方法之複雖化,爲決定各個設計規則,有必要考慮各式 各樣的因素,故至決定設計規則爲止得花相當大之勞力。 而由I有時並無法決定製程方法或資料處理方法至提示設 计規則 < 階段,故有必要先準備因應製程方法或資料處理 方法的多數設計規則。 之問題 如此,雖有可簡單對應設計規則之變更之壓縮工具之提 本仁以壓鈿工具進行處理時’有必要事先決定設計規則。 仁决足&计規則時則存在上述之種種難處,故至決定設計 規則爲止得花上相當大之時間及勞力。此外,所決定之設 計規則則未必便是最適者,於使用壓縮工具所壓縮之設計 圖案,而製作實際之裝置圖案時,有未必獲得預定之裝置 圖案之憂慮。 本發明係爲解決上述課題者,其目的爲提供一種不需要 很大之時間及勞力,即可容易獲得最適之設計規則之設計 規則製作方法。 解決課題之手段 本發明係一種設計規則製作方法,其特徵爲決定對半導 體積體電路裝置之設計佈局之設計規則,其具有:壓縮^ 驟,以可滿足所規定之設計規則,而進行半導體積體電路 裝置設計佈局之壓縮;預測步驟,根據以壓縮步驟所壓縮 之設計佈局,預測形成半導體積體電路裝置之晶圓上圖= 之完成形狀;比較步驟,比較以預測步驟所預測之完成形 狀及以壓縮步驟所壓縮之設計佈局;判斷步驟,判斷根據 -6 - 比較步驟所得之評價姅 乂 、 疋^'滿足預先給予之基準;蠻承 步骤,於判斷上述評價处 又更 二、, 、…果未滿足預先給予之基準時變承 設計規則;規定步驟,賴 . 見疋所皮更<設計規則爲上述壓_ 步骤中又新設計規則。 預測上述完成形舳> 凡成形狀<步驟,較佳爲使用將上述壓縮步 所譽縮之設計料之資料,㈣a相平…卩^之^ 資料或電子光束平板印刷用之資料而進行。 1先罩 預測上述完成形狀之牛 ^ • 狀又步1,較佳馬使用計算出晶圓表 曝光狀態之預測模型,钟嘗 、 误i 计异出光阻顯像後之完成形狀之預 測模型或計算出晶圓力 、、 一 U力工後I完成形狀之預測模型中至…
一種預測模型而進行。 J 以本各明’以可滿足規定之設計規則而進行設計佈局之 壓縮:並卿縮之設計佈局預測晶圓上圖案之完成形狀 ’再以根據该預測結果所變更之設計規則做爲新設計規則 ,回饋給壓縮步驟,可大幅降低先前所花費之大量時間及 勞力’並容易後得高精度之設計規則。 發明之f施划% 以下,參知、圖面説明本發明之實施型態。 圖1係關於本發明之實施型態之設計规則製作系統之概念
之功能方塊圖。 U 於本系統中,使設計佈局面積儘量縮小而進行設計佈局 <壓縮I壓縮工具i丨,係與根據設計佈局而預測半導體晶 圓上最後完成平面形狀之模擬器12共存。 壓縮工具11中可輸入規定設計規則之設計規則限制條件 516077 A7 _ B7 ^明説明(5~) 才忌案1 j ’及爲计异出設計規則而使用之設計規則製作用圖 案14。於壓縮工具丨丨中,依照設計規則限制條件檔案13所 規定之設計規則而壓縮設計規則製作用圖案14,壓縮後之 圖案於模擬器12輸出。 模擬器12中除了有爲以曝光裝置於晶圓上形成之光阻上 轉印預定足圖案時,計算出晶圓上之曝光狀態之蝕刻模擬 器(光強度模擬器或電子光束曝光模擬器等)外,還包含可計 算出於晶圓上形成之光阻上轉印圖案並進行顯像處理後之 完成形狀之模擬器,及使用顯像處理後之光阻圖案而計算 出對晶圓表面區域進行圖案加工(蝕刻)後之完成形狀之模擬 器。藉由該模擬器12,可預測選擇某一製程條件時,晶圓 表面之取後冗成平面形狀。 此外,本系統將壓縮之圖案資料變換成光微影蝕刻用光 罩貝料或電子光束姓刻用資料,而可使用變換後之資料以 進行模擬。本系統中搭載有進行MDP處理或〇pc處理等之 光罩貧料處理之光罩資料處理系統丨5,可對以麼縮工具i ^ 壓縮之設計圖案進行光罩資料處理。藉由對施予如此光罩 貝料處理之圖案進行模擬,可使現實上爲可能之光罩資料 處理與可能達成之設計規則間之關係明確。 以模板為12所預測之最後冗成形狀及以壓縮工具1 1壓縮 之設計圖案,係以比較/評價手段丨6加以比較,而根據比較 結果所得之評價値與預先給予之基準値丨7之大小關係等係 以判定手段18加以判定。於判定結果滿足預定之條件時, 以設計規則決定手段19決定之前所規定之設計規則做爲當 * 8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)一 '~一' 516077 A7 B7 五、發明説明(6 ) 成目的之裝置之設計規則。於判定結果不滿足預定之條件 時,以設計規則變更手段20將之前所規定之設計規則變更 爲新設計規則,且新設計規則會回饋至設計規則限制條件 檔案13。 其次,參照圖2所示之流程圖,説明關於本發明實施型態 之設計規則製作系統之動作。 首先,將設計規則限制條件檔案及設計規則製作用圖案 輸入壓縮工具,在可滿足設計视則限制條件檔案所指定之 設計規則下,積妳設計規則製作用圖案之壓縮(S 1)。於設計 規則限制條件檔案中做爲初期値使用之設計規則中,可使 用例如將前一代之設計規則一律加以收縮者。此外,設計 規則製作用圖案以與實際製作裝置之圖案相同之圖案爲較 佳,例如邏輯裝置中以使用標準格圖案爲較佳。較大規模 之場合時,以使用以P&R製程進行上層配線之邏輯裝置圖 案爲較佳。 接著,對於壓縮之圖案,進行光罩資料處理(S2)。由於所 設想之MDP處理或OPC處理於每一層皆相異,故一邊考慮 現實上之處理實例與TAT,一邊決定光罩資料處理。 其次,使用系統所搭載之模擬器,由以光罩資料處理所 製作之光罩圖案預測最後完成形狀(S3)。 接著,由最後完成形狀及壓縮後之設計圖案,計算出例 如自線寬度之完成尺寸之期待尺寸之錯位量,或線端處完 成尺寸之後退量(shortening量)的之部分評價値。此外,亦 計算出晶片面積或壓縮之收縮率等做爲評價値(S4)。 • 9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) aou/7
接著’對每一評價値輸入預先決定之基準評價値(S5),比 車又冲异出 < 評價値與基準評價値,並判斷評價値是否滿足 基準評價値(S6)。於評價値滿足基準評價値時,決定之前所 規疋t設計規則做爲當成目的之裝置之設計規則(S7)。_ 接著’判斷影響算出之評價値之設計規則爲多數個設計 規則中I哪一設計規則,將該設計規則抽出(s8)。例如,當 閘極層自擴散層哭出邵分之sh〇rtening量大於該基準評價値 時,使規疋_閘極前端部至擴.散層之距離的設計規則變大 到可滿足基準評價値。此外,接觸孔落在擴散層之角落部 寺由之在擴政層角落邵之完成形狀之切圓,有接觸孔與 擴散層間無法導電之憂慮,故使規定自擴散層邊緣至接觸 ^之距離的設計規則變大到可滿足基準評價値。此外,調 查規足裝1上之晶#尺寸之線路,抽Α會影f該線路之設 計規則。 淺此方、和所抽出之政计規則往滿足基準評價値之方向 變更後變更後之設計規則回饋至設計規則限制條件檔 案中,變更設計規則限制條件㈣中之設計規則,以使至 少1以上之評價値可滿足基準評價値(S9)。 如上之方法,至目的之評價値可滿足基準評價値爲止, 重複進行上述各步骤。 另外,上述之評價値製作方法讀丨例如記錄於磁碟等之 記錄媒體中之程式,而可藉該程式控制電腦動作等之控制 手段加以貫現。 如此,依據本實施型態’由於可使用實際之裝置圖案而 -10- 'f7 @ @ ^^^(CNS) A4^.^S*(210 ^ 297^¾-) ~~ — _丨丨__- 五、發明説明 算出設計規則之數値,姑1、人 一 故可於短時間内算出適合實際製程 之高精度設計規則。此从 丄、4 、 、、 卜’由於其亦爲考慮了設想爲以實 際之裝置進行之光罩资祖由 罩貝枓處理之設計規則,故可取得盥缓 t計規則^片尺寸增大之均衡。此外,藉由設定基準 平仏1«可奋易判斷0K4NG,使設計規則之數値化變得容 易、。此外,藉由判別對評價値有影響之設計規則,而可容 易判斷那Ή規則應較嚴格,哪-設計規則可較緩和, Q而可奋易地判斷製程處理或光罩資料處理時應全力投入 之圖案。 另外’於製作設計規則時,除使用上述實施型態之壓縮 工具及模擬器外,亦可進行實際光罩製作或轉印實驗等之 補充。 、乂上説月了本發明之實施型態,但本發明並不僅限於上 述2施型態,於不脱離其精神之範圍内可進行種種之變形 而只犯。接著,上述實施型態包含有各種階段之發明,藉 由適當組合所接示之構成要件,可抽出各種發明。例如,曰 即使刪除所揭示之構成要件中之-些構成要件,若可獲致 預足之效果,則亦可抽出做爲發明。 發明之效果 根據本發明,於製作設計規則時,可不需大量時間及勞 力,即可容易獲得最適之設計規則。 圖示之簡單說明 圖1係關於本發明之實施型態之設計規則製作系統之概念 之功能方塊圖。 -11- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 χ 297公釐) 516077 A7 B7 五、發明説明(9 ) 圖2係説明關於本發明實施型態之設計規則製作系統之動 作之流程圖。 元件符號説明 11 壓縮工具 12 模擬器 13 設計規則限制條件檔案 14 •設計規則製作用圖案 15 光罩資料處理系統 16 比較/評價手段 17 基準値 18 判定手段 19 設計規則決定手段 20 設計規則變更手段 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- I曰絛直/穸斤/ _ 罘090115957號專利申請案 中文申凊專利範圍修正本(91年5月) 申請專利範圍 .一種用以決定對半導體積體電路裝置之設計佈局之設計 規則的設計規則製作方法,其特徵為具有: 壓縮步驟,以可滿足所規定之設計規則,而進行半導 體積體電路裝置設計佈局之壓縮; 預測步驟,根據以壓縮步驟所壓縮之設計佈局,預測 形成半導體積體電路裝置之晶圓上圖案之完成形狀; 比較步驟,比較以預測步驟所預測之完成形狀及以壓 縮步驟所壓縮之設計佈局; 判斷步驟,判斷根據比較步驟所得之評價結果是否滿 足預先給予之基準; 、變更步驟,於判斷上述評價結果未滿足預先給予之基 準時變更設計規則; 規足步驟,規定所變更之設計規則為上述壓縮步驟中 之新设计規則。 2·如申請專利範圍第1項之設計規則製作方法,其中預測上 逑疋成形狀之步驟,係使用將上述壓縮步驟所壓縮之設 計佈局之資料,變換成照相平板印刷用之光罩資料或電 子光束平板印刷用之資料而進行。 3. 如申請專利範圍第1項之設計規則製作方法,其中預測上 述完成形狀之步驟,係使用計算出晶圓表面曝光狀熊之 預2模型,計算出光阻顯像後之完成形狀之預測模型或 汁算出晶圓加工後之完成形狀之預測模型中至少—種預 測模型而進行。 _ ^ 4. 一種用以決定對半導體積體重路裝置之設計佈局之設 516077規則的設計規則製作系統,其特徵為具有: 壓縮手段,以可滿足所規定之設計規則,而進行半導 體積體電路裝置設計佈局之壓縮; τ 預測手段,根據以壓縮手段所壓縮之設計佈局,預測 形成半導體積體電路裝置之晶圓上圖案之完成形狀;、 比較手段,比較以上述預測步驟所預測之完成形狀及 以上述壓縮手段所壓縮之設計佈局; 判斷手段,判斷根據上述比較步驟所得之評價結果是 否滿足預先給予之基準; 變更手段,於上述判斷步驟判斷上述評價結果未滿足 預先給予之基準時變更設計規則; 規定手段,規定以上述變更手段所變更之設計規則為 上述壓縮手段中之新設計規則。 5 ·如申請專利範圍第4項之設計規則製作系統,其中以上述 預測手段對芫成形狀之預測,係使用將上述壓縮手段所 壓縮之设計佈局之資料,變換成照相平板印刷用之光罩 >料或電子光束平板印刷用之資料而進行。 6·如申請專利範圍第4項之設計規則製作系統,其中以上述 預測手段對完成形狀之預測,係使用計算出晶圓表面曝 光狀態之預測模型,計算出光阻顯像後之完成形狀之預 測模型或计算出晶圓加工後之完成形狀之預測模型中至 少一種預測模型而進行。 - 7· 一種電腦可讀取之記錄媒體,其係記錄為實施用以決定 對半導體積體電路裝置之設砵佈局之設計規則的設計規 則製作方法之程式,上述設-計規則製作方法包含下述步 -2-<縮步騾,以可滿足所上 _體電路裝置設計 形=積步驟所壓縮之設計佈局,預測 hy ^ ^ 裝置又晶圓上圖案之完成形狀; 卜牛' 驟’比較以預測步驟所預測之完成形狀及以壓 、、傾步騾所壓縮之設計佈局; 万箱^ #蘇,判斷根據比較步驟所得之評價結果是否滿 足預先給予之基準; :更步琢,於判斷上述評價結果未滿足預先給予之基 準時變更設計規則; 、見定步驟’規定所變更之設計規則為上述壓縮步驟中 之新設計規則。 如申請專利範圍第7項之記錄媒體,纟中前述預測完成形 步驟,係使用將前述壓縮步驟所壓縮之設計佈局之 '貝料’交換為光學微影蝕刻用光罩資料或電子束微影蝕刻 用資料後之資料進行者。 如申請專利範圍第7項之記錄媒體,其中前述預測完成形 狀之步驟,係使用選自用以算出晶圓表面曝光狀態之預 測模型、用以算出光阻顯像後之完成形狀之預測模型及 用以算出晶圓加工後之完成形狀之預測模型之預測模型 進行者。 516077 /卜5月f您正/更正/.免 第〇9〇115957號專利申^案 中文圖式修正頁(91年5月) S1悬 2
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000199839A JP4077141B2 (ja) | 2000-06-30 | 2000-06-30 | デザインルール作成方法、デザインルール作成システム及び記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW516077B true TW516077B (en) | 2003-01-01 |
Family
ID=18697788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090115957A TW516077B (en) | 2000-06-30 | 2001-06-29 | Method of creating design rule, design rule creating system, and recording medium |
Country Status (4)
Country | Link |
---|---|
US (4) | US6507931B2 (zh) |
JP (1) | JP4077141B2 (zh) |
KR (1) | KR100437980B1 (zh) |
TW (1) | TW516077B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7886564B2 (en) | 2004-09-10 | 2011-02-15 | Nippon Steel Corporation | System, method, software arrangement and computer-accessible medium for press-forming of materials |
TWI393172B (zh) * | 2007-12-20 | 2013-04-11 | Fujitsu Semiconductor Ltd | 半導體裝置、用於製造半導體裝置之方法及電腦可讀取媒體 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4077141B2 (ja) * | 2000-06-30 | 2008-04-16 | 株式会社東芝 | デザインルール作成方法、デザインルール作成システム及び記録媒体 |
JP2002368093A (ja) * | 2001-06-12 | 2002-12-20 | Mitsubishi Electric Corp | レイアウト生成装置、レイアウト生成方法およびプログラム |
TWI252516B (en) | 2002-03-12 | 2006-04-01 | Toshiba Corp | Determination method of process parameter and method for determining at least one of process parameter and design rule |
JP2003345854A (ja) * | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | デザインルール作成システム |
US7117456B2 (en) * | 2003-12-03 | 2006-10-03 | International Business Machines Corporation | Circuit area minimization using scaling |
JP2005181523A (ja) | 2003-12-17 | 2005-07-07 | Toshiba Corp | 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム |
JP4488727B2 (ja) | 2003-12-17 | 2010-06-23 | 株式会社東芝 | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム |
JP4357287B2 (ja) | 2003-12-18 | 2009-11-04 | 株式会社東芝 | 修正指針の発生方法、パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム |
WO2005098686A2 (en) * | 2004-04-02 | 2005-10-20 | Clear Shape Technologies, Inc. | Modeling resolution enhancement processes in integrated circuit fabrication |
US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
JP2006053248A (ja) | 2004-08-10 | 2006-02-23 | Toshiba Corp | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム |
JP4817746B2 (ja) * | 2005-07-27 | 2011-11-16 | 株式会社東芝 | 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法 |
US20070074142A1 (en) * | 2005-09-27 | 2007-03-29 | Applied Materials, Inc. | Integrated circuit layout methods |
US7934184B2 (en) * | 2005-11-14 | 2011-04-26 | Takumi Technology Corporation | Integrated circuit design using modified cells |
US7568179B1 (en) | 2006-09-21 | 2009-07-28 | Armen Kroyan | Layout printability optimization method and system |
JP4745256B2 (ja) | 2007-01-26 | 2011-08-10 | 株式会社東芝 | パターン作成方法、パターン作成・検証プログラム、および半導体装置の製造方法 |
US8010912B2 (en) * | 2007-03-09 | 2011-08-30 | Broadcom Corporation | Method of shrinking semiconductor mask features for process improvement |
JP4891817B2 (ja) * | 2007-03-16 | 2012-03-07 | 株式会社日立製作所 | 設計ルール管理方法、設計ルール管理プログラム、ルール構築装置およびルールチェック装置 |
KR100898232B1 (ko) * | 2007-09-03 | 2009-05-18 | 주식회사 동부하이텍 | 축소과정에서의 패턴 설계 방법 |
JP2009290150A (ja) * | 2008-06-02 | 2009-12-10 | Renesas Technology Corp | 半導体装置の製造システムおよび製造方法 |
US8214771B2 (en) * | 2009-01-08 | 2012-07-03 | Kla-Tencor Corporation | Scatterometry metrology target design optimization |
KR101044295B1 (ko) * | 2010-01-07 | 2011-06-28 | 주식회사 엔타시스 | 자동화된 칩 면적 최적화를 위한 블록 패킹방법 및 표준 셀 패킹 방법 |
US20150067621A1 (en) * | 2012-09-05 | 2015-03-05 | Mentor Graphics Corporation | Logic-Driven Layout Pattern Analysis |
KR102227127B1 (ko) | 2014-02-12 | 2021-03-12 | 삼성전자주식회사 | 리소그래피 시뮬레이션을 이용한 디자인룰 생성 장치 및 방법 |
US10628544B2 (en) * | 2017-09-25 | 2020-04-21 | International Business Machines Corporation | Optimizing integrated circuit designs based on interactions between multiple integration design rules |
US11023648B2 (en) | 2017-12-12 | 2021-06-01 | Siemens Industry Software Inc. | Puzzle-based pattern analysis and classification |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2838834B2 (ja) | 1989-09-22 | 1998-12-16 | 富士通株式会社 | 自動設計システムのパターン間隔縮小方法 |
EP0548391B1 (de) | 1991-12-21 | 1997-07-23 | Deutsche ITT Industries GmbH | Offsetkompensierter Hallsensor |
US5416722A (en) | 1992-11-19 | 1995-05-16 | Vlsi Technology, Inc. | System and method for compacting integrated circuit layouts |
US5682323A (en) * | 1995-03-06 | 1997-10-28 | Lsi Logic Corporation | System and method for performing optical proximity correction on macrocell libraries |
KR0172558B1 (ko) | 1995-03-22 | 1999-03-20 | 김주용 | 노광 마스크의 제조방법 |
JPH08287959A (ja) | 1995-04-11 | 1996-11-01 | Hitachi Ltd | 充電装置 |
JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
US5984510A (en) | 1996-11-01 | 1999-11-16 | Motorola Inc. | Automatic synthesis of standard cell layouts |
US6209123B1 (en) * | 1996-11-01 | 2001-03-27 | Motorola, Inc. | Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors |
US6006024A (en) * | 1996-11-01 | 1999-12-21 | Motorola, Inc. | Method of routing an integrated circuit |
US6470489B1 (en) * | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
JP4076644B2 (ja) * | 1997-12-05 | 2008-04-16 | 株式会社ルネサステクノロジ | パターン歪検出装置及び検出方法 |
US6081658A (en) * | 1997-12-31 | 2000-06-27 | Avant! Corporation | Proximity correction system for wafer lithography |
US6691297B1 (en) * | 1999-03-04 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI |
JP3892205B2 (ja) | 2000-04-14 | 2007-03-14 | 松下電器産業株式会社 | レイアウトコンパクション方法 |
JP4077141B2 (ja) * | 2000-06-30 | 2008-04-16 | 株式会社東芝 | デザインルール作成方法、デザインルール作成システム及び記録媒体 |
US6578190B2 (en) * | 2001-01-11 | 2003-06-10 | International Business Machines Corporation | Process window based optical proximity correction of lithographic images |
TWI252516B (en) * | 2002-03-12 | 2006-04-01 | Toshiba Corp | Determination method of process parameter and method for determining at least one of process parameter and design rule |
-
2000
- 2000-06-30 JP JP2000199839A patent/JP4077141B2/ja not_active Expired - Lifetime
-
2001
- 2001-06-28 US US09/892,572 patent/US6507931B2/en not_active Ceased
- 2001-06-29 TW TW090115957A patent/TW516077B/zh not_active IP Right Cessation
- 2001-06-29 KR KR10-2001-0038245A patent/KR100437980B1/ko active IP Right Grant
-
2004
- 2004-04-07 US US10/819,338 patent/USRE42294E1/en not_active Expired - Lifetime
-
2007
- 2007-10-04 US US11/905,862 patent/USRE42302E1/en not_active Expired - Lifetime
-
2010
- 2010-11-12 US US12/945,672 patent/USRE43659E1/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7886564B2 (en) | 2004-09-10 | 2011-02-15 | Nippon Steel Corporation | System, method, software arrangement and computer-accessible medium for press-forming of materials |
US8091395B2 (en) | 2004-09-10 | 2012-01-10 | Nippon Steel Corporation | System, method, software arrangement and computer-accessible medium for press-forming of materials |
TWI393172B (zh) * | 2007-12-20 | 2013-04-11 | Fujitsu Semiconductor Ltd | 半導體裝置、用於製造半導體裝置之方法及電腦可讀取媒體 |
Also Published As
Publication number | Publication date |
---|---|
USRE42294E1 (en) | 2011-04-12 |
US6507931B2 (en) | 2003-01-14 |
JP2002026126A (ja) | 2002-01-25 |
KR100437980B1 (ko) | 2004-07-02 |
USRE42302E1 (en) | 2011-04-19 |
USRE43659E1 (en) | 2012-09-11 |
US20020002697A1 (en) | 2002-01-03 |
JP4077141B2 (ja) | 2008-04-16 |
KR20020002323A (ko) | 2002-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW516077B (en) | Method of creating design rule, design rule creating system, and recording medium | |
US11340584B2 (en) | Synchronized parallel tile computation for large area lithography simulation | |
US7941768B1 (en) | Photolithographic process simulation in integrated circuit design and manufacturing | |
US7155689B2 (en) | Design-manufacturing interface via a unified model | |
CN100392662C (zh) | 设计布局及掩膜的制作方法和***、半导体器件的制造方法 | |
JP2008033277A (ja) | 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法 | |
US20060228041A1 (en) | Optical lithography verification process | |
TW200307982A (en) | Determination method of process parameter and method for determining at least one of process parameter and design rule | |
US8307310B2 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
US10496783B2 (en) | Context-aware pattern matching for layout processing | |
JP2011514654A (ja) | 半導体パターン形成作業に対する均一性の改善 | |
US8429572B2 (en) | Method and system for implementing controlled breaks between features using sub-resolution assist features | |
TW200532398A (en) | Design pattern correction method, mask producing method , semiconductor device producing method, mask pattern producing method, design pattern correction system and recording media | |
JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
JP4195825B2 (ja) | プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
JPH11184064A (ja) | フォトマスクパターン設計装置および設計方法ならびにフォトマスクパターン設計プログラムを記録した記録媒体 | |
JPH10239826A (ja) | フォトマスクパターン設計装置およびフォトマスクパターン設計方法 | |
Grobman et al. | Reticle enhancement technology trends: resource and manufacturability implications for the implementation of physical designs | |
US8141005B2 (en) | Apparatus for OPC automation and method for fabricating semiconductor device using the same | |
JP2000066365A (ja) | フォトマスクパターン設計支援装置、フォトマスクパターン設計支援方法、および、フォトマスクパターン設計支援プログラムを記録した記録媒体 | |
JP2007199234A (ja) | フォトマスクの設計方法及び設計装置 | |
Qian et al. | Advanced physical models for mask data verification and impacts on physical layout synthesis | |
KR20230065448A (ko) | 마스크 제작 방법 및 이를 이용한 반도체 장치 제조 방법 | |
JPH10240783A (ja) | フォトマスクパターン設計装置およびフォトマスクパターン設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |