TW512517B - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit device Download PDFInfo
- Publication number
- TW512517B TW512517B TW089109483A TW89109483A TW512517B TW 512517 B TW512517 B TW 512517B TW 089109483 A TW089109483 A TW 089109483A TW 89109483 A TW89109483 A TW 89109483A TW 512517 B TW512517 B TW 512517B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- reference voltage
- detection
- power supply
- transistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Description
512517 A7 B7 五、發明説明(彳) (發明之技術領域) 本發明有關於半導體積體電路裝置之動作之安定化技 術,特別是適用於快閃記憶體之高精度之電源電壓水平之 檢出上有效之技術。 (發明之背景) 依本發明之檢討,例如快閃記憶體等之半導體積體電 路上設有:用於檢出做爲該半導體積體電路之動作電壓地 被供給之電源電壓水平,以資輸出檢出訊號之所謂電源電 壓檢出電路。 當電源之投入或電源電壓之降低時,電源電壓檢出電 路乃藉由某一水平以上之電源電壓,由而開始接納被輸入 於該半導體積體電路之外部輸入訊號,而當電源電壓之低 於某一水平時,該半導體積體電路裝置之內部電路即被復 位。 再者’電源電壓檢出電路乃由··以電阻,MOS ( Metal Oxide Semi conductor)電晶體所成之產生基準電壓之 電路,及將產生之基準電壓輸入於輸入部,依據此基準電 壓而檢出電源電壓之電壓水平之變換機所構成。 又關於此種半導體積體電路裝置之詳述之例子有, 1 9 9 5年6月1日株式會社工業調查會發行,大島雅先 編’ 「電子材料」6月號(第34卷第6號)p _ 32〜 P 3 7 ’在此文獻上記載有快閃記憶體之構成等。 惟經本發明人查出,在設於上述半導體積體電路裝置 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智惡財產局員工消費合作社印製 -4 - 512517 A7 B7 五、發明説明(2 ) 之電源電壓檢出電路有下述之問題點。 (請先閲讀背面之注意事項再填寫本頁) 詳述之,由溫度條件所致之Μ〇S電晶體之驅動能力 ,流於電阻之電流以及在於變換機之邏輯閎値之變動,或 由製造程序之偏差所致之Μ 0 S電晶體之閾値,電阻値之 變動,而電源電壓之檢出水平上會發生偏差之問題存在。 又由於近年來之半導體積體電路裝置之電源電壓之低 電壓化,而檢出水平之偏差之大小已成爲無法忽視,有時 無法行正常動作有招至半導體積體電路裝置之誤動作之虞 (發明之槪說) 本發明之目的乃提供一種由減少溫度,製造程序等所 致之電源電壓之檢出水平之偏差,由而可提高可靠性之半 導體積體電路裝置。 本發明所揭示之發明中之代表性者之槪要簡單的說明 於下。 經濟部智慧財產局S工消費合作社印製 本發明之半導體積體電路裝置乃具備有:依據動作控 制訊號,而將雙載子電晶體之基極-射極間電壓爲基準電 壓而輸出之第1之基準電壓產生部,及由電源電壓而產生 檢出電壓之檢出電壓產生部,及依據動作控制訊號而將上 述第1基準電壓產生部所產生之基準電壓,與上述檢出電 壓產生部所產生之檢出電壓之電壓差予以差動放大,做爲 檢出訊號來輸出之訊號放大部所構成之電源電壓檢出手段 者0 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -5- 512517 A7 ___B7 五、發明説明(3 ) (請先閲讀背面之注意事項再填寫本頁) 又本發明之半導體積體電路裝置乃具備有:依據動作 控制訊號,而從使用了雙極性電晶體之帶隙型基準電壓源 而產生基準電壓之第2基準電壓產生部,及由電源電壓而 產生檢出電壓之檢出電壓產生部,及依據動作控制訊號, 而比較上述第2基準電壓產生部所產生之基準電壓與上述 檢出電壓產生部所產生之檢出電壓予以差動放大,做爲檢 出訊號而輸出之訊號放大部所成之電源電壓檢出手段所構 成者。 又本發明之半導體積體電路裝置,乃上述檢出電壓產 生部係由第1 ,第2電阻所成,於電源電壓與基準電位之 間,串聯的連接上述第1 ,第2電阻以分壓電源電壓以資 產生檢出電壓者。 又本發明之半導體積體電路裝置,乃在於上述檢出電 壓產生部,設置依據動作控制訊號動作控制上述檢出電壓 產生部之動作控制部者。 由上述在本案中所揭示之發明而可發揮之代表性之效 果簡單的說明如下: 經濟部智慧財產局員工消費合作社印製 (1 )依本發明時,以訊號放大部來差動放大,第1 基準電壓產生部所產生之基準電壓,與檢出電壓產生部所 產生之檢出電壓之差異,做爲檢出訊號而輸出所以可以減 少電源電壓水平之偏差,而高精度,安定的可以檢出也。 (2 )又依本發明時,以訊號放大部來差動放大,由 帶隙型基準電壓源之第2基準電壓產生部所產生之基準電 壓,與檢出電壓產生部所產生之檢出電壓之差,做爲檢出 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ ' 512517 A7 B7___ 五、發明説明(4 ) 訊號而輸出所以更能減少電源電壓水平之偏差,可以更高 精度,而安定的檢出也。 (請先閱讀背面之注意事項再填寫本頁) (3)又依本發明乃由上述(1) ,(2) ’而使半 導體積體電路裝置之動作更能安定化而提高可靠性也。 本發明之上述及其他目的以及新穎的特徵乃由本說明 書中之說明及附圖而更可淸楚也。 (發明之詳細的述說) 下面依圖詳細的說明本發明之實施形態。 本實施形態1中,快閃記憶體(半導體積體電路裝置 )1乃,如第1圖所示,設有邏輯控制器2,及輸入出控 制電路3。 邏輯控制器2乃將來自連接對方之微電腦等之主機所 輸入之控制用訊號暫時的收容,以資實施動作邏輯之控制 〇 經濟部智慧財產局員工消費合作社印製 再者,在於輸入出控制電路3中將被輸入,由主機所 輸入出之命令,外部地址,程序資料等各種訊號,而依據 控制訊號分別將命令,外部地址,資料輸出於各命令寄存 器4,地址寄存器5,資料寄存器/讀取放大器6。 又地址寄存器5連接有列地址緩衝器7及低地址緩衝 器8。這些列地址緩衝器7,低地址緩衝器8乃暫時的收 納由地址寄存器6所輸出之地址。 在列地址緩衝器7連接有,列地址譯碼器9,低地址 緩衝器8連接有低地址譯碼器1 0。列地址譯碼器9係依 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ " 512517 A7 B7 五、發明説明(5 ) (請先閲讀背面之注意事項再填寫本頁) 據由列地址緩衝器7所輸出之列地址而實施譯碼,低地址 譯碼器1 0即依據由低地址緩衝器8所輸出之低地址而實 施譯碼。 於邏輯控制器2,命令寄存器4,連接有控制電路 1 1,而以此控制電路1 1而控制資料寄存器/讀取放大 器6,高電壓產生電路1 2,以及核對電壓產生電路1 3 也。 高電壓產生電路1 2係產生,寫入及消去電壓,換言 之產生用做語線電位,位線電位,阱電位,源電位之高電 壓。 核對電壓產生電路1 3係產生使用於核對動作之核對 電壓。 再者,資料寄存器/讀取放大器6,列地址譯碼器9 ,低地址譯碼器1 0上連接有,可能實施電氣的資料之消 去/寫入,且在於資料之保存上不需要電源之快閃記憶體 組陣列1 4。快閃記憶體組陣列1 4乃記憶之最小單位之 記憶體組之有規則陣狀地被排列配置者。 經濟部智慈財產局員工消費合作社印製 又,在於上述之高電壓產生電路1 2,核對電壓產生 電路1 3連接有資料寄存器/讀取放大器6,低地址譯碼 器1 0,以及快閃記憶體組陣列1 4,而供給規定之電壓 〇 控制電路1 1上連接有電源電壓檢出電路(電源電壓 檢出手段1 5,此電源電壓檢出電路1 5乃檢出快閃記憶 體1之動作電壓之電源電壓Vee之電壓水平,而將該結果 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 512517 A7 B7 五、發明説明(6 ) 做爲檢出訊號K地予以輸出。 (請先閱讀背面之注意事項再填寫本頁) 控制電路1 1乃直到從電源電壓檢出電路1 5而輸出 低水平之檢出訊號K爲止,將電源電壓V e C之水平判斷爲 低値而將內部電路予以復位。再者在於資料之消去中或寫 入中時,如果有輸出高水平之檢出訊號K,即接受它而控 制電路1 1即中止資料之消去,寫入等之實行中之處理。 接著,說明電源電壓檢出電路1 5之電路構成。 此電源電壓檢出電路1 5乃如第2圖所示,由基準電 壓產生部(第1基準電壓產生部)16及電源電壓檢出部 1 7所構成。 基準電壓產生部16乃產生基準電壓VREF,電源電 壓檢出電路1 7乃比較,該基準電壓產生部1 6所產生之 基準電壓VREF,與藉由電阻2 7,2 8而對於電源電壓 Vcc分壓所成之檢出電壓,當檢出電壓之變爲高於基準電 壓V R E F時,輸出低水平之檢出訊號K。 經濟部智慧財產局員工消費合作社印製 基準電壓產生部1 6乃如第3圖所示,由電阻1 8, 雙極性N P N型之電晶體,以及N通道Μ ◦ S之電晶體2 〇所構成。 在於電阻1 8之一方之連接部供給有電源電壓V。c, 電阻1 8之另一方之連接部分別連接有電晶體1 9之集電 極· 基極。 此電晶體1 9之集電極將成爲基準電壓產生部1 6之 基準電壓VREF之輸出部。 電晶體1 9之發射極上連接有電晶體2 0之漏極端子 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9 - 512517 A7 B7 五、發明説明(7 ) (請先閲讀背面之注意事項再填寫本頁) 。電晶體2 0之源極端子上連接有基準電位V S S ’而該閘 極能輸入起動訊號(動作控制訊號)W狀地予以連接。此 起動訊號W係自控制電路1 1所輸出,而在高水平時使電 源電壓檢出電路1 5活性化者。 再者,電晶體1 9係如第4圖所示,由於使用寄生雙 載子電晶體,因此在於C ( Complementary ) Μ〇S程序( 三重阱構造)時不需要增加製程數的可以實現也。 電源電壓檢出部1 7係第2圖所示,由Ρ通道M〇S 之電晶體21 ,22 ,N通道M〇S電晶體23〜26 , 電阻27,28及變換機29所構成。由電阻27,28 而構成檢出電壓產生部K S。而以電晶體2 1〜2 5來構 成差動放大電路(訊號放大部)SA。 經濟部智慧財產局員工消費合作社印製 於電晶體2 1 ,2 2之一方之連接部及電阻(第1電 阻)2 7之一方之連接部供給有電源電壓V c c。電晶體 2 1之另一方之連接部即連接有電晶體2 3之另一方連接 部。電晶體2 2之另一方之連接部即連接有電晶體2 4之 一方之連接部。電晶體2 1 ,2 2之閘極即連接有電晶體 2 2之另一方之連接部。 電晶體2 3 ,2 4之另一方之連接部即連接有電晶體 2 5之另一方之連接部,而在此電晶體2 5之另一方之連 接部即連接有基準電位V S S。 又對於電晶體2 1之另一方之連接部連接有變換器 2 9之輸入,而從此變換器2 9之輸出部即輸出檢出訊號 。電晶體2 3之閘極即能輸入在於基準電壓產生部1 6所 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 512517 A7 B7__ 五、發明説明(8 ) 產生之基準電壓Vref地被連接也。 (請先閱讀背面之注意事項再填寫本頁) 電阻2 7之另一方之連接部即連接有電阻(第2電阻 )2 8之一方之連接部’以及電晶體2 4之閘極。電阻 2 8之另一方之連接部即連接有電晶體(動作控制部) 26之另一方之連接部。 在此連接部2 6之另一方之連接部連接有基準電位 V s s,電晶體2 5,2 6之閘極係能輸入從控制電路1 1 所輸入之起動訊號W狀地予以連接也。 下面說明本實施形態之作用。 首先欲檢出電源電壓Vee水平時’即由控制電路1 1 對於電源電壓檢出電路輸出起動訊號w。須檢出電源電壓 經濟部智慧財產局U(工消費合作社印製 V c C水平之情形係例如電源投入時或資料之消去中或寫入 中時,於電源投入時,電源電壓v e C之較某一水平低時將 輸出高水平之檢出訊號K,而內部電路乃被復位。再者在 於資料之消去中或寫入中等情形時如電源電壓V c C之低於 某一水平時即被輸出高水平之檢出訊號K,接受它而控制 電路1 1即暫時的停止資料之消去,寫入等之實行中之處 理。 自控制電路1 1所輸出之起動訊號w之分別輸入於電 晶體2 0,2 5,2 6之閘極,於是電源電壓檢出電路 1 5會動作。 電晶體2 0 〇N時,即從基準電壓產生部1 6做爲 基準電壓V R e F地輸出在於雙極型之電晶體1 9之基極發 射極間電壓V B E水平之電壓。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -11 - 512517 A7 B7 五、發明説明(9 ) (請先閱讀背面之注意事項再填寫本頁) 此基準電壓產生部1 6所產生之基準電壓Vref (電 晶體1 9之基極-發射極間電壓V B E )係被輸入於電源電 壓檢出部1 7。電源電壓檢出部1 7之差動放大電路SA 乃比較基準電壓V R E F (電晶體1 9之基極-發射極間電 壓VBE)與以電阻2 7,2 8而將電壓Vec分壓所成之電 壓(檢出電壓,即交點a之電壓,而放大該電壓差輸出於 變換器2 9。 當交點a之電壓低於基準電壓VREF時,即從變換器 2 9之輸出部輸出高水平之檢出訊號K,而交點a之電壓 之高於基準電壓VREF之電壓時,即從變換器2 9之輸出 部輸出低水平之檢出訊號K也。 再者由電阻27,2 8所分壓而發生之交點a之電壓 乃以,Va=VccxRb/ (Ra+Rb)所賦予。但 V a爲交點a之電壓,R a係電阻2 7之電阻値,R b係 採電阻2 8之電阻値。 經濟部智慧財產局員工消費合作社印製 由於交點a之電壓乃由電阻27,28之電阻値而可 以設定爲任意之電壓,所以藉由變更電阻比而很容易設定 每一製品之任意之檢出水平。所以如第5圖(a )所示, 由電阻2 7,2 8之電阻比而將交點a之電壓變更爲電壓 VI ,及變更爲較電壓VI爲低之電壓V2時,即如第5 (b )圖所示,所檢出之電壓水平即分別被變更也。 於是在本實施形態1中乃,藉由,在於由溫度,製程 上之偏差少之雙極型電晶體1 9而產生基準電, 而以差動放大電路S A來比較,該基準電壓VREF,與以 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -12 - 512517 A7 B7 五、發明説明(10) 電阻2 7,2 8分壓所得之電壓V c c所以可以減少電源電 壓V c。之檢出水平之偏差。 (請先閱讀背面之注意事項再填寫本頁) 再者,由於電源電壓Vc。之檢出水平之偏差也會變小 所以在於低電壓動作之快閃記憶體1也可以安定的檢出電 源電壓V c C而可提高可靠性者。 (實施形態2 ) 本實施形態2中,快閃記憶體1 (第1圖)係,如上 述實施形態1 一樣,由邏輯控制器2,輸入出控制電路3 ,命令寄存器4,地址寄存器5,資料寄存器/讀取放大 器6,列地址緩衝器7,低地址緩衝器8,列地址譯碼器 9,低地址譯碼器1 〇,控制電路1 1 ,高電壓產生電路 1 2,核對電壓產生電路1 3,快閃記憶體組陣列1 4, 以及電源電壓檢出電路1 5所構成。 又,電源電壓檢出電路1 5 (第2圖)也與上述實施 形態1 一樣,由基準電壓產生部(第2基準電壓產生部) 經濟部智慧財產局8工消費合作社印製 1 6 a及電源電壓檢出部1 7所構成。電源電壓檢出部 1 7 (第2圖)之電路構成也與上述實施形態1同樣地由 電晶體21 ,22,電晶體23〜26,電阻27, 以及變換器2 9所構成。惟基準電壓產生部1 6 a之電路 構成即與上述實施形態1有所不同。 基準電壓產生部1 6 a乃,如第6圖所示由:P通道 M〇S之電晶體30〜35 ,N通道M〇S之電晶體36 〜39,以及NPN雙極型之電晶體40〜42,電阻 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) —------- 512517 A7 __B7_ 五、發明説明(彳彳) 43,44以及變換器45所構成。 於電晶體3 0〜3 2之一方之連接部供給有電源電壓 (請先閱讀背面之注意事項再填寫本頁) V c c。 電晶體3 0之閘極連接有基準電位v s s。電晶體3 0 之另一方連接部連接有電晶體3 6之一方之連接部。電晶 體3 9之閘極,電晶體3 1之另一方之連接部分別連接有 電晶體3 6之閘極,電晶體3 7之一方之連接部,閘極。 電晶體3 6,3 7之另一方之連接部連接有電晶體3 8之 一方之連接部。 在此電晶體3 8之另一方之連接部連接有基準電位 V s s,而在閘極乃能輸入控制電路1 1之起動訊號W地予 以連接。 電晶體3 1之閘極上連接有電晶體3 9之一方之連接 部,電晶體3 3〜3 5之閘極以及電晶體3 3之另一方之 連接部。 經濟部智慧財4局員工消費合作社印製 電晶體3 2之閘極上連接有變換器4 5之輸出部,而 此變換器4 5之輸出部能輸入控制電路1 1之起動訊號W 的予以連接而成。 電晶體3 2之另一方之連接部分別連接有電晶體3 3 〜3 5之一方之連接部。電晶體3 3之另一方之連接部連 接有電晶體4 0之集電極,電晶體3 4之另一方之連接部 分別連接有電晶體4 1之集電極,基極,以及電晶體4 0 之基極。 電晶體4 0之發射極連接有電阻4 3之一方之連接部 -14- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 512517 A7 B7 _ 五、發明説明(12) (請先閲讀背面之注意事項再填寫本頁) ,電晶體3 5之另一方之連接部連接有電阻4 4之一方之 連接部,而此電晶體3 5之另一方之連接部成爲基準電壓 產生部1 6 a之基準電壓VREF之輸出部。 電阻4 4之另一方之連接部連接有電晶體4 2之集電 極,基極,電阻4 3之另一*方之連接部’電晶體4 1 ’ 4 2之發射區分別連接有基準電位V s s。 並且由電晶體30,31 ,36〜39而構成開關電 路SWC,而由電晶體32〜35,電晶體40〜42, 以及電阻4 3,4 3來構成做爲帶隙型基準電壓電路(帶 隙型基準電壓源)之帶隙電路B G。 下面說明基準電壓產生部1 6 a之動作。 首先開關電路SWC係起動電路,當起動訊號W爲低 水平時,令電晶體3 3〜3 5之閘極電壓爲基準電位V s s ,而當電路之呈活性化之,起動訊號爲高水平時,即待帶 隙電路B G之活性化之後才延遲地使電晶體3 9爲◦ F F ,而電晶體3 3〜3 5之閘極電壓即由帶隙電路B G所決 定。 經濟部智慧財產局員工消費合作社印製 又由起動訊號W而帶隙電路B G之電晶體3 2也成爲 〇N。由這些而使帶隙電路B G活性化。 在此帶隙電路B G中,在於基準電壓V R E F (電晶體 4 2之基極·發射極間電壓Vbe) + I 〇x R 1中,由於 電晶體4 2之基極-發射極間之電壓V B E係負之溫度特性 ,所以使I 〇具有正之溫度特性而可實施溫度補償,該 I 0之溫度特性乃由電晶體4 0,4 1之發射極面積而決 -15- 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) 512517 A7 _ _B7_ 五、發明説明(13) 定。本例中,I 〇乃流於電阻4 4之電流値,R 1即電阻 4 4之電阻値。 (請先閲讀背面之注意事項再填寫本頁) 於是如上述實施形態1 一樣,藉由電源電壓檢出部 1 7之差動放大電路S A來比較,此基準電壓產生部 16 a所產生之基準電壓VREF,與以電阻27,28而 將電壓Vcc予以分壓之電壓(交點a),而放大該電壓差 輸出於變換器2 9由而輸出高水平/低水平之檢出訊號K 也。 由而依本實施形態2時,藉由帶隙電路B G來實施溫 度補償而產生基準電壓V R E F,所以大幅度地可以減少溫 度依存性,於是更能提高電壓檢出電路1 5上之電壓檢出 水平之精度。 再者,設是低電壓動作型之快閃記憶體1之下,仍然 高精度,安定地可以檢出電源電壓Vec,大幅度的可提高 可靠性。 經濟部智慧財產局員工消費合作社印製 以上乃依發明之實施形態而具體的說明了本發明人所 發明之發明,惟本發明並不侷限於上述實施形態,在不逸 脫其要旨之範圍內仍然可以做種種變更,這是當然之道理 圖式之簡單說明 第1圖係本發明之實施形態1之快閃記憶體之方塊圖 〇 第2圖係設於本發明之實施形態1之快閃記憶體之電 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16- 512517 A7 B7 五、發明説明(14) 源電壓檢出電路之電路說明圖。 · (請先閲讀背面之注意事項再填寫本頁) 第3圖係設於本發明之實施形態1之電源電壓檢出電 路之基準電壓產生部之電路圖。 第4圖係設於本發明之實施形態1之基準電壓產生部 之雙極型電晶體之構成說明圖。 第5 ( a )圖係依本發明之實施形態1之基準電壓檢 出部之變更電阻比時之檢知水平之設計變更之說明圖。 第5 ( b )圖係該檢知水平之設定變更時所檢出之電 源電壓水平之說明圖。 第6圖係依本發明之實施形態2之電源電壓檢出電路 之基準電壓產生部之電路圖。 (標號說明) 1 快閃記憶體 2 邏輯控制 3 輸入出控制電路 4 命令寄存器 經濟部智慧財產局員工消費合作社印製 5 地址寄存器 6 資料寄存器/讀出放大器 7 列地址緩衝器 8 低地址緩衝器 9 列地址譯碼器 10 低地址譯碼器 11 控制電路 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -17- 512517 A7 B7 五、發明説明(15) 經濟部智慧財產局員工消費合作社印製 1 2 電 壓產 生 電 路 1 3 核 對 電壓 產 生 電 路 1 4 快 閃 記憶 體 組 陣 列 1 5 電 源 電壓 檢 出 電 路 ( 電 源 電 壓 檢 出 手 段 ) 1 6 基 準 電壓 產 生 部 ( 第 1 基 準 電 壓 產 生 部 ) 1 6 a 基 準電 壓 產 生 部 ( 第 2 基 準 電 壓 產 生 部) 1 7 電 源 電壓 檢 出 部 1 8 電 阻 1 9 5 2 0 電 晶 體 2 1 5 2 2 電 晶 體 2 3 2 6 電 晶 體 2 7 電 阻 (第 1 電 阻 ) 2 8 電 阻 (第 2 電 阻 ) 2 9 換 器 3 〇 4 2 電 晶 體 4 3 1 4 4 電 阻 4 5 變 換 器 S W C 開 關電 路 B G 帶 隙 電路 K S 檢 出 電壓 產 生 部 S A 差 動 放大 電 路 ( 訊 號 放大 部 ) K 檢 出 訊 號 W 起 動 訊 號( 動 作 控 制 訊 號 ) V C C 電源電壓 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) »18- 512517 A7 B7五、發明説明(16)V R E F 基準電壓V s S 基準電位 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -19-
Claims (1)
- 512517 A8 B8 C8 D8 六、申請專利範圍 1 1 . 一種半導體積體電路裝置,係具備由: 依據動作控制訊號,而以電晶體之基極-射極間電壓 作爲基準電壓予以輸出之第1之基準電壓產生部,及 由電源電壓產生檢出電壓之檢出電壓產生部,及 依據動作控制訊號而將上述第1基準電壓產生部所產 生之基準電壓,與上述檢出電壓產生部所產生之檢出電壓 之電壓差予以差動放大,做爲檢出訊號予以輸出之訊號放 大部所構成之電源電壓檢出手段,爲其特徵者。 2 · —種半導體積體電路裝置,係具備由: · 依據動作控制訊號,而由使用雙極性電晶體之能帶隙 型基準電壓源產生基準電壓之第2基準電壓產生部,及 由電源電壓產生檢出電壓之檢出電壓產生部,及 依據動作控制訊號,而比較上述第2基準電壓產生部 所產生之基準電壓與上述檢出電壓產生部所產生之檢出電· 壓予以差動放大,做爲檢出訊號而輸出之訊號放大部所構 成之電源電壓檢出手段爲其特徵者。 3 ·如申請專利範圍第1項或2項所述之半導體積體 電路裝置,其中, 上述檢出電壓產生部係由第1,第2電阻構成,於電 源電壓與基準電位之間,串聯的連接上述第1 ,第2電阻 以分壓電源電壓以資產生檢出電壓者。 4 .如申請專利範圍第1項或2項所述之半導體積體 電路裝置,其中在上述檢出電壓產生部,設置依據動作控 制訊號對上述檢出電壓產生部進行動作控制之動作控制部 本紙張尺度逋用中國國家標準(CNS ) A4規格(21〇X:297公釐1 -20- -----1----— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 512517 經濟部智慧財產局員工消費合作社印製------1------ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13763099A JP2000331490A (ja) | 1999-05-18 | 1999-05-18 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW512517B true TW512517B (en) | 2002-12-01 |
Family
ID=15203154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089109483A TW512517B (en) | 1999-05-18 | 2000-05-17 | Semiconductor integrated circuit device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6512398B1 (zh) |
JP (1) | JP2000331490A (zh) |
KR (1) | KR20010069196A (zh) |
TW (1) | TW512517B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10050561B4 (de) * | 2000-10-12 | 2005-04-28 | Dialog Semiconductor Gmbh | Integrierte Schaltung mit Schaltungsteilen mit unterschiedlicher Versorgungsspannung |
KR100403341B1 (ko) * | 2001-08-24 | 2003-11-01 | 주식회사 하이닉스반도체 | 파워-업 신호 발생회로 |
US6989708B2 (en) * | 2003-08-13 | 2006-01-24 | Texas Instruments Incorporated | Low voltage low power bandgap circuit |
KR100859839B1 (ko) | 2007-08-29 | 2008-09-23 | 주식회사 하이닉스반도체 | 코아전압 발생회로 |
CN101839937B (zh) * | 2009-03-18 | 2012-12-05 | 智原科技股份有限公司 | 供电检测装置 |
EP2977849A1 (en) | 2014-07-24 | 2016-01-27 | Dialog Semiconductor GmbH | High-voltage to low-voltage low dropout regulator with self contained voltage reference |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5619156A (en) * | 1995-08-29 | 1997-04-08 | Motorola, Inc. | Low voltage inhibit circuit and integrated circuit using same |
FR2749939B1 (fr) * | 1996-06-13 | 1998-07-31 | Sgs Thomson Microelectronics | Detecteur de gamme de tension d'alimentation dans un circuit integre |
US5852376A (en) * | 1996-08-23 | 1998-12-22 | Ramtron International Corporation | Bandgap reference based power-on detect circuit including a supression circuit |
JPH10247386A (ja) * | 1997-03-03 | 1998-09-14 | Mitsubishi Electric Corp | 昇圧電位供給回路及び半導体記憶装置 |
JP2000124744A (ja) * | 1998-10-12 | 2000-04-28 | Texas Instr Japan Ltd | 定電圧発生回路 |
-
1999
- 1999-05-18 JP JP13763099A patent/JP2000331490A/ja active Pending
-
2000
- 2000-05-16 KR KR1020000025982A patent/KR20010069196A/ko not_active Application Discontinuation
- 2000-05-17 TW TW089109483A patent/TW512517B/zh not_active IP Right Cessation
- 2000-05-17 US US09/572,443 patent/US6512398B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000331490A (ja) | 2000-11-30 |
KR20010069196A (ko) | 2001-07-23 |
US6512398B1 (en) | 2003-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004284A (ko) | 반도체 집적회로 | |
TWI409824B (zh) | 使用動態參考電壓之單端感應放大器及其運作方法 | |
US20090102522A1 (en) | Power on reset circuitry | |
TW305045B (zh) | ||
JPS63285800A (ja) | 半導体メモリ装置 | |
JP3450629B2 (ja) | 負電圧検知回路及び不揮発性半導体記憶装置 | |
US8588021B2 (en) | Sense amplifier apparatus and methods | |
US7532522B2 (en) | Memory and low offset clamp bias circuit thereof | |
JPH08102197A (ja) | 半導体記憶装置 | |
TWI431633B (zh) | 記憶體電路、系統以及操作方法 | |
TW512517B (en) | Semiconductor integrated circuit device | |
JP2005135451A (ja) | 半導体記憶装置 | |
JPH05109295A (ja) | 半導体メモリ装置 | |
US5694035A (en) | Voltage regulator circuit | |
JP3810220B2 (ja) | 内部電源供給発生器を有する集積回路半導体メモリ装置 | |
US20080013381A1 (en) | Sense amplifier with reduced area occupation for semiconductor memories | |
JPS63293800A (ja) | 不揮発性半導体メモリ | |
US6337819B1 (en) | Semiconductor device having on-chip terminal with voltage to be measured in test | |
US6574146B2 (en) | Circuit and method for timing multi-level non-volatile memories | |
JPH0722939A (ja) | 論理回路 | |
TW387086B (en) | Pulsed word-line control circuit for memory device and its controlling method | |
JPH08321192A (ja) | 半導体集積回路の高電圧センサ | |
US9437258B2 (en) | Data readout circuit of a storage device for read-out operation for preventing erroneous writing into a data storage element and reading out of the data correctly | |
CN213025406U (zh) | 一种灵敏放大器 | |
KR0126908B1 (ko) | 스태틱형 반도체 메모리 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |