JP3810220B2 - 内部電源供給発生器を有する集積回路半導体メモリ装置 - Google Patents

内部電源供給発生器を有する集積回路半導体メモリ装置 Download PDF

Info

Publication number
JP3810220B2
JP3810220B2 JP25018798A JP25018798A JP3810220B2 JP 3810220 B2 JP3810220 B2 JP 3810220B2 JP 25018798 A JP25018798 A JP 25018798A JP 25018798 A JP25018798 A JP 25018798A JP 3810220 B2 JP3810220 B2 JP 3810220B2
Authority
JP
Japan
Prior art keywords
voltage
node
power supply
coupled
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25018798A
Other languages
English (en)
Other versions
JPH11149774A (ja
Inventor
世昇 尹
聖▲ミン▼ 魏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11149774A publication Critical patent/JPH11149774A/ja
Application granted granted Critical
Publication of JP3810220B2 publication Critical patent/JP3810220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00323Delay compensation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Control Of Electrical Variables (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は集積回路半導体メモリ装置に関り、より詳しくは、半導体メモリに使用するための内部電源供給電圧をデータ出力バッファに供給する内部電源供給電圧発生器に関するものである。
【0002】
【従来の技術】
DRAMとSRAMのような半導体メモリ装置は集積度が高くなることに従い、データ出力速度と帯域幅が相当改善されてきた。
【0003】
出力データ保持時間tOHと有効出力に対するクロック遅延時間tSACとの間隙(gap)がバーストアクセスモードの重要性によって同期型メモリにおいて重要なパラメータである。これはクロックサイクル時間tCCが間隙に依存するためである。クロックサイクル時間がtOHとtSACとの和と、tOHとtSACとの間隙である。tOHとtSACは上昇と下降遷移時間によって決められる。tOHは上昇遷移時間によって決められ、tSACは下降遷移時間によって決められる。したがって、間隙が大きくなると、クロックサイクル時間は増加され、帯域幅が狭くなる結果になる。tOHとtSACとの間隙の増加は電源供給電圧と温度の変化、或はデータ出力ピンのインピダンス誤整合によって優先的に発生される。間隙は電源供給電圧と温度にきわめて敏感である。
【0004】
電源供給電圧の変化によるtOHとtSACとの間隙の増加を防ぐため、集積回路半導体メモリ装置上に実現されたデータ出力バッファ回路は外部インタフェースにおける外部電源供給電圧に結合されたデータ出力駆動部の代りに外部電源供給電圧より安定された内部電源供給電圧によって供給される。駆動部は外部電源供給電圧とデータ出力パットとの間に直列に結合された電流経路を有するプールアップMOSトランジスターと、データ出力パッドと基準電源供給電圧(接地電圧)との間に直列に結合された電流経路を有するプールダウンMOSトランジスターを含む。速度を向上させるため、プールアップMOSトランジスターは内部電源供給電圧によって決められたブーストされた電圧によって供給される。
【0005】
しかしながら、もし高電源供給電圧が上述したデータ出力バッファ運営管理によって低電源供給電圧半導体メモリに外部的に印加されると、メモリのデータ出力駆動部内のプールアップトランジスターのソース−ドレーン電圧は増加される。これはプールアップトランジスターの電流駆動能力が増加されたため、高出力電圧と低出力電圧との間にスキュー(skew)を発生する。即ち、上昇遷移時間が短くなり、下降遷移時間は変わらない。結果的に、tOHが短くなり、tSACは逆に長くなるから、メモリの帯域幅は減少される。
【0006】
【発明が解決しようとする課題】
したがって、本発明の目的は、改良された速度と帯域幅を有する集積回路半導体メモリ装置を提供することである。
【0007】
本発明の他の目的は非正常外部電源供給電圧によって発生する高出力電圧と低出力電圧との間のスキューを防ぐことができる集積回路半導体メモリ装置を提供することである。
【0008】
本発明のこの目的と、構成と、特徴は外部電源供給電圧に基づいて内部電源供給電圧を発生して、内部電源供給電圧をデータ出力バッファに提供する内部電源供給電圧発生器を含む集積メモリ装置によって達成される。この望ましい内部電源供給電圧発生器は外部電源供給電圧が所定の電圧(例えば、2.5V)より高いとき、外部電源供給電圧に逆比例する内部電源供給電圧を発生する。一方、内部電源供給電圧は外部電源供給電圧が所定の電圧より低いとき、外部電源供給電圧に比例する内部電源供給電圧を発生する。
【0009】
したがって、正常外部電源供給電圧以上高い外部電源供給電圧が半導体メモリに供給されても、本発明による半導体メモリ装置には外部電源供給電圧の変化による高出力電圧と低出力電圧との間にスキューが発生しない。
【0010】
【課題を解決するための手段】
本発明の1特徴によると、内部電源供給電圧は第1基準電圧(例えば、1.1V)を発生する第1基準電圧発生器と、外部電源供給電圧に依存して変化される第2基準電圧を発生する第2基準電圧発生器と、第2基準電圧に基づいて内部電圧を発生して、内部電源供給電圧をデータ出力バッファに提供するバッファ電源供給電圧発生器を有する。第2基準電圧発生器は外部電源供給電圧が所定の電圧(例えば、2.5V)より高いとき、外部電源供給電圧に逆比例する内部基準電圧を発生する。又、第2基準電圧発生器は外部電源供給電圧が所定の電圧より低いとき、外部電源供給電圧に比例する第2基準電圧を発生する。第2基準電圧発生器は電圧分割器と、差動増幅器と、プールアップ分割器で構成される。電圧分割器は第2基準電圧を分割された電圧に分割する。差動増幅器は第1基準電圧を分割された電圧と比較して比較電圧を発生する。プールアップ駆動器は比較電圧に応じて外部電源供給電圧によって第2基準電圧を駆動する。
【0011】
【発明の実施の形態】
以下、本発明の望ましい実施の形態を添付した図面を参照しながら、詳細に説明する。図面では広く公知された回路は本発明の説明を簡単にするため、ブロック図で示し、同一な構成要素には同一な参照番号を付ける。
【0012】
図1を参照すると、本発明による集積回路半導体メモリ装置がブロック図で示している。メモリ装置100はローアドレスAiを受信するローアドレスバッファ回路110と、カラムアドレスAjを受信するカラムアドレスバッファ回路120と、ローとカラムで配列されデータビットを貯蔵する複数のメモリセルと、ローアドレスAiに基づいてメモリセルアレー125のうち1つのローを選択するローディコーダ回路130と、メモリセルアレー125のうち、少なくとも1つのカラムを選択するカラムディコーダ回路140と、選択されたメモリセルからデータDBiを感知及び増幅する感知増幅器及び入力/出力(I/O)ゲート回路150と、データDBiをI/OパッドDQiを出力するデータ出力バッファ回路160を含む。メモリ装置100は加えて外部電源供給電圧(上部電源供給電圧)EVCに基づいて内部電源供給電圧VINTQを発生する内部電源供給電圧発生器回路200を含む内部電源供給電圧VINTQはデータ出力バッファ160に提供する。
【0013】
内部電源供給電圧発生器200は第1基準電圧VREFを発生する第1基準電圧発生器170と、第2基準電圧発生器VREFQを発生する第2基準電圧発生器180と、バッファ電源供給電圧として内部電源供給電圧VINTQを発生するバッファ電源供給電圧発生器180とを含む。第1と第2基準電圧発生器170と180バッファ電源供給電圧発生器190は外部電源供給電圧EVCを供給する。
【0014】
図2はデータ出力バッファ160の詳細回路構成を示している。データ出力バッファ160はNANDゲートG1,G2,及びG3と、インバータIV1及びIV3と、ブスティング回路162と、出力駆動回路164とを含む。第1NANDゲートG1は感知増幅器とI/Oゲート回路150からデータ信号DBiを受信する第1入力と、内部制御回路(図示しない)と、入力信号DBiとPTRSTのNANDゲート論理出力信号を提供する出力を含む。第1インバータIV1はデータ信号DBiと反転された信号DBiバーとを受信する入力を有する。第2インバータIV2はインバータIV1から反転された信号DBiバーを受信する第1入力と、制御信号PTRSTを受信する第2入力と、入力信号DBiバーとPTRSTのNAND論理出力信号を提供する出力とを有する。第2インバータIV3は第2NANDゲートG2の出力に結合された入力と、出力駆動回路164に結合された出力を有する。ブスティング回路162は第1NANDゲートG1の出力に結合された入力を有するインバータIV2と;インバータIV2の出力に結合された第1電極を有する電荷ポップキャパシターC1と;ダイオド接続されたNMOSトランジスタMN9を経て内部電源供給電圧VINTQに結合された第2電極と、キャパシタC1の第2電極とダイオド接続されたトランジスタ−MN9と共通に接続されたソースと、出力駆動回路164に結合されたドレーンと第1NANDゲートG1に結合されたゲートを有するプールアップPMOSトランジスターMN10と;プールアップトランジスターMP10のドレーンに接続されたドレーンと、基準或は下部電源供給電圧(即ち、接地電圧)GNDに接続されたソースと、第3NANDゲートG3の出力に結合されたゲートを有するプールダウンNMOSトランジスター出力駆動回路164は外部電源供給電圧EVCに接続されたドレーンと、出力パッドDOUTに結合されたソースと、ブスティング回路162内にトランジスターMP10とMN10のドレーンに結合されたゲートと;出力パットDOUTに結合されたドレーンと、基準電源供給電圧GNDに結合されたソースと、インバータIV3の出力に結合されたゲートを有するプールダウンNMOSトランジスターMN12を含む。この構成の出力バッファ回路の動作は以下詳細に説明する。
【0015】
データ信号DBiが高論理レベルであり(或は反転されたDBiバーが低論理レベルである)制御信号PTRSTが高論理レベルであるとき、第1と第3NANDゲートG1とG3の出力信号は低論理レベルになり、第2NANDゲートG2の出力信号は高論理レベルになる。ブスティング回路162において、(第1プールダウンアップトランジスターと称した)プールダウントランジスターはタンオフされる。結果として、電荷ポンプキャパシタC1は第1プールアップトランジスターMP10を経て所定のブーストされた電圧(例えば、約VINTQ x1.8V)を第1プールアップノードDOK或は出力駆動回路164内の(第2プールアップトランジスターと称した)プールアップトランジスターMN11のゲートに提供する。ノードDOKのブーストされた電圧は有利な速度を提供し、内部電源供給電圧VINTQに依存する。このとき、低論理レベルはプールアップノードDOKバー或いは出力駆動回路164内の(第2プールダウントランジスターと称した)プールダウントランジスターMN12に提供されるため、第2プールダウントランジスターMN12はタンオフされる。
従って、ノードDOKの電圧レベルは電荷ポンプキャパシタによるポンピング電位とインバータIV2を通じる電位の和であるから、第2プールアップトランジスターMN11はタンオンされ、出力パッドDOUTの電圧レベルは高論理レベルになる。
【0016】
一方、データ信号DBiは低論理レベル(或いは反転されたデータ信号DBiバーは低論理レベル)であり、制御信号PTRSTが高論理レベルである時、第1と第3NANDゲートG1とG3の出力信号は高論理レベルになり、第2NANDゲートG2の出力信号は低論理レベルになる。したがって、第1プールアップトランジスターMP10はタンオフされ、第2プールダウントランジスターMN10はタンオンされ、第2プールダウントランジスターMN12はタンオンされる。結果的に出力パットDOUTの電圧レベルは低論理レベルになる。
【0017】
しかしながら、正常電源供給電圧レベルLEVC以上の高外部電源供給電圧HEVC(例えば、2.5V)は上述した構成の半導体メモリ装置に供給され、ノードDOKは本発明の前記従来の技術部分に述べたように外部電源供給電圧変化に関わらず、殆ど一定な所定のブーストされた電圧で供給され、第2プールアップトランジスターMN11の電流駆動能力(或いは電導度)は正常状態にトランジスターMN11の電流駆動能力により低くなる。結果的に、図6に示したように基準記号AとBが正常状態の時、高と低出力電圧を示し、記号A’は非正常状態の時、高出力電圧を示しているところで外部電源供給電圧の変化によって、電圧出力高電圧VOHと出力低電圧VOLとの間のスキューが発生される。従って、そのスキューの発生を防ぐのが必要である。この解決方法は以下で説明する内部電源供給電圧発生器200にある。
【0018】
図3は第1基準電圧発生器170の詳細な回路構成を示している。第1基準電圧発生器170はレジスタR1とR2と、NMOSトランジスターMN1とMN2と、PMOSトランジスターMP1とで構成される。レジスターR1の一端部は外部電源供給電圧(上部電源供給電圧)EVCに結合され、その他の端部は第1基準電圧VREFを提供する第1ノード14に結合される。レジスタR2の一端部は第1ノード14に結合され、その他の端部は第2ノード16に結合される。NMOSトランジスターMN1TOとMN2は第2ノード16と基準電圧(下部電源供給電圧)GNDとの間に直列に結合されたソース−ドレーン導電経路(即ち、チャンネル)を有する。NMOSトランジスターMN1とMN2のゲートは第1ノード14と外部電源供給電圧EVCに各々結合される。PMOSトランジスターMP1は第1ノード14に結合されたソースと、接地電圧GNDに結合されたドレーンと、第2ノード16に結合されたゲートと、第1基準電圧VREFに印加された本体(或いはバルク)とを有する。
【0019】
第1基準電圧VREFはPMOSトランジスターMP1のスレショルド電圧Vtp1とNMOSトランジスターMN1のドレーン電圧VDN1との和である。第1基準電圧VREFは以下のように表示できる。
VREF= VTP1 + VDN1
= VTP1+(VTP1/R2)RTR
= VTP1+(1+RTR/R2)
ここで、RTRはNMOSトランジスターMN1とMN2の等価抵抗値の和である。
【0020】
この方程式から、外部電源供給電圧EVCは第1基準電圧TVREFを発生する回路170に影響を与えないことを認識しなければならない。スレショルド電圧VTP1が温度に逆比例し、抵抗値の和RTRが温度に比例するため、基準電圧の温度変化の影響は最小化される。
【0021】
図4を参照すると、第2基準電圧発生器180の詳細回路構成を示している。第2基準電圧発生器180は差動増幅器212と、プールアップ駆動器214と、電圧分割器216とを含む。差動増幅器212はPMOSトランジスターMP2とMP3によって形成される電流ミラー(current mirror)と、NMOSトランジスターMN3とMN4によって形成された差動対と、NMOSトランジスターMN5によって形成された電流シンカー(current sinker)で構成される。電流ミラーMP2とMP3には外部電源供給電圧EVCが供給される。トランジスターMP2とMP3の本体は外部電源供給電圧EVCに結合される。第1基準電圧VREFはトランジスターMN3とMN5のゲートに印加される。トランジスターMN4のゲートは電源分割器216に結合される。出力ノード17はプールアップ分割器214に結合される。差動増幅器212は第1基準電圧VREFを分割器216の分割された電圧Vdivと比較して、比較電圧Scompを発生する。分割された電圧Vdivが第1基準電圧VREFより低いとき、比較電圧Scompは減少され、第2基準電圧VREFQを増加させる。反面、分割された電圧Vdivが第1基準電圧VREFより高いとき、比較電圧Scompは増加され、第2基準電圧VREFQを減少させる。プールアップ駆動器214はゲートがノード17に結合されたPMOSトランジスターMP4を含む。トランジスターMP4のソース−ドレーンチャンネルは第2基準電圧VREFQを提供するために、外部電源供給電圧EVCとノード18との間に結合される。プールアップ駆動器214は外部電源供給電圧EVCによって第2基準電圧を駆動する。電圧駆動器216はノード18と接地電圧GNDとの間に直列に結合された2つの抵抗器ー接続PMOSトランジスターMP5とMP6で構成される。トランジスターMP5とMP6の接合ノード19は差動増幅器212内のトランジスターMN4のゲートに結合される。トランジスタMP5の本体は外部電源供給電圧EVCに結合される。電圧分割器216は第2電圧VREFQを電圧Vdivで分割される。この電圧Vdivはノード19を経て差動増幅器212に提供される。
【0022】
正常外部電源供給電圧以上の外部電源供給電圧が本発明の半導体メモリチップに供給されるとき、分割器回路216内のPMOSトランジスターMP6のスレショルド電圧VTP6が増加され、分割された電圧Vdivが増加されるようにする。結果的に、正常外部供給電圧(例えば、2.5V)以上の外部電源供給電圧が本発明のメモリに供給されると、図7に示したように分割された電圧Vdivが比較的に増加され、第1基準電圧VREFが一定(例えば、1.1V)に維持されるから、第2基準電圧VREFQが減少される。
【0023】
図5はバッファ電源供給電圧発生器190の詳細回路構成を示している。バッファ電源供給電圧190は差動増幅器230と、プールアップ駆動器232と、データ出力バッファ160に内部電源供給電圧VINTQを提供する出力ノード234を含む。差動増幅器230はPMOSトランジスターMP7とMP8によって形成される電流ミラーと、比較電圧を提供する出力ノード50と、NMOSトランジスターMN6とMN7によって形成された差動対と、NMOSトランジスタMN8によって形成された電流シンカーとを含む。電流ミラートランジスターMP7と8は外部電源供給電圧EVCで供給される。トランジスターMP7とMP8の本体は外部電源供給電圧EVCに結合される。第基準電圧VREFQはトランジスタMN6のゲートに結合され、内部電源供給電圧VINTQはトランジスターMN7のゲートに結合される。電流シンカートランジスターMN8は内部制御回路(図示しない)からの制御信号PVINTQEに供給される。プールアップ駆動器214はゲートがノード50に結合されたPMOSトランジスターMP9を含む。トランジスターMP9のソース−ドレーンチャンネルは外部電源供給電圧EVCとノード234との間に結合される。プールアップ駆動器214は外部電源供給電圧EVCを使用して内部電源供給電圧VINTQQを駆動する。
【0024】
内部電源供給電圧VINTQが第2基準電圧VREFQより低いとき、ノード50の比較電圧は減少され、内部電源供給電圧VINTQが増加する。反面、内部電源供給電圧VINTQが第2基準電圧VREFQより高いとき、ノード50の比較電圧は増加され、内部電源供給電圧VINTQが減少する。
【0025】
【発明の効果】
従って、正常外部電源供給電圧以上の外部電源供給電圧が本発明の半導体チップに供給される時、第2基準電圧VREFQが減少され、第2プールアップトランジスターMN11の第2プールアップトランジスターMN11のゲート−ソース電圧Vgsが減少される(図6参照)ようになるから、内部電源供給電圧VINTQは相対的に減少される。これは高EVCによって発生されたドレーン−ソース電圧Vdsの増加を補償し、トランジスターMN11は外部電源供給電圧にもかかわらず、一定な電流駆動能力を有して、外部電源供給電圧の変化による高出力電圧VOHと低出力VOLとの間のスキューの発生を防ぐことができる。
【図面の簡単な説明】
【図1】 本発明による半導体メモリ装置の実施の形態を示すブロック図である。
【図2】 図1に示したデータ出力バッファの詳細な回路図である。
【図3】 図1に示した第1基準電圧発生器の詳細な回路図である。
【図4】 図1に示した第2基準電圧発生器の詳細な回路図である。
【図5】 図1に示したバッファ電源供給電圧発生器の詳細な回路図である。
【図6】 外部電源供給電圧の変化による高出力電圧とてい出力電圧との間にスキューを示した図である。
【図7】 外部電源供給電圧と第2基準電圧発生器との関係を示した図である。
【符号の説明】
100:半導体メモリ装置
110:ローアドレスバッファ回路
120:カラムアドレスバッファ回路
125:メモリセルアレー
130:ローディコーダ回路
140:カラムディコーダ回路
150:入力/出力ゲート回路
160:データ出力バッファ回路
170:第1基準電圧発生器
180:第2基準電圧発生器
190:バッファ電源供給発生器
200:内部電源供給電圧発生器

Claims (5)

  1. データを貯蔵する複数のメモリセルを含むメモリセルアレーと、
    貯蔵されたデータを感知して増幅する感知増幅器と、
    感知されたデータを受信して前記受信されたデータを外部に提供するデータ出力バッファと、
    第1基準電圧を発生する第1基準電圧発生器と、
    外部電源供給電圧に基づいて第2基準電圧を発生する第2基準電圧発生器と、
    前記第2基準電圧に基づいて内部電源供給電圧を発生して、前記内部電源供給電圧を前記データ出力バッファに提供するバッファ電源供給電圧発生器と、
    を備え
    前記第2基準電圧発生器が、
    前記第2基準電圧を分割された電圧に分割する電圧分割器と、
    前記第1基準電圧と前記分割された電圧とを比較して比較電圧を発生する差動増幅器と、
    前記比較電圧に応じて、外部電源供給電圧によって第2基準電圧を分割するプールアップ分割器とを備え、
    前記電圧分割器が、
    前記分割された電圧を提供するノードと、
    前記第2基準電圧に結合されたソースと、前記ノードに結合されたドレーンと、前記ノードに結合されたゲートと、前記第2基準電圧に結合された本体を有する第1PMOSトランジスターと、
    前記ノードに結合されたソースと、前記第3基準電圧に結合されたドレーンと、前記第3基準電圧に結合されたゲートと、前記外部電源供給電圧に結合された本体を有する第2PMOSトランジスターと、
    を備えることを特徴とする集積回路メモリ装置。
  2. 外部電源供給電圧が所定の電圧以上である場合、前記第2基準電圧が外部電源供給電圧に逆比例することを特徴とする請求項1に記載の集積回路メモリ装置。
  3. 外部電源供給電圧が所定の電圧以下である場合、第2基準電圧が外部電源供給電圧に比例することを特徴とする請求項1に記載の集積回路メモリ装置。
  4. 前記第1基準電圧発生器が、
    前記第1基準電圧を提供する第1ノードと、
    前記外部電源供給電圧に結合された第1端部と前記第1ノードに結合された第2端部とを有する第1レジスターと、
    第2ノードと、
    前記第1ノードに結合された第1端部と前記第2ノードに結合された第2端部とを有する第2レジスターと、
    前記第2ノードに結合されたドレーンと、ソースと、前記第1ノードに結合されたゲートとを有する第1NMOSトランジスターと、
    前記第1NMOSトランジスターのソースに結合されたドレーンと、第3基準電圧に結合されたソースと、前記外部電源供給電圧に結合されたゲートとを有する第2NMOSトランジスターと、
    前記第1ノードに結合されたソースと、第3基準電圧に結合されたドレーンと、前記第2ノードに結合されたゲートと、前記第1ノードに結合された本体とを有する第1PMOSトランジスターとを備えることを特徴とする請求項1に記載の集積回路メモリ装置。
  5. 基準電圧を発生する回路において、
    上部電源供給電圧を提供する第1ノードと、
    下部電源供給電圧を提供する第2ノードと、
    入力電圧受信する第3ノードと、
    前記基準電圧を提供する第4ノードと、
    前記基準電圧を分割された電圧に分割する電圧分割器と、
    前記入力電圧と前記分割された電圧とを比較して比較電圧を発生する差動増幅器と、
    前記比較電圧に応じて、前記上部電源供給電圧によって基準電圧を分割するプールアップ分割器とを備え、
    前記電圧分割器が、
    前記分割された電圧を提供する第5ノードと、前記第4ノードに結合されたソースと、第5ノードに結合されたドレーンと、前記第5ノードに結合されたゲートと、前記第4ノードに結合された本体を有する第1PMOSトランジスターと、
    前記第5ノードに結合されたソースと、前記第2ノードに結合されたドレーンと、前記第2ノードに結合されたゲートと、前記第1ノードに結合された本体を有する第2PMOSトランジスターとを備えることを特徴とする基準電圧発生回路。
JP25018798A 1997-09-04 1998-09-03 内部電源供給発生器を有する集積回路半導体メモリ装置 Expired - Fee Related JP3810220B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199745862 1997-09-04
KR1019970045862A KR100266901B1 (ko) 1997-09-04 1997-09-04 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
JPH11149774A JPH11149774A (ja) 1999-06-02
JP3810220B2 true JP3810220B2 (ja) 2006-08-16

Family

ID=19520890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25018798A Expired - Fee Related JP3810220B2 (ja) 1997-09-04 1998-09-03 内部電源供給発生器を有する集積回路半導体メモリ装置

Country Status (4)

Country Link
US (1) US6100744A (ja)
JP (1) JP3810220B2 (ja)
KR (1) KR100266901B1 (ja)
TW (1) TW384483B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697997B2 (ja) * 2000-04-13 2011-06-08 エルピーダメモリ株式会社 内部電圧発生回路
US6545929B1 (en) * 2000-08-31 2003-04-08 Micron Technology, Inc. Voltage regulator and data path for a memory device
AU2002229679B2 (en) * 2000-12-28 2007-12-20 Per Sonne Holm Use of transcription factor YB-1 in adenoviral systems
US20040130387A1 (en) * 2003-01-06 2004-07-08 Andrew Marshall Logic circuitry with reduced standby leakage using charge pumped switches
US6836173B1 (en) * 2003-09-24 2004-12-28 System General Corp. High-side transistor driver for power converters
KR100605589B1 (ko) 2003-12-30 2006-07-28 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생회로
JP4520241B2 (ja) * 2004-07-29 2010-08-04 パナソニック株式会社 半導体装置およびカメラ
JP4808995B2 (ja) * 2005-05-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体回路装置
US20070146020A1 (en) * 2005-11-29 2007-06-28 Advanced Analogic Technologies, Inc High Frequency Power MESFET Gate Drive Circuits
KR100776739B1 (ko) * 2006-04-06 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 전원 공급 회로 및 방법
KR101548242B1 (ko) * 2008-07-21 2015-09-04 삼성전자주식회사 반도체 장치의 출력구동장치, 이의 동작 방법, 및 이를 포함하는 전자 처리 장치
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
KR102559563B1 (ko) * 2018-07-16 2023-07-26 에스케이하이닉스 주식회사 집적 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003929B1 (ko) * 1990-08-09 1993-05-15 삼성전자 주식회사 데이타 출력버퍼
KR960004567B1 (ko) * 1994-02-04 1996-04-09 삼성전자주식회사 반도체 메모리 장치의 데이타 출력 버퍼
KR0154157B1 (ko) * 1994-04-29 1998-12-15 김주용 반도체 소자의 부스트랩 회로
JPH08203270A (ja) * 1995-01-27 1996-08-09 Matsushita Electron Corp 半導体集積回路
US5773999A (en) * 1995-09-28 1998-06-30 Lg Semicon Co., Ltd. Output buffer for memory circuit
US5828262A (en) * 1996-09-30 1998-10-27 Cypress Semiconductor Corp. Ultra low power pumped n-channel output buffer with self-bootstrap

Also Published As

Publication number Publication date
KR19990024637A (ko) 1999-04-06
JPH11149774A (ja) 1999-06-02
TW384483B (en) 2000-03-11
KR100266901B1 (ko) 2000-10-02
US6100744A (en) 2000-08-08

Similar Documents

Publication Publication Date Title
US5856951A (en) Semiconductor memory device with an improved hierarchical power supply line configuration
US6862227B2 (en) Semiconductor memory device having the operating voltage of the memory cell controlled
KR100261013B1 (ko) 반도체 집적 회로 장치
KR0155078B1 (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
US5144585A (en) Supply voltage converter for high-density semiconductor memory device
KR100236815B1 (ko) 부하 변동에 대해 출력 레벨을 안정하게 유지할 수 있는 내부 전원 회로를 구비한 반도체 집적 회로 장치
US5382847A (en) Output buffer circuits including voltage compensation
JP3810220B2 (ja) 内部電源供給発生器を有する集積回路半導体メモリ装置
US6744680B2 (en) Semiconductor device realized by using partial SOI technology
JPH08181598A (ja) 半導体装置
US5680071A (en) Tristate voltage boosted integrated circuit
US5786719A (en) Mode setting circuit and mode setting apparatus used to select a particular semiconductor function
US6934204B2 (en) Semiconductor device with reduced terminal input capacitance
JP3212622B2 (ja) 半導体集積回路装置
KR0152957B1 (ko) 반도체 메모리장치
US6009031A (en) Supply line controlled sense amplifier
JPH05120881A (ja) 半導体記憶装置
JPH04247653A (ja) 半導体集積回路装置の遅延補正装置
JP6841717B2 (ja) 半導体装置
KR100203144B1 (ko) 센스앰프 드라이버 및 그 제어회로
KR100369333B1 (ko) 저잡음출력버퍼
US5881004A (en) Burn-in stress control circuit for a semiconductor memory device
KR0137337B1 (ko) 반도체 메모리 장치의 중간전압 발생회로 및 그 방법
KR960005797Y1 (ko) 반도체장치의 제어회로(control circuit of semiconductor device)
KR960002822B1 (ko) 반도체 장치용 펄스발생회로

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees