TW507316B - SOI type semiconductor device and method of forming the same - Google Patents

SOI type semiconductor device and method of forming the same Download PDF

Info

Publication number
TW507316B
TW507316B TW090122374A TW90122374A TW507316B TW 507316 B TW507316 B TW 507316B TW 090122374 A TW090122374 A TW 090122374A TW 90122374 A TW90122374 A TW 90122374A TW 507316 B TW507316 B TW 507316B
Authority
TW
Taiwan
Prior art keywords
layer
soi
region
forming
trench
Prior art date
Application number
TW090122374A
Other languages
English (en)
Inventor
Geum-Jong Bae
Nae-In Lee
Hee-Sung Kang
Yun-Hee Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW507316B publication Critical patent/TW507316B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

507316 A7 _______B7____ 五、發明說明（/ ) 本申請案之優先權係依據2001年3月30日申請之韓 國專利申請案號2001-16833，其內容係以其整體地被納入 於此作爲參考。 本發朋之領域 本發明係有關於一種半導體元件以及其形成方法’並 且更特定有關於一種絕緣層上覆矽(SOI)類型的半導體元件 以及其形成方法，其係可以抑制當被形成在一SOI基板之 上的元件彼此完全地絕緣時所產生之浮體效應(FBE)。 本發明之背景 爲了形成一個半導體元件，大量的元件被形成在一個 矽晶圓的表面層之上：並且透過導線彼此電氣地連接在一 起。於是，形成在晶圓之上的窄區域中之每個元件有必要 與相鄰的元件電氣地隔離而彼此不受影響。爲此，在半導 體元件中，一隔離層或是雜質接面層係通常被使用。 然而，當半導體元件的集積度增加，並且元件的大小 或是尺寸被最小化以縮短在元件之間的距離時，僅藉由透 過習知的隔離層來分開矽層的表面層以排除在元件之間的 影響是困難的。同時，其中具有彼此不同的雜質類型之半 導體層接合的雜質接面層並不適合用於採用高電壓單元的 一種半導體元件，這是因爲在接合的表面中之內部壓力限 制的緣故。尤其，雜質接面層並不適合用於高輻射的環境 中’因爲電流係藉由例如是伽瑪射線的輻射而從一空乏層 被產生。 爲了解決該等問題，已經使用一種利用其中一埋入式 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ^^裝-------丨訂-----—I (請先閱讀背面之注意事項再填寫本頁) 507316 A7 _ ____ B7 ___ 五、發明說明（2 ) 氧化物層係被形成在該等單元之下的SOI基板之半導體元 件。尤其’在〜個例如是中央處理單元（CPU)的高效能半 導體元件中’其中單元區域係藉由絕緣層完全地加以隔離 之SOI類型半導體元件係廣泛地被使用。 參考圖1，一溝槽隔離層112係被形成在一個SOI基 板之上以界定單元區域。在每個單元區域中的SOI層係構 成一個半導體單元的主體122。該主體122係在一種藉由 該隔離層112電氣地隔離之浮接狀態中。此係爲在該S0I 基板中所需之〜項必要的條件，但是可能會因爲該FBE而 引起各種的問題。例如，如在圖1中所示，當一電流流動 在一個η型金屬氧化物矽場效電晶體(nm〇SFET)的一個通 道區域120之中時，電子係與構成該主體122的原子碰撞 ’以產生成對的電洞以及電子。在此時，在一個利用一般 大塊類型基板的半導體元件中，所產生的電洞可以透過一 條連接至該基板的接地線加以移除。然而，在利用S0I基 半導體元件之中，所產生的電洞被累積在被隔離的主 體122之一個低電位區域之中，亦即，在一個源極區域 II4以及一個通道區域120之間的介面之下。如在圖2中 m示’所累積的電洞作用爲增加該通道的電位並且降低臨 wmii。因此，在該電晶體的汲極電壓-電流之特性上的例 如是扭結(kink)效應之變化係發生。 同時’若該電洞累積被增強時，在該等源極/汲極區域 114、116之間的通道區域12〇係作用爲一個摻雜n型雜質 的雙載子電晶體之基極，並且構成該等源極/汲極區域114 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^----^-----丨丨裝--------訂---------- (請先閱讀背面之注意事項再填寫本頁) 507316 五、發明說明（》） 、116的η型雜質區域係作用該電晶體之射極以及集極， 因而一種ηρη雙載子電晶體係被形成。此種現象被稱爲寄 生的雙載子作用（ΡΒΑ)。一旦該ΡΒΑ發生時，該電晶體的 崩潰電壓係惡化，並且因而該半導體元件係不正常地運作 。同時，若所累積的電洞與構成用於運作該電晶體的一部 分電流之電子結合時，一種漏電流係被形成而引發在該電 路動作上的誤動作。 於是，採用SOI基板的半導體元件必須使用一種特殊 的接地方法或是手段來移除累積在每個單元區域的主體之 中的電洞。作爲該等特殊的接地方法中之一種，可以考慮 形成一個接點來相互連接一條額外的接地線以及在該源極 區域以及該通道區域之間的介面之下的主體之一個電洞累 積的區域。然而，因爲被分開來界定每個單元區域的主體 具有一種被集積來配合每個單元的形狀，因此除了在源極/ 汲極區域114、116以及一個閘極電極118之下的通道區域 之外，如在圖3中所示，一個貫穿一隔離層112並且延伸 至在一個通道區域之中的主體之電洞累積的區域之接地接 點區域130應該被形成，來構成用於提供接地的接點。換 言之，爲了形成該接點以及該接地線，該等單元區域之集 積的形狀應該被改變。此種改變係導致元件的集積度被降 低、製造過程係根據一種新改變的結構而被改變，並且寄 生電容係增加之問題。 作爲另一種接地方法，可以考慮形成一個與單元區域 222分開的接地區域230以提供一個接地。爲了提供一個 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^^-------------—訂--------- (請先閱讀背面之注意事項再填寫本頁) 507316 _____B7___ 五、發明說明（¥ ) 連接器220在單元區域222以及接地區域230之間，如在 圖4以及圖5中所示，一薄的溝槽隔離層212係被形成以 具有一個與該埋入式氧化物層110間隔開的底部表面。因 此，在單元之中的主體222以及接地區域230係透過一個 存在於一隔離層Π2之薄的溝槽隔離層212以及該埋入式 氧化物層Π〇之間的SOI層，亦即，一個連接器220彼此 連結在一起，因而從該單元區域222所產生的電洞可以透 過該連接器220被移動到該接地區域230。被移動到該接 地區域230之電洞係透過一個接點插塞232以及一條接地 線234被放電至外部。然而，當如在圖4以及圖5中所示 之主體連結的結構被利用在該半導體元件中時，因爲構成 該連接器220的SOI層之電阻的關係，電洞可能無法順利 地被放電。 例如，爲了順利地放電該些電洞，構成一條用於轉移 電洞在該薄的溝槽隔離層212的底部表面以及該埋入式氧 化物層110之間的通路之連接器220被濃密地摻雜一種p 型的雜質是所期望的。然而，在此例中，若硼係被用作爲 該P型的雜質時，硼係容易擴散進入到一週邊層之中，例 如是該埋入式氧化物層或是薄的溝槽隔離層。因此，發生 了雜質濃度降低並且因而該些電洞並不順利地被放電之問 題。 本潑明之槪要 因此，本發明之一目的是提供一種改良的SOI類型之 半導體元件以及其形成方法，該半導體元件具有高速的動 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 ^^---------------^---------— (請先閱讀背面之注意事項再填寫本頁) 507316 A7 ______B7__ 五、發明說明（匕） 作以及精確的單元隔離，可以防止因爲浮接主體效應而產 生之半導體元件的故障。 本發明之另一目的是提供一種改良的SOI類型的半導 體元件以及其形成方法，其係可以有效地放電被累積在一 個NM0S電晶體的單元區域之中的主體之SOI層內的電洞 〇 這些以及其它目的都可以被達成，根據本發明的一項 特點是藉由一種SOI類型的半導體元件，其係包括一個具 有被依序堆疊的一下方的砂層、一埋入式氧化物層、以及 一 SOI層之SOI基板、一個形成在該SOI層的主體之中的 單元區域，其係藉由該埋入式氧化物層以及一隔離層加以 隔離，用於形成至少一個M0SFET的源極/汲極區域、一 個由該SOI層的主體所形成之接地區域，其係藉由一部分 的該隔離層與該單元區域分開、以及一個被設置在分開該 接地區域與該單元區域之部分的隔離層之附近中的連接器 ，其係用於連接該單元區域與該接地區域。該接地區域係 被摻雜一種導電的雜質，並且該連接器係由一導電層所形 成，以電氣地連接該單元區域與該接地區域。該部分的隔 離層係被形成在一個小於其正常的厚度之厚度下’以容許 其底部表面與該埋入式氧化物層間隔開。在該導電層之中 ，〜內含雜質的矽層係被設置。 在一個較佳實施例中，該內含雜質的矽層可以被开乡成 在該隔離層的側表面以及底部表面之上。較佳的晏’該內 含雜質的矽層之雜質可以是鍺(Ge)。或者是，一種例如是 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^；—-----裝--------訂 ------— (請先閱讀背面之注意事項再填寫本頁) 507316 A7 ___ _B7_______ 五、發明說明（& ) 氬(Ar)的電氣中性之元素可以被利用作爲一種雜質。 在該實施例中，該內含雜質的矽層係由一磊晶層或是 一摻雜雜質的層所形成的。較佳的是，當該磊晶層係被利 用作爲該內含雜質的矽層時，被設置在該部分的隔離層之 下的導電層，亦即，該連接器的厚度係在50至500A的範 圍中，並且當該摻雜雜質的層被利用作爲該內含雜質的矽 層時，該連接器的厚度在300至1，000A的範圍中。 該磊晶層係由一矽鍺（SiGe)單晶層所形成的。較佳的 是，該SiGe單晶層係具有一個10至40%的Ge濃度。同 時，該SiGe單晶層可以透過離子植入或是一種來源氣體供 應而含有一種例如是硼之p型的雜質。 根據本發明的另一項特點，其係提供有一種形成一個 SOI類型的半導體元件之方法，其係包括藉由利用一個触 刻阻絕層圖樣作爲一個蝕刻遮罩來蝕刻一個SOI類型基板 的SOI層，以在一SOI層之中形成一個第一溝槽，其係在 一個單元區域以及一個接地區域之間形成一個隔離層區域 的一部分、在該第一溝槽的底部表面中、或是在該第一溝 槽的底部表面之上形成一雜質層、在該隔離層區域除了在 該單元區域以及該接地區域之間保護該雜質層的部分之外 的其餘部分中之SOI層中，形成一個露出一埋入式氧化物 層的第二溝槽、並且藉由在具有該第一以及第二溝槽的 SOI基板之上沉積一絕緣層來形成一隔離層。 在一個較佳實施例之中，該形成該第一以及第二溝槽 的步驟可以藉由一個一般的溝槽隔離方法來實行之。該一 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚〉 -------------------—訂-------- <請先閱讀背面之注意事項再填寫本頁) 507316 A7 _ ______B7__ 五、發明說明（7 ) 般的溝槽隔離方法係包括形成一氮化矽層在該SOI基板之 上、形成一個溝槽遮罩圖樣在該氮化矽層之上、並且藉由 利用該溝槽遮罩圖樣作爲一個遮罩來蝕刻該SOI基板的 SOI 層。 該形成一雜質層的步驟可以藉由形成一 SiGe單晶層在 該第一溝槽的側壁以及該底部表面之中來實行之。或者是 ，該SiGe單晶層可以藉由形成間隔物在該第一溝槽的側壁 之上並且利用其作爲一個遮罩，而只被形成在該第一溝槽 的底部表面之中。根據該等條件，一 SiGe多晶層可以被形 成在該第一溝槽的底部表面之中。 同時，該形成一雜質層的步驟可以藉由植入離子在該 第一溝槽的底部表面之中來實行之。較佳的是，被植入的 離子係利用一種例如是Ge或是Ar的元素，其相對於Si係 電氣地惰性的並且足夠濃來增加在該離子植入期間的撞擊 量。要被形成的雜質層之深度可以藉由增加或是減少該離 子植入能量來加以控制。於是，該雜質層可以被形成不與 該隔離層接觸。 本發明的方法更包含在該形成隔離層的步驟之後，藉 由利用一個離子植入遮罩來實行用於形成一個電極至在該 接地區域之中的SOI層之離子植入、形成一個閘極電極圖 樣在該單元區域之中的SOI層之上、並且藉由利用該閘極 電極圖樣作爲一個離子植入遮罩來實行用於形成源極/汲極 區域至在該單元區域之中的SOI層之離子植入。 在該CMOS類型的半導體元件之中，用於在單元以及 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I—；——丨裝———-訂———^9. <請先閱讀背面之注意事項再填寫本頁) 507316 A7 ~__ 五、發明說明（i) 接地區域之間形成一個電氣連接通路之第一溝槽以及/或是 雜質層可以只被形成在一個NMOS電晶體區域以及相鄰的 接地區域之間，因爲由於該FBE所造成之電洞累積的問題 在一個PMOS電晶體區域之中並不嚴重。 圖式之簡要說明 本發明以上以及其它的目的、特點與優點從以下參考 所附的圖式所做的本發明之較佳實施例的詳細說明，將變 爲更加明白，其中： 圖1係爲用於描繪在一種習知的SOI類型的半導體元 件之中的FBE之圖。 圖2係爲用於描繪根據在該習知的半導體元件之中的 FBE下，在該通道電位上之變化圖。 圖3係爲用於描繪習知的用於防止FBE之SOI類型的 半導體元件之一個例子的俯視平面圖。 圖4以及圖5係爲用於描繪習知的用於防止FBE之 SOI類型的半導體元件之另一個例子的部分立體圖。 圖6至圖12係爲用於描繪根據本發明的一個較佳實施 例之一種形成一個SOI類型的半導體元件之方法的製程步 驟之剖面圖。 圖13至圖15係爲用於描繪根據本發明的其它較佳實 施例之形成一個SOI類型的半導體元件之方法的剖面圖。 午萆部份代表符號之簡要說明 100矽層 110埋入式氧化物層 11 ΙΙΙΙΙΙΙ—lli · I I I I I I I «ΙΙΙΙΙ — Ii <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 507316 A7 _B7_ 五、發明說明（？） 112溝槽隔離層 114源極區域 116汲極區域 118閘極電極 12 0通道區域 122主體 130接地接點區域 200隔離層 211淺溝槽 212溝槽隔離層 220、220’、220，，、220，”、220，，，，連接器 222單元區域 230接地區域 232接點插塞 300 SOI 層 310 SiGe磊晶層 311深溝槽 312深溝槽隔離層 320 SiGe磊晶層 340閘極絕緣層 350氧化物間隔物 360 SiGe 層 370含氬的矽層 400蝕刻阻絕層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —------—-----—訂 (請先閱讀背面之注意事項再填寫本頁) 507316 _______B7 ___ 五、發明說明（^ ) 410蝕刻遮罩圖樣 500光阻圖樣 較佳實施例的詳細說明 、 本發明現在將在此參考所附的圖式，更完整地加以說 明，本發明的較佳實施例係被顯示於圖式中。相同的圖號 在所有地方都是指相同的元件。 實施例1 圖6至圖12係爲用於描繪根據本發明的一個較佳第一 實施例之一種形成一個SOI類型的半導體元件之方法的製 程步驟之剖面圖。 現在請參考圖6, 一個具有一種其中一下方的矽層 100、一埋入式氧化物層110、以及一 SOI層300被依序堆 疊的結構之SOI基板係被形成。該SOI基板可以藉由一種 製備兩個大塊的矽基板、形成一氧化物層在該兩個大塊矽 基板中之一基板的表面上、並且熱結合兩個基板的表面之 方法、或是一種氧化兩個大塊的矽基板的表面並且熱結合 該等大塊的矽基板之氧化後的表面之方法而被形成。在此 時，該兩個大塊的矽基板中之一基板的大部分係透過一種 化學機械硏磨(CMP)方法而被移除以形成一個SOI層。 參考圖7，爲了在該SOI層300之中形成一個界定單 元區域222以及接地區域230之隔離層(圖10的200處)的 淺溝槽隔離層(圖10的212處），一蝕刻阻絕層400係由在 該SOI層300之上的一氮化矽層所形成的。該飩刻阻絕層 400係露出在該部分的隔離層區域之中的SOI層300，其 13 ^ ---— —---^--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 507316 A7 _____B7___ 五、發明說明（il ) 中該淺溝槽隔離層212以及一個連接器(圖8的220’)將被 形成在單元區域222以及該接地區域230之間。該SOI層 300係接著藉由利用該蝕刻阻絕層400作爲一個鈾刻遮罩 而被蝕刻來形成一個淺溝槽211。在此時，該SOI層300 係被蝕刻直到它保留在該淺溝槽211之下的一部分225之 厚度變爲200至500A爲止。於是，被設置在該淺溝槽211 之下的埋入式氧化物層110並未被露出。 更明確地說，在一種形成一個溝槽之普遍的方法中， 一墊片氧化物層係被形成在該SOI基板之上。在該墊片氧 化物層之上，一氮化矽層係被堆疊作爲一蝕刻阻絕層。一 種光阻係接著被形成在該氮化矽層之上。並且接著，該曝 光以及顯影的製程係被實行至該光阻以形成一個光阻圖樣 。之後，該氮化矽層以及該墊片氧化物層係藉由利用該光 阻圖樣作爲一個遮罩而依序被蝕刻來形成一個蝕刻遮罩圖 樣。在移除該光阻圖樣之後，該SOI基板的SOI層係藉由 利用該鈾刻遮罩圖樣作爲一個遮罩而被蝕刻。根據控制該 蝕刻量，露出該埋入式氧化物層之一個淺溝槽、或是一個 深溝槽可以被形成。 參考圖8，一個用於修補由於在該淺溝槽211之一個 內側壁中的飩刻損壞所產生之晶體瑕疵的製程係被實行至 其中該淺溝槽211被形成的SOI基板。該修補製程可以被 實行在一種氧化的環境或是一種非氧化的環境中。若表面 氧化物係藉由在該氧化的環境中修補而被形成時，則其係 藉由一種濕式蝕刻來加以移除。接著，一 SiGe磊晶層310 14 (請先閱讀背面之注意事項再填寫本頁) ^4--------訂---------· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 507316 A7 ____B7___ 五、發明說明（θ ) 係被形成在該淺溝槽211的內側壁表面以及底部表面之中 。較佳的是，該SiGe磊晶層310係由一具有10至40%的 Ge濃度之層所形成。該SiGe磊晶層310係通常藉由供應 一種包含例如是矽烷(SiH4)以及鍺烷(gennane，GeH4)的來源 氣體以及HC1氣體之混合的氣體、在一個700至90MC的 溫度以及數個至數十托(Τοιτ)的低壓力下來加以形成。若該 製程壓力係被降低，該製程溫度也可以被降低。該HC1氣 體係作用來防止一 SiGe多晶層被形成在該蝕刻阻絕層400 的表面之上。 參考圖9，一個光阻圖樣500係被形成在該SiGe磊晶 層310被形成於其上的SOI基板之上。該光阻圖樣500係 露出該隔離層區域除了其中該隔離層200的淺溝槽隔離層 212將被設置之部分以外的部分中之蝕刻阻絕層400。該光 阻圖樣500係藉由形成一個光阻以及對該光阻執彳了曝光以 及顯影製程而被形成。該用於形成淺溝槽211的鈾刻阻絕 層400係接著藉由利用該光阻圖樣500作爲一個蝕刻遮罩 而被蝕刻以形成一個蝕刻遮罩圖樣410。並且接著，該 SOI層300係藉由利用該光阻圖樣500以及該蝕刻遮罩圖 樣410作爲一個飩刻遮罩被蝕刻以形成一個露出該埋入式 氧化物層110的深溝槽311。在此時，其中形成SiGe磊晶 層310的淺溝槽211係受到該光阻圖樣500的保護。 參考圖9與圖10，該光阻圖樣500係被移除，並且一 種用於修補在該深溝槽311的內側壁之中的餽刻損壞之製 程係被實行。一種化學氣相沉積(CVD)氧化物層係接著被 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) *裝 丨丨丨丨丨^7 --------- 507316 A7 _____ B7 _ 五、發明說明（β ) <請先閱讀背面之注意事項再填寫本頁) 形成在該SOI基板之上，以塡滿該等淺與深溝槽211、311 。或者是，在形成該CVD氧化物層之前，一個保形 (conformal)氮化矽襯墊可以被形成在該SOI基板之上。被 形成在該蝕刻遮罩圖樣410之上的CVD氧化物層係透過該 CMP被移除。所露出的鈾刻遮罩圖樣410係也透過例如是 一種磷酸之濕式蝕刻劑來加以移除。因此，構成該隔離層 200的一淺溝槽隔離層212以及一深溝槽隔離層312係被 獲得。 在此，應注意的是，在本發明的實施例中，用該CVD 氧化物層塡滿該淺以及深溝槽211、311來分別形成該淺以 及深溝槽隔離層212、312係同時被實行的；但是其可以分 開被實行。換言之，該淺溝槽隔離層212可以在形成該深 溝槽隔離層312之後被形成，或是相反地，該深溝槽隔離 層212可以先被形成。 參考圖11，該接地區域230係被植入一種例如是硼之 P型的雜質，以增進導電率。該離子植入係藉由利用一個 光阻圖樣作爲一個離子植入遮罩而選擇性地被實行。同時 ，用於在該單元區域222之中形成一個通道的通道離子植 入係藉由利用一個不同的光阻圖樣作爲一個離子植入遮罩 而被實行。若本發明的實施例被應用至一個CMOS半導體 元件時，該通道離子植入係一次對於NM0S以及PM0S電 晶體區域之一分別被實行。在此例中，用於該接地區域 230之p型的離子植入可以該NM0S電晶體區域用的通道 離子植入而被實行。一般而言，該接地區域230係濃密地 16 ΐ紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ' ' 一 507316 ________B7___ 五、發明說明（冲） 被摻雜一個l.OxlO14至1·〇χ1〇10離子/cm2的劑量，並且在 該單元區域222之中的通道係少量地被摻雜一個1·〇χ1〇12 離子/cm2的劑量。 參考圖12，一個閘極絕緣層340係透過在每個該單元 以及接地區域222、230之中的SOI層300的表面之上的 熱氧化作用而被形成，其中該單元以及接地區域222、230 係藉由該隔離層200加以分開。在該閘極絕緣層340之上 ，一閘極層係被形成並且被圖案化來形成一個閘極電極 118。接著，以下的製程，例如是用於形成NMOS電晶體 的源極/汲極區域之η型離子的植入係被實行。該閘極層可 以由單一的導電層、或是一具有多晶矽層以及金屬矽化物 層之多層的層所形成。 —般而言，在該CMOS半導體元件之中，圖案化該閘 極層以形成該閘極電極係同時被實行在該NMOS以及 PMOS電晶體區域之中。然而，用於形成該源極/汲極區域 的離子植入係分開被實行至每個該NMOS以及PMOS電晶 體區域。參考圖11所解說之對於該接地區域230的離子植 入係根據需求，而可以在形成該閘極電極之後，當該 PMOS電晶體區域係被濃密地摻雜以形成該源極/汲極時一 起被實行。用於形成該源極/汲極區域的離子植入係以一個 Ι.ΟχΙΟ14至l.OxlO16離子/cm2的劑量來被實行。 同時，假設間隔物被形成在該閘極電極的側壁之上， 在該NMOS以及PMOS電晶體區域之中的源極/汲極區域 一般而言係被形成來具有一種雙重摻雜的結構。該雙重摻 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---- 507316 A7 __B7__ 五、發明說明（) 雜的結構係被形成藉由在形成該閘極電極之後，輕微地摻 雜預先的源極/汲極區域一個1·〇χ1〇12離子/cm2的劑量、在 該閘極電極之上形成一保形氧化物層、各向異性地蝕刻具 有該保形氧化物層的基板以形成間隔物在該閘極電極的側 壁之上、並且藉由利用該閘極電極以及該間隔物作爲一個 植入遮罩來濃密地摻雜該預先的源極/汲極區域。 奮施例2 圖13是用於描繪根據本發明的一個較佳的第二實施例 之一種形成一個SOI類型的半導體元件之方法的剖面圖。 參考圖13，一層氧化矽層係透過該CVD方法形成數 百A的厚度在一個其中如同在圖7中新示地形成淺溝槽 211之SOI基板的整個表面之上。具有該氧化矽層的SOI 基板係接著各向異性地被飩刻。因此，氧化物間隔物350 係被形成在該淺溝槽211的側壁之上。在此時，該SOI基 板較佳的是被過度蝕刻，直到SOI層300被設置在該淺溝 槽211的底部之下的部分225被挖空至一個特定的深度爲 lh。一個用於修補由於在該淺溝槽211之一個內側壁中的 蝕刻損壞所產生之晶體瑕疵的製程係接著被實行。並且接 著，一 SiGe磊晶層320係在各向異性的触刻期間被形成在 該中空之中，該中空係被形成在SOI層300被設置在該淺 溝槽211的底部之下的部分225之上。在除了該中空之外 的其它地方，因爲覆蓋有一蝕刻阻絕層400以及該等間隔 物350，所以該SiGe磊晶層320並未長成。如同參考本發 明的第一實施例所解說地，該SiGe磊晶層320係藉由供應 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ---1 I 1 I 1 訂· 1 1 ----- 507316 A7 _____B7____ 五、發明說明（4 ) 一種包含例如是矽烷(SiH4)以及鍺烷(GeH4)的來源氣體以及 HC1氣體之混合的氣體、在一個700至900。(：的溫度以及 數個至數十托(Ton*)的低壓力下來加以形成。 以下的製程可以類似於參考該第一實施例所述的方法 來加以實行。在如上所述之所產生的半導體元件中，只被 形成在該淺溝槽隔離層之下的SOI層300的部分225以及 具有低電阻的SiGe磊晶層320係形成該連接器220”，此 係提供一條電氣連接通路在單元區域222以及該接地區域 230之間。因此，第二實施例的半導體元件在放電被產生 在該單元區域222中之電洞上係具有改良的功效。 眚施例3 圖14是用於描繪根據本發明的一個較佳的第三實施例 之一種形成一個SOI類型的半導體元件之方法的剖面圖。 參考圖14，一個淺溝槽211係如同在圖7之中所示一 般地被形成在一個SOI基板之中。在此時，SOI層300剩 餘在該淺溝槽211之下的部分225具有一個300至1，000A 的厚度。在此狀態中，該SOI層300的部分225係被植入 Ge來形成一 SiGe層360。在此時，該離子植入係被實行 一個具有濃度高於用於形成一般的源極/汲極區域之 l.OxlO14至1·〇χ1〇16離子/cm2的劑量之劑量。將被形成之 SiGe層360的深度可以藉由增加或是減少該離子植入能量 而被控制。於是，該SiGe層360可以被形成不與該隔離層 接觸。同時，例如是氮化矽層的飩刻阻絕層400被形成在 該SOI層300在一個單兀區域222以及一個接地區域230 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝 — — — — — — — — 507316 A7 ____Β7 — —___ 五、發明說明（⑺） 之間的隔離層區域中的部分以外的其餘部分之上，作用爲 一個離子植入遮罩。因此，該SiGe層360係只被形成在該 淺溝槽211之露出的底部之上。或者是’硼可以與鍺一起 被植入。在該離子植入之後，一個用於修補在該淺溝槽 211的一個內側壁之中的蝕刻損壞以及離子植入損壞之製 程係被實行。因此，該SiGe層360係只被形成在該淺溝槽 211之所露出的底部之中，亦即，在該SOI層300在單元 區域222以及該接地區域230之間的部分225之中。以下 的製程係類似於該第一以及第二實施例地被實行。 因爲該SiGe層360具有吸收硼原子的特性，在與該 SiGe層360 —起構成一個連接器220”’之SOI層300的部 分225之中的雜質濃度係在以下的離子植入期間被增加。 同時，在含有硼的SiGe層360之中的複數個載子變成爲電 洞，因而在單元區域以及接地區域之間形成一條連接通路 的SOI層300之部分225的電阻可以被降低，並且因而在 該單元區域之中所產生的電洞可以輕易地被放電。 實施例4 圖15是用於描繪根據本發明的一個較佳的第四實施例 之一種形成一個SOI類型的半導體元件之方法的剖面圖。 參考圖15，一個用於修補一個淺溝槽211的內側壁之 晶體損壞的製程係被實行至一個該淺溝槽211係如苘在圖 7之中所示一般地被形成於其上的SOI基板之上。該SOI 基板係接著被植入氬(Ar)來形成一個含氬的矽層370。在該 離子植入之中，劑量是l.OxlO14至l.OxlO16離子/cm2，並 20 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------I I '111 (請先閱讀背面之注意事項再填寫本頁) »11111111 507316 A7 _B7_ 五、發明說明（丨？） 且離子植入能量是60至lOOKeV。該將被形成之含氬的砂 層370的深度可以藉由增加或是減少該離子植入能量來加 以控制。於是，該含氬的矽層370可以被形成不與該隔離 層接觸。在此時，例如是氮化矽層的蝕刻阻絕層400被形 成在該SOI層300在一個單元區域222以及一個接地區域 230之間的部分以外的其餘部分之上，其係作用爲一個離 子植入遮罩。因此，該含氬的矽層370係只被形成在該淺 溝槽211之露出的底部之上，亦即，在該SOI層300的部 分225之中。該含氬的矽層370係與該SOI層300的部分 225 —起構成一個連接器220””。以下的製程可以類似於該 第一以及第二實施例地被實行。 在該實施例之中，對於該含氬的矽層370而言，具有 一種如同在該含有Ge的81〇0層36〇之中之降低該電洞浮 動電阻的功效是困難的，因爲其在以下的離子植入中，並 不具有在吸收一種例如是硼之P型的雜質上之改良的能力 。然而，當該些晶體損壞由於該離子植入而被產生時，具 有該些晶體損壞的部分係作周爲一個再結合中心或是電洞 捕捉，以讓被累積在該單元區域之中的SOI層300之主體 內的電洞輕易地被移除。因此，該含氬的矽層370可以防 止形成在該單元區域之中的NM0S電晶體因爲所累積的電 洞而發生故障。 在此將會被解說的是，在根據本發明的實施例所形成 之SOI類型的半導體元件之中，電洞係被產生並且移除之 動作或是過程。首先，當該些單元被運作時，一個其中電 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ·裝 507316 A7 _____Β7 ___ 五、發明說明（（？） 子作用爲一種載子的電流係流動在一個NMOS電晶體的通 道之中，並且因而成對的電洞以及電子係藉由在該單元區 域222之中的SOI層300之主體的電子以及原子之間的碰 撞而被產生。構成該通道電流的電子係被移入一個汲極區 域中，而該些電洞係被累積到一個在源極區域以及該通道 之間的介面下之低電位區域中。當該些電洞被累積到某種 程度時，它們係被移入其中電洞密度爲低的並且因而電位 是低的接地區域230。在此時，該些電洞通過該SOI層 300被設置在該淺溝槽隔離層212之下的連接器220’、 220”或是220”’。因爲該連接器220’、220”或是220”’係包 含一具有高的硼濃度之SiGe層，因此其具有低的電洞浮動 電阻以容許該些電洞輕易地被移動。在此時，若一個接地 端子被提供一個小的負電壓時，則電洞可以更容易地被放 電。 在其中該含氬的矽層370係透過離子植入而被形成在 該SOI層300被設置在該淺溝槽隔離層212之下的部分 225之中的連接器220””之情形中，其中因爲該離子植入而 產生之晶體損壞的部分係作用爲一個再結合中心或是電洞 捕捉，其中從該源極區域傳送的電子係與累積在該單元區 域中之將被改變之電洞結合成爲中性的原子。因此，產生 在該單元區域中之一部分的該電洞係被放電至該接地區域 ，而其它的部分係與該電子在具有晶體損壞的部分之處結 合，因而例如是電洞累積的問題可以被避免。 從先前的說明明顯可知的是，可以體認到在與習知的 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " (請先閱讀背面之注意事項再填寫本頁) 一裝--------訂--------- 507316 A7 ____B7___ 五、發明說明（ SOI類型半導體元件相比較之下，本發明之SOI類型的半 導體元件可以在不需要大大地改變構成之下，有效地防止 因爲該浮體效應所造成之電洞累積、以及該半導體元件基 於電洞累積而造成的故障以及特性劣化。 在該圖式以及說明書中，已經被揭示本發明之典型的 較佳實施例，並且雖然特定的用語係被利用，但是它們係 只是以一種總稱以及描述性的意思被使用而已’ 爲了限制之目的，本發明的範疇係被闡述在以下 利範圍之中。 23 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公爱y (請先閱讀背面之注意事項再填寫本頁) -裝--------訂.

Claims (1)

  1. 507316 B8 C8 D8 六、申請專利範圍 1.一種SOI類型的半導體元件，其係包括： ------——續 (請先閲讀背面之注意事項再填寫本頁) 一個具有被依序堆叠的一下方的矽層、一埋入式氧化 物層、以及一 SOI層之SOI基板； —個形成在該SOI層的主體之中的單元區域，其係藉 由該埋入式氧化物層以及一隔離層加以隔離’用於形成至 少一個M0SFET的源極/汲極區域； 一個由該SOI層的主體所形成之接地區域，其係藉由 一部分的該隔離層與該單元區域分開，該接地區域係被摻 雜一種導電的雜質； 一個被設置在分開該接地區域與該單元區域之部分的 隔離層之附近中的連接器，其係用於連接該單元區域與該 接地區域，該連接器係由一導電層所形成，以電氣地連接 該單元區域與該接地區域，並且該部分的隔離層係被形成 在一個小於其正常的厚度之厚度下，以容許其底部表面與 該埋入式氧化物層間隔開；以及
    一被設置在該導電層之中的內含雜質的矽層。 經濟部智慧財產局員工消費合作社印製 2·根據申請專利範圍第1項之SOI類型的半導體元件 ，其中該內含雜質的矽層是由一種含有硼以及鍺之導電的 雜質所形成之一 SiGe單晶層。 3·根據申請專利範圍第2項之SOI類型的半導體元件 ，其中該SiGe單晶層是一磊晶層。 4·根據申請專利範圍第3項之SOI類型的半導體元件 ，其中該SiGe單晶層係具有一個10至40重量％的Ge濃 度。 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 507316 B8 C8 D8 六、申請專利範圍 5·根據申請專利範圍第3項之S01類型的半導體元件 ，其中該導電層係被形成一個50至500A的厚度。 6·根據申請專利範圍第2項之S01類型的半導體元件 ，其中該SiGe單晶餍係與該隔離層的底部表面間隔開。 7·根據申請專利範圍第6項之SOI類型的半導體元件 ，其中該導電層係被形成—個300至i，0〇〇A的厚度。 8·根據申請專利範圍第1項之SOI類型的半導體元件 ，其中該內含雜質的矽層係爲其中氬離子被植入的矽層。 9·根據申請專利範圍第1項之SOI類型的半導體元件 ， 其中一個硼被植入作爲一種通道區域雜質的NMOS電 晶體係被形成在該單元區域中之SOI層的主體之中；並且 其中在該接地區域中之SOI層的主體係被濃密地摻雜 一種P型的雜質。 10.根據申請專利範圍第1項之SOI類型的半導體元件 其中該單元區域係爲一個NM0S電晶體區域， 該SOI基板更包含一個PM0S電晶體區域， 該連接器係僅被形成在一個介於該NM0S電晶體區域 以及該接地區域之間的隔離層區域之中；並且 形成在該PM0S以及NM0S電晶體區域之中的電晶體 單元係構成一個CMOS半導體元件。 11·一種形成一個SOI類型的半導體元件之方法，其係 包括步驟有： 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂----I---- 經濟部智慧財產局員工消費合作社印製 刈 7316 C8 —------ 六、申請專利範圍 形成〜個具有一下方的矽層、一埋入式氧化物層、以 及一SOI層之SOI基板； 藉由利用一個蝕刻阻絕層圖樣作爲一個蝕刻遮罩來蝕 刻該SOI層，以形成一個第一溝槽在該S0I層之中，其係 在一個單元區域以及一個接地區域之間形成一個隔離層區 域的一部分； 在該第一溝槽的底部表面中、或是在該第一溝槽的底 部表面之上形成一雜質層； 在該隔離層區域除了在該單元區域以及該接地區域之 間保護該雜質層的部分之外的其餘部分中之SOI層中，形 成一個露出該埋入式氧化物層的第二溝槽；並且 藉由在具有該第一以及第二溝槽的SOI基板之上沉積 一絕緣層來形成一隔離層。 12·根據申請專利範圍第11項之方法， 其中該形成一個第一溝槽的步驟係包括蝕刻將被剩餘 的SOI層在一個低於該第一溝槽之特定的厚度；並且 其中該形成一雜質層的步驟係包括藉由供應一種包含 Si以及Ge的來源氣體來長成一SiGe單晶。 13·根據申請專利範圍第12項之方法，其中該形成一 雜質層的步驟更包含在實行該長成一 SiGe單晶的步驟之前 ，形成間隔物在該第一溝槽的側壁之上。 I4·根據申請專利範圍第13項之方法，其中該形成間 隔物的步驟係包括： 形成一間隔物絕緣層在一個薄於該第一溝槽的寬度之 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) -I n n n n n n 一 δ，I n n n n n n n . 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 507316 j. B8 C8 D8 六、申請專利範圍 一半的厚度；並且 各向異性地蝕刻該間隔物絕緣層被形成於其上的SOI 基板，直到剩餘在該第一溝槽之下的SOI層係被蝕刻在一 個特定的厚度爲止。 15·根據申請專利範圍第11項之方法， 其中該形成一個第一溝槽的步驟係包括飩刻將被剩餘 的SOI層在一個低於該第一溝槽之特定的厚度；並且 其中該形成一雜質層的步驟係包括植入Ge到該剩餘 的SOI層之中。 16. 根據申請專利範圍第11項之方法， 其中該形成一個第一溝槽的步驟係包括蝕刻將被剩餘 的SOI層在一個低於該第一溝槽之特定的厚度；並且 其中該形成一雜質層的步驟係包括植入Ar到該剩餘 的SOI層之中。 17. 根據申請專利範圍第11項之方法，其中該形成一 隔離層的步驟係包括： 修補該具有第一以及第二溝槽的SOI基板； 形成一保形的氮化矽襯墊在該SOI基板之上；並且 形成一個CVD氧化物層在該氮化矽襯墊之上，以塡 滿該第一以及第二溝槽。 18. 根據申請專利範圍第11項之方法，其更包含步驟 有： 藉由在該形成一隔離層的步驟之後，利用一個離子植 入遮罩來實行離子植入用於形成一個電極至在該接地區域 4 本紙張尺度適用+國國家標準（CNS〉A4規格（21()>< 297公€ ------------裝—-----訂——----- (請先閱讀背面之注意事項再填寫本頁) 507316 j. xu ?! D8 _ 六、申請專利範圍 之中的SOI層； 實行通道離子植入至在該單元區域之中的SOI層； (請先閱讀背面之注意事為再填寫本頁) 形成一個包含閘極電極的閘極電極圖樣在該單元區域 之中的SOI層之上；以及 藉由利用該閘極電極圖樣作爲一個離子植入遮罩，以 實行離子植入用於形成源極/汲極區域至在該單元區域之中 的SOI層。 19.根據申請專利範圍第18項之方法， 其中該通道離子植入以及該用於形成源極/汲極區域的 離子植入係分開被實行至每個NM0S以及PM0S電晶體區 域；並且 其中該形成一個閘極電極圖樣的步驟係同時被實行至 該NM0S以及PM0S電晶體區域。 20·根據申請專利範圍第19項之方法，其中該實行用 於形成一個電極至在該接地區域之中的SOI層之離子植入 的步驟係與在該實行用於形成源極/汲極區域至在該單元區 域之中的SOI層之離子植入的步驟中之用於該PM0S電晶 體區域的離子植入一起被實行。 經濟部智慧財產局員工消費合作社印製 5 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱〉
TW090122374A 2001-03-30 2001-09-10 SOI type semiconductor device and method of forming the same TW507316B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0016833A KR100373851B1 (ko) 2001-03-30 2001-03-30 소이형 반도체 장치 및 그 형성 방법

Publications (1)

Publication Number Publication Date
TW507316B true TW507316B (en) 2002-10-21

Family

ID=19707629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090122374A TW507316B (en) 2001-03-30 2001-09-10 SOI type semiconductor device and method of forming the same

Country Status (4)

Country Link
US (1) US6541822B2 (zh)
JP (1) JP4282269B2 (zh)
KR (1) KR100373851B1 (zh)
TW (1) TW507316B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002761A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법
US6828632B2 (en) * 2002-07-18 2004-12-07 Micron Technology, Inc. Stable PD-SOI devices and methods
US6812527B2 (en) * 2002-09-05 2004-11-02 International Business Machines Corporation Method to control device threshold of SOI MOSFET's
KR100529455B1 (ko) * 2003-07-23 2005-11-17 동부아남반도체 주식회사 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP2006310625A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体記憶装置
KR100694470B1 (ko) * 2005-07-11 2007-03-12 매그나칩 반도체 유한회사 이미지 센서 제조 방법
US20070105295A1 (en) * 2005-11-08 2007-05-10 Dongbuanam Semiconductor Inc. Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
FR2893181B1 (fr) * 2005-11-09 2008-01-11 Commissariat Energie Atomique Procede de realisation de premieres et secondes zones actives semi-conductrices distinctes et utilisation pour la fabrication de structures de type c-mos
KR100724199B1 (ko) * 2005-12-28 2007-05-31 동부일렉트로닉스 주식회사 에스오아이 소자의 섀로우 트렌치 분리막 형성 방법
US7948008B2 (en) * 2007-10-26 2011-05-24 Micron Technology, Inc. Floating body field-effect transistors, and methods of forming floating body field-effect transistors
US7808039B2 (en) * 2008-04-09 2010-10-05 International Business Machines Corporation SOI transistor with merged lateral bipolar transistor
US8232150B2 (en) * 2009-01-09 2012-07-31 International Business Machines Corporation Structure and method of forming a transistor with asymmetric channel and source/drain regions
US9780117B2 (en) 2014-10-22 2017-10-03 Qualcomm Incorporated Semiconductor structure with active device and damaged region
JP6382731B2 (ja) * 2015-01-14 2018-08-29 株式会社東芝 半導体装置
FR3060200B1 (fr) 2016-12-12 2018-12-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Reduction de capacites parasites dans un dispositif microelectronique
KR20200050093A (ko) 2018-10-31 2020-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125971A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd Ｃ−ｍｉｓ型半導体装置とその製造方法
KR970051995A (ko) * 1995-12-26 1997-07-29 김광호 채널 일부에 절연층이 형성된 에스오아이(soi) 트랜지스터
US6100159A (en) * 1997-11-06 2000-08-08 Advanced Micro Devices, Inc. Quasi soi device
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
US6075272A (en) * 1998-03-30 2000-06-13 Micron Technology, Inc. Structure for gated lateral bipolar transistors
KR100318458B1 (ko) * 1998-06-30 2002-02-19 박종섭 에스오아이소자의소자분리방법
KR100294640B1 (ko) * 1998-12-24 2001-08-07 박종섭 부동 몸체 효과를 제거한 실리콘 이중막 소자 및 그 제조방법
US6010948A (en) * 1999-02-05 2000-01-04 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process employing a BPSG trench fill

Also Published As

Publication number Publication date
KR20020076737A (ko) 2002-10-11
US20020140033A1 (en) 2002-10-03
KR100373851B1 (ko) 2003-02-26
US6541822B2 (en) 2003-04-01
JP2002353467A (ja) 2002-12-06
JP4282269B2 (ja) 2009-06-17

Similar Documents

Publication Publication Date Title
US11257764B2 (en) Integrated circuit with backside power delivery network and backside transistor
TW507316B (en) SOI type semiconductor device and method of forming the same
US6303414B1 (en) Method of forming PID protection diode for SOI wafer
TW521378B (en) SOI-type semiconductor device and method of forming the same
TWI390666B (zh) 絕緣體上半導體裝置之製造方法
US6133116A (en) Methods of forming trench isolation regions having conductive shields therein
JP3965064B2 (ja) ボディ・コンタクトを有する集積回路の形成方法
JP5527922B2 (ja) 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造
TW201112389A (en) Charging protection device
US9818741B2 (en) Structure and method to prevent EPI short between trenches in FINFET eDRAM
US6455396B1 (en) SOI semiconductor device capable of preventing floating body effect
KR100698096B1 (ko) 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법
KR100628246B1 (ko) 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법
KR19980058391A (ko) Soi 반도체 소자 및 그의 제조방법
JP2010135755A (ja) 静電気放電保護素子及びその製造方法
KR20070069405A (ko) 반도체소자의 제조방법
US7750430B2 (en) Semiconductor device and method for fabricating the same
US20080286967A1 (en) Method for fabricating a body to substrate contact or topside substrate contact in silicon-on-insulator devices
US20200203229A1 (en) 3d circuit provided with mesa isolation for the ground plane zone
KR100393221B1 (ko) 플로팅 바디효과를 제거하기 위한 바디접촉부를 포함하는ｓｏｉ 전계효과트랜지스터 및 제조방법.
CN114497210A (zh) 半导体结构及其形成方法
KR100505400B1 (ko) 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법
US7662690B2 (en) Method of preparing a semiconductor substrate utilizing plural implants under an isolation region to isolate adjacent wells
JP2008535258A (ja) 完全に空乏化された、及び、部分的に空乏化されたトランジスタの、同じチップ上への構築
KR20050064236A (ko) 자동정렬 바디 콘택을 갖는 반도체소자 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees