TW507297B - Schottky barrier field effect transistor large in withstanding voltage and small in distortion and return-loss - Google Patents
Schottky barrier field effect transistor large in withstanding voltage and small in distortion and return-loss Download PDFInfo
- Publication number
- TW507297B TW507297B TW090124505A TW90124505A TW507297B TW 507297 B TW507297 B TW 507297B TW 090124505 A TW090124505 A TW 090124505A TW 90124505 A TW90124505 A TW 90124505A TW 507297 B TW507297 B TW 507297B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- drain
- effect transistor
- patent application
- distance
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 57
- 230000005669 field effect Effects 0.000 title claims abstract description 56
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000000034 method Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 230000005684 electric field Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052769 Ytterbium Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000003832 thermite Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Amplifiers (AREA)
Description
507297 五、發明説明（1 ) 發明領域： · 本發明係關於肯特基阻障式場效應電晶體更特別的是’關 於高頻率，大輸出之肯特基阻障式場效應電晶體。 相關技術之描述： 砷化鎵GaAs有大的電子遷移率，爲矽之電子遷移率之 5到6倍。砷化鎵中之飽和漂移速度之最高値爲矽之兩倍 。砷化鎵之另一吸引人的特徵爲可得到半絕緣基片。這些 特徵被用到半導體裝置製造之領域。傳統上製造於矽基片 上之場效應電晶體很少回應微波信號。然而，砷化鎵肯特 基阻障式場效應電晶體會響應微波信號，並且被用於微波 電子裝置。事實上，砷化鎵肯特基阻障式場效應電晶體趨 向於取代電子管。因此，高頻率，大輸出之肯特基阻障式 場效應電晶體之需求愈來愈高。 一典型的砷化鎵肯特基阻障式場效應電晶體係製造於半 絕緣砷化鎵基片，而半絕緣砷化鎵基片係位於薄砷化鎵通 道層之上方。源極及汲極是與薄砷化鎵通道層保持歐姆接 觸（ohmic contact)，且彼此相距一距離。閘極係形成於在 源極及汲極之間之薄砷化鎵通道層，而源極及薄通道層在 其間形成一肖特基阻障。一耗盡層自宵特基阻障延伸進入 薄砷化鎵通道層。 在習知砷化鎵肯特基阻障式場效應電晶體中潛伏的問題 是由施加於閘極及汲極之間之反偏壓所引起的破壞。當向 向電壓施加於閘極及汲極之間時，電場係集中於汲極側之 閘極邊緣附近，而發生損壞。爲了避免砷化鎵肯特基阻障 五、發明説明（2 ) 式場效應電晶體損壞，所以在閘極中形成一場板，且氧化 矽介電層被提供於閘極之側邊部份之下面，如日本專利申 請公開公報第63-87773號及第2000-100 83 1號所揭示者。 第1圖顯示揭示於日本專利申請公開公報第2000-1 0083 1號之習知砷化鎵肖特基阻障式場效應電晶體之橫切 面。習知砷化鎵肯特基阻障式場效應電晶體係製造於砷化 鎵半絕緣基片61之上。砷化鎵半絕緣基片61由通道層62 所覆蓋。接觸層63係形成於通道層62之上表面，且彼此 分開，使得通道層62之部份曝露於在接觸層63之間之凹 口。源極67及汲極68係各別地形成於接觸層63之上， 且與其形成歐姆接觸。接觸層63及接觸層62之曝露表面 由介電層64覆蓋，而閘極65係經由形成介電層64中之 接觸孔而與通道層62接觸。閘極65具有一場板69。場板 6 9自閘極6 5之剩餘部份延伸，朝向汲極6 8，且經由介電 層64與通道層62相對。 公開公報指出介電層64之承載電壓符合於下列條件時 會增進。 1 < ε <5 …⑴ 25<t/ ε <70 ·*·(2) 其中ε爲介電層64之介電常數，而t爲介電層64之厚度。 設介電層64由Si〇2形成。二氧化矽之介電常數爲39 。然後’較佳厚度t係由條件公式（1)及（2)計算而得，且 在大於97.5nm及小於273nm之範圍內，即是97.5nm<t< 273nm 〇 -4- 507297 五、發明説明（3 ) 有一描述說明習知寧特基阻障式場效應電晶體之介電層 64之厚度爲200nm，以便展現良好的承載電壓特性。然而 ，習知文件並未說明場板之外形。 本案發明人使用微波寬頻放大器測量代表放大器之增益 之減少之回流損失。微波寬頻放大器形成通訊系統之一部 份，並包括兩個含有不同介電層厚度之宵特基阻障式場效 應電晶體。回流損失在800MHz上測量。當介電層厚度爲 200nm時，回流損失爲-15dB。另一方面，當介電層爲 400nm厚時，回流損失爲-18dB。 場板69，通道層62及介電層64形成一電容器，而寄 生電容與介電層64之厚度成反比。當寄生電容增加時， 增益由於米勒效應而減少。另一方面，假使介電層之厚度 減少到高於200nm之特定厚度時，對電場強度之抑制被減 弱，因此，承載電壓變低。對電場強度之抑制在接收過大 之輸入功率時會造成大扭曲。即是，當無線電頻率輸入信 號有一過大之功率時，電荷在通道層及汲極側之介電層之 間之邊界上累積，並使輸出信號具有寬大之扭曲。當習知 肯特基阻障式場效應電晶體被倂入寬振幅，高功率之電路 時，問題會變得更嚴重。 發明槪述： 因此，本發明之一重要目的係提供一具有低失真與回流 損失以及高承載電壓之肯特基阻障式場效應電晶體。 根據本發明之一方面，提供一肯特基阻障式場效應電晶 體，製造於基片上，並包含由第一化合物半導體形成之通 507297 五、發明説明（4 ) 道層，連接到通道層之第一部份之源結構，連接到通道層 之第二部份之汲極結構，此汲極結構與源極結構分開，用 於形成一凹口，並包含一介電層，其覆蓋該通道層，源極 結構之一部份，及汲極結構之一部份，介電層並具有一接 觸孔，在源極結構及汲極結構之間，電晶體亦包含一源極 ，其具有經由接觸孔與通道層接觸之宵特基接觸部份，及 一場板，在介電層上自肯特基接觸部份延伸，朝向汲極結 構，而在通道層及場板之間之介電層厚度與等於或大於 3 OOnm厚之二氧化矽層之厚度等效。 圖式之簡單說明： 宵特基阻障式場效應電晶體之特徵及益處將由下列描述 及伴隨圖式而更易使人了解，其中： 第1圖爲顯示習知肯特基阻障式場效應電晶體之結構之 剖面圖； ‘ 第2圖爲顯示根據本發明之肯特基阻障式場效應電晶體 之結構之剖面圖； 第3A至3E圖爲顯示根據本發明之製造肖特基阻障式 場效應電晶體之流程剖面圖； 第4圖顯示歸一化電容及閘極/源極覆蓋距離之間之關 係圖表， 第5圖顯示失真及一輸入信號位準之間之關係圖表； 第6圖顯示在回流損失及介電層厚度與閘/源極覆蓋距 離之組合間之關係圖表； 第7A圖爲一剖面圖，顯示根據本發明之另一宵特基阻 -6- 507297 五、發明説明（5 ) 障式場效應電晶體之結構；及 第7B圖爲顯示倂入肯特基阻障式場效應電晶體之層之 間之界線平面圖。 較佳實施例之描述： 第一實施例： 參考第2圖，本發明之一肯特基阻障式場效應電晶體係 製造於砷化鎵之半絕緣基片上。通道層1係疊層於半絕緣 基片之主表面上，並由η型砷化鎵所形成。汲極接觸層3 及源極接觸層4係形成於通道層1上，且互相分開。汲極 接觸層3及源極接觸層4係由η型砷化鎵形成。通道層1 之部份係曝露於汲極接觸層4及源極接觸層3之間之間隙 或凹口。汲極接觸層3、通道層1之部份以及源極接觸層 4由介電層5所覆蓋。雖然未示於第2圖中，但是汲極及 源極係經由形成於介電層5中之接觸孔而是與汲極接觸層 3及源極接觸層4保持接觸。 接觸孔係形成於介電層5中，並達到在汲極接觸層3及 源極接觸層4之間之部份通道層1。閘極7係形成於介電 層5，並經由接觸孔與通道層1保持接觸。閘極7由金屬 形成，肯特基阻障則在通道層1及閘極7之間產生。閘極 7具有一場板1 1，而場板1 1自閘極7之剩餘部份突出， 朝向汲極接觸層3。.剩餘部份通過接觸孔而達到通道層1 。在接觸孔中之閘極7之部份在以下稱爲”肯特基接觸部 份”，且以7a標示。 肖特基接觸部份7a與汲極接觸層3分開，而”Lrgd”代 -7- 507297 五、發明説明（6 ) 表接觸部份7a及汲極藉觸層3之間之距離。另一方面， 在肖特基接觸部份7a與場板1 1之前端緣之距離被稱爲 ”閘極/汲極覆蓋距離”，且以”Lgd”表示。在此情況下，距 離Lrgd係露在800nm及3 000nm之範圍內，而閘極/汲極 覆蓋距離Lgd被設爲"Lrgd正負400nm"，即是（Lrgd土 400nm) 〇 下列將參考第3A至3E圖，描述製造肯特基阻障式場 效應電晶體之程序。首先，預備砷化鎵之半絕緣基片10。 半絕緣基片1 0係置放於分子束外延系統（epitaxial system) (未示）之室中。以2xlOncm_3之矽摻雜之N型砷化鎵外 延伸生長至25nm厚，而以5xl017cnT3之砂摻雜之η型砷 化鎵則外延生長至150nm厚。以2xl017cnT3之矽摻雜之 η型砷化鎵形成通道層1，而以5x1 017cnT3之矽摻雜之η 型砷化鎵形成η型砷化鎵層2，如第3 Α圖所示。 光阻溶液噴濺至η型砷化鎵層2，並被烘烤以形成光阻 層（未示）。源極/汲極接觸層3/4之型式影像自光罩（未示） 被傳送到光阻層，而在光阻層中形成一潛像。型式影像被 顯像，而光阻層被圖案化爲光阻蝕刻罩（未示）。因此.，光 阻蝕刻罩經由光微影蝕刻技術形成。 使用光阻蝕刻罩，η型砷化鎵層2被選擇性地自含有氣 體蝕刻劑之氯中移除。在η型砷化鎵層2形成一凹口，因 此，η型砷化鎵層2被分離成汲極接觸層3及源極接觸層 4。光阻蝕刻罩被剝下。 之後，二氧化矽使用化學氣相沈積法在生成結構之整個 507297 五、發明説明（7 ) 表面上沈積成400nm厚，而形成介電層5。在這個階段之 結構示於第3B圖。光阻蝕刻罩（未示）藉由光微影蝕刻技 術形成於介電層5上，並具有一型式影像予接觸孔。使用 光阻触刻罩，自含有氣體蝕刻劑之CHF3或SF6*選擇性 地移除介電層5。因此，閘極7之接觸孔係形成於介電層 5中，且通道層1之部份係曝露於接觸孔。光阻蝕刻罩被 剝除。 使用介電層5做爲蝕刻罩，通道層1被部份蝕刻，而形 成具有淺凹口之通道層1，如第3C圖所示。淺凹口爲 5nm 深。 之後，使用噴濺技術，在形成之結構之整個表面上澱積 200nm厚之WSi，並使用噴濺技術在WSi層上澱積400nm 厚之Au。WSi及Au形成金屬層6。金屬層6經由接觸孔 穿透進入淺凹口，並與通道層1接觸，如第3D圖所示。 光阻蝕刻罩（未示）藉由使用光微影蝕刻技術而形成於金 屬層6上，金屬層6經由離子銑法圖案化成爲閘極7。閘 極7在介電層5之預定區上，且介電層5之兩側管曝露於 閘極7之下。光阻鈾刻罩被剝除。形成之結構如第3E圖 所示。 使用光微影蝕刻技術在介電層5上形成光阻蝕刻罩（未 示），其具有用於汲極/源極接觸孔之圖案影像。使用光阻 蝕刻罩，介電層5被選擇性地蝕刻，使得汲極接觸孔（未 示）及源極接觸孔（未示）形成於介電層5中。汲極接觸層3 係曝露於汲極接觸孔，而源極接觸層4係曝露於源極接觸 -9- 507297 五、發明説明（8 ) 孔。藉由真空蒸發依序澱積8nm厚之Ni，5 0nm厚之 AuGe及250nm厚之Au，並形成汲極及源極（未示）。 本發明之發明人經由上述程序製造肯特基阻障式場效應 電晶體之樣品，並探討肯特基阻障式場效應電晶體之特性 。首先，本發明之發明人製備兩組樣品。第i組之樣品各 有200nm厚之介電層5，且其閘極/汲極覆蓋距離Lgd各 不同。另一方面，第2組之樣品各有400nm厚之介電層5 ，且其閘極/汲極覆蓋距離Lgd各不同。通道層1，介電層 5及閘極7形成一電容器。歸一化電容（normalized capacitance)係假設電容器爲平行板型式而在η型砷化鎵層 上計算。電阻比及邊緣效應對電容之影響被考慮在內。歸 一化電容爲耦合至肯特基阻障式場效應電晶體之寄生電容 之代表。歸一化電容及寄生電容之間之關係可被表示爲下 列公式： (寄生電容）=ε Οχε X(歸一化電容） （3) 其中，ε〇爲真空中之介電常數，而ε則爲介電層5之介 電常數。真空中之介電常數爲8.854xl(T6[pf/// m]，而二 氧化矽之介電常數爲3.9。寄生電容之單位爲pF。 使用第1組之樣品，本發明之發明人計算歸一化之電容 ，並將歸一化之電容値繪成第4圖中之實線PL1。枏似地 ，本發明之發明人計算第2組中樣品之歸一化電容値，並 將此値繪成第4圖中之虛線PL2。比較PL1及PL2，在 200nm厚之歸一化電容對400nm厚之歸一化電容之比例與 閘極/汲極覆蓋距離Lgd成反比地下降。在閘極/汲極覆蓋 -10- 507297 五、發明説明（9 ) 距離Lgd爲400nm長之樣品中，200nm厚之歸一化電容爲 400nm厚之歸一化電容之1.2倍。當閘極/汲極覆蓋距離增 加至1200nm長時，200nm厚之歸一化電容爲400nm厚之 歸一化電容之1.8倍。換言之，第1組之樣品對閘極/汲極 覆蓋距離之敏感度較第2組之樣品高。 之後，發明人製備閘極/汲極覆蓋距離Lgd不同之樣品 。樣品之距離Lrgd爲llOOnm長。第一樣品之閘極/汲極 覆蓋距離Lgd爲400nm長，而第二樣品之閘極/汲極距離 L g d 爲 1 3 0 0 n m 長。 發明人將樣品組合成微波通訊寬頻放大器，並測量輸入 信號位準，代表失真。輸入信號位準在-5dBV至+ldBV之 範圍中變化，而失真被繪成第5圖。PL3及PL4代表 400nm長之樣品及1300nm長之樣品。雖然400nm長之樣 品在+5dBV之輸入信號位準回周增加失真，但是在 1 3OOnm長之樣品上的失真較不依據輸入信號位準。事實 上，當輸入信號位準自-5dBV增加至+10dBV時，400nm 長之樣品之失真增加3.5dB。然而，當靠近+10dBV之輸 入信號位準時，1 300nm長之樣品之失真逐漸減小。因此 ，長的閘極/汲極覆蓋距離對抵抗失真是有效的。 之後，發明人製造厚度及閘極/汲極覆蓋距離Lgd不同 之肯特基阻障式場效應電晶體之樣品。第一樣品之介電層 5爲200nm厚，而其閘極/汲極覆蓋距離Lgd爲1300nm長 。第二樣品之介電層5爲400nm厚，而其閘極/汲極覆蓋 距離Lgd爲1300nm長。第三樣品之介電層5爲400nm厚， -11- 507297 五、發明説明（10 ) 其閘極/汲極覆蓋距離丄gd爲400nm長。因此，第一樣品 a之閘極/汲極覆蓋距離與第二樣品者相同’但是其介電層 之厚度與第二樣品者不同。另一方面，第二樣品之;介電層 5之厚度與第三樣品者相同’但是其閘極/汲極覆蓋距離與 第三樣品者不同。 發明人計算樣品之歸一化電容’並測量回流損失。發明 人以歸一化電容來描繪回流損失之値，如第6圖所示。比 較a及b，自200nm至400nm之厚度增加造成回流損失減 少20dB。另一方面·，當閘極/汲極覆蓋距離自13〇〇nm長 減少至400nm長時，即，在4/13時，回流損失減少ldB。 因此，發明人發現介電層之厚度及閘極/汲極覆蓋距離 Lgd皆會影響承載電壓，失真及回流損失。發明人製造介 電層厚度之閘極/汲極覆蓋距離之組合不同之肯特基阻障 式場效應電晶體之樣品，類似於使用於第6圖中之評估之 樣品。樣品之距離Lrgd爲800nm至3 000nm長。距離 Lrgd係根據微波寬頻放大器所需要之實際肯特基阻障式場 效應電晶體之尺而被決定。 發明人評估樣品以決定厚度的範圍及閘極/汲極覆蓋距 離Lgd之範圍。發明人測量每一樣品之承載電壓，失真及 回流損失。雖然介電層5之厚度超出由條件式（2)所表示之 範圍，即是97.5nm<t<273nm(在二氧化矽的情況下），但是 失真及回流損失仍爲可接受的，而不需要犧牲承載電壓， 祇要下列條件被符合。第一條件爲介電層5落在300nm至 600nm厚度之範圍內，第二條件爲閘極/汲極覆蓋距離Lgd -12- 507297 五、發明説明（11) 爲 Lrgd±400nm 〇 - 即使閘極/汲極覆蓋距離Lgd是長的，薄介電層6使電 場強度變強。場板11，通道層1及介電層5之疊層結構之 每單元面積之靜電電容對在汲極側之電場強度爲有效（與 閘極7之剩餘部份相較下），並使電場強度之散佈接近理 想散佈。這減輕了電場強度。使電場線由已離子化之施體 延伸而結束於靜電電容。結果，即使輸入過多的無線電頻 率，靜電電容抑制在汲極側之半導體層之界線上累積電荷 。因此，失真很小。 如可自上述了解的是，在根據本發明設計之凹口中之結 構允許肯特基阻障式場效應電晶體能達到良好的電晶體特 性，即是，高承載電壓，小失真及小回流損失。 第二實施例： 參考第7A圖，本發明之另一個肯特基阻障式場效應電 晶體在半絕緣基片10上製造。第二實施例之肯特基阻障 式場效應電晶體包含·一通道層1，一汲極接觸層3，一源 極接觸層4，介電層5及閘極7。 通道層1係在半絕緣基片1〇之主表面上，並由η型砷 化鎵所形成。汲極接觸層3及源極接觸層4係形成於通道 層1之上，且互相分開。汲極接觸層3及源極接觸層4係 由η型砷化鎵所形成。部份通道層1係曝露於汲極接觸層 3及源極接觸層4之間之間隙或凹口。汲極接觸層3，部 份通道層1及源極接觸層4係由介電層5所覆蓋。雖然未 示於第7圖，但是一汲極及一源極經由形成於介電層5之 -13- 五、發明説明（I2 ) 接觸孔而汲極接觸層3及源極接觸層4接觸。 接觸孔係形成於介電層5中，並到達在汲極接觸層3及 源極接觸層4之間之通道層1之部份。閘極7係形成於介 電層5，並經由接觸孔與接觸層1保持接觸。閘極7由金 屬形成，而肯特基阻障係在通道層1及閘極7之間產生。 閘極7具有一場板1 1，場板1 1自閘極7之剩餘部份突出 ’朝向汲極接觸層3。剩餘部份通過接觸孔，並到達通道 層1。閘極7在介電層5上具有肖特基接觸部份7a。 宵特基接觸部份7a與汲極接觸層3相隔Lrgd之距離。 在此情況下，距離Lrgd落在800nm及3000nm之範圍內 ，而_極/汲極覆蓋距離Lgd被設計成（Lrgd±400nm)。 源極接觸層4與通道層1保持接觸，而源極接觸層4之 內緣在第7B圖中以”a”標示。相似地，閘極7與介電層5 保持接觸，而閘極7之左緣在線”b”上延伸。介電層5與 通道層1接觸，並沿線”c”具有左內部表面及沿線”d”具有 右內部表面。場板1 1與介電層5保持接觸，並形成一冠 狀外形。爲此緣故，曲折線”e”代表場板11之端表面。汲 極接觸層3與通道層1保持接觸，其內部端由線”P代表。 肯特基阻障式場效應電晶體經由與第一實施例相似之程 序被製造，但是閘極之光阻蝕刻罩具有沿線"e”延伸之邊 緣表面。 冠狀場板1 1使閘極7及介電層5之間之接觸區以及相 對通道層1之區域在汲極側減少。閘極7，介電層5及通 道層1形成電容器，與第一實施例者相似。該電容器之靜 -14- 507297 五、發明説明（13) 電電容c可以下式表示： C= ε S/d ...(4) 其中’ ε係介電層5之介電常數，S(5相對通道層1之區 域’而d爲閘極7及通道層1之間之距離。因爲區域s由 於場板1 1之冠狀端表面而變窄，所以電容C在汲極側減 少。因此，寄生電容係業者由冠狀端表面而減少。 本案發明人製造一實現第二實施例之宵特基阻障式場效 應電晶體之樣品，並評估此樣品。發明人將樣品組合在微 波寬頻放大器中，並測量回流損失。發明人進一步製造沒 有冠狀端表面之比較樣品，即是，具有平的端表面，並將 比較樣品組合在微波寬頻放大器中，用於測量回流損失。 發明人確定樣品之回流損失較比較樣品的回流損失小 0.5dB。 發明人經由與實現第一實施例之肯特基阻障式場效應電 晶體相似的實驗評估實現第二實施例之肯特基阻障式場效 應電晶體。實現第二實施例之宵特基阻障式場效應電晶體 。實現第二實施例之肯特基阻障式場效應電晶體之樣品達 到低失真及低回流損失，而不需要犧牲連結在第一實施例 所描述的範圍內之承載電壓。 在上述的實施例中，汲極接觸層3及汲極（未示）構成一 汲極結構，而源極接觸層3及源極（未示）形成一源極結構 〇 雖然已揭示及描述本發明之特定實施例’但對熟悉此& 藝之人士而言，淸楚的是，可在不偏離本發明之精神及範 -15- 507297 五、發明説明（14) 圍下，做各種改變及變化。 在上述的程序中，化合物半導體係藉由使用分子束外延 系統而生長。然而，化合物半導體可藉由使用金屬有機分 子束外延系統而生長。根據本發明，多凹口結構可以在另 一宵特基阻障式場效應電晶體中被使用。 化合物半導體可以不是砷化鎵。 介電層5可由不是二氧化矽之絕緣基片形成。在此情況 下，假使介電層與300nm至600nm厚之二氧化砂層等效 ，則可達到上述之益處。 符號之說明 1 通道層 2 半絕緣基片 3 汲極接觸層 4 源極接觸層 5 介電層 6 金屬層 7 閘極 7a 宵特基接觸部份 10 半絕緣基片 11 場板 61 碑化嫁半絕緣基片 62 通道層 63 接觸層 64 介電層 -16- 507297 五、發明説明（15) 65 閘極 67 源極 68 汲極 69 場板 -17-
Claims (1)
- 六、申請專利範圍 I 一種製造於基片（10)上之肯特基阻障式場效應電晶體， 包含： 一通道層（1)，由第一化合物半導體形成； 一源極結構（4)，連接到通道層（1)之第一部份； 一汲極結構（3)，連接到通道層（1)之第二部份，並與 源極結構（4)分開，以形成一凹口； 一介電層（5)，覆蓋通道層（1)，源極結構（4)之一部份 ’及汲極結構（3)之一部份，並由在源極結構（4)及汲極結 構（3)之間具有一接觸孔；及 一閘極（7)，具有一肖特基接觸部份（7a)，經由接觸孔 與通道層（1)接觸，及一場板（11)，自肯特基接觸部份（7a) 延伸朝向在介電層（5)上之汲極結構（3)， 其特徵在於： 在通道層（1)及場板（11)之間之介電層（5)之厚度係相 當於300nm或更厚之二氧化矽層之厚度。 2. 如申請專利範圍第1項之肯特基阻障式場效應電晶體， 其中，在肯特基接觸部份（7a)及汲極結構（3)之間之距離 (Lrgd)在800nm至3000nm之範圍內，場板（11)之長度 (Lgd)被表示爲Legd±400nm，其中Lrgd爲肖特基接觸 部份（7a)及汲極結構（3)之間之距離。 3. 如申請專利範圍第2項之宵特基阻障式場效應電晶體， 其中，汲極結構包含一由第二化合物半導體形成之汲極 接觸層（3)，而距離（Lrgd)係自肖特基接觸部份（7a)及汲 極接觸層（3)測量而得。 _ - 18- 六、申請專利範圍 4·如申請專利範圍第3項之肖特基阻障式場效應電晶體， 其中，第一化合物半導體及第二化合物半導體爲具有不 同摻雜強度之η型砷化鎵。 5.如申請專利範圍第1項之肯特基阻障式場效應電晶體， 其中，介電層（5)之厚度等於或小於600nm，且場板（11) 之長度（Lgd)爲Lrgd±400nm，而Lrgd爲肖特基接觸部 份（7a)及汲極結構（3)之間之距離。 6·如申請專利範圍第5項之肯特基阻障式場效應電晶體， 其中，汲極結構包含由第二化合物半導體形成之汲極接 觸層（3)，而距離（Lrgd)係自肖特基接觸部份（7a)及汲極 接觸層（3)測量而得。 7·如申請專利範圍第1項之肯特基阻障式場效應電晶體， 其中，介電層（5)係由二氧化矽形成，介電層（5)的厚度 在300nm至600nm之範圍之內。 8. 如申請專利範圍第7項之肯特基阻障式場效應電晶體， 其中，場板（11)之Lrgd ±4 OOnm表示，而Lrgd爲肖特基 接觸部份（7a)及汲極結構（3)之間之距雎。 9. 如申請專利範圍第8項之肯特基阻障式場效應電晶體， 其中，距離（Lgd)爲肖特基接觸部份（7a)及汲極接觸部份 (3)之間之距離，汲極接觸部份（3)與通道層之第二部份 •接觸，並由第二化合物半導體形成。 1 〇.如申請專利範圍第9項之肯特基阻障式場效應電晶體 ，其中，第一化合物半導體及第二化合物半導體爲具有 不同摻雜強度之η型砷化鎵。 -19- 507297 六、申請專利範圍 1 1.如申請專利範圍第 1項之肯特基阻障式場效應電晶體 ，其中，場板（11)具有一冠狀外形（e)之前端緣部份。 1 2·如申請專利範圍第11項之肯特基阻障式場效應電晶體 ，其中，肖特基接觸部份（7a)及汲極結構（3)之間之距離 係在800nm至3000nm之範圍內，而場板（11)之長度（Lgd) 由Lrgd±400nm來表示，其中Lrgd當肖特基接觸部份（7a) 及汲極結構（3)之間之距離。 13. 如申請專利範圍第12項之肯特基阻障式場效應電晶體 ，其中，汲極結構包含一由第二化合物半導體形成之汲 極接觸層（3)，而距離係自肖特基接觸部份（7a)及汲極接 觸層（3)測量而得。 14. 如申請專利範圍第13項之肯特基阻障式場效應電晶體 ，其中，第一化合物半導體及第二化合物半導體爲具有 不同摻雜強度之η型砷化鎵。 -20-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307335A JP2002118122A (ja) | 2000-10-06 | 2000-10-06 | ショットキゲート電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW507297B true TW507297B (en) | 2002-10-21 |
Family
ID=18787866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090124505A TW507297B (en) | 2000-10-06 | 2001-10-04 | Schottky barrier field effect transistor large in withstanding voltage and small in distortion and return-loss |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6703678B2 (zh) |
| JP (1) | JP2002118122A (zh) |
| TW (1) | TW507297B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003203930A (ja) | 2002-01-08 | 2003-07-18 | Nec Compound Semiconductor Devices Ltd | ショットキーゲート電界効果型トランジスタ |
| US6559513B1 (en) * | 2002-04-22 | 2003-05-06 | M/A-Com, Inc. | Field-plate MESFET |
| JP4385205B2 (ja) * | 2002-12-16 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
| TWI560783B (en) * | 2003-09-09 | 2016-12-01 | Univ California | Fabrication of single or multiple gate field plates |
| US7501669B2 (en) | 2003-09-09 | 2009-03-10 | Cree, Inc. | Wide bandgap transistor devices with field plates |
| JP4417677B2 (ja) | 2003-09-19 | 2010-02-17 | 株式会社東芝 | 電力用半導体装置 |
| US7071498B2 (en) * | 2003-12-17 | 2006-07-04 | Nitronex Corporation | Gallium nitride material devices including an electrode-defining layer and methods of forming the same |
| US9773877B2 (en) | 2004-05-13 | 2017-09-26 | Cree, Inc. | Wide bandgap field effect transistors with source connected field plates |
| US7859014B2 (en) * | 2004-06-24 | 2010-12-28 | Nec Corporation | Semiconductor device |
| US7348612B2 (en) * | 2004-10-29 | 2008-03-25 | Cree, Inc. | Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same |
| US11791385B2 (en) * | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
| US20060255377A1 (en) * | 2005-05-12 | 2006-11-16 | Der-Wei Tu | Field effect transistor with novel field-plate structure |
| JP4927351B2 (ja) * | 2005-05-27 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | ドハティ型増幅器 |
| EP1901341A4 (en) * | 2005-06-10 | 2009-07-15 | Nec Corp | FIELD EFFECT TRANSISTOR |
| US7800131B2 (en) * | 2005-06-10 | 2010-09-21 | Nec Corporation | Field effect transistor |
| US7662698B2 (en) * | 2006-11-07 | 2010-02-16 | Raytheon Company | Transistor having field plate |
| US9847411B2 (en) | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
| US9755059B2 (en) | 2013-06-09 | 2017-09-05 | Cree, Inc. | Cascode structures with GaN cap layers |
| US9679981B2 (en) | 2013-06-09 | 2017-06-13 | Cree, Inc. | Cascode structures for GaN HEMTs |
| JP6653883B2 (ja) * | 2015-09-28 | 2020-02-26 | 国立研究開発法人情報通信研究機構 | フィールドプレートを有するＧａ２Ｏ３系トランジスタ |
| CN109935630B (zh) * | 2017-12-15 | 2021-04-23 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4551905A (en) * | 1982-12-09 | 1985-11-12 | Cornell Research Foundation, Inc. | Fabrication of metal lines for semiconductor devices |
| DE3609274A1 (de) * | 1986-03-19 | 1987-09-24 | Siemens Ag | Verfahren zur herstellung eines selbstjustiert positionierten metallkontaktes |
| JPS6387773A (ja) | 1986-09-30 | 1988-04-19 | Nec Corp | シヨツトキバリア型電界効果トランジスタ |
| JPS63305566A (ja) * | 1987-06-05 | 1988-12-13 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| US5001076A (en) * | 1987-10-23 | 1991-03-19 | Vitesse Semiconductor Corporation | Process for fabricating III-V devices using a composite dielectric layer |
| US5382821A (en) * | 1992-12-14 | 1995-01-17 | Sumitomo Electric Industries, Ltd. | High power field effect transistor |
| JPH0521468A (ja) * | 1991-07-17 | 1993-01-29 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
| JPH0685286A (ja) * | 1992-09-03 | 1994-03-25 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびその製造方法 |
| JPH06204253A (ja) * | 1993-01-07 | 1994-07-22 | Fujitsu Ltd | 電界効果半導体装置 |
| CA2116087A1 (en) * | 1993-02-22 | 1994-08-23 | Shigeru Nakajima | Schottky junction type field effect transistor and method of manufacturing the same |
| KR100211070B1 (ko) * | 1994-08-19 | 1999-07-15 | 아끼구사 나오유끼 | 반도체 장치 및 그 제조방법 |
| US5773334A (en) * | 1994-09-26 | 1998-06-30 | Toyota Jidosha Kabushiki Kaisha | Method of manufacturing a semiconductor device |
| JPH1083985A (ja) * | 1996-09-06 | 1998-03-31 | Mitsubishi Electric Corp | 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法 |
| JP3161418B2 (ja) * | 1998-07-06 | 2001-04-25 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| JP3180776B2 (ja) | 1998-09-22 | 2001-06-25 | 日本電気株式会社 | 電界効果型トランジスタ |
| JP2001244419A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Ltd | 高周波モジュール及び移動体検知モジュール |
| JP2003203930A (ja) * | 2002-01-08 | 2003-07-18 | Nec Compound Semiconductor Devices Ltd | ショットキーゲート電界効果型トランジスタ |
-
2000
- 2000-10-06 JP JP2000307335A patent/JP2002118122A/ja active Pending
-
2001
- 2001-09-28 US US09/966,934 patent/US6703678B2/en not_active Expired - Lifetime
- 2001-10-04 TW TW090124505A patent/TW507297B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002118122A (ja) | 2002-04-19 |
| US6703678B2 (en) | 2004-03-09 |
| US20020043697A1 (en) | 2002-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW507297B (en) | Schottky barrier field effect transistor large in withstanding voltage and small in distortion and return-loss | |
| JP3180776B2 (ja) | 電界効果型トランジスタ | |
| US7800131B2 (en) | Field effect transistor | |
| KR100620393B1 (ko) | 전계효과 트랜지스터 및 그의 제조 방법 | |
| US6717192B2 (en) | Schottky gate field effect transistor | |
| US4048646A (en) | Dual-gate schottky barrier gate fet having an intermediate electrode and a method of making same | |
| JP4284254B2 (ja) | 電界効果型半導体装置 | |
| US6248666B1 (en) | Process of manufacturing a semiconductor device including a buried channel field effect transistor | |
| KR101583094B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| US5374835A (en) | Field effect transistor using compound semiconductor | |
| JP2001230263A (ja) | 電界効果型トランジスタ | |
| JP3348673B2 (ja) | 電界効果トランジスタ | |
| TWI521641B (zh) | 製作氮化鎵裝置及積體電路中之自我對準隔離部的方法 | |
| US5231040A (en) | Method of making a field effect transistor | |
| JPH03194931A (ja) | 半導体装置の製造方法 | |
| US20080064155A1 (en) | Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate | |
| JP5163095B2 (ja) | 半導体装置及びその製造方法 | |
| US5719088A (en) | Method of fabricating semiconductor devices with a passivated surface | |
| TWI229390B (en) | Device structure of a MOSFET and method of forming the same | |
| US20230197829A1 (en) | Transistors with source-connected field plates | |
| US20230197797A1 (en) | Transistors with source-connected field plates | |
| US6300190B1 (en) | Method for fabricating semiconductor integrated circuit device | |
| KR950003076Y1 (ko) | 화합물 반도체장치 | |
| JP2591162B2 (ja) | 半導体装置の製造方法及びそれにより製造された半導体装置 | |
| JP3309909B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |