JPH1083985A - 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法 - Google Patents

化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法

Info

Publication number
JPH1083985A
JPH1083985A JP8236440A JP23644096A JPH1083985A JP H1083985 A JPH1083985 A JP H1083985A JP 8236440 A JP8236440 A JP 8236440A JP 23644096 A JP23644096 A JP 23644096A JP H1083985 A JPH1083985 A JP H1083985A
Authority
JP
Japan
Prior art keywords
etching
layer
compound semiconductor
gas
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8236440A
Other languages
English (en)
Inventor
Shinichi Miyaguni
晋一 宮国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8236440A priority Critical patent/JPH1083985A/ja
Priority to US08/835,740 priority patent/US5942447A/en
Publication of JPH1083985A publication Critical patent/JPH1083985A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • H01S5/209Methods of obtaining the confinement using special etching techniques special etch stop layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 フッ素を使用せず酸素と塩素との混合ガスを
用いて、GaAs/AlGaAsの選択エッチングを行うの
際の、被加工物表面への反応生成物の堆積を防止すると
ともに、GaAsのエッチング速度の安定化を図る。 【解決手段】 AlxGa1-xAs(0<x≦1)層の上に
GaAs層を積層したウエハを用い、GaAs層上にエッチ
ングマスクを形成し、反応室に塩素ガスと酸素ガスと窒
素ガスとを含むエッチングガスを導入して、1010cm
-3以上のプラズマ密度にプラズマ化し、上記ウエハのA
lxGa1-xAs層をエッチングストップ層として、GaAs
層をエッチングする。またこの選択エッチング方法を化
合物半導体装置のゲートリセス構造の形成に適用する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、化合物半導体の
選択エッチング方法とこの方法を用いた化合物半導体装
置の製造方法に係り、特に化合物半導体の選択エッチン
グを行う際に被加工面上に反応生成物が堆積するのを防
止できる選択エッチング方法とこの方法を用いた化合物
半導体装置の製造方法に関するものである。
【0002】
【従来の技術】情報化社会の進展に伴って、各種通信機
器もマルチメディアへの対応が求められている。このた
めにこれら機器の高速大容量化が進められ、近年の、例
えばGaAs/AlGaAsヘテロ構造を用いた、ヘテロデ
バイスはその性能向上と相俟ってミリ波帯などの超高周
波帯域への適用が進められている。
【0003】ミリ波帯に使用されるデバイスとしては、
GaAs基板を用いたHEMT(HighElectron Mobility
Transistor)やHFET(Hetrojunction Field Effect
Transistor)があり、これらデバイスの開発課題として
は、高利得・低雑音素子の開発、素子の電気的特性の安
定性の確保、歩留まりの向上つまり高い電気的特性を有
する素子の安定的製造などがある。
【0004】HEMTは活性層としてのGaAs層もしく
はInGaAs層上に直接またはアンドープAlGaAs層を
介してシリコンドープしたn型AlGaAs層を形成し、
このn型AlGaAs層上に直接またはアンドープAlGa
As層を介してゲートを設けて活性層とAlGaAs層との
ヘテロ界面に生じる二次元電子ガスを制御し、この二次
元電子ガスの高移動度によりミリ波帯でのデバイス動作
を行わせるものである。
【0005】またHFETは、活性層としてのシリコン
ドープしたn型GaAs層の上に直接プレーナドープ層と
してのシリコンドープしたn型AlGaAs層を形成し、
このn型AlGaAs層に直接ゲートを設けてFET動作
を行うものである。ミリ波帯ではその波長が1cm以下
と短く、波長の大きさに対して素子の寸法が無視できな
いために、素子は高精度の加工組み立てが必要となる。
そしてHEMTやHFETにおいては、AlGaAs層が
その動作に深く関わっているために、AlGaAs層の層
厚みの微妙な変動がデバイスの特性に大きく影響を与え
る。
【0006】特にHEMTではAlGaAs層の層厚みの
微妙な変動が二次元電子ガス濃度に与える影響が大きい
ために、デバイスの製造に際してこのAlGaAs層の層
厚みを精度よく制御することがデバイス特性を向上させ
ると共に歩留まりを向上させることに結びつく。
【0007】AlGaAs層の層厚みが影響を及ぼすデバ
イス特性としては、エッチングによりAlGaAs層の層
厚みが薄くなった場合、二次元電子ガス濃度が低下し、
Ids(ソース−ドレイン電流)が低下したり、また閾値
電圧が低くなったりすることが挙げられる。
【0008】このために活性層とヘテロ界面を形成する
AlGaAs層の上に形成されたGaAs層に開口部を設け
るゲートリセス構造の形成に際しては、AlGaAs層と
GaAs層との選択比の高い選択エッチングを行ってAl
GaAs層をエッチングしすぎないようにするとともに平
滑な被加工面を得ることによりAlGaAs層の層厚みを
高精度に制御することが超高周波帯域のデバイスを製造
する上において重要事項となる。
【0009】従来、GaAs/AlGaAsヘテロ構造にお
いて、GaAsを選択的にドライエッチングする場合に
は、フッ素系ガスと塩素系ガスとの混合ガスによるRI
E(Reactive Ion Etching)やECR(Electron Cyclo
tron Resonance)エッチングによって行われてきた。こ
れらの方法は、エッチングガス中に含まれるフッ素とA
lGaAs中のAlが反応した結果生じる、不揮発性のAl
3によって選択性を得る方法であり、このエッチング
ガスを使用したときのGaAs/AlGaAsの選択比はお
よそ100程度である。
【0010】しかしながらこのエッチングガスを用いた
場合、このエッチングガスに含まれるフッ素がAlGaA
s結晶中に侵入し、このフッ素とAlGaAs結晶中に含ま
れたドナーとしてのシリコンとが反応し、シリコンドナ
ーを不活性化する一つの原因となる。
【0011】このためにフッ素を使用しないで選択性を
得る方法として、例えば特開平3−291930号公報
に記載されるように、反応性ガスとしての塩素ガスに酸
素ガスを混合してガスエッチングをおこない、GaAs/
AlGaAsのエッチングにおいての選択性を得る方法
や、マイクロ波励起電子サイクロトロン共鳴(以下、E
CRという)プラズマ装置を用いて塩素ガスに酸素ガス
を混合してGaAs/AlGaAsの選択エッチングを行う
方法がある。
【0012】
【発明が解決しようとする課題】特にECRエッチング
装置を用いて、エッチングガスに酸素を使用してGaAs
/AlGaAsの選択エッチングを行う場合、上記のよう
に酸素と塩素との混合ガスが使用されるが、このエッチ
ングガスにおいては塩素ラジカルがエッチングを促進さ
せるラジカルであることから、エッチング中の塩素ガス
の供給量が過剰になると、反応生成物の生成と離脱の平
衡が崩れ、被加工物であるAlGaAsの表面に反応生成
物が激しく堆積し、被加工物表面の凹凸状態が悪くな
り、平滑な表面が得られなくなると共にGaAsのエッチ
ング速度も不安定になる。
【0013】このためにAlGaAsの被加工表面が粗く
なり、AlGaAs層の層厚みを精度よく仕上げることが
できないので、塩素ガスの供給量を抑制する必要があ
る。これを行う方法としてはエッチングガスのガス圧力
やガス流量を低減することによってラジカルとしての塩
素を低減することが考えられるが、単にガス圧力やガス
流量を制御するのみでは、必ずしも塩素ラジカルを十分
低減することができずまた塩素ラジカルの量をきめ細か
く制御することも困難で、エッチングの際にそのエッチ
ング条件を正しく設定することが困難であった。
【0014】この発明は、このような課題を解決するた
めになされたもので、その目的の一つは、Alを含む第
1のIII−V族系化合物半導体層の平滑な被加工表面が
得られ、実質的にAlが除かれた第2のIII−V族系化合
物半導体層のエッチング速度も安定した、これらAlが
除かれた第2のIII−V族系化合物半導とAlを含む第1
のIII−V族系化合物半導体層との選択エッチング方法
を得ることであり、更に他の目的はこの選択エッチング
方法をゲートリセス構造の形成に適用しシリコンドナー
の不活性化を防止することができかつ電気特性のよい化
合物半導体装置を形成するための化合物半導体装置の製
造方法を得ることである。
【0015】なお、その他の公知文献として次のものが
ある。特開平7−66175号公報にIn系化合物半導
体のエッチングを表面モフォロジーが良好でダメージを
少なく行うために、プラズマエッチング装置を使用しハ
ロゲンガスと窒素ガスを混合して1010cm-3以上のプ
ラズマ密度で行うことが記載されている。
【0016】また特開平6−224158号公報に、H
EMTのゲートリセス加工においてGaAs/AlGaAs
の積層系のエッチングにおいて、RFバイアス印加型の
有磁場マイクロ波プラズマエッチング装置を使用し、C
l2/N2混合ガスを用いてエッチングを行うとAlGaAs
の表面にAlNが生成されて下地選択性を得られること
が開示されている。
【0017】さらに、SPIE Vol.797 Advanced Proc
essing of Semiconductor Devices(1987) pages98〜10
9,Evelyn L.Hu et al.に、RIEにおいてCl2/O2
合ガスを使用し、As中のAlと反応させて、不揮発性の
酸化アルミニウムを生成させて、選択性を得る方法が報
告されている。この場合GaAs/Al0.30Ga0.70の選択
性は数10で、フッ素系のエッチングガスを使用した場
合のエッチング速度が約15〜20Å/minであるのに
対して、Cl2/O2混合ガスを使用し場合にはフッ素系
のエッチングガスの場合よりも大きく50Å/min以上
であったことが記載されている。
【0018】
【課題を解決するための手段】この発明に係る化合物半
導体の選択エッチング方法は、Alを含む第1のIII−V
族系化合物半導体層とこの上に積層された実質的にAl
が除かれた第2のIII−V族系化合物半導体層とを有す
るウエハの、第2のIII−V族系化合物半導体層上に所
定パターンのエッチングマスクを形成する第1の工程
と、エッチングガスの導入口と反応ガスの排出口とエッ
チングガスをプラズマ化するプラズマ生成手段とを有し
外部雰囲気からの密閉が可能な反応室内に配設された支
持台に、エッチングマスクが形成されたウエハを支持す
る第2の工程と、導入口を介してフッ素を除くハロゲン
ガスと酸素ガスと窒素ガスとを含むエッチングガスを導
入し1010cm-3以上のプラズマ密度にプラズマ化する
とともにエッチングマスクが形成されたウエハの第1の
III−V族系化合物半導体層をエッチングストップ層と
しプラズマ化されたエッチングガスによりウエハの第2
のIII−V族系化合物半導体層をエッチングする第3の
工程と、を備えたものである。
【0019】さらに、第1のIII−V族系化合物半導体
をAlxGa1-xAs(0<x≦1)とし、第2のIII−V族
系化合物半導体をGaAsとしたものである。
【0020】さらに、エッチングガスに含まれる窒素ガ
スの濃度を5%以上としたものである。
【0021】さらに、エッチングガスのガス圧を1mTo
rr以下としたものである。
【0022】また、この発明に係る化合物半導体装置の
製造方法は、III−V族系化合物半導体基板上に順次積
層されたAlを含む第1のIII−V族系化合物半導体層と
この上に積層された実質的にAlが除かれた第2のIII−
V族系化合物半導体層とを有するウエハの、第2のIII
−V族系化合物半導体層上に所定のマスクパターンを形
成し、このマスクパターンをマスクとしてエッチングに
よりその底部に第2のIII−V族系化合物半導体層が残
るようにリセスを形成する第1の工程と、リセスの底部
に所定の開口を有するように、第2のIII−V族系化合
物半導体層上にエッチングマスクを形成する第2の工程
と、エッチングガスの導入口と反応ガスの排出口とエッ
チングガスをプラズマ化するプラズマ生成手段とを有し
外部雰囲気からの密閉が可能な反応室内に配設された支
持台に、エッチングマスクが形成されたウエハを支持す
る第2の工程と、導入口を介してフッ素を除くハロゲン
ガスと酸素ガスと窒素ガスとを含むエッチングガスを導
入し1010cm-3以上のプラズマ密度にプラズマ化する
とともにエッチングマスクが形成されたウエハの第1の
III−V族系化合物半導体層をエッチングストップ層と
しプラズマ化されたエッチングガスによりエッチング
し、ウエハの第2のIII−V族系化合物半導体層に第1
のIII−V族系化合物半導体層に達する開口部を形成す
る第3の工程と、リセス底部に露呈した第1のIII−V
族系化合物半導体層上に開口部を介して導電層を積層し
ゲートを形成する第4の工程と、を備えたものである。
【0023】さらに、第1のIII−V族系化合物半導体
をAlxGa1-xAs(0<x≦1)、第2のIII−V族系化
合物半導体をGaAs、そしてIII−V族系化合物半導体
基板をGaAs基板としたものである。
【0024】さらに、第1の工程においてAlxGa1-x
s層に電子供給層としての導電性AlxGa1-xAs層を形成
するとともに、この導電性AlxGa1-xAs層を、活性層
としてのアンドープInGaAs層を介してGaAs基板上
に形成するものである。
【0025】さらに、第1の工程においてAlxGa1-x
s層に導電性AlxGa1-xAs層を形成するとともに、この
導電性AlxGa1-xAs層を、同じ導電型を有する活性層
としての導電性GaAs層を介してGaAs基板上に形成す
るものである。
【0026】さらに、エッチングガスに含まれる窒素ガ
スの濃度を5%以上としたものである。
【0027】さらに、エッチングガスのガス圧を1mTo
rr以下としたものである。
【0028】
【発明の実施の形態】
実施の形態1 この実施の形態1は、Alを含む第1のIII−V族系化合
物半導体層とこの上に積層された実質的にAlが除かれ
た第2のIII−V族系化合物半導体層とを有するウエハ
の選択エッチングに関するもので、ここではAlを含む
第1のIII−V族系化合物半導体として例えばAlxGa
1-xAs(0<x≦1)を、またAlが除かれた第2のIII
−V族系化合物半導体としてGaAsを用いた場合につい
て説明する。
【0029】図1はこの実施の形態1に使用した複合磁
場型電子サイクロトロンエッチング装置(以下、ECR
エッチング装置という。ECRはElectron Cyclotron R
esonanceの略称である。)の断面図である。
【0030】図1において、1は主磁場コイル、2は補
助磁場コイル、3は反応室としてのプラズマ生成室、4
はRF発振器、5は石英窓、6はエッチングガスの導入
口、7は反応終了後の反応ガスの排出口、8はプラズマ
発光分析装置でここではOES(Optical Emission Spe
ctroscopy)、9は導波管、10は支持台としての基板ホ
ルダー、11はウエハ、12は冷却水の導入排出方向、
13はエッチングガスの導入方向、14は反応ガスの排
出方向,15は基板ホルダー10のウエハ載置面、16
はOES8の検出端である。
【0031】プラズマ生成室3を中心にその周囲を主磁
場コイル1及び補助磁場コイル2が取り巻くように積層
して配置され、プラズマ生成室3の天井に配設された石
英窓5を介してマイクロ波を導入する導波管9が配置さ
れており、さらにこの導波管9を介してマイクロ波発振
器(図示せず)が接続されている。
【0032】プラズマ生成室3の内部中央には石英窓5
に対向するようにウエハ11の載置面15を向けた基板
ホルダー10が配置されている。基板ホルダー10は冷
却水により冷却することができる。また基板ホルダー1
0にはウエハ11に入射するイオンのエネルギーを変化
させるための13.56MHzのRFバイアスを印加す
ることができるようにRF発振器4が接続されている。
【0033】プラズマ生成室3にはエッチングガスの導
入口6と反応終了後の反応ガスの排出口7が、基板ホル
ダー10のウエハ載置面15近傍にエッチングガスの供
給と反応ガスの排出が遅滞なくできるように基板ホルダ
ー10のウエハ載置面15近傍中心として対称に配置さ
れている。
【0034】導入口6の上流側には、この実施の形態1
では、塩素ガス、酸素ガス、窒素ガスそして必要に応じ
て希釈ガスとしての不活性ガス例えばヘリウムガスのガ
ス供給装置(図示せず)が設けられている。排出口7の
下流側には真空吸引装置(図示せず)が設けられてお
り、導入口6の上流側のガス供給装置と連動させること
により、反応ガスを速やかに排出すると共にプラズマ生
成室3の内部のガス圧力を制御している。
【0035】この実施の形態1に使用したプラズマ生成
室3の内径は260mm、基板ホルダー10の直径は2
10mm、基板ホルダー10のウエハ載置面15から石
英窓5までの距離は220mmである。
【0036】プラズマ生成室3のプラズマの状態を測定
するOES8の検出端16が基板ホルダー10のウエハ載
置面15の上方に設けられている。更にこのECRエッ
チング装置には、被加工物であるウエハ11の供給・取り
出しを効率よく行うように、ロードロック室(図示せ
ず)が設けられている。
【0037】この実施の形態1においてはECRエッチ
ング装置は、反応室とプラズマ生成室を同じものにした
が、反応室とプラズマ生成室を分離し、エッチングガス
の導入側にプラズマ生成室を設けて、生成されたプラズ
マを反応室に導入する構成としてもよい。
【0038】次にこのECRエッチング装置の動作につ
いて説明する。ロードロック室を介して基板ホルダー1
0のウエハ載置面15にウエハ11を載置しプラズマ生
成室3を密閉し、導入口6からエッチングガスを導入
し、導入口6の上流側のガス供給装置を反応ガスの排出
口7下流側の真空吸引装置と連動させることによりプラ
ズマ生成室3の内部のガス圧力を所定の圧力に制御す
る。
【0039】次に主磁場コイル1及び補助磁場コイル2
を起動して複合磁場を発生させ、電力調整を行うことに
よりECR共鳴磁場を875ガウス(G)、石英窓5を
介して導入されるマイクロ波を所定電力で発振周波数を
2.45GHzに調整することにより、ECR共振面を
ウエハから100mm程度の距離に設定し、サイクロト
ロン共鳴条件を満足させ、マイクロ波を最も効率よく電
子に吸収させて高効率でイオン化を行いエッチングガス
の電離プラズマを発生させる。
【0040】ECR共振面からウエハまでの距離は複合
磁場の強度によって調整することができ、ECR共振面
は主磁場の強度を高くするとウエハ11に近づき、主磁
場の強度を低くすると石英窓5に近づく。ここでRF発
振器4により13.56MHzのRFバイアスを印加す
ることにより、イオンをウエハ11の方に加速して反応性
イオンビームをウエハ面まで引き出すことが可能とな
り、RFバイアスを調整することによりウエハ11に入
射するイオンのエネルギーを変化させる。
【0041】ウエハ11の温度は基板ホルダー10の温
度を基板ホルダー10内部にあるヒータで調整すること
により、常温から250℃まで調整可能で、所定の温度
に適宜調整しつつ、ウエハのエッチングを行う。
【0042】次にGaAs/AlGaAsの選択エッチング
の方法について説明する。まずGaAs及びAlxGa1-x
s(0<x≦1)のそれぞれの試料を用いて、エッチン
グ条件を設定するためのエッチング試験を行った。
【0043】エッチング試験のためのエッチング試料
は、GaAsについては半絶縁性のGaAs基板、AlxGa
1-xAsについては半絶縁性のGaAs基板上に5000Å
のAlxGa1-xAsを積層し、さらにその上にキャップ層
として100ÅのGaAsを積層したものを使用した。こ
のGaAsキャップ層を設けたのは、AlxGa1-xAsを最
表層とすると、酸化されてエッチングが行われにくくな
るので、これを防止するためのものである。
【0044】図1に示されたECRエッチング装置に、
それぞれのエッチング試料を装着し、上述したECRエ
ッチング装置の動作に従って、エッチングガスのプラズ
マ密度を1010cm-3以上に設定し、エッチングを行っ
た。
【0045】エッチング中はOES8を用いて、プラズ
マ発光分析を行いながら、エッチングの様子を監視し
た。このOES8の測定可能な波長範囲は250nm〜
1200nmの範囲で、特にClラジカルの発光をモニ
ターしてプラズマ中のClラジカルの密度を監視する。
表1はこのエッチング試験のエッチング条件を示す一覧
表である。
【0046】
【表1】
【0047】エッチングガスのうち、N2ガスの必要濃
度はエッチング中のCl原子の発光強度を観測すること
により決められる。N2ガスの濃度が5%程度で、Cl原
子の発光強度は大幅に低下し、この後はN2ガスの濃度
を増加するに従って、徐々に低下するだけでそれほど大
きくは低下しない。従って、N2ガスの濃度が5%以上
であれば、十分である。
【0048】図2はこの発明のエッチング方法と比較す
るための、Cl2、He及びO2の混合ガスにおけるGaAs
とAl0.30Ga0.70Asのエッチング速度を示すグラフで
ある。図2のエッチング条件は、ガス圧力が0.5mTo
rr、ガス流量は2SCCM、で希釈ガスとしてHeが使用さ
れた。RF出力は30W一定である。
【0049】図2に示されるように、酸素ガスが無けれ
ばGaAsとAl0.30Ga0.70Asは同じエッチング速度で
エッチングされ、酸素ガス濃度が増加するに伴ってGa
AsとAl0.30Ga0.70Asのエッチング速度は減少する。
特にAl0.30Ga0.70Asのエッチング速度は、酸素ガス
濃度が2%近傍で、酸化アルミニウムの形成により、急
激に減少する。このAl0.30Ga0.70AsとGaAsとのエ
ッチング速度の差異によってGaAsとAl0.30Ga0.70
sの選択性を得ることができる。しかしながら、酸素ガ
ス濃度が3%を越えるとエッチング表面に反応生成物が
堆積して、GaAsのエッチング速度が不安定になった。
【0050】図3はこの発明のエッチング方法の、Ga
As/Al0.30Ga0.70Asの選択比のRF電力依存性を示
すグラフである。図3のグラフは、Cl2,He,O2及び
2の混合ガスをエッチングガスとしてエッチングを行
い、Cl2,He,O2,及びN2のプラズマ中でRF電力
を変化させた場合の、GaAs、Al0.30Ga0.70Asそれ
ぞれのエッチング速度のデータに基づいて得られたもの
である。
【0051】図4、図5は図3の元になったGaAs、A
l0.30Ga0.70Asそれぞれのエッチング速度のRF電力
依存性を示すグラフである。図4、図5のGaAsおよび
Al0.30Ga0.70Asのエッチング試験ではCl2とN2のガ
ス流量はともに2SCCMとした。酸素ガス濃度は3%一
定、エッチングガス圧力は0.5mTorrとした。GaAs
とAl0.30Ga0.70AsはCl2,He及びO2の混合ガスに
2を添加することによって、より低いRF電力でエッ
チングされた。さらにエッチングの際の反応生成物の堆
積はRF電力が6W〜20Wの範囲では発生しなかっ
た。
【0052】図3において示されているように、10W
のRF電力において25の選択比が得られた。選択比は
フッ素系エッチングガスでのエッチングにくらべてずっ
と小さいが、Al0.30Ga0.70Asのエッチング速度はフ
ッ素系エッチングガスでのそれと同程度に低く得られ
た。
【0053】図6はこの発明のエッチング方法の、Ga
As/Al0.30Ga0.70Asの選択比のCl2濃度依存性を示
すグラフである。図6のエッチング条件は、エッチング
ガス圧力は0.5mTorr、酸素ガス濃度は3%、N2
ガス流量は2SCCM、RF電力は10Wとし、総ガス流量
における塩素ガスは10〜30%で変化させた。図6に
示されるように、総ガス流量における塩素ガス濃度が変
化してもそれほど選択比は変化しなかった。ただ塩素ガ
ス濃度が30%以上になると、エッチング表面に反応生
成物の堆積が発生した。
【0054】図7はこの発明のエッチング方法の、Ga
As/Al0.30Ga0.70Asの選択比のエッチングガス圧力
依存性を示すグラフである。図7のエッチング条件は、
Cl2とN2のガス流量はともに2SCCMとした。酸素ガス
濃度は3%一定、RF電力は10Wとし、エッチングガ
ス圧力を変化させた。図7に示されるように、エッチン
グガス圧力を増加するに伴って、選択比は徐々に減少
し、加えてエッチングガス圧力が0.8mTorr以上にな
ると、反応生成物の堆積が発生した。ただ実用上、若干
の被加工表面への堆積物を許容する場合には、1mTorr
以下ならば構わない。
【0055】これらの結果から、エッチングの際の反応
生成物の堆積を無くしてGaAs/Al0.30Ga0.70Asの
選択比を高くするには、Cl2,He,O2,及びN2のプ
ラズマ中でClラジカルの濃度を低くすることが必要で
ある。
【0056】図8はこの発明のエッチング方法の、Alx
Ga1-xAs(0<x≦1)のエッチング速度の、Al組成
依存性を示すグラフである。図8のエッチング条件は、
Cl2とN2のガス流量はともに2SCCMとした。酸素ガス
濃度は3%一定、RF電力は10Wとし、エッチングガ
ス圧力は0.5mTorrとした。このエッチング条件で、
GaAsのエッチング速度は500Å/minであった。図
8に示されるように、AlxGa1-xAsのエッチング速度
はAlの組成xに依存し、Alの組成xが増加するに従っ
てAlxGa1-xAsのエッチング速度は減少する。
【0057】図9はこの発明のエッチング方法の、Ga
As/AlxGa1-xAs(0<x≦1)の選択比の、Al組
成依存性を示すグラフである。図9は図8のデータに基
づいて換算されたものである。Alの組成xが0.30
から0.24に減少すると、選択比は約半分になる。し
かしながら、Al0.24Ga0.76Asのエッチング速度はほ
ぼ40Å/minであった。従って、Cl2,He,O2,及
びN2のプラズマを使用した選択エッチングは、選択比
は数十であるけれども、フッ素系エッチングガスと同様
に低いAlxGa1-xAsのエッチング速度を得ることがで
きる。
【0058】以上の結果に基づき、エッチング条件を表
1に示すものとし、さらに細かい条件は、Cl2とN2
ガス流量はともに2SCCM、酸素ガス濃度は3%一定、R
F電力は10Wとし、エッチングガス圧力は0.5mTo
rrとして、選択エッチングを行った。
【0059】図10はこの発明に係る選択エッチング方
法に使用したGaAs/AlGaAsヘテロ構造を有するエ
ッチング試料である。図10において21はエッチング
試料、22は3インチ直径の(100)面半絶縁性Ga
As基板で、このGaAs基板22上に、GaAs基板22
とヘテロ構造を有する厚さ500Åの、Alを含む第1
のIII−V族系化合物半導体層としてのアンドープAl
0.24Ga0.76As層23が、さらにその上に実質的にAl
が除かれた第2のIII−V族系化合物半導体層としての
厚さ3500ÅのSiドープのGaAs層24が順次MB
E(Molecular Beam Epitaxy)により形成され、更にこ
のGaAs層24の表面上にエッチングマスクとしての
SiO膜25(厚さ3000Å)が設けられている。
【0060】図11はこの発明の選択エッチング方法を
用いて行った結果の一例を示す電子顕微鏡写真を示す図
である。図11に示されるように、GaAs/Al0.24Ga
0.76Asの選択比が13、Al0. 24Ga0.76Asのエッチン
グ速度が40Å/minという十分な選択性を有するエッ
チングの状況の下で、優れたエッチング特性、すなわち
滑らかなエッチング表面、そしてエッチングマスクとし
てのSiO膜24下のアンダーカットのない加工形状が
得られた。
【0061】この実施の形態1に係る選択エッチング方
法では、ECRエッチング装置を用いて、Cl2,He及
びO2にN2を混合したエッチングガスを1mTorr以下の
エッチングガス圧力で、高密度プラズマ、例えばプラズ
マ密度を1010cm-3以上に設定してエッチングを行う
と、エッチングガスのプラズマ中にはClラジカルやN
ラジカル等が発生する。
【0062】このエッチングガスのプラズマ中でClラ
ジカルはNラジカルと反応し揮発性のNClが形成され
て、Clラジカルが減少する。すなわちN2ガスの添加に
よってプラズマ中のClラジカルが大幅に低減する。
【0063】GaAsのエッチング中に反応生成物をエッ
チング表面に堆積しないためには、反応生成物のエッチ
ング表面での形成と離脱との間の反応の平衡を安定的に
保つことが必要で、このためにはGaAs基板上に積層さ
れたAl0.24Ga0.76As層やGaAs層に供給されるClラ
ジカルを減少させることが重要となる。従って、この実
施の形態1の選択エッチング方法は、エッチングガスと
してCl2,He,O2にN2を混合して高密度プラズマ中
にNラジカルを形成し、単にCl2の流量を減少させるの
みでは制御し難いClラジカルの減少を、Clラジカルと
Nラジカルとを反応させて、揮発性のNClを効果的に
形成し、Clラジカルを総体的に減少させる。
【0064】この結果、GaAs基板上に積層されたAl
GaAs層やGaAs層に供給されるClラジカルが減少し
反応生成物の過剰な生成が抑制され、反応生成物のエッ
チング表面での生成と離脱との間の反応の平衡が安定的
に保たれ、GaAs層のエッチング速度が安定すると共に
エッチング表面での反応生成物の堆積が防止される。延
いては、このGaAs/AlGaAsの選択エッチングは、
優れたエッチング特性、すなわち滑らかなエッチング表
面、そしてエッチングマスクとしてのSiO膜24下の
アンダーカットのないマスクに忠実な加工形状が得られ
るという優れた効果を有する。
【0065】実施の形態2 この実施の形態2は化合物半導体装置の製造方法、特に
HEMTの製造方法に関するものである。ここではHE
MTの一例としてAl0.24Ga0.76As層とこの上にGaA
s層を有するp−HEMTs(pseudoumorphic high ele
ctron mobility transistors)について、特にゲートリ
セス構造の形成に、実施の形態1の選択エッチングを使
用し製造方法を例として説明する。
【0066】図12はこの発明に係るp−HEMTsの断
面構造図である。図12において、31はIII−V族系化合
物半導体基板としての半絶縁性GaAs基板、32はバッフ
ァ層、33はn−AlGaAs層、34はアンドープAlGaAs
層、35は活性層、36はアンドープAlGaAs層、37は電
子供給層、38はアンドープAlGaAs層、39はn-−Ga
As層、40はn+−GaAs層である。
【0067】バッファ層32、n−AlGaAs層33、アン
ドープAlGaAs層34、活性層35、アンドープAlGaAs
層36、電子供給層37、アンドープAlGaAs層38、n-
GaAs層39及びn+−GaAs層40は、半絶縁性GaAs基
板31上にMBEにより順次積層されている。n+−GaA
s層40とn-−GaAs層39には湿式エッチングにより形成
されたアンドープAlGaAs層38に貫通しないリセス41
が配設され、このリセス41の底面の中央部にアンドープ
AlGaAs層38に達する開口部としての貫通穴42が配設
されている。このリセス41と貫通穴42とでゲートリセス
構造が構成されている。
【0068】43はT型ゲート電極で、このT型ゲート電
極43は下層のWSi層44と上層のAu層45とで構成されて
いて、貫通穴42を介してアンドープAlGaAs層38と接
触している。46はドレイン電極、47はソース電極で、T
型ゲート電極43を介して互いに対向するように、n+
GaAs層40に配設されている。48は二次元電子ガス層
で、活性層35とアンドープAlGaAs層34及びアンドー
プAlGaAs層36それぞれとの境界面の活性層35側に形
成される。
【0069】この構成においてゲート長は1.0μm、
ゲート幅は150μmである。またn型ドーパントはS
iである。表2はこの実施の形態に係るp−HEMTs
各層の仕様表である。
【0070】
【表2】
【0071】またリセス41の底面のn-−GaAs層39の
厚みは500Åである。このp−HEMTsは、活性層
35としてのアンドープInGaAs層の上にアンドープAl
GaAs層36が配設され、このアンドープAlGaAs層36
を介してシリコンドープしたn型AlGaAs層の電子供
給層37が形成されることにより、アンドープAlGaAs
層36と活性層35とのヘテロ界面の活性層35側に二次元電
子ガス層48が形成される。このとき電子供給層37は空乏
化した状態になっているため、電子供給層37上にアンド
ープAlGaAs層38を介してT型ゲート電極43と二次元
電子ガス層48とはアンドープAlGaAs層36、電子供給
層37及びアンドープAlGaAs層38を介して静電的に結
合しており、ドレイン電極46とソース電極47との間に電
圧を印加するとともにT型ゲート電極43に電圧を印加す
ることにより、MOSFETと同様の動作を高速かつ低
消費電力で行わせることができる。
【0072】このようなT型ゲート電極43を貫通穴42を
介してアンドープAlGaAs層38と接触させる構造であ
るため、リセス41の底面のn-−GaAs層39に貫通穴42
を形成するときに、貫通穴42のエッチング深さが精度よ
く形成されるようにエッチングを制御して、アンドープ
AlGaAs層36、電子供給層37及びアンドープAlGaAs
層38からなるAlGaAs層の層厚さのばらつきが二次元
電子ガス濃度に与える影響をできるだけ少なくし、デバ
イスのFET動作特性のばらつきを少なくすることが大
切である。
【0073】次にp−HEMTsの製造工程について説
明する。図13、図14、図15及び図16は、この発明に係る
半導体装置の製造方法の各工程段階のウエハを示す断面
図である。まず、半絶縁性GaAs基板31上に、バッファ
層32、n−AlGaAs層33、アンドープAlGaAs層34、
活性層35、アンドープAlGaAs層36、電子供給層37、
アンドープAlGaAs層38、n-−GaAs層39及びn+
GaAs層40をMBEによるエピタキシー成長により順次
積層したウエハ60を形成する。この各層の仕様は表2に
示すものである。
【0074】次にウエハ60のn+−GaAs層40表面にレ
ジストを塗布し、リセス41を形成するための開口61を有
するマスクパターンとしてのレジストパターン62を形成
する。この段階でのウエハが図13により示されている。
【0075】次いで、レジストパターン62が形成された
ウエハ60を、レジストパターン62をマスクとして酒石酸
を用いてエッチングし、n+−GaAs層40を貫通し、n-
−GaAs層39の一部を底面に残したリセス41を形成し、
その後レジストを除去する。リセス41の底面に残された
-−GaAs層39の厚みは500Å程度である。この段
階でのウエハが図14により示されている。
【0076】この後、ウエハ60表面にSiO膜63を被着
し、SiO膜63上にレジストを塗布し、リセス41の底面
中央部に対応した開口64を有するレジストパターン65を
形成する。次いでレジストパターン65をマスクとしてウ
エットエッチングによりSiO膜63にn-−GaAs層39に
達する開口66を形成しエッチングマスクとしてのSiO
膜63とし、その後レジストを除去する。この段階でのウ
エハが図15により示されている。
【0077】次に、実施の形態1で記載した選択エッチ
ング方法で、ECRエッチング装置を用い、Cl2,H
e,O2及びN2の混合ガスをエッチングガスとしてエッ
チングを行ない、n-−GaAs層39に開口部としての貫
通穴42を形成する。すなわち、開口66を有するSiO膜6
3を残したウエハ60を、実施の形態1の図1に示された
ECRエッチング装置に装着し、実施の形態1の表1の
エッチング条件、選択エッチング方法のもとで、エッチ
ングガスのプラズマ密度は1010cm-3以上に設定し、
エッチングを行なう。表1のエッチング条件のうち、C
l2とN2のガス流量はともに2SCCM、酸素ガス濃度は3
%一定、エッチングガス圧力は0.5mTorr、とする。
この段階でのウエハが図16により示されている。
【0078】さらにこの後SiO膜63を除去し、公知の
方法により、ゲートとしてのT型ゲート電極43、ドレイ
ン電極46及びソース電極47を形成し、図12に示された構
造のp−HEMTsが製造される。
【0079】図17はこの発明に係る半導体装置の製造方
法によって製造したp−HEMTsのドレイン− ソー
ス電流(Ids)を示すグラフである。図17は、この実施
の形態2のp−HEMTの製造方法により誘起される損
傷の回復するアニール温度を検討したもので、エッチン
グ後、所定のアニール温度で3分間のアニーリングを行
った場合のIdsである。白丸(○)はこの実施の形態2
により製造されたp−HEMTsのIdsで、黒丸(●)
は比較のために選択ウエットエッチングにより製造され
たp−HEMTsのIdsである。
【0080】図17に示されるように、アニール温度が38
0℃以上になると、Idsの値は選択ウエットエッチングの
それと同等になることが分かる。この結果からこの実施
の形態2においては、選択エッチングによる損傷は380
℃以上の温度でアニールすることによりほとんど回復さ
せることができる。
【0081】図18はこの発明に係る半導体装置の製造方
法によって製造したp−HEMTsの閾値電圧のばらつ
きを示すヒストグラムである。図18はこの選択エッチン
グ方法を使用したゲートリセス構造の貫通穴42の深さの
均一性を評価するために3インチの同一ウエハの面内の
54点について測定した閾値電圧Vthの結果である。この
結果によると、Vthの平均値は−1.32Vで、このVth
値における標準偏差σVthは30mVのきわめて均一な特
性が得られた。この特性はフッ素系ガスをエッチングガ
スとしてp−HEMTsの選択エッチングを行った場合
のばらつきと同等のエッチング特性を示している。
【0082】上述のように、p−HEMTsのゲートリ
セス構造の形成に実施の形態1の選択エッチングを行っ
た場合、p−HEMTsにフッ素によるAlGaAs結晶
中のシリコンドナーの不活性化が発生せず、二次元電子
ガス濃度を高くすることができIdsを大きくすることが
できるという効果に加えて、エッチングガスの高密度プ
ラズマ中にNラジカルを形成し、Clラジカルを効果的
に減少させることにより、反応生成物の過剰な生成を抑
制し、GaAs層のエッチング速度を安定にすると共にエ
ッチング表面での反応生成物の堆積を防止して、膜厚さ
の寸法精度の揃ったかつ滑らかなエッチング表面を有す
るAlGaAs層が形成され、二次元電子ガス濃度の揃っ
たp−HEMTsが得られる。このためドレイン− ソ
ース電流(Ids)が高く、閾値電圧Vthの揃ったp−H
EMTsを簡単な製造方法により得ることができる。
【0083】実施の形態3 この実施の形態3は半導体装置の製造方法、特にHFE
Tの製造方法に関するものである。図19はこの発明に係
るHFETの断面構造図である。図19において、71は半
絶縁性GaAs基板、72はバッファ層、73はアンドープG
aAs層、74は活性層でn−GaAs層からなる。75はn−
AlGaAs層、76はn-−GaAs層、77はn+−GaAs層
である。
【0084】78はプレーナドープ層で、n−AlGaAs
層75と活性層74およびn-−GaAs層76それぞれとの界
面のn−AlGaAs層75側に、それぞれの境界面から20
Åの距離に設けられている。このプレーナドープ層78は
AlGaAs層とGaAs層との間の界面のバンド障壁を緩
和するためのものである。
【0085】バッファ層72、アンドープGaAs層73、活
性層74、n−AlGaAs層75、n-−GaAs層76及びn+
−GaAs層77は、プレーナドープ層78も含めて半絶縁性
GaAs基板71上にMBEにより順次積層される。n-
GaAs層76及びn+−GaAs層77には湿式エッチングに
より形成されたn−AlGaAs層75に貫通しないリセス7
9が配設され、このリセス79の底面の中央部にn−AlG
aAs層75に達する開口部としての貫通穴80が配設されて
いる。81はT型ゲート電極で、このT型ゲート電極81は
下層のWSi層82と上層のAu層83とで構成されていて、
貫通穴80を介してアンドープn−AlGaAs層75と接触
している。
【0086】84はドレイン電極、85はソース電極で、T
型ゲート電極81を介して互いに対向するように、n+
GaAs層77に配設されている。この構成においてT型ゲ
ート電極81のゲート長は0.5μm、ゲート幅は150
μmである。またn型ドーパントはSiである。表3は
この実施の形態に係るHFET各層の仕様表である。
【0087】
【表3】
【0088】またリセス79の底面のn-−GaAs層76の
厚みは500Åである。このHFETは、活性層74とし
てn−GaAs層の上にn−AlGaAs層75を配設し、こ
のn−AlGaAs層75をゲートのショットキー面とする
ことにより、通常のMESFETより、最大ドレイン電
流を増大させ、高電力密度を達成したもので、このデバ
イスにより高出力FET動作が可能となったものであ
る。
【0089】このようなT型ゲート電極81を貫通穴80を
介してn−AlGaAs層75とショットキー接合させる構
造であるため、リセス79の底面のn-−GaAs層76に貫
通穴80を形成するときに、貫通穴42のエッチング深さが
精度よく形成されるようにエッチングを制御して、n−
AlGaAs層75の層厚さのばらつきを少なくし、デバイ
スのFET動作特性のばらつきを少なくすることが大切
である。HFETの製造工程は、実施の形態2のp−H
EMTの製造工程とほぼ同じで、ウエハの形成工程が異
なり、ゲートリセス構造の製造工程はp−HEMTと同
じである。
【0090】すなわち、バッファ層72、アンドープGa
As層73、活性層74、n−AlGaAs層75、n-−GaAs
層76及びn+−GaAs層77がプレーナドープ層78を含め
て半絶縁性GaAs基板71上にMBEにより順次積層され
たウエハを、酒石酸を用いてエッチングし、n+−GaA
s層77を貫通し、n-−GaAs層76の一部を底面に残した
リセス79を形成し、ウエハ表面にSiO膜を被着し、リ
セス79の底面中央部に対応した開口を有するレジストパ
ターンを形成し、このレジストパターンをマスクとして
ウエットエッチングによりSiO膜にn-−GaAs層76に
達する開口を形成する。
【0091】次に、実施の形態1で記載した選択エッチ
ング方法で、ECRエッチング装置を用い、Cl2,H
e,O2及びN2の混合ガスをエッチングガスとしてエッ
チングを行ない、n-−GaAs層76に貫通穴を形成す
る。さらにこの後SiO膜を除去し、公知の方法によ
り、T型ゲート電極43、ドレイン電極46及びソース電極
47を形成し、図18に示された構造のHFETが製造され
る。
【0092】図20はこの発明に係る半導体装置の製造方
法によって製造したHFETの閾値電圧Vthのばらつき
を示すヒストグラムである。図20はこの選択エッチング
方法を使用したゲートリセス構造の貫通穴80の深さの均
一性を評価するために同一ウエハの面内の点について測
定した閾値電圧Vthの結果である。この結果によると、
Vth値における標準偏差σVthは50mVの均一な特性が
得られた。
【0093】上述のように、HFETのゲートリセス構
造の形成に実施の形態1の選択エッチングを行った場
合、HFETにフッ素によるAlGaAs結晶中のシリコ
ンドナーの不活性化が発生せず、最大ドレイン電流を大
きくすることができるという効果に加えて、エッチング
ガスの高密度プラズマ中にNラジカルを形成し、Clラ
ジカルを効果的に減少させることにより、反応生成物の
過剰な生成を抑制し、GaAs層のエッチング速度を安定
にすると共にエッチング表面での反応生成物の堆積を防
止して、膜厚さの寸法精度の揃ったかつ滑らかなエッチ
ング表面を有するAlGaAs層が形成され、閾値電圧Vt
hの揃ったHFETを簡単な製造方法により得ることが
できる
【0094】以上の説明において、Alを含む第1のIII
−V族系化合物半導体として、AlGaAs系の材料につ
いて説明したが、この他に例えばAlGaInAs系の材料
を用いても同様の効果がある。また、フッ素を除くハロ
ゲンガスとして、塩素について説明したが、例えば臭素
についても、塩素と同様に窒素と反応してNBr形成す
るので、同様の効果がある。さらにまた、プラズマエッ
チング装置として、ECRエッチング装置を使用した場
合について説明したが、誘導カップルプラズマエッチン
グ装置(ICPエッチング装置、ICPはInductive co
upling plasmaの略称である)を使用してもよい。
【0095】
【発明の効果】この発明に係る化合物半導体の選択エッ
チング方法とこの方法を用いた化合物半導体装置の製造
方法以上に説明したような工程を備えているので、以下
のような効果を有する。
【0096】この発明に係る化合物半導体の選択エッチ
ング方法は、Alを含む第1のIII−V族系化合物半導体
層とこの上に積層された実質的にAlが除かれた第2のI
II−V族系化合物半導体層とを有するウエハを、Alを
含む第1のIII−V族系化合物半導体層をエッチングス
トップ層として選択エッチングを行う場合に、1010
-3以上のプラズマ密度にプラズマ化された、フッ素を
除くハロゲンガスと酸素ガスと窒素ガスとを含むエッチ
ングガスによりエッチングしたので、十分な選択性を有
するとともに、滑らかなエッチング表面とエッチングマ
スクに忠実な加工形状が得られるという効果を有する。
【0097】さらに、AlxGa1-xAs(0<x≦1)と
この上に積層されたGaAsとを有するウエハを、Alx
a1-xAs(0<x≦1)をエッチングストップ層として
選択エッチングを行う場合に、十分な選択性を有すると
ともに、滑らかなエッチング表面とエッチングマスクに
忠実な加工形状が得られるという効果を有する。
【0098】さらに、Alを含む第1のIII−V族系化合
物半導体層とこの上に積層された実質的にAlが除かれ
た第2のIII−V族系化合物半導体層とを有するウエハ
またはAlxGa1-xAs(0<x≦1)とこの上に積層さ
れたGaAsとを有するウエハの選択エッチングを行う場
合に、エッチングガスに含まれる窒素ガスの濃度を5%
以上にすることにより、エッチング表面の反応生成物の
堆積を効果的に防止することができる。
【0099】さらに、Alを含む第1のIII−V族系化合
物半導体層とこの上に積層された実質的にAlが除かれ
た第2のIII−V族系化合物半導体層とを有するウエハ
またはAlxGa1-xAs(0<x≦1)とこの上に積層さ
れたGaAsとを有するウエハの選択エッチングを行う場
合に、エッチングガスのガス圧を1mTorr以下にするこ
とにより、エッチング表面の反応生成物の堆積を効果的
に防止することができる。
【0100】また、この発明に係る化合物半導体装置の
製造方法は、III−V族系化合物半導体基板上に順次積
層されたAlを含む第1のIII−V族系化合物半導体層と
この上に積層された実質的にAlが除かれた第2のIII−
V族系化合物半導体層とを有するウエハを用いた化合物
半導体装置の、Alを含む第1のIII−V族系化合物半導
体層をエッチングストップ層としてゲートリセス構造を
形成する際に、1010cm-3以上のプラズマ密度にプラズ
マ化された、フッ素を除くハロゲンガスと酸素ガスと窒
素ガスとを含むエッチングガスによりエッチングしたの
で、ドレイン− ソース電流(Ids)が高く、閾値電圧V
thの揃った化合物半導体装置を簡単な製造方法により得
ることができる。
【0101】さらに、AlxGa1-xAs(0<x≦1)と
この上に積層されたGaAsとを有するウエハを用いた化
合物半導体装置の、AlxGa1-xAs(0<x≦1)をエ
ッチングストップ層としてゲートリセス構造を形成する
製造方法に適用し、ドレイン−ソース電流(Ids)が高
く、閾値電圧Vthの揃った化合物半導体装置を簡単な製
造方法により得ることができる。
【0102】さらに、AlxGa1-xAs(0<x≦1)と
この上に積層されたGaAsとを有するウエハを用いて、
AlxGa1-xAs(0<x≦1)をエッチングストップ層
としてゲートリセス構造を形成するHEMTの製造方法
に適用し、ドレイン−ソース電流(Ids)が高く、閾値
電圧Vthの揃ったHEMTを簡単な製造方法により得る
ことができる。
【0103】さらに、AlxGa1-xAs(0<x≦1)と
この上に積層されたGaAsとを有するウエハを用いて、
AlxGa1-xAs(0<x≦1)をエッチングストップ層
としてゲートリセス構造を形成するHFETの製造方法
に適用し、閾値電圧Vthの揃ったHFETを簡単な製造
方法により得ることができる。
【0104】さらに、ゲートリセス構造の形成に際して
エッチングガスに含まれる窒素ガスの濃度を5%以上に
することにより、エッチング表面の反応生成物の堆積が
効果的に防止され、ドレイン−ソース電流(Ids)が高
く、また或いは閾値電圧Vthのより揃った化合物半導体
装置、HEMTまたはHFETを簡単な製造方法により
得ることができる。
【0105】さらに、ゲートリセス構造の形成に際して
エッチングガスのガス圧を1mTorr以下にすること
により、エッチング表面の反応生成物の堆積が効果的に
防止され、ドレイン−ソース電流(Ids)が高く、ま
た或いは閾値電圧Vthのより揃った化合物半導体装置、
HEMTまたはHFETを簡単な製造方法により得るこ
とができる。
【図面の簡単な説明】
【図1】 この発明に係る複合磁場型電子サイクロトロ
ンエッチング装置の断面図である。
【図2】 この発明のエッチング方法と比較するため
の、Cl2、He及びO2の混合ガスにおけるGaAsとAl
0.30Ga0.70Asのエッチング速度を示すグラフである。
【図3】 この発明のエッチング方法の、GaAs/Al
0.30Ga0.70Asの選択比のRF電力依存性を示すグラフ
である。
【図4】 この発明に係るGaAsのエッチング速度のR
F電力依存性を示すグラフである。
【図5】 この発明に係るAl0.30Ga0.70Asのエッチ
ング速度のRF電力依存性を示すグラフである。アッシ
ング方法の一工程を示すウエハの断面図である。
【図6】 この発明に係るGaAs/Al0.30Ga0.70As
の選択比のCl2濃度依存性を示すグラフである。
【図7】 この発明に係るGaAs/Al0.30Ga0.70As
の選択比のエッチングガス圧力依存性を示すグラフであ
る。
【図8】 この発明に係るAlxGa1-xAs(0<x≦
1)のエッチング速度の、Al組成依存性を示すグラフ
である。
【図9】 この発明に係るGaAs/AlxGa1-xAs(0
<x≦1)の選択比の、Al組成依存性を示すグラフで
ある。
【図10】 この発明に係る選択エッチング方法に使用
したGaAs/AlGaAsヘテロ構造を有するエッチング
試料である。
【図11】 この発明に係る選択エッチング方法を用い
て行った結果の一例を示す電子顕微鏡写真を示す図であ
る。
【図12】 この発明に係るp−HEMTsの断面構造
図である。
【図13】 この発明に係る半導体装置の製造方法の一
工程段階のウエハを示す断面図である。
【図14】 この発明に係る半導体装置の製造方法の一
工程段階のウエハを示す断面図である。
【図15】 この発明に係る半導体装置の製造方法の一
工程段階のウエハを示す断面図である。
【図16】 この発明に係る半導体装置の製造方法の一
工程段階のウエハを示す断面図である。
【図17】 この発明に係るp−HEMTsのドレイン
− ソース電流(Ids)を示すグラフである。
【図18】 この発明に係るp−HEMTsの閾値電圧
のばらつきを示すヒストグラムである。
【図19】 この発明に係るHFETの断面構造図であ
る。
【図20】 この発明に係るHFETの閾値電圧のばら
つきを示すヒストグラムである。
【符号の説明】
23 アンドープAl0.24Ga0.76As層、 24 Ga
As層、 11 ウエハ、 25 SiO膜、 6
導入口、 7 排出口、 1 主磁場コイル、
2 補助磁場コイル、 9 導波管、 4 RF
発振器、3 プラズマ生成室、 10 基板ホルダ
ー、 31 半絶縁性GaAs基板、 62 レジス
トパターン、 41 リセス、 63 SiO膜、
42 貫通穴、 43 T型ゲート電極、 37
電子供給層、 35活性層、 74 活性層

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 Alを含む第1のIII−V族系化合物半導
    体層とこの上に積層された実質的にAlが除かれた第2
    のIII−V族系化合物半導体層とを有するウエハの、前
    記第2のIII−V族系化合物半導体層上に所定パターン
    のエッチングマスクを形成する第1の工程と、 エッチングガスの導入口と反応ガスの排出口と前記エッ
    チングガスをプラズマ化するプラズマ生成手段とを有し
    外部雰囲気からの密閉が可能な反応室内に配設された支
    持台に、エッチングマスクが形成された前記ウエハを支
    持する第2の工程と、 前記導入口を介してフッ素を除くハロゲンガスと酸素ガ
    スと窒素ガスとを含むエッチングガスを導入し1010
    -3以上のプラズマ密度にプラズマ化するとともにエッ
    チングマスクが形成された前記ウエハの第1のIII−V
    族系化合物半導体層をエッチングストップ層としプラズ
    マ化された前記エッチングガスにより前記ウエハの第2
    のIII−V族系化合物半導体層をエッチングする第3の
    工程と、を備えた化合物半導体の選択エッチング方法。
  2. 【請求項2】 第1のIII−V族系化合物半導体をAlx
    Ga1-xAs(0<x≦1)とし、第2のIII−V族系化合
    物半導体をGaAsとしたことを特徴とする請求項1記載
    の化合物半導体の選択エッチング方法。
  3. 【請求項3】 エッチングガスに含まれる窒素ガスの濃
    度が5%以上であることを特徴とする請求項1または請
    求項2記載の化合物半導体の選択エッチング方法。
  4. 【請求項4】 エッチングガスのガス圧が1mTorr以下
    であることを特徴とする請求項1ないし請求項3のいづ
    れか一項に記載の化合物半導体の選択エッチング方法。
  5. 【請求項5】 III−V族系化合物半導体基板上に順次
    積層されたAlを含む第1のIII−V族系化合物半導体層
    とこの上に積層された実質的にAlが除かれた第2のIII
    −V族系化合物半導体層とを有するウエハの、前記第2
    のIII−V族系化合物半導体層上に所定のマスクパター
    ンを形成し、このマスクパターンをマスクとしてエッチ
    ングによりその底部に第2のIII−V族系化合物半導体
    層が残るようにリセスを形成する第1の工程と、 前記リセスの底部に所定の開口を有するように、前記第
    2のIII−V族系化合物半導体層上にエッチングマスク
    を形成する第2の工程と、 エッチングガスの導入口と反応ガスの排出口と前記エッ
    チングガスをプラズマ化するプラズマ生成手段とを有し
    外部雰囲気からの密閉が可能な反応室内に配設された支
    持台に、エッチングマスクが形成された前記ウエハを支
    持する第2の工程と、 前記導入口を介してフッ素を除くハロゲンガスと酸素ガ
    スと窒素ガスとを含むエッチングガスを導入し1010
    -3以上のプラズマ密度にプラズマ化するとともにエッ
    チングマスクが形成された前記ウエハの第1のIII−V
    族系化合物半導体層をエッチングストップ層としプラズ
    マ化された前記エッチングガスによりエッチングし、ウ
    エハの前記第2のIII−V族系化合物半導体層に前記第
    1のIII−V族系化合物半導体層に達する開口部を形成
    する第3の工程と、 リセス底部に露呈した前記第1のIII−V族系化合物半
    導体層上に前記開口部を介して導電層を積層しゲートを
    形成する第4の工程と、を備えた化合物半導体装置の製
    造方法。
  6. 【請求項6】 第1のIII−V族系化合物半導体をAlx
    Ga1-xAs(0<x≦1)、第2のIII−V族系化合物半
    導体をGaAs、そしてIII−V族系化合物半導体基板を
    GaAs基板としたことを特徴とする請求項5記載の化合
    物半導体装置の製造方法。
  7. 【請求項7】 第1の工程においてAlxGa1-xAs層に
    電子供給層としての導電性AlxGa1-xAs層を形成する
    とともに、この導電性AlxGa1-xAs層を、活性層とし
    てのアンドープInGaAs層を介してGaAs基板上に形
    成することを特徴とする請求項6記載の化合物半導体装
    置の製造方法。
  8. 【請求項8】 第1の工程においてAlxGa1-xAs層に
    導電性AlxGa1-xAs層を形成するとともに、この導電
    性AlxGa1-xAs層を、同じ導電型を有する活性層とし
    ての導電性GaAs層を介してGaAs基板上に形成するこ
    とを特徴とする請求項6記載の化合物半導体装置の製造
    方法。
  9. 【請求項9】 エッチングガスに含まれる窒素ガスの濃
    度が5%以上であることを特徴とする請求項5ないし請
    求項8のいずれか一項に記載の化合物半導体装置の製造
    方法。
  10. 【請求項10】 エッチングガスのガス圧が1mTorr以
    下であることを特徴とする請求項5ないし請求項9のい
    ずれか一項に記載の化合物半導体装置の製造方法。
JP8236440A 1996-09-06 1996-09-06 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法 Pending JPH1083985A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8236440A JPH1083985A (ja) 1996-09-06 1996-09-06 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法
US08/835,740 US5942447A (en) 1996-09-06 1997-04-10 Method of selectively etching compound semiconductor and method of manufacturing compound semiconductor device using the selective etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8236440A JPH1083985A (ja) 1996-09-06 1996-09-06 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1083985A true JPH1083985A (ja) 1998-03-31

Family

ID=17000793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8236440A Pending JPH1083985A (ja) 1996-09-06 1996-09-06 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5942447A (ja)
JP (1) JPH1083985A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118327A (ja) * 2000-10-06 2002-04-19 Furukawa Electric Co Ltd:The 化合物半導体装置の製造方法
JP2005191343A (ja) * 2003-12-26 2005-07-14 Ricoh Co Ltd 面発光レーザの製造方法および面発光レーザおよび光伝送システム

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232159B1 (en) * 1998-07-22 2001-05-15 Matsushita Electric Industrial Co., Ltd. Method for fabricating compound semiconductor device
JP2001185698A (ja) * 1999-12-24 2001-07-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2003529930A (ja) * 2000-03-30 2003-10-07 東京エレクトロン株式会社 ドライシリル化プラズマエッチング方法
JP2002118122A (ja) * 2000-10-06 2002-04-19 Nec Corp ショットキゲート電界効果トランジスタ
US6734111B2 (en) * 2001-08-09 2004-05-11 Comlase Ab Method to GaAs based lasers and a GaAs based laser
US20030077910A1 (en) * 2001-10-22 2003-04-24 Russell Westerman Etching of thin damage sensitive layers using high frequency pulsed plasma
US7262137B2 (en) * 2004-02-18 2007-08-28 Northrop Grumman Corporation Dry etching process for compound semiconductors
US7321132B2 (en) * 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
KR100612947B1 (ko) * 2005-06-30 2006-08-14 주식회사 하이닉스반도체 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법
US8497527B2 (en) * 2008-03-12 2013-07-30 Sensor Electronic Technology, Inc. Device having active region with lower electron concentration
US20120083129A1 (en) 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
US8803158B1 (en) * 2013-02-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2995794B2 (ja) * 1990-04-09 1999-12-27 日本電気株式会社 ▲iii▼−▲v▼族化合物半導体基板のエッチング方法
JPH06224158A (ja) * 1993-01-26 1994-08-12 Sony Corp ドライエッチング方法
JPH0766175A (ja) * 1993-08-31 1995-03-10 Mitsubishi Electric Corp In系化合物半導体のエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118327A (ja) * 2000-10-06 2002-04-19 Furukawa Electric Co Ltd:The 化合物半導体装置の製造方法
JP2005191343A (ja) * 2003-12-26 2005-07-14 Ricoh Co Ltd 面発光レーザの製造方法および面発光レーザおよび光伝送システム

Also Published As

Publication number Publication date
US5942447A (en) 1999-08-24

Similar Documents

Publication Publication Date Title
WO2012102237A1 (ja) 半導体装置の製造方法、および半導体装置
JPH1083985A (ja) 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法
EP0397148B1 (en) Heterostructure device and production method thereof
JP2003086608A (ja) 電界効果トランジスタ及びその製造方法
US5370767A (en) Selective dry etching method for compound semiconductor and production method of semiconductor device
Salimian et al. Damage studies of dry etched GaAs recessed gates for field effect transistors
EP0755069B1 (en) Method of making In-containing III/V semiconductor devices
US20030077910A1 (en) Etching of thin damage sensitive layers using high frequency pulsed plasma
JP2003229413A (ja) ドライエッチング方法
Nagayama et al. Suppression of gate leakage current in n-AlGaAs/GaAs power HEMTs
JP3380139B2 (ja) 高電子移動度トランジスタおよびその製造方法
Tomosh et al. Investigation of the fabrication processes of AlGaN/AlN/GaN НЕМТs with in situ Si 3 N 4 passivation
CN113555283A (zh) 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
Liu et al. Etch-stop process for precisely controlling the vertical cavity length of GaN-based devices
US6232159B1 (en) Method for fabricating compound semiconductor device
Xu et al. The importance of electrochemistry-related etching in the gate-groove fabrication for InAlAs/InGaAs HFETs
JP3945195B2 (ja) 電子デバイスの製造方法
Duran et al. Atomic force microscopy investigations of dry etched gate recesses for InGaAs/InAlAs‐based high‐electron‐mobility transistors using methane–hydrogen reactive ion etching
Ren et al. Dry etching bilayer and trilevel resist systems for submicron gate length GaAs based high electron mobility transistors for power and digital applications
Murrell et al. Low damage processing of III-V devices by ECR plasma techniques
JPH06224158A (ja) ドライエッチング方法
Lee et al. Device characteristics of AlGaAs/InGaAs HEMTs fabricated by inductively coupled plasma etching
Humphreys et al. ECR RIE-enhanced low pressure plasma etching of GaN/InGaN/AlGaN heterostructures
Shul et al. High‐Density Etching of Group III Nitride Ternary Films
Dwidar et al. Normally-off AlN/GaN HEMTs with a DIBL of 1.15 mV/V for RF Applications