TW506122B - Semiconductor-element and its production method - Google Patents
Semiconductor-element and its production method Download PDFInfo
- Publication number
- TW506122B TW506122B TW090104164A TW90104164A TW506122B TW 506122 B TW506122 B TW 506122B TW 090104164 A TW090104164 A TW 090104164A TW 90104164 A TW90104164 A TW 90104164A TW 506122 B TW506122 B TW 506122B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric
- capacitor
- electrode
- layer
- lower electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
506122 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() … 本發明涉及一種半導體組件(其具有MIM電容器)及其製 造方法。 爲了製成積體電子電路,亦需積體被動元件,例如, 電阻,線圈及電容。積體電容器在許多應用中應具有儘 可能小之串聯電阻此種需求可藉由使用所謂MIM( me t a 1 -Isolator-metal)電容器來達成。若使用此種多層金屬層 中通常存在之金屬面及金屬間介電質,則可製成面積比 (s pec i f i c電容很小(典型上小於0 . 1 f f / // m2)且容許度 (tolerance)較20%還大之電容器。就最佳化之MIM電容 器而言,通常使用特定之隔離層且大部份都使用一種薄 的特定之上(upper)金屬電極。 可能之製造方法依據不同之中間產品以橫切面方式顯 示在第1A至1F圖中。在第1A圖中以橫切面所示之層結構 中,最下方存在一種鈍化層1 0,其可施加在半導體層結 構上作爲隔離層或可以是一種由一個多個金屬面所構成 之金屬層(其具有金屬間介電質)之最上方之介電質。一 種施加於鈍化層1 0上之標準金屬層在本例子中具有一種 三明治結構,其包括··下(u n d e r)導電層1 1,上導電層1 2 以及一種介於其間之隔離層13。上導電層12用作MIM電容 器之下電極。在此層12上沈積電容器介電質3(例如,厚 度小於0 . 1 μ m之電漿氮化物)且隨後沈積另一薄的金屬層 ,其用作此電容器之上電極(例如,接近0 . 1// m厚之ΤΜ N) 。藉由適當之遮罩使上電極2被結構化,其中此電容器介 電質3或其下方之導電層1 2用作蝕刻停止層。此步驟之結 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —^—*—-------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 506122 A7 B7 五、發明說明(2 ) (請先閱讀背面之注意事項再填寫本頁) 果顯示在第1B圖中。依據第1C圖,使標準金屬層1結構 化成一種MIM電容器123及一種導電軌14。在第1D圖中顯 示此種結構之上側埋入一種覆蓋用之介電質5中。依據第 1E圖,在介電質5中對接觸孔6進行蝕刻,這些接觸孔6 用作金屬層之電性接點。以習知之方式使各接觸孔被塡 滿,以形成第1F圖所示之結構。在接觸孔中首先在接觸孔 塡料(典型材料是鎢)塡入此接觸孔6中之前沈積一種鹼金 屬(大部份是TWTiN)。這樣可形成電容器下電極(接觸孔塡 料8 1 ),電容器上電極(接觸孔塡料83 )之電性接點 , 經濟部智慧財產局員工消費合作社印製 此種習知方法之另一種方式顯示在第2A至2F圖中。現 在又從標準金屬層1開始依據第2B圖在施加電容器之上電 極之前對該金屬層進行結構化。在導電軌1 4被結構化之 後施加電容器介電質30及薄的導電層20(其用作電容器上 電極)。在此種上導電層20結構化之後此電容器介電質30 仍保存在此結構之上側上之導電軌1 4之區域中,使導電 軌在三個側面中仍由此介電質所圍繞。依據第2D至2F圖 ,以對應於第1D至1F圖所示之方式來施加該覆蓋用之介 電質5,對各接觸孔6進行蝕刻且使該鹼金屬及接觸孔塡 料塡入該孔6中。依據第2E圖對各接觸孔6進行蝕刻時亦 須使電容器介電質30被蝕刻出缺口。若電容器介電質30 同樣在電容器上電極結構化時完全由其餘之表面去除, 則有下述之危險性:該處以一般方式所施加之最上方之 抗反射層(大部份是T i N )會一起被去除。此抗反射層與原 來之導電軌材料(例如,AlCu及其下方之鹼金屬一起形成 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 506122 Λ7 Β7 五、發明說明() 三明治結構’其整體性對此金屬化系統之電子遷移性是 很重要的。藉由蝕刻過程使此種三明治結構被破壞或至 少受損。在即將製成之MIM電容器外部區域中首先在製成 各接觸孔6時由各導電層(通常是金屬層)之表面使電容器 介電質被去除。 依據第3A至3E圖,製成各MIM電容器之其它可能方式 是:在第3B圖之介電質中在已結構化之標準金屬層上在施 加一種金屬間介電質4之後在該上導電層1 2上形成一種缺 口 9作爲視窗。在表面上及此缺口中依據第3C圖而沈積此 電容器介電質30。然後依據第3D圖而對各接觸孔6進行倉虫 刻。在施加一種可能需要之鹼金屬層7之後形成此電容器 下電極(接觸孔塡料8 1 )及導電軌(接觸孔塡料83 )之電性 接點。此缺口 9同樣接觸孔塡料之金屬塡入。因此形成電 谷益上電極8 0。此種方法之缺點是:在沈積該驗金屬層 之前須進行一種淨化過程以改良各接觸電阻。此種淨化 過程會使此時裸露之電容器介電質變薄且可能會受損; 電容器介電質在此種具有金屬間介電質4之層構造中仍保 持著而成爲另一層且會對此種金屬層系統之特性有不良 影響(應力,H2擴散時之阻止作用)。 向ΜIΜ電容器積體化於積體電路時之此種製程中會形成 二種問題。此種製程及層序列在一般之方法(如第1至3圖 所示)中有一部份會有重大之變化。具有積體式ΜΙΜ電容 器之此種元件之製法及不具備此種ΜIΜ電容器者之製法之 間之不同會使金屬層系統有不同之特性,特別是與此電 本纸張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂-------- -線{ 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 506122 Λ7 B7____ 五、發明說明(4 ) 路之可靠性有關者。使MIM電容器達成高的面積比電容値 是困難的,這是因爲在使用薄的電容器介電質時會很快 地出現可靠性及容許度(tolerance )之問題。這主要是: 下電極(其通常是AlCu或AlSiCu)會由於其典型之微粒結 構而具有較粗糙之表面,此種表面在下一製程中亦可改 變。此外,此種表面在一般之方法中會承受此製程中一 系列之步驟,其可進一步使表面品質劣化。此電容器介 電質在沈積之後及上電極形成之前仍會承受此製程中之 一些步驟,其對介電質表面或層特性有不良之影響。. 在US 5 39 1 905中描述一種積體電路及其製法,其中 在電容器用之由多晶矽構成之下電極及該電容器介電質 都形成之後沈積此種電容器用之由多晶矽所構成之上電 極以及一種電晶體用之接觸電極。 在DE1 98 38 435A1中描述一種半導體記憶體之製法, 其中在一種隔離膜中之開口中沈積一種由多晶矽所構成 之電容器下電極。 本發明之目的是設計一種具有積體電容器之半導體組 件,其可簡易地以傳統製程製成且可避開本文開頭所述 之困難性。此外,本發明亦提供一種相關之製法。 此目的以具有申請專利範圍第1項特徵之半導體組件或 以具有第5項特徵之製造方法來達成。其它形式描述在申 請專利範圍各附屬項中。 在本發明之組件中,電容器介電質及薄的上電極不是 像一般情況那樣。施加在一種較厚之粗糙金屬層(其由標 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) —„— ·—--------------訂-------丨·線"^1^· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 506122 A7 __B7___ 五、發明說明(5 ) 準金屬層製成)上,而是首先形成一種最佳之薄之下電極 層及最佳化之受保護之電容器介電質且進行結構化,其 上施加金屬面且使其被結構化而用作其它積體元件之電 性接點及一般之導電軌。電容器介電質因此可沈積在很 平滑之(較佳是金屬性之)表面上且在沈積之後藉由薄的 同樣是金屬性之層(例如,T 1 N )而被密封且受到保護,使 其不會由於其它步驟而變薄或受損。特別有利的是:所 存在之另一層(其形成MIM電容器之下電極)只存在於MIM 電容器之區域中,使其餘之層結構相對於不具備電容器 之結構而言並未改變。本發明之元件因此允許此電容器 以較小之製程容許度整合在一般製程之範圍中,而不必 改變目前此種不具備電容器之結構之半導體結構。 以下依據二種製法之較佳實施例來準確地描述本發明 之組件。 第4A至4F或5A或5F是在不同之製程步驟之後一些中 間產品之橫切面。 如第4A圖所示,首先在隔離用之鈍化層10(其可以是中 間氧化物或金屬間介電質)上沈積一種薄導電層(較佳是 金屬)作爲下電極2。隨後儘可能直接在下電極2上施加電 性隔離層作爲電容器介電質3。此電容器介電質3同樣具 有儘可能小之層厚度且較佳是由介電常數較大之材料(例 如,SBN4或氧化鉅)所構成。然後施加一種導電外罩層 以封閉此介電質且用作此電容器之上電極1 1。以此導電 層1 1快速地封閉電容器介電質3可保護介電質使不會變薄 -7- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) I J----------^^裝--------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 506122 A7 __JB7___ 五、發明說明(6 ) 及不會受其它步驟所損害。這些層2,3,11可藉由一般 之步驟,濺鍍,蒸鍍’ CVD,PVD或電鍍沈積而製成。 (請先閱讀背面之注意事項再填寫本頁) 依據第4B圖,然後藉助於微影術及適當之蝕刻步驟使 已施加之此種層序列被結構化。在此處所使用之光阻被 去除及進行所需之淨化過程之後’此製程就像多層金屬 化過程一樣以金屬層(例如’導電軌金屬及抗反射層)之 沈積及其結構化而繼續進行。 經濟部智慧財產局員工消費合作社印製 第4C圖顯示一種結構,其具有一種標準金屬層1及其中 已結構化之導電軌1 4。此電容器之上電極11現在是此標 準金屬層拉一部份。隨後之結構化在本例子中依據第4D 圖使電容器介電質3之一部份裸露。標準金屬層1此處亦 包含一種三明治結構,其由下導電層11,上導電層1 2及 介於其間之隔離層1 3所構成。此種結構以介電質5覆蓋, 其中依據第4E圖所形成各接觸孔6。在下電極用之接觸孔 之區域中對先前之結構化步驟中所裸露之電容器介電質 進行蝕刻。依據第4F圖,利用先前技藝中所使用之接觸 孔塡料而在鹼金屬7上形成該下電極(接觸孔塡料84 ),上 電極(接觸孔塡料85)及導電軌(接觸孔塡料83)用之電性 接點。各接觸孔可以是各別之圓柱形開口。依據第4E, 4F圖之橫切面之圖解,各接觸孔亦可以是圓環形之開口 ,其沿著各別電容器電極之邊緣而配置著。 利用這些施加於電容器介電質3上之金屬層之結構化以 獲得第4C圖之結構,則下電極2之表面上之這些區域(其 位於已製成之電容器之上電極1 1之下方之此區域之側面) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 506122 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 上之電容器介電質3可被祛除。然後依據第4E圖來形成各 接觸孔6時直接在該下電極2之未由電容器介電質3所覆 蓋之表面上之介電質5被蝕刻去除。各接觸孔之蝕刻因此 可簡化,這是因爲只需經由介電質5來進行蝕刻而不必另 外徑由介電常數較大之材料所構成之電容器介電質來進行 蝕刻。 在依據第5A至5F圖來進行時下電極2之接點之製成是 與上述實施例不同的。第5 A圖顯示:在本實施例中爲了連 接該下電極2,則在鈍化層1 0中須設置一些接觸孔,其在 沈積該下電極2之前以接觸孔塡料1 8 (較佳是在鹼金屬1 7 上)塡入。其餘之各步驟是與第4圖之實施例相同,當然 不同接點:依據此電容器之下電極2用之第5E圖,介電質 中不需製成上述之各接觸孔。 符號之說明 1 .....標準金屬層 2 .....上電極 3 .....電容器介電質 5 .....介電質 6 .....接觸孔 7 .....鹼金屬層 9.....缺口 11____下電極 12....上導電層 1 3 ....隔離層 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297 --L----------- I------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 506122
f/年厶月z〇s修正/更鬼/轉I 五、發明說明(8) 14 導電軌 17 鹼金屬 18 接觸孔塡料 20 導電層 30 電容器介電質 80 電容器-電極 81,82,83 接觸孔塡料 圖式簡單說明 第1A至1F圖 半導體組件之不同之中間產品之橫切面。 第2A至2F圖 習知方法之另一種方式。 第3A至3E圖 製造MIM電容器之另一種可能方式。 第4A至4F圖 在一種製造方法之各步驟之後該中間產品 之橫切面。 第5A至5F圖 在一種製造方法之各步驟之後該中間產品 之橫切面。 -ίο-
Claims (1)
- [22 〜曰絛正/吏正/補患 六、申請專利範圍 第90104164號「半導體組件及其製造方法」專利案 (91年6月修正) Λ申請專利範圍 1. 一種半導體組件,其包含:一種電性接觸用之上側及一 種積體化於此上側中之電容器,此電容器具有:一個下 電極,一個配置於上側附近之上電極,及一種電容器介 電質,於是至少一個電極可由導電軌用之金屬面所形成’ 其特徵爲: -該下電極(2)由一個特定之金屬電極層所形成, -該上電極(11)由導電軌用之金屬面所形成。 2. 如申請專利範圍第1項之半導體組件,其中該下電極是 TiN。 3. 如申請專利範圍第1或2項之半導體組件,其中 -上側是以一種介電質(4,5)覆蓋,此種介電質(4,5)用作 鈍化層或金屬間介電質, -在上電極(11)和下電極(2)之間存在另一介電常數較大 之介電質作爲電容器介電質(3)。 4. 如申請專利範圍第1項之半導體組件,其中此電容器介 電質(3)是Si3N4或氧化鉬。 5. 如申請專利範圍第3項之半導體組件,其中此電容器介 電質(3)是Si3N4或氧化鉅。 6. 如申請專利範圍第1項之半導體組件,其中此電容器介 電質(3)覆蓋該下電極(2)之表面,其粗糙性較該上電極(11) 之表面者還小。 506122 六、申請專利範圍 7·如申請專利範圍第3項之半導體組件,其中此電容器介 電質(3)覆蓋該下電極(2)之表面,其粗糙性較該上電極(11) 之表面者還小。 8.—種半導體組件之製造方法,此半導體組件具有積體電 容器,其特徵爲: 在第一步驟中在組件結構之上側上施加一種鈍化層 (10), 在第二步驟中在鈍化層(10)上沈積金屬層作爲此電容 器之下電極(2), 在第三步驟中沈積介電質層作爲電容器介電質(3), 在第四步驟中沈積一種金屬面, 在第五步驟中使金屬面被結構化成導電軌及/或接觸 面和結構化成此電容器之上電極(11), 在第六步驟中沈積至少一種覆蓋用之介電質(5), 在第七步驟中在介電質(5)中形成該下電極(2)用之接觸 孔(6)及/或形成上電極(11)且以導電材料塡入。 9·如申請專利範圍第8項之方法,其中在第二步驟中沈積 TiN作爲金屬層, 10·如申請專利範圍第8或9項之方法,其中 在第一步驟和第二步驟之間在另一步驟中在鈍化層中 形成各接觸孔且須設有多個由導電材料所構成之接觸孔 塡料(18),以便形成一種至鈍化層(10)下方之此種接觸面 (其用作該下電極(2)之電性接點)所需之電性連接, 在第二步驟中在接觸孔塡料(18)上沈積該金屬層。 _ -2-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10008573A DE10008573A1 (de) | 2000-02-24 | 2000-02-24 | Halbleiterbauelement und Herstellungsverfahren |
Publications (1)
Publication Number | Publication Date |
---|---|
TW506122B true TW506122B (en) | 2002-10-11 |
Family
ID=7632195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090104164A TW506122B (en) | 2000-02-24 | 2001-02-23 | Semiconductor-element and its production method |
Country Status (4)
Country | Link |
---|---|
US (1) | US6893935B2 (zh) |
DE (1) | DE10008573A1 (zh) |
TW (1) | TW506122B (zh) |
WO (1) | WO2001063652A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004303908A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
DE10341564B4 (de) * | 2003-09-09 | 2007-11-22 | Infineon Technologies Ag | Kondensatoranordnung und Verfahren zur Herstellung derselben |
KR100585115B1 (ko) * | 2003-12-10 | 2006-05-30 | 삼성전자주식회사 | 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법 |
JP2005285842A (ja) * | 2004-03-26 | 2005-10-13 | Rohm Co Ltd | 半導体装置およびその製造方法 |
US7470927B2 (en) * | 2005-05-18 | 2008-12-30 | Megica Corporation | Semiconductor chip with coil element over passivation layer |
US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
US8730647B2 (en) * | 2008-02-07 | 2014-05-20 | Ibiden Co., Ltd. | Printed wiring board with capacitor |
US8375539B2 (en) | 2009-08-05 | 2013-02-19 | International Business Machines Corporation | Method of manufacturing complimentary metal-insulator-metal (MIM) capacitors |
US9601427B2 (en) * | 2013-03-25 | 2017-03-21 | Asahi Kasei Microdevices Corporation | Semiconductor device including plural types of resistors and manufacturing method of the semiconductor device |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3186099B2 (ja) * | 1991-08-07 | 2001-07-11 | 日本電気株式会社 | バイポーラ論理回路 |
US5644151A (en) * | 1994-05-27 | 1997-07-01 | Nippon Steel Corporation | Semiconductor memory device and method for fabricating the same |
US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
JP3369827B2 (ja) * | 1995-01-30 | 2003-01-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
JP3853406B2 (ja) * | 1995-10-27 | 2006-12-06 | エルピーダメモリ株式会社 | 半導体集積回路装置及び当該装置の製造方法 |
US5926359A (en) * | 1996-04-01 | 1999-07-20 | International Business Machines Corporation | Metal-insulator-metal capacitor |
US5712813A (en) * | 1996-10-17 | 1998-01-27 | Zhang; Guobiao | Multi-level storage capacitor structure with improved memory density |
US5792681A (en) * | 1997-01-15 | 1998-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication process for MOSFET devices and a reproducible capacitor structure |
TW370715B (en) * | 1997-07-05 | 1999-09-21 | United Microelectronics Corp | Method of manufacturing bitline |
JPH11204755A (ja) * | 1998-01-08 | 1999-07-30 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
US6025226A (en) * | 1998-01-15 | 2000-02-15 | International Business Machines Corporation | Method of forming a capacitor and a capacitor formed using the method |
FR2781603B1 (fr) * | 1998-07-21 | 2000-10-06 | St Microelectronics Sa | Procede de formation d'une capacite sur un circuit integre |
JP3516593B2 (ja) * | 1998-09-22 | 2004-04-05 | シャープ株式会社 | 半導体装置及びその製造方法 |
DE19845033A1 (de) * | 1998-09-30 | 2000-04-20 | Siemens Ag | Halbleiterbauelement |
US6504202B1 (en) * | 2000-02-02 | 2003-01-07 | Lsi Logic Corporation | Interconnect-embedded metal-insulator-metal capacitor |
-
2000
- 2000-02-24 DE DE10008573A patent/DE10008573A1/de not_active Ceased
-
2001
- 2001-02-07 WO PCT/DE2001/000465 patent/WO2001063652A1/de active Application Filing
- 2001-02-23 TW TW090104164A patent/TW506122B/zh not_active IP Right Cessation
-
2002
- 2002-08-26 US US10/228,241 patent/US6893935B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2001063652A1 (de) | 2001-08-30 |
DE10008573A1 (de) | 2001-09-13 |
US6893935B2 (en) | 2005-05-17 |
US20030030094A1 (en) | 2003-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7981761B2 (en) | Method of manufacturing semiconductor device having MIM capacitor | |
US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
JP3141887B2 (ja) | 半導体集積回路のキャパシタ製造方法 | |
TW501167B (en) | Semiconductor device | |
TW393718B (en) | Capacitor of semiconductor integrated circuit and method for fabricating the same | |
US7635887B2 (en) | Integrated circuit arrangement with capacitor in an interconnect layer and method | |
TW506122B (en) | Semiconductor-element and its production method | |
US7682925B2 (en) | Capacitor and manufacturing method thereof | |
TW442894B (en) | Semiconductor integrated circuit capacitor and method of fabricating same | |
JP2601022B2 (ja) | 半導体装置の製造方法 | |
JP2004303908A (ja) | 半導体装置及びその製造方法 | |
TWI290726B (en) | Method of manufacturing passive devices on a semiconductor substrate | |
CA2252875C (en) | Semiconductor device and fabrication method thereof | |
TW492110B (en) | Electrical wiring of integrated circuit and its manufacturing method | |
US20100079929A1 (en) | Cmos compatible integrated high density capacitor structure and process sequence | |
US20020182794A1 (en) | Method of making stacked MIMCap between Cu dual-damascene levels | |
US20050082589A1 (en) | Semiconductor device and manufacturing method of the same | |
US20050250280A1 (en) | Capacitance process by using passivation film scheme | |
TW380307B (en) | Manufacturing method of interconnection layer for semiconductor | |
US10403709B2 (en) | Method for manufacturing semiconductor device | |
US20070293014A1 (en) | Method for forming metal-insulator-metal capacitor of semiconductor device | |
TW439173B (en) | Manufacturing method of capacitor having mixed-signal devices | |
KR100641536B1 (ko) | 높은 정전용량을 갖는 금속-절연체-금속 커패시터의 제조방법 | |
JP2799028B2 (ja) | キャパシタ―を備えた半導体装置 | |
JP2003031665A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |