TW495657B - Intermediate voltage control circuit having reduced power consumption - Google Patents
Intermediate voltage control circuit having reduced power consumption Download PDFInfo
- Publication number
- TW495657B TW495657B TW090103233A TW90103233A TW495657B TW 495657 B TW495657 B TW 495657B TW 090103233 A TW090103233 A TW 090103233A TW 90103233 A TW90103233 A TW 90103233A TW 495657 B TW495657 B TW 495657B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- transistor
- signal
- contact
- control circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Control Of Electrical Variables (AREA)
Description
495657 五、發明說明(l) 本發明係有關於一種積體電路晶片内的中間電壓控 發,’且特別係有關於一種中間電壓控制,用於施加 ^,給信號線例如連接至半導體記憶電路的記憶單元的數 位線或連接至感應放大器的資料線。 當不存取資料時,中間電壓控制電路用於供應中間 ^至信號線。特別I,中間電壓控制電路分別於充電路徑 木用η通迢電晶體以及於放電路徑採用p通道電晶體。 第5圖之電路圖顯示日本公開號8 —1 71 432所揭露之中 i ί Ϊ ί ί器電路的結構。第5圖所示之中間電麼產生器 -路係由參考電壓產生電路55〇以及輸出電路552所構成。 參考電壓產生電路分別產生(1 /2)Vcc + Vtn作為參考電 ^ef 1以及產生(1/2)Vcc—丨vtp丨作為參考電壓Vref2。 j出電路包括1通道M〇s電晶體521和一p通道腦電晶體 1通道刪電晶體521中,汲極電極連接至電源接點 乂及源極包極連接至輸出點54。0通道肋3電晶體522 ’源^虽電極連接至輸出點54以及汲極電極連接至接地點 。電晶體521和522在電源接點5〇〇及接地點6〇()間彼此 的!出點的電壓分別回授至參考電壓產生電路内 k^MOS電晶體501及n通道M〇s電晶體5〇4的閘極電極。
Vrefl傳送至輸出電路的n通道M〇s電晶體521的閘極電 雷^:及”以2傳迗至輸出電路的P通道MOS電晶體522的閘極 電極。電晶體521和522兩者略微導通。 如果輸出點54的電壓下降,n通道,電晶體521的導 W阻降低,因此電流經由電晶體521從電源接點_流至
495657 五、發明說明(2) 輸出點54。輸出點的電壓因而升高。同時,因為輸出點電 壓回授至參考電壓產生電路内之p通道MOS電晶體501的閘 極電極,電晶體5 0 1的導通電阻降低,因此電流流至接點 N1。電晶體521的閘極電極電壓因而升高,且輸出點54的 電壓立即回到它的起始中間電位(1/2) Vcc。 另一方面,如果輸出點54的電壓升高,p通道M〇s電晶 體522的導通電阻和η通道MOS電晶體504以同樣方式降低, 因此輸出點5 4的電壓立即回到它的起始中間電位。 傳統技術以這種方式驅使輸出點54的電位為中間電位 第5圖所示的中間電壓產生器電路中 不過 輸出裝置52内互相串聯連接的η通道M〇s電晶體52ι… ==體522略微導通,電流繼續從電源接點500流至、接、 發明概要 ,浪費的電源消耗在此區域繼續進行。 電路本發明的目的係提供一降低電源消乾的中間電壓控制 電壓;另—目的係提供-輪出穩定中間電墨的中間 根據本發明的中間電壓控制電 卜 其判斷連接至輸出點的信號線電-監視電路, 目標電壓,藉以產生一判斷信號位於或低於… 其中沒極連接至電源接點以及 n通運電晶體, 第 以及源極連接至輪
7061-3777-Pf.ptd Ρ通道電晶體,其中汲極連接至接地,輸出點 495657 五、發明說明(3) ___ 出點;以及一控制電路,其拫據接收來自監 信號及接收來自外部輸入點的致能信號而 、判斷 信號傳送至第一n通道電晶體的閘極和一第二第;;控制 送至第-D i甬指齋θ λλ I希】3虎傳 、至笫一P通道電晶體的閘極。控制電路控制: 電晶體的開關操作如下·如田玆妒彳^吨 口第一 从 下•如不致月匕“唬是啟動狀離的& α 接收自監視電路的剌鼢彳> 啼成志#咕% 初狀L的而且 制電路設定宾一Π 線的電壓為高位,控 來自監視㈣的判斷信號代表信號線的電壓為低:果;f 揸笛本略 控制#號兩者為尚位,藉以打開 掉第一和第二電晶轉, J「幵Ί布關 制電路分別-定繁* 果月匕仏號疋關閉狀態的,控 一 包 B曰肢 v 上述中間電壓控制雷高 ★士人 電路的半導體記憶元件。 '、.Ό 口本身中間電壓控制 、生為讓熟悉此技藝者對於本發明之上述 ;是附加申請專利範圍,配合所附圖更 下。 翏考砰細說明如 [圖式簡單說明] 第1圖係電路圖,_ + 士路阳贫一叙 控制電路; *'、’、本發月第只施例的中間電壓 第2圖係電路圖,顯示之 路和控制電路; ι壓控制之監視電 第3圖係顯示本發明楚—杏# 也 之電路圖; 第一貝例的中間電壓控制電路 位,精以關掉第一和第—兩曰 扛制乜說為尚
第7頁 495657 五、發明說明(4) 第4 ( a )圖係顯示經由η通 之電壓變化; 第4 (b )圖係顯示經由ρ通 之電壓變化;以及 第5圖係顯示上述傳統中 圖。 [符號說明]
Vref卜參考電壓;
Vtp〜臨界電壓; 3〜控制電路; 11〜第一η通道電晶體; 2 0〜反相電路; 3 0〜外部輸入點; 3 2〜第二控制信號; 3 4〜π或Μ電路; 3 6〜閂鎖電路; 38〜π反及,’電路; 52〜輸出裝置; 1 0 0〜電源接點; 4 0 0〜信號線; 5(Π〜Ρ通道MOS電晶體; 52卜η通道MOS電晶體; 550〜參考電壓產生電路; 以及6 0 0〜接地點。 道電晶體使電容負載充電時 道電晶體使電容負載放電時 間電壓產生器電路之電路
Vref 2〜參考電壓; 2〜監視電路; 1 0〜輸出點; 12〜第二ρ通道電晶體 21〜判斷信號; 31〜第一控制信號; 3 3〜”及π電路; 3 5〜轉換閘電路; 37〜π反或π電路; 3 9〜致能信號; 5 4〜輸出點; 2 0 0〜接地點; 5 0 0〜電源接點; 504〜η通道MOS電晶體 522〜ρ通道MOS電晶體 552〜輸出電路;
7061-3777-Pf.ptd 第8頁 495657 五、發明說明(5) 較佳實施例的詳細說明 、第1圖中,中間電壓控制電路具有:一監視電路2,用 以判斷連接至輸出點丨0的信號線4 〇 〇的電位是否高於或低 於一既定判斷電壓,藉以產生—判斷信號21 ; 一第_;n通 運,晶體11,其中没極連接至電源接點1〇〇以及源極連接 至輸出點ίο ; - s二p通道電晶體12 ’其中沒極連接 地點200以及源極連接至輸出點1〇 ;以及一控制電路3,苴 拫據接收來自監視電路2的判斷信號21及接收來自外部輸、 =點30的致能信號39而分別產生一第一控制信號傳送至 一η通暹電晶體丨〗的閘極和一第二控制信號傳送至 二P通道電晶體12的閘極。 · 。控制電路3分別控制第一和第二電晶體u、12的開關 ,才呆作如下:如果致能信號39是啟動狀態時(對於正邏電 立設為τ)而且接收自監視電路2的判斷信號 代表連接至輸出點i 〇之信號線4〇 〇的電壓為高位,搾制 ,路3分別設定第一控制信號31和帛二控制信號32為低位 精=閉第- n通道電晶體! i以及打開第二p通道電晶體i 2 的I厭Ϊ f接收自監視電路2的判斷信號21代表信號線1 0 的^為低位’控制電路3分別設定第一控制信號31和 =制信號32為高位,藉以打開第1通道電晶體 閉弟二Ρ通道電晶體12。 。如果致能信號39是關閉狀態時(對於正邏輯電路,、羅 位設為控制電路3設定第一控制信號3ι為低= 而第一控制信號32為高位,藉以關掉第一和第二電晶體Η 495657 五、發明說明(6) 、12 〇 中間電壓控制電路於信號線4 0 〇的電位設為高位時的 操作將說明如下。 如上所述,在這種情況下,將第一控制信號3 1和第二 控制信號3 2個別設為低位,以及關掉連接至電源接點1 〇 〇 的第一η通道電晶體Π和打開連接至接地點2〇〇的第二p通 道電晶體1 2。因此’電流從信號線4 0 0流至接地點2 〇 0,藉 此累積於信號線400電容負載的電荷經由第二ρ通道電晶體 1 2被放電至接地點2 0 0。 例如 1 994 年tiaiiukan 所出版的” Advanced
Electronics 通道電晶體可 道電晶體可以 特別是, 電,輸出電壓 相反地, 電,輸出電壓 V t η )低於電源 壓Vtn。第4圖 因此,如 晶體1 2放電, 於接地點的大 在此情況 接點電壓和接
I 一9 ; Super LSI Memoryπ 中第 6 1 頁所述,Ε 以有效充電但放電效率較差。相反地,η通 有效放電但充電效率較差。 如果已充電的電容負載經由ρ通道電晶體放 會漸漸地接近ρ通道電晶體的臨界電壓vtp 如果已放電的電容負載經由η通道電晶體充 會漸漸地接近電壓(VDD —vtn)。電壓(VDD- 接點電壓VDD的大小為η通道電晶體的臨界1 係此操作的說明圖。 亡所述’當已充電的信號線4 0 0經由ρ通道1 ^號線400的電壓漸漸地接近一電壓,其高 小係電壓ρ通道電晶體12的臨界電壓vtp。 ’如果監視電路的判斷電壓設為介於電》 地點電壓間的中間電壓,也就是說,設為(
7061-3777-Pf.ptd 弟10頁 495657
/ 2 ) V D D ,以及p通道雷曰麟i。 电日日體12的臨界電壓vtD$ A离於Π /2)VDD的電壓,此係上述七丨齡φ芮 Ρ。又為同於(1 士日日& “ a ^ 4 4斷電壓,信號線400的電壓在 Φ . ^ ^ ^ ^ ^ a 電位電壓。因此,信號線400的 電位穩疋於p通道電晶體1 ?沾故田泰成、^ 日瓶iZ的臨界電壓Vtp。此時,當信號 線400的電壓穩定時,第_n、sβ ^ .-s A J n通道電晶體11維持關閉,因此 無貝通电流流入電晶體1 1。 現在將言兒明、本實施例t中間t壓控制電路的操作於信 號線400的電位為低位時的情況。如上所述,第一和第二 控Λ,31、32j皮設為高位,藉此連接至電源接•點的第一一 η通這電晶體U導通以及連接至接地點的第通道電晶體 12關閉。因此,電流從電源接點1〇〇流至信號線4〇 線400的電容負載係藉由第_n通道電晶體n來充電。〜 同樣在此情況下,信號線400如上所述藉甴第一^通道 電晶體11充電,但是信號線400的電壓逐漸接近電壓(VDD〜 Vtn),電壓(VDD-Vtn)低於電源接點電壓的大小只有11通 電晶體11的臨界電壓vtn。 、在此實施例中,如果監視電路的判斷電壓設為介於電 源接點電壓和接地點電壓間的中間電壓,也就是說,設^ (1/2)VDD ,以及η通道電晶體11的臨界電壓vtn設為高X於' 判斷電壓(1/2)VDD的電壓,那麼信號線電壓在中間電位期 間被判斷為低態。因此,信號線電壓的穩定電壓係低於電 源接點電壓以η通道電晶體1 1的臨界電壓v t n的電壓大小。 此時,當信號線400的電壓穩定時,第二p通道電晶體 1 2維持關閉,藉此防止貫通電流流入電晶體1 2。 一
7061-3777-Pf.ptd 495657 五、發明說明(8) 第2圖中,監視電路2以反相電路2〇來實施,反相電路 2_0具有一臨界點可判斷信號線4〇〇的電位是否高於或低於 判斷電壓,此判斷電壓係介於電源接點電壓和接地 點電壓(通常是〇V)的中間電壓(1/2)VDD。 尚且,第一n通道電晶體丨丨的臨界電壓hn和第二p通 運電晶體1 2的臨界雷屨V t η公B丨丨却·炎^ ^ 1 ㈣的電壓。 Ρ刀別叹為w間電壓(1/2) 的”及m3利用輸入有判斷信號21輸出和致能信號39 r二Γί 產生第一控制信號31,並利用輸入有判斷 =2〗和致能信號39的反相信號的,,或"電路34以 控制信號32。 座生弟一 苐3圖係顯示本發明箆-告& 之雷蹊m。楚二 戶例的中間電壓控制電路 3差別在控制電路3具有*致能信號3 電圖,一 :二反相電路所實施的閃鎖電糊用以閃鎖轉換開= 出的判斷信號…,第一控制信號由 二電= U信號39的反相信號的1或"電斷= 二控制信號由輸入有刻齡户咕〇 , < ^ 以及第 路38所產生。 ⑺化戒21和致能信號39的”反及"電 由於此問鎖電路,即使信號線4〇〇 ,亦可固定判斷信號21而彳旱以/士 „ # / +規則k化 的電壓。 侍以在中間電位期穩定輪出點1 〇 在第一和第二實施例中,判斷信號或致能信號當然可
495657 五、發明說明(9) 以改變為正或 的邏輯電路結 此外,易 路。 又,也易 部結合中間電 如上所述 路設定判斷電 路徑的判斷電 高於放電路徑 中間電壓控制 壓以控制信號 抑制貫通電流 號0 負邏輯信號,藉以修正臣&鉬 構。 i正现硯電路或控制電路 於製造上述一般CMOS製程的中 幻T間電壓控制電 於將本發明的中間電壓控制 壓控制電路的半導體記憶^路内 ’本發明的中間電壓批岳丨f雷々 ;:為_心= 電電 ^之第n通道電晶體,以及臨界電壓設為 的的判斷電壓之第二ρ通道電晶體。此外, 電路使用監視電路來回授那些電晶體的閘電 。因此,本發明提供的中間電壓控制電路可 的產生、降低電源消耗、以及輸出穩定信 ,然本發明已以特殊實施例說明如上,但根據說明書 以及等效發明的完整範圍,本發明之保護範圍當視後附i 申請專利範圍所界定者為準。
Claims (1)
- 495657、申請專利範圍 k 一種中間電壓控制電路,包括·· 以及:以=,具有第一通道』並連接於-電源接點 源接點有;::】供ί述輸出點連接於-信號線,上述電 以及接ii之認:3體’具有第二通道型並連接於上述輸出點 的電位::::斷ίί於以上及述輸出點,並根據上述信號線 點,上:::具有一供應有-致能信號的外部輸入接 第—和第:電晶Ξ連接至上述監視電路,並分別控制上述 應上i::::f信號為啟動狀態時,上述控制電路回 關閉上以二:㈡ΓΓΓ電晶體其中之-並 作於A Μ μ 、第—電曰曰體中之另一個,以及當上述致能 ^ ^:才狀態時,上述控制電路關閉第一和第二電晶體 豆中 =明專利範圍第1項所述之中間電壓控制電路, ^位。a ""視電路判斷上述信號線的電位是否高於一判斷 里击3卜ΐ 11青專利範圍第2項所述之中間電壓控制電路, 線的電::J電路打開上述第一電晶14 ’因此當上述信號 二電曰俨右乂上返判斷電壓時’使上述信號線經由上述第 線並打開上述第二電晶•,因此當上述信號 ' 门;述判斷電壓時,使上述信號線經由上述第4^657 六、申請專利範圍 一電晶體放^;。 4.如申請專利範圍第2項所述之中間電壓控制電 其中上述判斷電壓的電位係介於電源電壓和接地 , 電壓值。 間的一 5·如申請專利範圍第1項所述之中間電壓控制 /、中上述監視電路包括一反相電路。 路, 6·如申請專利範圍第i項所述之中間 其中上述第-通道型電晶體係一N通道電晶體 二通道型電晶體係一P通道電晶體。 上述第 盆Λ t申請專利範圍第1項所述之中間電壓控制電路 其中上述控制電路包括:一”及”電路,輸入 路, 號和判斷信號,並提供一第一控制信號第核 ;以及一π痞丨丨恭攸 认 > · ^ 包晶體 α 次私路,輸入有上述致能信號和一上诚別辦片 =的反相信號’並提供一第二控制信號給上述第二電晶。 8·如申請專利範圍第1項所述之中間電壓控 制:r括:一開關,連接至上述 上路連;二反或|,、電路,連接至 I权供第一控制信號給上述第一電·晶體、一 ,問鎖電路的"反及,,電路、以及上述外部輸入接!接一上 提供一第二控制信號給上述第二電晶體。·’-、’ 並二ΐ π專利範圍第8項所述之中間電壓控制電路, 之歼|在上述致能信號為啟動狀態時被打開。7061-3777-Pf.ptd 第15頁 495657 _— 六、申請專利範圍 1 0 ·如申請專利範圍第2項所述之中間電壓控制電路, 其中上述第一和第二電晶體兩者異有一臨界電壓’其絕财 值高於上述判斷電位的絕對值。 11 · 一種中間電壓控制電路,包括: 一第一電晶體,連接於一電源接點以及一輸出點之間 ,上述輸出點連接於一信號線,上述電源接點有電源電壓 供應,上述第一電晶體係一 N通道電晶體; 一第二電晶體,連接於上述輸出點以及接地之間,上 述第一電晶體係一p通道電晶體; 監視電路,具有一連接於 之間的第一反相器;以及一控制電路,具有:一”及”電路,其輸入端係提供一 致能信號的一外部輸入接點和上述監視電路的第一 it Ml ^ ^ ^ ’,仏一第一控制信號給上述第一電晶體的閘極;以及 或電路,其輸入端係通過一第二反相器的上述外 入接點和上述第_技驻 * ^ ^ 4輕 二電晶體的接亚…第-控制信號給上述 1 2 ·+ 一種中間電壓控制電路,包括: =第一電晶體,連接於一電源接點以及一 ,上述輸出點連接於一 令 ' “、七之 供應,上述第:T」線述電源接點有電源雷 t这第一電晶體係一 N通道電晶體; “、十、穿一第二電晶體,連接於上述輸出點以及接蚰夕„ 逑第^晶體係一 P通道電晶體; 及接地之間, 視電路,具有一連接於上述輸出點和 495657 六、申請專利範圍 之間的第一反相器;以及 一控制電路,具有一連接於上述第一接點和一第二接 點間的轉換閘、一連接於上述第二接點和一第三接點間的 閂鎖電路、一連接於上述第三接點和經由一第二反相器之 一外部輸入接點的π反或π電路,並提供一第一控制信號給 上述第一電晶體的閘極、以及一’'反及π電路,上述”反及π 電路的輸入連接至上述第三接點和上述外部輸入接點並提 供一第二控制信號給上述第二電晶體的閘極。7061-3777-Pf.ptd 第17頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000089637A JP3463988B2 (ja) | 2000-03-28 | 2000-03-28 | 中間電位化回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW495657B true TW495657B (en) | 2002-07-21 |
Family
ID=18605368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090103233A TW495657B (en) | 2000-03-28 | 2001-02-14 | Intermediate voltage control circuit having reduced power consumption |
Country Status (4)
Country | Link |
---|---|
US (1) | US6650152B2 (zh) |
JP (1) | JP3463988B2 (zh) |
KR (1) | KR100403646B1 (zh) |
TW (1) | TW495657B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001015322A1 (de) * | 1999-08-25 | 2001-03-01 | Infineon Technologies Ag | Treiberschaltung und verfahren zum betreiben einer treiberschaltung |
US6649476B2 (en) * | 2001-02-15 | 2003-11-18 | Micron Technology, Inc. | Monotonic dynamic-static pseudo-NMOS logic circuit and method of forming a logic gate array |
US6975134B2 (en) * | 2004-04-08 | 2005-12-13 | International Business Machines Corporation | Buffer/driver circuits |
US10156593B2 (en) * | 2016-06-21 | 2018-12-18 | Texas Instruments Incorporated | Method and circuitry for measuring current |
JP2021129255A (ja) * | 2020-02-17 | 2021-09-02 | ミツミ電機株式会社 | パルス信号送信回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3626521B2 (ja) | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
KR100298182B1 (ko) * | 1997-06-24 | 2001-08-07 | 박종섭 | 반도체메모리소자의출력버퍼 |
JP3152204B2 (ja) * | 1998-06-02 | 2001-04-03 | 日本電気株式会社 | スルーレート出力回路 |
-
2000
- 2000-03-28 JP JP2000089637A patent/JP3463988B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-14 TW TW090103233A patent/TW495657B/zh not_active IP Right Cessation
- 2001-02-19 KR KR10-2001-0008180A patent/KR100403646B1/ko not_active IP Right Cessation
- 2001-03-13 US US09/803,923 patent/US6650152B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100403646B1 (ko) | 2003-10-30 |
JP3463988B2 (ja) | 2003-11-05 |
KR20010093647A (ko) | 2001-10-29 |
US20010026189A1 (en) | 2001-10-04 |
US6650152B2 (en) | 2003-11-18 |
JP2001285047A (ja) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4999839B2 (ja) | 太陽電池モジュール用の保護回路装置 | |
US10622979B2 (en) | Delay cell | |
TWI326974B (en) | A current limited bilateral mosfet switch with reduced switch resistance and lower manufacturing cost | |
US20220294426A1 (en) | Ultra-low energy per cycle oscillator topology | |
TW427065B (en) | Semiconductor integrated circuit device | |
JPH0632231B2 (ja) | 改良型低電力デュアルモードcmosバイアス電圧発生器 | |
US20060164134A1 (en) | Buffer circuit and integrated circuit | |
JP5211889B2 (ja) | 半導体集積回路 | |
CN110726938A (zh) | 电流感测***及其实现方法和集成电路 | |
US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
TW515137B (en) | CMOS low leakage operation of real-time clock | |
CN113328734A (zh) | 快速阻断开关 | |
US20110057633A1 (en) | Load driving circuit | |
US11557963B2 (en) | Charge-pump control circuit and battery control circuit | |
TW200813444A (en) | Negative voltage detector | |
JP6297758B1 (ja) | 自己検出型逆電流保護スイッチ | |
JP6288822B2 (ja) | 半導体回路内の電力を制御するためのシステムおよび方法 | |
TW495657B (en) | Intermediate voltage control circuit having reduced power consumption | |
CN109194126B (zh) | 一种电源切换电路 | |
US9287875B2 (en) | Load switch for controlling electrical coupling between power supply and load | |
KR20100009779A (ko) | 반도체 장치의 출력구동장치 | |
US6236234B1 (en) | High-speed low-power consumption interface circuit | |
EP2297854B1 (en) | Internal charge transfer for circuits | |
TWI253231B (en) | A multiple-stage control circuit to control rush current in a MOSFET load switch | |
CN107039964A (zh) | 一种电源反向保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |