TW478156B - Active matrix substrate and the manufacturing method therefor - Google Patents
Active matrix substrate and the manufacturing method therefor Download PDFInfo
- Publication number
- TW478156B TW478156B TW089121918A TW89121918A TW478156B TW 478156 B TW478156 B TW 478156B TW 089121918 A TW089121918 A TW 089121918A TW 89121918 A TW89121918 A TW 89121918A TW 478156 B TW478156 B TW 478156B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- film
- layer
- gate
- protective film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 312
- 239000011159 matrix material Substances 0.000 title claims abstract description 218
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 150
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 93
- 239000010408 film Substances 0.000 claims description 497
- 239000010410 layer Substances 0.000 claims description 456
- 230000001681 protective effect Effects 0.000 claims description 197
- 238000003860 storage Methods 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 70
- 239000003990 capacitor Substances 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000005684 electric field Effects 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 239000004575 stone Substances 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000003892 spreading Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 208000003251 Pruritus Diseases 0.000 claims 1
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 claims 1
- 229910052769 Ytterbium Inorganic materials 0.000 claims 1
- 230000000739 chaotic effect Effects 0.000 claims 1
- 238000005520 cutting process Methods 0.000 claims 1
- 239000012044 organic layer Substances 0.000 claims 1
- 239000000047 product Substances 0.000 claims 1
- 239000000779 smoke Substances 0.000 claims 1
- 239000006228 supernatant Substances 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 229910052722 tritium Inorganic materials 0.000 claims 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 abstract 5
- 239000004973 liquid crystal related substance Substances 0.000 description 43
- 229920002120 photoresistant polymer Polymers 0.000 description 33
- 238000010586 diagram Methods 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 29
- 230000015572 biosynthetic process Effects 0.000 description 16
- 229910004205 SiNX Inorganic materials 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 229910052750 molybdenum Inorganic materials 0.000 description 11
- 229910052804 chromium Inorganic materials 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 150000002739 metals Chemical class 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 230000007774 longterm Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- -1 nitride nitride Chemical class 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 210000004508 polar body Anatomy 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 210000000952 spleen Anatomy 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
4^815ύ 五、發明說明（1) 【發明所屬之技術領域】 本發明係有關於一種主動式矩陣基板及其製造方法， 特別是有關於通道保護型主動式矩陣基板及其製造方法； 上述主動式矩陣基板之閘極電極、汲極電極及畫素電極係 以層分離之方式設置，且畫素電極係設置於最上層。 【習知技術】 使用薄膜電晶體等主動元件之主動式矩陣型液晶顯示 裝置，具有薄型、重量輕之特徵，而作為高晝質平面面板 顯不Is之用。液晶顯不裝置驅動液晶之方式有：在形成有 透明電極之2片基板之間包夾液晶，並在透明電極上施加 電壓而驅動液晶之縱電場（twisted nematic :ΤΝ)方式； 亦或，使用相互間包夾有液晶層之櫛齒狀晝素電極以進行 驅動之橫電場方式。無論使用縱電場方式或是橫電場方 式’為了達成低價格化之目的，主動式矩陣基板製造方法 之簡化仍然持續進行。液晶顯示裝置中，為了達成晝面之 咼精細化’有必要提咼開口率；為此所用之方法，係將透 明電極（I TO :銦錫氧化物）層和汲極層以層分離之方式配 置，並將透明電極形成於最上層。 在此TN方式，係在各別形成有透明電極之2片基板之 間包夾液晶。又，橫電場方式亦可稱為同平面切換（i n__ plane switching MPS)方式，係在各別形成有透明電極 之2片基板之間包夾液晶層’且在形成於一基板上之櫛齒 狀晝素電極和共電極之間施加電壓以驅動液晶。 習知技術中，將透明電極層形成於最上層，藉以獲得
五、發明說明（2) 能夠減少步驟及更簡化之製造方法，係如日本特開平 1 0 — 68971號公報上所記載，將參照第62圖進行說明。第62 圖（a)〜（d)顯示習知技術中，TN方式液晶顯示裝置用之 主動矩陣基板製造方法之流程剖面圖。
一般TN方式的主動矩陣基板之構成包括二閘極配線和 汲極配線，兩者分別在相互垂直之方向上延伸；畫素電 極，形成於閘極配線和汲極配線所圍成之區域上；薄膜電 晶體（TFT)，形成於閘極配線和汲極配線交差部分之近 傍。在TFT表面上’形成有確保性能之通道保護膜。此一 主動式矩陣基板之TFT及晝素電極之上形成有配光膜，用 以將液晶以既定的方向進行配列；在上述基板與形成有色 衫濾光片（color filter)、共通電極、配光膜等的對向基 板之間封入液晶以形成液晶顯示裝置（未圖示）。 如上所述之主動式矩陣基板，首先如第62圖（a)所 不’在透明絕緣基板101上，形成Cr等閘極電極金屬；使 用第1光罩形成光阻圖樣，對露出之Cr進行蝕刻，以形成 由閘極配線以及從閘極配線分支而出之閘極電極層丨〇 2。
接著’如第62圖（b)所示，在連續形成由Si Nx所構成 之閘極絕緣膜103、a-Si (amorph〇us siiicon ;非晶矽） 膜104、作為歐姆接觸層之n+sa —^膜1〇9、以及Cr等之汲 極電極層106之後，使用第2光罩，將汲極電極層1〇6進行 選擇性钱刻，將形成a-Si層1〇4之通道區域的開口、以及 既定之配線圖樣。然後，以汲極電極層丨〇 6為蝕刻遮罩， 對n+型a-Si膜109蝕刻，以形成歐姆接觸層。
2083-3520-P.ptd
第6頁
再來如第62圖（c)所示，在基板上形成由SiNx等所構 成之第2保護膜107，使用第3光罩，將既定區域之第2保護 膜107、a-Si膜104及閘極絕緣膜1〇3全部進行蝕刻，而分 離出薄膜電晶體區域。 如第62圖（d)所示，使用第4光罩，形成接觸開口而將 源/汲極電極區域露出；在透明絕緣基板1〇1上全面形成 ITO膜108<後，使用第5光罩將既定區域之IT〇膜1〇8去 除，形成接續於源極電極之畫素電極，而完成主動式矩 基板之製造。 在此，用以露出上述源/汲極電極區域之接觸開口， i 係在保護膜1 〇 7上形成開口而達成。 如上所述之傳統主動式矩陣基板，IT〇膜1〇8和汲極電 極層106並非設置於同一層面上，並藉由第2保護膜1〇7而 彼此絕緣隔離。因此，由於I το膜丨〇 8和汲極電極層丨〇 6係 已經彼此隔離，在以主動式矩陣基板之法線方向為準所見 到之橫方向上，並不需要將ΙΤΟ膜1 08和汲極電極層106兩 者特別予以間隔分離，所以兩者可非常地接近或是重疊。 基於此，當ΙΤΟ膜108和汲極電極層106兩者在橫方向上有 間隔分離時’能使黑矩陣（b 1 a c k m a t r i X)變小，亦具有能 夠提咼開口率之優點。上述黑矩陣係用以遮蔽由丨T〇膜丨〇 8 m 和汲極電極層106兩者間隙漏出之無法控制的背光（back light)。此亦即是IT0膜108和汲極電極層1〇6之間，使用 第2保護膜1 〇 7來進行絕緣隔離之原因。 在此’ I T 0膜1 0 8和没極電極層1 〇 6係使用保護膜1 〇 7以 ·
2083-3520-P.ptd
五、發明說明（4) 進行隔離。又，習用之主動式矩陣基板之製造方法，係將 透明電極層形成於最上層，配合5道光罩之使用而達成主 動式矩陣基板之製造。 依據上述公報所記載之方法，利用5道光罩，使得閘 極電極、汲極電極、及IT0膜所形成之晝素電極彼此係以 層間分離之形態配置，故能夠製造ΙΤ〇膜形成於最上層之 主動式矩陣基板。在第62圖（c)步驟中，保護膜1〇7、a-Si 層104及閘極絕緣層103係一併予以蝕刻，因此a —^層丨以
之側面不會被保護膜107所覆蓋，而產生3 —5丨層1〇4侧面露 出之問題。 如上述a-Si層104之侧面露出時，將會與後續形成之 I TO膜108形成接觸。又，在作為液晶顯示裝置之構成， a-Si層1 04也會直接觸到液晶材料。
未被保護層107覆蓋之3-5丨層104侧壁，若有與IT〇膜 108接觸的話，ΙΤ0膜108構成之金屬不純物會在&_以層1〇 之内部擴散，將會明顯地導致薄膜電晶體特性之惡化曰。」 了避免此一問題，在完成第62圖（c)步驟後、再進行2 圖（d)步驟之前’則再度形成保護膜，藉此而能夠 ^ 層104侧壁以保護膜來進行保護。然而，再度形 膜，將會產生製程步驟增加之問題。 又，未被保護層107覆蓋之3-^層1〇4側壁，若 IT0膜108接觸的話，液晶材料中之不純物同二 層1〇4之内部擴散’也會明顯地導致薄膜電晶體特曰性在之惡 化0 “
五、發明說明（5) 有鑑於此，本發明主要目的為提供一種主動式矩陣基 板及製造方法，利用絕緣膜使閘極電極、汲極電極及晝素 電極係互相地以層間分離之形態配置，能夠僅使用4道光 罩製造通道保護型之主動式矩陣基板。 此外’本發明之另一目的為提供一種主動式矩陣基板 及製造方法，利用絕緣膜使閘極電極、汲極電極及畫素電 極互相地以層間分離形態配置，以得到具有優越長期可靠 度之通道保護型主動式矩陣基板。 / 【解決課題之方式】 為達成上述目的，本發明之第丨觀點係為
板上，從基板之法線方向上，具有閘極電極層、閘極絕衾 層及非晶矽半導體層以大體上重疊之堆積方式構成之積^ 體，、並形成有閘極電極、閘極配線、及薄膜電晶體區域1 形成汲極配線、及用以覆蓋上述積層體之第丨保護膜，上 述第1保濩膜係介於汲極配線和上述基板之間·，第2保護 膜，形成於上述汲極配線及上述第丨保護膜之上層；形成 源極/汲極開口部，貫通上述第丨保護膜
1膜保:蔓膜金而到達上述汲極配線；形成設置於上述第2 { 極膜；以及，藉著上述畫素電極膜形成: 通過上述開口部用以接續之配線層。
板上為ΐ ΐ ί述目的，本發明之第2觀點係為：在絕緣基 S非：；；；；線方向上，具有閉極電極層、問極絕· 層及非β日料導體層以大體上重疊之堆積方式構成之積；
478156 五、發明說明（6) Ϊ成閘Ϊ:極？極配線、及薄膜電晶體區域; ^第/伴1肢 以覆蓋上述積層體之第1保護膜；上 配線和上述基板之間；形成第2保 遵膜，於上述汲極配線及上述第丨 =極開口部，貫通上述第i保護膜蔓:上之二 而到達上述非晶石夕半導體屏·游4、 ^ ^ ^ 2：i . e ,形成開口部，貫通上述第2 膜ί之圭述沒極配線；，成設置於上述第2保護 畫：電極膜；形成藉由上述晝素電極膜形成之通過 ΐίΞ: 接縯之配線層、及接續上述源極開口部之 形成蓄積容量部，❺置於上述畫素電極 杰右？ ： ΐ 上述閘㈣層面形成之電極層之間包 夾有上述第1及第2保護膜，構成上述蓄積容量部。 ^達成上述目的’依本發明之第3觀點
Si，製Ϊ方法。上述方法包括如下步驟傭： =板亡，依序形成間極電極層、問極絕緣層、及 =層’使用第i光罩形成間極電極、問極配線、及薄 ^體區域’·⑻形成呆護膜及沒極電極層於上述閉極 ，極上，使用第2光罩去除位於既定區域之上述汲極電極 層，而形成汲極配線；（c)形成第2保護膜於上述汲極配線 之上層，使用第3光罩，以設置用以接續源極/汲極電極之 開口部，上述源極/汲極電極開口部係貫穿在前述非晶矽 層之=定位置上所形成之第丨和第2保護膜；且形成開口 部，貫穿位於上述汲極配線上之第2保護膜；以及，（d)形 成透明電極層於上述第2保護膜及開口部上層，使用第4光 mi 第10頁 2083-3520-P.ptd 478156 五、發明說明（7) ——- 罩，形成汲極配線用以接續露出於上述汲極電極用 非晶矽層，並且接續由前述透明電極層得來之畫素 露出於上述汲極電極用開口之非晶矽層。 一”和/、 【發明之實施型態】 關於本發明主動式矩陣基板之一較佳實施例中 明絕緣基板上，閘極電極層和閘極絕緣膜和i層係以同 形狀加工，以形成閘極電極層（第6圖丨〇2)及區· 在上層形成第1保護膜（第6圖1〇5);於第！保護膜之上 沒極電極層（第6圖1〇6);在上層形成第2保護膜（第6圖 107) ，其上具有分別貫通第}及第2保護膜之開口部、以 僅僅貝通第2保護膜之開口部；在最上層配置IT〇膜（第6 108) 藉此形成接續配線層和晝素電極。此外，晝素電極另 外與一電極層（係和閘極電極在同層面形成），包夾第1 第2保濩膜而構成貯存電容部。 【實施例】 關於上述本發明之實施型態，下文將配合本發明實施 例及相關圖式作更詳細之說明。 [實施例1 ] 首先’本發明第1實施例中，縱電場（ΤΝ)方式之通道 保濩型主動矩陣基板及製造方法，將參照第i圖至第9圖來 進f說明。第1圖顯示本發明第i實施例相關之TN方式液晶 顯示裝置所使用之主動矩陣基板之電路圖。第2圖至第5圖 顯不本發明第1實施例之主動矩陣基板製造流程之佈局 圖。又，第6圖顯示本發明第丨實施例之主動矩陣基板之製
2083-3520-P.ptd 第11頁 分/0丄：)〇 五、發明說明（8) Ϊ流Ϊ剖圖，亦即第2圖至第5圖中之A-A，線標示處之剖 矩陳其圖至第9圖分別顯示本發明第1實施例中主動 之B 之閘極端子部、汲極端子部、閘極貯存部（第2圖 之B-B線）之製造流程剖面圖。 曰_第1^/翠知例之主動矩陣基板，係為縱電場（ΤΝ)方式液 ^ ^ I、所使用之基板，ΤΝ方式係利用設置於主動矩陣 :板f:配光膜和設置於對向基板上之配光膜來驅動液 :坧11 $動矩陣基板中，閘極電極2、汲極電極9及畫素 L園猎者絕緣膜而相互地以層間分離之狀態配置（參照 ί 構成薄膜電晶體之a—sim〇4上面及側面，係完 王？：通道保濩膜之第1和第2保護膜（1 〇 5和1 0 7 )所覆蓋 (參照第6圖（d))。 本此液日日係包夾於設置在主動矩陣基板上之配光膜 和設置在對向基板上之配光膜兩者之間來驅動液晶。 、，如第1圖電路圖所示之主動式矩陣基板，具有相互交 差之複數閘極匯流排丨和複數汲極匯流排4，設置於透明絕 緣基板1 0 1上，複數電晶體部丨6，分別設置於閘極匯流排^ 和汲極匯流排4各個交差之處；以及，畫素電極u。此 外，複數閘極匯流排1和没極匯流排4之終端，分別配置於 透明絕緣基板1 0 1之周邊部，並分別形成閘極端子部丨4和 沒極端子部15，而能夠由基板外部提供驅動信號。此外， 透明絕緣基板101之角部上，形成有共電位供給端子19。 上述共電位供給端子1 9，係用以提供電位給共電極丨3。上 述共電極1 3係形成於用以包夾液晶丨7之對向基板上，對向 麵 第12頁 2083-3520-P.ptd 五、發明說明（9) 基板則與主動式矩陣基板對向配置。又，在與各個電 部16鄰接之閘極匯流排丨之間，形成有貯存電容部18。 參照第5圖及第6圖⑷，本實施例之主動式矩陣基 板，其特徵係具有··形成於透明絕緣基板1〇1上，由閘極 電極層102、閘極絕緣層103及^以層1〇4略為重疊而堆積 形成之積層體，·用以覆蓋上述積層體而形成於透明絕緣基 f1〇1上之第1保護膜105 ;形成上述第1保護膜1〇5上，並 。上述積層體成交差方向之汲極電極層106 ;用以覆蓋上 述汲極電極層106而形成於上述第丨保護膜1〇5上之第2保護 膜107 ;形成於上述第i及第2保護膜1〇5、1〇7上，用以露 出上述a-Si層104之源極開部7和汲極開部6 ;形成於 上述第2保護膜1〇7上，用以露出上述汲極電極層1〇6之接 ，孔洞（contact h〇le)5 ;汲極電極9，形成於上述第2保 ”蔓膜1 0 7上’係由通過上述汲極開σ部6及接觸孔洞5而與 上述a-Si層104之一端和汲極電極層1〇6有電性接觸之透明 電極所構成；源極電極10，形成於上述第2保護膜1〇7上， 係由通過上述源極開口部7而與上述& —§1層1〇4之另一端有 電性接觸之透明電極所構成；以及，畫素電極丨丨，係由形 成於上述第2保護膜1〇7上之透明電極所構成，上述透明電 極之一端與上述源極電極1〇成為整體接觸，另一端則延伸 至鄰近晝素之閘極。 在此’由閘極電極層1〇2、閘極絕緣層1〇3及a-Si層 1 04略為重疊而堆積形成之積層體，係對應於閘極匯流排1 及間極電極2。汲極電極層丨〇 6係對應於汲極匯流排4。 478156 五、發明說明αο) 本實施例之主動式矩陣基板，如第5圖所示，具有複 數狹長切σ ( s 1 i t ) 8。狹長切a 8，對汲極匯流排4和閘極 匯流排1之每一交差處，係以一對之方式配置於汲極匯流 排4兩側之閘極匯流排1之上方。換言之，狹長切σ 8係配 置形成於延伸至閘極電極層1〇2上方之晝素電極η之一 端，以及位於汲極匯流排4之間的閘極匯流排丨之上方；其 中，閘極電極層102與其上方畫素電極u之一端之間，係 形成有貯存電容部18。上述狹長切cyg，係為形成於第 第2保護膜1〇5、107中之開口部。位在形成狹長切σ8處的
積層體，其閘極絕緣膜1〇3及a — Si層1〇4亦被去除。汲極薩 流排4與閘極匯流排1交差之處，係由閘極電極層丨〇2、閘 極絕緣膜103及3-^層104所組成之三層構造，藉由在汲極 匯流排4兩外側配置-對狹長切⑽，將積層體之閘極絕續 膜103及^51層104去除，讓a-Si層1〇4分斷在一小區域 亡，並使各個a-Si層10互相獨立。在未使用狹長切邙8之 :形下，會產生寄生電晶體而造成誤動作。所以，藉著狽 ,=8之形&，可以避免寄生電晶體之形成，而能夠防 止誤動作。 本貫施例之主動式矩陣基板之芻袢士、+ ^ ^ ^ ^ 国s你， 、， 双〈衣仏方法，將參照第2 圖至第6圖予以說明。首先，在玻域莖、泰 , 你敬增等透明絕緣基板101 上，依序形成：沈積Cr、Ti、Mo箄麻恳人驗 ^ _ 寻履廣金屬和A1而得之間
極電極層102 ;SiNx (氮化石夕膜）等之M .,^ A ^ 。·兑寺之間極絕緣膜103 ;以 ’成為半導體層之a-Si層1〇4。各個薄膜之 例如閘極電極層102係使用濺鍍法，c蓉' 导底層金屬的厚度
外/δ丄：)〇 五、發明說明（11) 為50nm，Al之厚廑兔η 〇 膜104係使用電漿CVD為法.;而閘極絕緣膜103及a-Si 法’厚度分別為〇 · 5 # m和0 · 3〜0 · 4 // m 〇 極電i ΐ:;):示，使用第1光罩以定義形成閘 卜之所在區域。未被光阻圖樣覆菩之 105使以用及電rf^VD法等，全面形成SiNx等之第1保護膜 電極声3 、Τί、M〇等底層金屬和A1而得之没極 以0 2' 透明絕緣基板101上。第1保護膜1〇5之厚度 _.Λ ^較佳，汲極電極層106之厚度，Ti等底層金屬以 5〇韻較佳，Μ則以〇·2財父佳。a等底層金屬以 先阻圖樣，利用蝕刻法將不需要之金屬層 予以去除而形成汲極匯流排4。 紹# ^ f，使用濺鍍法形成^02等之第2保護膜107於透明 步驟=上’其厚度例如為〇· 2 "m。在此，為使後續 林i此，成良好之接觸孔洞5，第2保護膜1 0 7之材料最 選擇對a〜S 1層1 04及閘極絕緣膜1 〇3具有較大蝕刻選擇 ^ 。再=第4圖及第6圖（c)所示，使用第3光罩形成光阻 ^ ，以定.a — Si層104上部之源極開口部7和汲極開口部 6閘極匯流排1上部之狹長切口 8、以及汲極匯流排4上部 之，觸孔洞5。將露出於光阻圖樣外之第2保護膜1 〇 7及第1 保護膜105予以蝕刻去除，而形成源極開口部7、汲極開口
第15頁
IHI 2083-3520-P.ptd
為得到與a-Si層104之歐姆接觸，將透明絕緣基板ιοί 置於充滿PH3電漿之環境中，讓磷（P)擴散進入a-Si層104 中’而在a-Si層104之表面形成n+層。上述步驟之進行條 件，例如：溫度30 0 °C，PH3/PH2 (0· 5% PH3)氣體流量1〇〇〇 seem ’壓力2〇〇 pa、RF電力0.1 W/ cm2，使用電漿CVD裝 置進行5分鐘處理即可達成。 之後，使用濺鍍法形成作為晝素電極1 1之I TO膜1 〇 8於 透明絕緣基板101上，IT0膜108厚度為50 nm。如第5圖及 第6圖（d)所示，使用第4光罩並蝕刻去除不要之I το膜 108 ’讓畫素電極11耦接源極電極1 〇，且讓汲極電極9耦接 沒極匯流排4。本實施例中，雖係使用IT〇膜丨〇8作為畫素 電極11 ’但是除了使用ΙΤ〇膜1〇8之外，亦可使用Ζη〇以及 用ΖηΟ=取代ιτο中Sn成分後之氧化物來作為畫素電極η。 最後’將ΙΤ0膜108作為遮罩，以乾式蝕刻法去除a — si 層1〇4和閘極絕緣膜103，而得到如第6圖（d)所示構造之主 動式矩陣基板。 在此，IT0膜1 08係作為蝕刻遮罩。又，去除a_Si層 104和閘極絕緣膜丨〇3時，也將第1保護膜1〇5和第2保護膜 107去除。又，在狹長切口8中，所露出之第i保護膜1〇5、 第2保護膜107、a —“層1〇4及閘極絕緣膜1〇3亦被去除，而 a- Si層1〇4係分離至每一 TFT。 托山ΪΓ本實施例之方法進行製造時，第1圖中所示之閘 ^邛1 4、汲極端子部1 5及貯存電容部1 8之構造，係分
478156
別如第7圖至第9圖所示。第7圖至第9圖之（a)〜，係 對應顯示第6圖（a)〜（d)步驟之剖面圖。
•關於閘極端子部14 ,如第6圖（c)所示在讓積層體之 a-Sx層1〇4之表面露出時，如第7圖（£〇所示a —Si層丨以之表 面也同樣地露出。之後，使用濺鍍法等形成IT〇膜丨〇8於透 明絕緣基板101上；配合上述第4光罩，對形成於閘極端子 部14上之I TO膜1 08進行濕式蝕刻。之後，第6圖（d)所示將 ιτο膜1〇8作為遮罩進行蝕刻時，第7圖（(1)閘極端子部14中 之a-Si層1 04和閘極絕緣膜1 〇3則被乾蝕刻去除，而露出下 方之閘極電極層1 02，完成閘極端子部丨4之製作。在乾蝕 刻進行時，由閘極端子部14之近傍沒有IT〇膜1〇8之存在' 所以露出之第2保護膜107之厚度也可藉乾蝕刻而減少。 汲極端子部15，如第6圖（c)所示在讓積層體之a —Si層 104之表面露出時，如第8圖（c)所示汲極電極層1〇6之表面 也同樣地露出。之後，使用濺鍍法等形成IT〇膜1〇8於透明 絕緣基板101上；配合上述第4光罩進行1了〇膜1〇8之蝕刻， 在沒極端子部1 5上，殘留透過開口而耦接至汲極電極層 106之ΙΤ0膜108。之後，第6圖（d)所示將ΙΤ0膜108作為遮
罩進行姓刻時，第8圖（d)汲極端子部15之周邊部分沒有 IT0膜108之存在，所以露出之第2保護膜1〇7之厚度也可會 因乾蝕刻而減少。藉此方式而完成汲極端子部丨5之製作。 貯存電容部18，完成第9圖（c)所示步驟後，使用濺鐘 法等形成IT0膜108於透明絕緣基板丨〇1上；配合上述第4光 罩對不要之IT0膜108進行濕式蝕刻，而形成一端往積層體
2083-3520-P.ptd 第17頁 478156 五、發明說明（14) 間極電極102上方延伸之晝素電極u。之後，如第6圖⑷ 所不將I TO膜108作為遮罩進行乾式蝕刻時，第9圖（d)所示 相鄰畫素電極Η間之^保護賴7，由於曝絲刻中故厚 度也會減少。藉此方式完成之貯存電容部丨8其構造係為·· 在閘極電極層1 02和作為蓄積容量電極（容量電極層）之ΙΤ〇 膜108兩者之間，包夾著第}及第2保護膜1〇5、1〇7。 依據本實施例之主動式矩陣基板，具有由閘極電極層 102、閘極絕緣層103&a —“層1〇4略為重疊而堆積形成在 透明絕緣基板101上之積層體；形成有第丨保護膜1〇5於透 明絕緣基板101上，用以覆蓋上述積層體；形成有汲極電 極層106於上述第1保護膜105上；形成第2保護膜1〇7於上 述第1保護膜105上，用以覆蓋上述汲極電極層1〇6 ;形成 有源極開口部7和汲極開口部6於上述第丨及第2保護膜 105、1〇7上，用以露出上述a_Si層1〇4之；形成有源極電 極10於上述第2保護膜107上，透過上述源極開口部7而與 上述a-Si層104之另一端有電性接觸；形成有晝素電極” 11，由形成於上述第2保護膜1〇7上之透明電極所構成，上 述透明電極之一端與上述源極電極1〇成為整體接觸，另一 ，則延伸至鄰近畫素之閘極。由於上述之構成，故製作而 侍之主動式矩陣基板，能夠藉由絕緣膜讓閘極電極2、汲 極電極9及畫素電極11達到相互之層間分離，並且讓積層 體之a-Si層104之表面及側壁均為第j保護膜1〇5及第2保護 膜107所覆蓋。所以，習用技術中8一。層側面與ίτ〇膜間的 產生之接觸問題能夠予以防範；而且能夠提高薄膜電晶體 五、發明說明（15) 成有此薄膜電晶體之主動式矩陣基板的長期可靠度。 術由’ q在構成液晶顯示裝置之應用上，也能夠防止習用技 衧中a - S1層與液晶材料接觸之問題。 依據本實施例之主動式矩陣基板之製造方法，形成由 ^電極層102、閘極絕緣層1()3及^Sm4所構成之積 使用第/保護膜105覆蓋上述積層體；形成汲極電極 二、、於上述第1保護膜105上；形成第2保護膜1〇7覆蓋上 :/及極電極層1 〇 6與第1保護膜丨〇 5 ;形成源極開口部7和汲 極開口部6於上述第1及第2保護膜1〇5 ί 07上，用以讓上 述a-Si層1〇4露出；形成源極電極1〇於上 上，其透過上述源極開口部7而與上述a_Si^m〇7端 f電f接觸；並且，形成畫素電極11於上述第2保護膜107 ’其一端與上述源極電極i 〇係為一體接觸。 …依據本貝施例之主動式矩陣基板之製造方法，僅使兩 4^逗光罩即能夠使閘極電極2、汲極電極9及晝素電極11藉 著絕緣膜來達到相互的層間分離；並且，a —以層1〇4之^ 面及側壁均為第1保護膜105及第2保護膜1〇7所覆蓋，故能 夠开y成通道保濩型主動矩陣基板之目的。相較於習用 至少可以節省一道光罩之製程步驟。 又’應用本實施例方法進行製造之場合中，閘極端子 部14、汲極端子部15及貯存電容部18之構造係分別如第7 圖至第9圖（a)〜（d)所示。又，第7圖至第9圖（&)〜（〇 所示剖面圖，係分別對應第6圖（a)〜（d)之步驟。 閘極端子部14、汲極端子部15及貯存電容部18成為圖
478156 五、發明說明（16) 中所示構造者，係在完成第6圖（d)步驟後；第6圖（d)步驟 主要係蝕刻ITO膜108以去除第1保護膜105、第2保護膜 107、a-Si層104及閘極絕緣膜103。閘極端子部14即係露 出之電極層102 ;汲極端子部係為在汲極電極層1〇6上沈積 有I TO膜1 〇8之構造；又，貯存電容部1 8之構造係為在閘極 電極層102和作為容量電極之I TO膜108兩者間，包夾苐1和 第2保護膜1 〇 5、1 〇 7。又，藉由設置於閘極匯流排1上之狹 長切口 8，a-Si層1 04得以個別分離給每一個tft。又，提 供電位給液晶之共電極1 3之共電位供給端子1 9，係以相同 於閘極端子部1 4及汲極端子部1 5之構造。 · [實施例2] 關於本發明第2實施例之通道保護型主動矩陣基板及 其製造方法，將參照第10圖來進行說明。第丨〇圖顯示本發 明第2實施例之主動矩陣基板之製造流程剖面圖，亦即第1 貫施例之第2圖至第5圖中之A-A’線標示處之剖面。第2實 施例與第1實施例之差異點，係在作為通道保護膜之第2保 護膜1 0 7上更形成有機層間模1 〇 7 a，以同時將基板予以平 坦化，其他構造；材料、膜厚、製法等均與第1實施例相 同。 說明本發明第2實施例之主動矩陣基板之製造方法，❿ 如同第1實施例，首先係在玻璃等透明絕緣基板丨〇 1上，順 序形成由Ti、A1、等沈積而得之閘極電極層1〇2、SiNx等 之閘極絕緣膜103、以及作為半導體層之a_Si層1〇4 ;之 後，如第1 0圖（a )所示，使用第1光罩形成閘極電極2及閘 、
2083-3520-P.ptd 第 20 頁 478156 五、發明說明（17) 極匯流排1 形成作為閘極匯流排1 以及a-Si膜104所構成 在此’形成閘極匯流排1，係指 功能之閘極電極、閘極絕緣膜丨〇 3、 之積層體。 斤於透明絕緣基板101上，使用電漿CVD法等形成81以等 之第1保護膜105 ’以及使用_法等形成由沈積以、Τι·、 Mo等底層金屬和^的積層膜而得到之汲極電極層ι〇6。之 後，如第10圖（b)所示，使用第2光罩將汲極匯流排4以外 之金屬予以乾蝕刻法去除，#著在基板上全面形成第2保
在第1實施例中，將第2保護膜丨07用以保護，其厚度 係為0.2 //m ;在第2實施例中，第2保護膜1〇7之上更沈^ 了有機層間膜1 〇 7 a ’以同時對基板進行平坦化。 有機層間模1 07a，例如係使用丙烯樹脂、BCB(笨並環 丁烯）、聚亞胺等有機材料，沈積〇·2〜1〇 之厚度而 得；如第10圖（c)所示，藉此達成平坦化基板之目的。藉 由上述有機層間膜l〇7a之設置’可以避免肇始於TFT之不 平坦所產生液晶配向狀態不均一之問題。
亦即’藉由上述有機層間膜107a之設置，能夠減輕 TFT之不平坦，讓液晶配向狀態達到均一。 又’實施平坦化亦有其他之方法（未予圖示），例如， 將作為第2保護膜107之Si02膜，透過改變成膜速率、溫度 等條件而形成質粗薄膜之方法；以及，在緻密^〇2膜上^ 成粗Si 02膜而得之2層構造等之方法。
2083-3520-P.ptd
478156
又 即可成膜之膜之成膜速率時，·常係將100 nm/min 由將成膜进=I比大至200 nm/min，藉以達成平坦化。藉 由將成膜逮率加快可縮小成膜之時間。 之产m ^㈣1 &膜*成質粗使得其作為絕緣膜效能降低 之f月料生，I先，在底層以正常成臈速率沈積約〇. i :之緻密Si_，之後再加快成膜速度沈積約…之厚 度，猎^而能夠同時達成保護通道及平坦化之效能。 接著如第10圖（C)所示，使用第3光罩，以形成3 —81層 上。卩之源極開口部7和汲極開口部6、閘極匯流排丨上部 之狹長切口8 (未圖示）、以及汲極匯流排4上部之接觸孔 洞5。接，，為得到與a —^層1〇4之歐姆接觸，在充滿pi 電漿之環境中，讓磷（？）擴散進入&一81層1〇4中，而在9一^ 層104之表面形成#層。之後，沈積作為畫素電極Π2ΐτ〇 膜108於透明絕緣基板1〇ι上，第1〇圖（(1)所示，使用第*光 罩’讓晝素電極11輕接源極電極1〇，且讓汲極電極9耦接 〉及極匯流排4。 最後，將ITO膜108作為遮罩，以乾式蝕刻法去除a — Si 層104和閘極絕緣膜1〇3，而得到如第10圖（d)所示構造之 主動式矩陣基板。 依據本實施例之製造方法，除了更確實保護a-Si層 104之外，也能夠將薄膜電晶體之不平坦（層面差異）予以 減小。透過減小不平坦達到平坦化，使得對向基板之間隔 能夠達到均一，包夾於基板間之液晶的配向狀態也可以達 到均一。
2083-3520-P.ptd 第22頁 478156 五、發明說明（19) 依據本實施例之製造方法，由於在第2保護膜1 〇 7上形 成用以平坦基板之有機層間膜1〇73，相較於第1實施例， 更能確實保護a-Si層1〇4。 此外，依據本實施例之製造方法，和第1實施例相同 僅使用4道光罩即能夠使閘極電極2、汲極電極9及晝素電 . 極11藉著絕緣膜來達到相互的層間分離；並且，a — s i層 1 0 4之表面及側壁均為第1保護膜丨〇 5及第2保護膜1 〇 7所覆 蓋’故能夠形成通道保護型主動矩陣基板之目的。相較於 習用技術至少可以節省一道光罩之製程步驟。 [實施例3 ] _ | ，關於本發明第3實施例之通道保護型主動矩陣基板及 其製造方法’將參照第11圖至第丨6圖來進行說明。第丨丨圖 至第1 4圖顯示本發明第3實施例之主動矩陣基板製造流程 之佈^局圖，且僅顯示一畫素單元。又，第15圖顯示本發明 第3貫施例之主動矩陣基板之製造流程剖面圖，亦即第丨丨 - 圖至第14圖中之C-C’線標示處之剖面。又，第16圖顯示本 發明第3實施例中主動矩陣基板之閘極貯存部（第丨丨圖之 D-D’線）之製造流程剖面圖。 第3實施例與第1實施例之差異點，係為本實施例在閘 極匯流排上之既定位置上，介於第1保護膜丨〇 5，形成作為你 谷塁電極層110之金屬（參照第丨2圖），而將貯存電容部18 之電容量變大’其他構造則均與第1實施例相同。 參照第11圖至第15圖，以說明橫電場（TN)方式主動式 ， 矩陣基板之製造方法。首先係在玻璃等透明絕緣基板丨〇 j r
,89121918 JE_L· 曰 修正 上，，序形成由Ti、A1、等沈積而得之閘極電極層〗〇2、 SiNx等之閘極絕緣膜1〇3、以及作為半導體層之a —si層 104 ;之後，如第u圖及第15圖（3)所示，使用第1光罩形 成閘極電極2及閘極匯流排1。 於透明絕緣基板1〇1上，形成SiNx等之第1保護膜 105，以及由Cr、Ti、M〇等底層金屬和“的積層膜所構成 之汲極電極層106。之後，如第12圖及15圖（b)所示，使用 Γ雪 =匯流排4;在本實施例之特徵，係使用沒 極，，層106作為貯存電容部18之蓄積容量電極，以提高 電容量。 在此，形成汲極匯流排4，係指形成作為 功能之汲極電極層1〇6。又，本實施例中， 1匯机排4 層1 06時，在鄰接之汲極匯流排4之間所 ν /亟電極 1之上方，亦同時形成容量電極層"〇。此—=匯流排 11 〇 ，係作為形成於各閘極電極層丨0 2間今里電極層 之蓄積容量電極。 、了存電容部18 接著，在透明絕緣基板101上形成s 107。如第13圖及第15圖（c)所示，使用第^之第2保護膜 a-Si層104上部之源極開口部7和汲極開口 1罩，以形成 排1上部之狹長切口 8 、汲極匯流排4上部之 間極匯流 以及蓄積容量電極110上部之貯存電容器3接觸孔洞5、 接著，為得到與a-Si層1〇4之歐姆接觸，=開口部12。 環境中，讓磷（P)擴散進入a —Si ^1(U由 充滿PH3電漿之 之表面形成n+層。 曰104中，而在a-Si層104 H· 2083-3520-PFl.ptc 第24頁 478156 五、發明說明（21) 之後，沈積作為畫素電極11之ITO膜108於透明絕緣基 板101上，如第14圖及15圖（d)所示，使用第4光罩，讓畫 素電極11輕接源極電極1〇，且讓沒極電極9麵接沒極匯流 排4 ;同時也形成蓄積容量電極之接續配線。然後，將I το 膜1 08作為遮罩，蝕刻去除a-si層1 04和閘極絕緣膜1 〇3， 而得到如第15圖（d)所示構造之主動式矩陣基板。 在此，容量電極層1 1 0和畫素電極1 1係透過貯存電容 器用之開口部1 2而接續。又，在本實施例中進行蝕刻去除 時，狹長切口 8内之a-Si層1 04和閘極絕緣層1 〇3也被去 除’而促使a-Si層1 04能分離給各個TFT。 又’使用本實施例進行製造而得之貯存電容部丨8，係 如第16圖所示之構造。利用第15圖（1})所步驟，在貯存電 容部18之區域上，並未殘留有汲極電極層1〇6，因此在閘 極電極層102和蓄積容量電極110之間僅包夾著第1保護膜 105 ;所以，本實施例能夠比第i實施例具有更高之蓄積容 量。 在此，第15圖（b)之步驟係形成汲極電極層1〇6。又， 本貫施例相較於第1實施例，能夠縮小對向電極間之距 離。 依據本實施例主動式矩陣基板之製造方法，僅使用4 φ 道光罩即能夠形成將閘極電極層1〇2以最上層配置之通道 保濩型主動式矩陣基板，且使汲極電極層丨〇 6及晝素電極 11彼此為層間分離之狀態，相較於習用技術至少可以節省 一道光罩之製程步驟。
2083-3520-P.ptd 第25頁 478156 五、發明說明（22) 在進行沒極電極層106形成步驟之同時，容量電極層 110也同時形成；用以將容量電極層110和晝素電極U接續 之貯存電容器用之開口部1 2，係在形成源極開口部7和汲 極開口部6之同時而形成；所以，只須將光阻定義圖樣予 以改變’並不需要增加光罩之數目，且能夠使增加貯存電 容部1 8之蓄積容量而大於第1實施例。 此外，如同上述第2實施例，將第1或第2保護膜之厚 度加厚，適當地變化S i 〇2膜形成之條件，以形成具有不同 膜質的薄膜構造，藉此方式而能夠達到平坦化。 [實施例4 ] 關於本發明第4實施例之通道保護型主動矩陣基板及 其製造方法’將參照第17圖至第22圖來進行說明。第圖 顯示本發明第4實施例相關之TN方式液晶顯示裝置所使用 之主動矩陣基板之電路圖。第18圖至第21圖顯示本發明第 4實施例之主動矩陣基板製造流程之佈局圖，且僅顯示單 '晝素。又’第2 2圖顯不本發明第4貫施例之主動矩陣基 板之製造流程剖面圖，亦即第18圖至第21圖中之E — E，線標 示處之剖面。 第4實施例與第1實施例之差異點’係為在本實施例之 製造方法係適用於橫電場方式之主動式矩陣基板·'立中， 上述主動式矩陣基板’係使用櫛齒狀共通電極（共電極）和 畫素電極之間的電場，控制液晶的配向。而基本之製造方 法則與前述第1實施例相同。 參照第18圖至第22圖，以說明橫電場方式主動式矩陣
478156 五、發明說明（23) 基板之製造方法。首先係在玻璃等透明絕緣基板1〇1上， 順序形成由Τι、A1、等沈積而得之閘極電極層1〇2、SiNx 等之閘極絕緣膜103、以及作為半導體層之^^層1〇4 ;之 後，如第18圖及第22圖（a)所示，使用第1光罩，在要形成 閘極，極2、，閘極匯流排}及共電極丨3之區域上定義形成光 阻圖樣，再將未被光阻圖樣覆蓋之閘極電極層丨〇 2、閘極 絕緣膜103及a-Si層104以乾蝕刻法去除。 之後，形成複數匯流排1、以及和配置於此複數閘極 匯流排1間之櫛齒狀共電極丨3。閘極匯流排丨之一部係作為 閘極電極2之功能。 其次，於透明絕緣基板1〇1上，利用電漿CVD法形成 SiNx等之第1保護膜1〇5，以及由濺鍍Cr、Ti、M〇等底層金 屬和A1的積層膜成為汲極電極層1〇6，如第19圖及22圖（匕） 所示，使用第2光罩形成閘極匯流排4及畫素電極丨j。 在此，，汲極匯流排4係沿著與閘極匯流排交差之方向 而延伸’並在閘極匯流排1和共電極13間之第1保護膜丨〇5 上分歧，而延伸至閘極電極2之近傍。畫素電極丨丨係以櫛 齒狀形成’配置於複數汲極匯流排4之間。 接著’在透明絕緣基板1〇1上形成Si〇2等之第2保護膜 107 ’如第20圖及第23圖（c)所示，使用第3光罩，以形成 a-S 1層1 04上部之源極開口部7和汲極開口部6、閘極匯流 排1上部之狹長切口 8 、汲極匯流排4上部之接觸孔洞5、 以及蓄積容量電極11 0上部之貯存電容器用之開口部丨2。 接著’為得到與a-Si層1〇4之歐姆接觸，在充滿？扎電
2083-3520-P.ptd 第27頁
發明詋明 漿之環境中，讓磷（P)擴散進入a-Si層104中，而在a — Si^ 104之表面形成n+層。之後，沈積作為畫素電極丨丨之11〇 ^ 1 0 8於透明絕緣基板1 0 1上，如第21圖所示，使用第4光、 罩’以形成既定之配線。最後’以ITO膜108為遮罩，以專A 式餘刻法去除a - S i層1 0 4和絕緣膜1 0 3，藉此而得到如第2 2 圖（d)所示構造之主動式矩陣基板。 在此，既定之配線係透過源極開口部7和接觸孔洞5而 耦接於a - S i層1 0 4和晝素電極11 ;透過汲極開口部6和接 觸孔洞5而耦接於a-Si層104和汲極匯流排4。 又，本實施例中，狹長切口8内之a-Si層1〇4和閘極絕 緣膜1 03也在前述蝕刻時予以去除，而使a —si層1 〇4得以分 離至每一個TFT。 刀 如上述根據本實施例之製造方法，在橫電場方式之液 晶顯示裝置上所使用之主動式矩陣基板，亦僅需使用4道< 光罩，相較於習用技術至少能夠簡化而減少一道光阻（= 罩）步驟。 此外，如同前第2實施例，可加厚第丨及第2保護膜之 厚度、及適當地變更Si〇2之成膜條件而得到具有相異材質 之沈積膜構造，藉此而達成平坦化。 、 [實施例5 ] 關於本發明第5實施例之通道保護型主動矩陣基板及 其製造方法，时照第23圖至第34圖來進行說明。第㈡圖 顯示本發明第5實施例相關之主動_ p車基板之電路圖。 第2 4圖至第2 7圖顯示本發明第5實施例之主動式矩陣基板
478156 五、發明說明（25) 製造流程之佈局圖，僅顯示單一晝素。第28及29圖，顯示 本實施例採用階梯狀光阻圖樣兩以分別形成閘極匯流排和 沒極電極之製造流程，亦即第24圖中之H-H，線標示處之剖 面。又，第3 0圖顯示本發明第5實施例主動式矩陣基板之 製造流程剖面圖，亦即第2 4至2 7圖中之F - F ’線標示處之剖 面。又，第31至33圖顯示本發明第5實施例主動式矩陣基 板之閘極端子部、汲極端子部、閘極貯存部（第24圖6-6,） 之製造流程剖面圖。第34圖顯示本發明第5實施例主動式 矩陣基板之閘極、汲極接續部之構造剖面圖。 第5實施例與第1實施例之差異點，係為讓閘極匯流排4 1和從閘極匯流排1分歧之閘極電極2近傍的剖面形狀互 異’並採用前述使剖面形狀互異之製造方法。此外，本實 施例之主動式矩陣基板中，閘極端子部丨4和汲極端子部j 5 上具有保護單元部22。其他之構造、材料、膜厚、製法等 均與前述第1實施例相同。 本實施例之主動式矩陣基板，除了與第1實施例第1圖 所示電路有相同構造外，如第23圖所示更具備有：保護匯 流排（共匯流排）23，係與閘極匯流排1及汲極匯流排4分別 地平行，配置於透明絕緣基板1〇1之周邊部；保護單元部 22，形成於前述保護匯流排22、各個閘極端子部14及各個· 没極端子部1 5之間；以及，保護端子部24，用以提供電位 給保護單元部23。保護單元部22係由二極體接續（di〇de — connected)之一對電晶體所構成，在各閘極端子部14及個 沒極端子部15與保護匯流排23之間，分別以二極體之順向
2083-3520-P.ptd 第29頁 478156
及逆向進行耦接。此保護單元22之電晶體，係在製造顯示 區域之電晶體部16之際，同時予以形成。 ~ ” 、亦即，本實施例之主動式矩陣基板，其特徵係具有： 形成於透明絕緣基板1 〇 1上，由閘極電極層i 02、閘極絕緣 f 103及a-Si層104略為重疊而堆積形成之積層體；周以覆 蓋上述積層體而形成於透明絕緣基板丨〇丨上之第丨保護膜 105 ,形成上述第1保護膜1〇5上，並與上述積層體成交差 方向之汲極電極層106 ;用以覆蓋上述汲極電極層1〇6而形 成於上述第1保護膜105上之第2保護膜！ 〇7 ;形成於上述第 1及第2保護膜1〇5、1〇7上，用以露出上述3 —Si層1〇4之源_ 極開口部7和汲極開口部6 ;形成於上述第2保護膜1〇7上' 用以露出上述汲極電極層1〇6之接觸孔洞5 ;汲極電極9， 形成於上述第2保護膜1〇7上，係由通過上述汲極開口部β 及接觸孔洞5而與上述a-Si層1〇4之一端和汲極電極層1〇6 有電性接觸之ITO膜所構成；源極電極1〇，形成於上述第2 保護膜1 0 7上，係由通過上述源極開口部7而與上述a s i層 1 04之/另一鈿有電性接觸之丨τ〇膜所構成；以及，畫素電極 11，係由形成於上述第2保護膜1 〇7上之ΙΤ〇膜所構成，上 述I TO膜108之一端與上述源極電極1〇成為一體接觸，另一 端則延伸至鄰近畫素之閘極。 在此’由閘極電極層1〇2、閘極絕緣層1〇3及3-§1層 104略為重疊而堆積形成之積層體，係對應於閘極匯流排1 及閘極j極2。汲極電極層丨06係對應於汲極匯流排4。 本貫施例之主動式矩陣基板，並未採用第丨至4實施例 478156 五'發明說明（27) 中所使用之狹長切口。 本實施例之主動式矩陣基板之製造方法，將參照第24 ，至第33圖予以說明。首先’在玻璃等透明絕緣基板ι〇ι 帝依序形成：沈積Cr、Ti、M〇等底層金屬和A1而得之閘 極層1 0 2，S丨Nx (氮化矽膜）等之閘極絕緣膜1 〇 3 ;以 及’成為半導體層之a —Si層1〇4。 狀叫=Ϊ1光罩’如第28圖(a)所示，定義形成具有階梯 狀剖面之光阻膜m形成於3^層104之上。在此，作 ^匯=排！之閘極電極層2上方部分，光阻膜⑴厚度係較 / ’由閘極匯流排1分歧而作為閉極電極2之閘極電極I · 上方„卩分，光阻膜厚U1度係較厚。具有前 面之光阻，择#用主上宙广K w^ ri^ nj 、> 係使用+ 5周（half— tone)曝光法製作而得。 半調： = 如係使用半調曝光用光罩而達成。此- …分、及幾乎可完全透光之部分。位於完 刀正下方之光阻，由於完全不會被曝光 :)所示光阻膜111之較厚部分；位於能透過特 分正下方之光阻’由於僅厚膜之一部分合被：：先 ==(a)所示光阻膜111之較薄部分。位於幾乎可完全 (&)所°干'正7成方不之且光有阻士’由於全部會被曝光，故如第28圖 所不开，成不具有光阻膜lu之部分。 二光法能夠形成具有不同厚度及階梯狀剖面之光=丰調 如第28圖（b)所示 未被光阻膜U1覆蓋之間極電極
478156 五、發明說明（28) :1〇2二閘極絕緣層103及a —以層1〇4，則以乾式蝕刻法去 :、。接者’ W此透明基板101以〇2電漿進行處自，以讓光 二膜:1]之ΐ度減小’將作為閘極匯流排1之閘極電極層 ^ 之薄光阻膜η1之部分去除，如第28圖（C)所示， 而露出a-Si層1〇4。此外，如第29圖（a)所示 作為遮罩，以乾式钕刻法去除…ί〇4及間極： 緣層1 03。此時，作為閘極電極2之電極電極層丨〇2之上， 殘留有閘極絕緣膜103和a-Si層104，在此而形成積層體。 之後，如第29圖（b)、第24圖及第30圖（a)所示，去除光阻 膜 111 〇 接著，使用電漿CVD法等，全面形成SiNx等之第i保蠖 膜105，以及由鍍鍍法等所沈積^、Ti、M〇等底層金屬和w A1而得之汲極電極層ι〇6，於透明絕緣基板1〇1上。第i保 濩膜105 f成於透明絕緣基板101上之方式，係在閘極匯流 排1中覆蓋閘極電極層1 〇 2，而在閘極電極2中則覆蓋由 a-Si層104、閘極絕緣膜1〇3及閘極電極層1〇2所構成之 層體。 如第25圖及第30圖（b)所示，使用第2光罩形成用以覆 蓋没極匯流排4之光阻圖樣，利用乾式蝕刻法將不需要之 金屬層予以去除而形成作為汲極匯流排4之汲極金屬声 106 〇 曰 接者’形成S i 〇2等之第2保護膜1 〇 7於透明絕緣基板 101上。再如第26圖及第30圖（C)所示，使用第3光^形成 光阻圖樣，以定義a_Si層104上部之源極開口部7和沒極開
2083-3520-P.ptd 第32頁
ΓίΛ排1上部之狹長切口 8、以及没極匯流排4 及第、將露出於光阻圖樣外之第2保護膜107 極Ρ1 α 、、、予以^刻去除，而形成源極開口部7、沒 声二4二-Γ及既定之接觸孔洞5。接著，為得到與a-Si :104之I姆接觸’將透明絕緣基板1〇ι置於充滿 衆 二^中，讓磷（P)擴散進入3_以層1〇4中，而在層 104之表面形成n+層。 之後，使用濺鍍法形成作為晝素電極11之I TO膜1 0 8於 透明絕緣基板101上，如第27圖及第30圖（(1)所示，使用第 4光罩並蝕刻去除不要之IT〇膜1〇8，讓晝素電極u耦接源 極電極10，且讓汲極電極9耦接汲極匯流排4。藉上述方 式’此夠製造而得如第3〇圖（d)所示構造之主動式矩陣基 板0 應用本實施例之方法進行製造時，第23圖中所示之閘 極端子部1 4、汲極端子部1 5及貯存電容部丨8之構造，係分 別如第31圖至第33圖所示。第31圖至第33圖之（a)〜 (d) ’係對應顯示第3 〇圖（a)〜（d)步驟之剖面圖。 關於閘極端子部1 4，如第3 0圖（c )所示，在蝕刻第1及 第2保護膜105和107而讓積層體之a —si層1〇4之表面露出 時，如第31圖（c)所示閘極電極層1 〇 2之表面也同樣地露 出。之後，使用濺鍍法等形成IT0膜丨〇8於透明絕緣基板 101上；配合上述第4光罩，在閘極端子部14之上，殘留下 透過上述開口耦接於閘極電極層1 〇 2之I TO膜1 0 8。藉此方 式’完成沒極端子部15之製作，如第31圖（d)所示。
478156 五、發明說明（30) 此外，汲極端子部1 5，如第3 0圖（c )所示，在蝕刻第j 及第2保濩膜105和107而讓積層體之a —si層1〇4之表面露出 時，如第32圖（c)所示，蝕刻第2保護膜1〇7而使汲極電極 層1 0 6之表面也同樣地露出。之後，使用濺鍍法等形成丨τ〇 膜1 0 8於透明絕緣基板1 〇 1上；配合上述第4光罩，在汲極 端子部15上，殘留透過開口而耦接至汲極電極層1〇6之ίτ〇 膜108。藉此方式而完成汲極端子部15之製作。 貯存電容部18 ’在完成第33圖（c)所示步驟後，使用 濺鍍法等形成ΙΤΟ膜108於透明絕緣基板1〇1上；配合上述 第4光罩對不要之11'〇膜108進行濕式蝕刻，而形成一端往 閘極匯流排1上方延伸之畫素電極丨丨。藉此方式完成之貯 存電容部1 8其構造係為··在閘極電極層丨〇 2和作為蓄積容 量電極（容量電極層）之1了0膜1〇8兩者之間，包夾著第1及 第2保濩膜1 〇 5、1 〇 7。本實施例之貯存電容部丨8中，如第工 實施例第9圖（d)所示，在閘極匯流排1上並未有& —Si層1〇4 和閘極絕緣膜103之存在，所以可讓晝素電極丨丨和閘極電 極層102兩者之間隔予以窄化縮小，並讓兩者彼此對向二 此外，在使用本實施例製造方法之場合中，第2 3圖電 路所示之電路接點A、B 部分之構造，係如第34圖所 不。與閘極匯流排1互相平行而形成之保護匯流排23，係 與閘極匯流排1同時形成於同一層面上，亦即與閘極電極 層102形成於透明絕緣基板1〇1之同一層面。與汲極匯流排 4互相平行而形成之保護匯流排23，係與汲極匯流排4同時 形成於同一層面上，亦即與汲極電極層丨〇 6在第1保護膜
2083-3520-P.ptd 第34頁 478156 五、發明說明（31) 同""層面上°上述保護匯流排23係共同麵 路接點Α ’而接續側保護端子部24。在此時，各保 二匯：排23 ’係互相形成於相異之層面上，以此設置為接 與閘極匯流排i互相平行之保護匯流排23，除 了開口部之外，係被第丨和第2保護膜1〇5和1〇了所覆蓋；與 =極匯流排4互相平行之保護匯流排以，除了開口鄯之 =，係被第2保護膜107所覆蓋；形成於第2保護膜1〇7上之 膜108，透過上述開口部而與上述保護匯流排以接續。 電路接點B和電路接點C中，亦係採用以IT〇膜1〇8進行接續 ^相同構造。藉上述方式，纟主動式矩陣基板中，用以接φ 、々閘極電極電極層1 〇 2同層面之配線以及汲極電極層丨〇 6同 層面之配線之所在，如第34圖所示，係採用透過ΙΤ〇膜1〇8 而進行接續之構造。 依據本實施例之主動式矩陣基板，和上述其他實施例 同樣地，閘極電極2、汲極電極9及晝素電極丨丨係利用絕緣 膜而成為層間分離之配置，同時積層體之& —Si層1〇4之表 面及側壁，均為第1保護謨1 〇 5和第2保護膜丨〇 7所覆蓋。因 此’傳統技術中a-Si層之側面和ιτο膜形成接觸之問題能 夠予以防止，並且能夠提高所形成主動式矩陣基板之長 可靠度。 又，本實施例中，在作為閘極匯流排1之閘極電極層 102之上’係被第1及第2保護膜1〇5和1〇7所覆蓋，如同第 至4實施例所述，並未有a-Si層及閘極絕緣膜之存在。因 此’對於形成於第2保濩膜1 〇 7上’並在閘極匯流排1延伸
478156
之貯存電容部18，能夠加大其蓄積容量。 又’依據本實施例主動式矩陣基板之製造方法，如同 第1實施例，僅使用4道光罩即能夠使閘極電極2、汲極電 極9及晝素電極11藉著絕緣膜來達到相互的層間分離；並 且’ a-Si層1〇4之表面及側壁均為第1保護膜丨〇5及第2保護 膜1 0 7所覆盍’故能夠形成通道保護型主動矩陣基板之目 的。相較於習用技術至少可以節省一道光罩之製程步驟。 亦即’藉由透過第1光罩所形成之階梯狀光阻膜丨丨1，而得 以實現和第1實施例使用相光罩數目。 此外，本實施例中，不僅是汲極端子部丨5，對於閘極$ 端子部14亦能夠以同一步驟形成17〇膜1〇8。藉此，如第34 圖所示’能夠實現將相異配線層以I τ〇膜丨〇 8進行接續。藉 此’保護單元部2 2與各閘極端子部1 4及各汲極端子部1 5之 接續也得以同時實現。 [實施例6 ] 關於本發明第6實施例之主動矩陣基板及其製造方 法’將參照第35圖至第40圖來進行說明。第35圖至第38圖 顯示本發明第6實施例之主動式矩陣基板製造流程之佈局 圖，僅顯示單一畫素。第39圖顯示本發明第6實施例主動 式矩陣基板之製造流程剖面圖，亦即第3 8圖中之卜丨，線標 示處之剖面。又，第4 0圖顯示本發明第6實施例之貯存電 容部（第35圖之J_J’線剖面）之製造流程剖面圖。 本實施例與前述第5實施例之差異點，係本實施例如 第3實施例所示在閘極匯流排上之既定位置沈積金屬，並
2083-3520-P.ptd 第36頁 478156 五、發明說明（33) 加大貯存電容部18之容量；其中，上述金屬係透過第}保 護膜105而構成之容量電極層丨1〇。其他之構造則與第5實 施例所示者相同。 ^貫施例之TN方式之主動式矩陣基板之製造方法，將 參照第35圖至第40圖予以說明。首先，在玻璃等透明絕緣 基=101上，依序形成：沈積Cr、n、M〇等底層金屬和A1 而得之閘極電極層1 〇2 ; si Nx (氮化矽膜）等之閘極絕緣膜 103，以及’成為半導體層之a —§丨層丨〇4。
接著如第5實施例第28圖及第29圖所示之製造步驟， ，用第1光罩，以形成閘極匯流排丨，及由此閘極匯流排i 分歧出之閘極電極2。在此，從作為閘極匯流排i之電極電 極層102之上’去除a-Si層1〇4及閘極絕緣膜1〇3，而在作 為閘極電極2之電極電極層1 〇 2之上，殘留有閘極絕緣膜 103和a-Si層1〇4，在此而形成積層體。
接著，於透明絕緣基板101之上，全面形成SiNx等之 第1保護膜105，以及沈積Cr、Ti、Mo等底層金屬和A1以作 為汲極電極層106。之後，如第36圖及第39圖⑼）所示，使 用第2光罩，形成作為汲極匯流排4之汲極金屬層1〇6。本 實施例中，如同第3實施例，在形成汲極電極層1〇6時，在 鄰近沒極匯流排4間之閘極匯流排1之上方，亦同時形成容 量電極層11 〇。此容量電極層丨丨〇係作形成於閘極電極層 1 0 2間之貯存電容部丨8之蓄積容量電極。本實施例之特徵 係為使用此一容量電極層11 0，以增加貯存電容部1 8之客 量0
2083-3520-P.ptd 第37頁 478156
接著’形成S i 〇2等之第2保護膜1 〇 7於透明絕緣基板 101上，如第37圖及第39圖（c)所示，使用第3光罩形成光 阻圖樣，以形成a-Si層104上部之源極開口部7和汲極開口 邛6、及極匯"IL排4上部之接觸孔洞5、以及容量電極層11 〇 上部之貯存電容器用之開口部12。接著，為得到與^^層 1 04之歐姆接觸，將透明絕緣基板丨〇1置於充滿pH3電漿之 環境中，讓磷（P)擴散進入& —^層104中，而在a —“層1〇4 之表面形成n+層。
、之後，使用濺鍍法形成作為畫素電極11之I TO膜108於 透明絕緣基板101上，如第38圖及第39圖（(〇所示，使用第 光罩讓畫素電極1耦接源極電極10，且讓汲極電極g耦 ，汲極匯流排4，並且透過貯存電容器用之開口部12，使 谷量電極層110和畫素電極11 構成連接。藉上述方式，能夠製造而得如第39圖（(1) 所不構造之主動式矩陣基板。
一使用本實施例方法製造之貯存電容部18係如第40圖所 =1冓造。首先，利用形成第39圖（3)之閘極匯流排i及閘極 古5 2之步驟，去除作為閘極匯流排i之閘極電極層1 〇 2上 Si層104及絕緣膜103。接著，在閘極電極層1〇2上 第1保濩膜105，再使用第39圖（。形成汲極電極層1〇6
1 /驟、’而在貯存電容器18之區域上留存容量電極層 間，。以此方式，使閘極電極層1 02和容量電極層1 〇之 ^ #未存有a — Sl層1 04及閘極絕緣層1 03和第2保護膜1 07， 包夾第1保濩膜1 〇 5。相較於第5實施例，可縮短對向 478156 發明說明（35) 電極間之距離，且能得到比第5實施例更大之蓄積容量。 第5實施例雖能夠提供大於第丨實施例之蓄積容 實施例更能實現蓄積容量之增加。 積-里仁在| 依據本實施例主動式矩陣基板之製造方法，如同前述 之實施例，僅使用4道光罩即能夠使閘極電極2、汲極電極 9及晝素電極1 1藉著絕緣膜來達到相互的層間分離；並 且，a-Si層104之表面及側壁均為第i保護膜1〇5及第2保護 膜107所覆蓋’故能夠形成通道保護型主動矩陣基板之目 的。相較於習用技術至少可以節省一道光罩之製程步驟。 而且’容量電極層110係在汲極電極層1〇6之形成步驟斯 中同時形成；用以將容量電極層1丨〇耦接晝素電極丨丨之貯 存電容器用開口 1 2，係在源/汲極開口部7和6之形成步驟 中同時形成，所以僅需變更光罩之定義圖樣即可，不會增 加額外之光罩·，貯存電容部18之蓄積容量相較於第5實施θ 例係為增加。 此外’本實施例中如同第5實施例，不僅是沒極端子 部1 5 ’對於閘極端子部14亦能夠以同一步驟形成I το膜 108。亦即，如同第5實施例，能夠如第31圖所示步驟形成 閘極端子部14，如第32圖所示步驟形成沒極端子部15。藉 此’如第3 4圖所示，能夠實現將相異配線層以丨τ〇膜丨〇 8進Φ 行接續。藉此，保護單元部22與各閘極端子部14及各汲極 端子部1 5之接續也得以同時實現。 此外’如同上述第2實施例所示，透過加厚第1或第2 保護膜之厚度、形成有機層間膜、及適當地變化s i %成膜
2083-3520-P.ptd 第39頁 478156
之條件、以得到具相異材質之沈積膜結構，藉此而達 坦化之目的。 丁 [實施例7 ]
關於本發明第7實施例之主動矩陣基板及其製造方 法:將參照第41圖至第55圖來進行說明。第41圖&至第46 顯示本發明^ 7實施例之主動式矩陣基板製造流程之佈局 圖，僅顯示單一晝素。第47及48圖顯示本發明第7實施例 主動式矩陣基板之製造流程剖面圖，亦即第41至46圖中之 κ-Γ線標示處之剖面。又，第49及5〇圖顯示閘極端子部、 第51及52圖顯示汲極端子部、第53及54圖顯示閘極貯存 容部（第41圖之L-L，線）之製造流程剖面圖。第55 發明第7實施例之閘極—汲極接續部構造之剖面圖。 本貫施例之主動式矩陣基板，更形成有彩色濾光片 (jolor filter)層和黑矩陣（black matrix)之構造。前述 第1至7實施例之主動式矩陣基板中，雖有TN方式和ips方 式之分，但為了實現彩色液晶顯示裝置之目的，彩色濾光 片層係形成於對向包夾液晶之對向基板側上。對此在本實 把例中，係對具有所謂C〇T(col〇r filter on TFT)構造之 主動式矩陣基板，適用本發明之場合來加以說明。
參照第41至48圖，以說明此具有c〇T構造之TN方式主 動矩陣基板之製造方法。首先，在玻璃等透明絕緣基板 1〇1上，依序形成：沈積Cr、Ti、Mo等底層金屬和A1而得 之閘極電極層1 〇2 ; s i Nx (氮化矽膜）等之閘極絕緣膜 103，以及’成為半導體層之a —。層丨以。
478156 五、發明說明（37) 接著，如同第5實施例第28和29圖所 使用第！光罩，如第41圖及第47圖（a)所示，形成問極驟匯流 排1及由此閘極匯流排1分歧出之閘極電極2。在此， 為閘極匯流排1之閘極電極層1 0 2之上，本 c ^ ^ 閘極絕緣層103，在作為閘極電極2之閘極電極 留存a-Si層104及閘極絕緣層103，而形成積層體。之上 接著，全面形成SiNx等之第i保護膜1〇5 : 法等沈積Cr、Ti、Mo等底層金屬和σ 、又 尽m屬和Α1而得之汲極電極層
I =，於透”反101上。之後，如第42圖及第47; =示’使用第2光罩形成作為沒極匯流排4之沒極二 廣 1 0 6 〇 接著，在被鄰接開極匯流m和鄰 圍之畫素區域上，分別形成彩色遽光片層112。排4所匕 形成紅色層2GR。接著，形成綠色層m。再形成藍色 層20P之後，形成黑矩陣。色層之形成係使用斗道光罩。 接者，全面在透明絕緣基板1〇1上，形 黑矩陣U3覆蓋之平坦化膜114。作為此平坦化膜^，例及 =係二=丙烯樹脂、BCB(苯並環丁稀）、聚亞胺等有機材 料，藉由上述有機材料之使用，如第48圖⑷所示，而能 夠達成平坦化基板之目的。 接著如第45圖及第48圖（a)所示M吏用第3光罩，以形 成8-51層104上部之源極開口部7和汲極開口部6、以及汲 極匯流排4上部之接觸孔洞5。此時，源極開口部7及汲極 開口部6 ’係貫通平坦膜114、黑矩陣113和第i保護膜1〇5
五、發明說明（38) 而形成。汲極匯流排4之接觸孔沒舟文 第1侔罐瞭！ ης而π上上 L问5 ’係貫通平坦膜114和 罘i保濩膜105而形成。接著， 捲鲔，产古文⑽為得到與a-Si層1〇4之歐姆 接觸，在充滿PH3電漿之環境中 1 η4 φ c.ai 兄〒讓填（P)擴散進入a-Si層 1〇4中，而在8-51層104之表面形成n+層。 之後，沈積作為書素電極n 祐ini p l结μ门— 11之170膜1〇8於透明絕緣基 上，如第46圖及第48mb)所示，使用第4光罩，讓 旦素電極11耦接源極電極1Q，且 、七、，丄士且讓汲極電極0耦接汲極匯 =1 能夠製造如第39圖(b)所示，具有 COT構造之主動式矩陣基板。 使用本實施例進行製造之場合中，閑極端子部14、沒 極鈿子部15及貯存電容部18之構造，係 及第53圖之（a)〜（d)所示者，係為與第47圖（&)〜 所示之相同步驟。第50圖、第52圖及第54圖之（a)〜 所不者，係為與第48圖（a)〜（b)所示之相同步驟。 對於閘極端子部14，以第50圖（a)所示步驟，蝕刻平 坦化膜114及第1保護膜丨05，使得閘極電極層1〇2露出。之 後’以濺鍍法等沈積ΙΤ0膜108於透明絕緣基ιοί上，使用 上述第4光罩，使得在閘極端子部14上，殘留有透過上述 開口而接續於a-Si層104之ΙΤ0膜108。藉此，完成如第^ 圖（b )所示之閘極端子部丨4。 對於汲極端子部15A，以第52圖（a)所示步驟，钱刻平 坦化膜114，使得汲極電極層106露出。之後，以幾鑛法等 沈積IT0膜108於透明絕緣基1〇1上，使用上述第4光^，使
第42頁 2083-3520-P.ptd 478156 五、發明說明（39) -- 端子部15上，殘留有透過上述開口而接續於沒極 ，極層i〇6uT〇m〇8。藉此，完成如第52圖⑻所示之沒 極端子部1 5。 此外，在使用本實施例方法的製造場合中之貯存電容 18 :具有如第53、54圖所示之構造。首先，以第53圖（以 所示形成閘極匯流排〗及閘極電極2之步驟，將作為閘極匯 流排1之閘極電極2上之a —Si層丨〇4以及閘極絕緣膜1〇3去 除。、接著，在此閘極電極層1〇2上沈積第}保護膜1〇5，並 形成色層112於第1保護膜1〇5之上。去除閘極電極層1〇2上 之色層112部分後，使用第53圖（d)形成黑矩陣113之步 驟，以形成黑矩陣113。此外，如第54圖（a)所示形成平坦 化膜114，再如第54圖（b)所示，利用IT〇膜1〇8來形成晝素 電極11。依此方式製得之貯存電容部18，晝素電極Η及閘 極匯流排1係包夾著平坦化膜114、黑矩陣113及第丨保護膜 105，而形成蓄積容量。 —依據本實施例主動式矩陣基板之製造方法，如同前述 之貫施例，僅使用4道光罩即而能夠使閘極電極層丨〇 2、汲 極電極層1 0 6及畫素電極11達到相互的層間分離，而得到 ITO膜108配置於最上層之通道保護型主動式矩陣基板。相 較於習用技術至少可以節省一道光罩之製程步驟。而且， 只要變更光罩之定義圖樣即可，不會額外增加光罩之數 目；貯存電容部1 8之蓄積容量相較於第5實施例係為增 加0 又’本實施例中如同第5實施例，不僅是汲極端子部
2083-3520-P.ptd 478156
15，對於閘極端子部14亦能夠以同一步驟形成11()膜1〇8。 亦即，如同第5實施例，能夠如第3丨圖所示步驟形成閘極 知子邛1 4 (參照第4 9、5 0圖），以及能夠如第3 2圖所示步 驟形成没極端子部15 (參照第51、52圖）。藉此，如第34 圖所不^能夠實現將相異配線層以〗τ〇膜丨〇 8進行接續。藉 此，保濩單疋部2 2與各閘極端子部丨4及各汲極端子部丨5之 接續也得以同時實現。 此外，如同上述第2實施例所示，透過加厚第1或第2 保護膜之厚度、形成有機層間膜、及適當地變化抓成膜 之條件、以得到具相異材質之沈積膜結構，藉此而
坦化之目的。 W
[實施例8 ] 接著說明本發明第8實施例之主動矩陣基板及其製造 方法》本實施例與前述第7實施例之差異在，係本實施例 如上述第6 λ %例中所示在閘極匯流排上之既定位置沈積 金屬，亚加大貯存電容部之容量（參照第36、4〇圖）；苴 中，上述金屬係透過第丨保護膜1〇5而構成之容量電極^ 110其他之構造則與第7實施例所示者相同（參照第5 3、 54 圖）。 本實施例中如同第3實施例和第6實施例，在形成作· 汲極匯流排之汲極電極層時，亦同時形成位於鄰接汲極匯 流排間之閘極匯流上方的容量電極層（參照第36、4〇圖）。 5容量，極層係作為形成於閘極電極層間之貯存電容部之
478156 五、發明說明（41) 接著，如同第7實施例，在基板上形成黑矩陣、平坦 化膜（參照第53、54圖）。此外，使用第3光軍，在形成 a-Si層上部之源極開口部和沒極開口部、以及汲極匯流排 上部之接觸孔洞之時，亦形成貯存電容器用開口部於容量 電極層之上部（參照第3 7圖）。 之後’沈積作為晝素電極11之ITO膜於透明絕緣基板 上’使用第4光罩，讓晝素電極耦接源極電極，讓汲極電 極，接汲極匯流排，且讓容量電極層和畫素電極透過貯存 電容器用開口部而互相接續。以此方式，而能夠製造如本 實施例所示之主動式矩陣基板。 ^使用本實施例方法的製造場合中之貯存電容部，係以 形成閘極匯流排及閘極電極之步驟，將作為閘極匯流排之 問極電極上之a-Si層以及閘極絕緣膜去除。接著，在此閘 極電極層上沈積保護膜，再以形成汲極電極層之步驟，於 貯存電容部之區域上留存容量電極層。藉此方式而得之貯 存電各CT卩之構造’係為在閘極電極層和容量電極層之間， 並未包夾a-Si層及閘極絕緣層，而僅包夾保護膜1〇5。相 較於第7貝施例’更縮短了對向電極間之距離，亦能夠獲 得比第7實施例較大之蓄積容量。 " 依據本實施例主動式矩陣基板之製造方法，如同前述 之實施例，僅使用4道光罩即而能夠使閘極電極層丨〇2、汲 極電極層1 06及畫素電極丨丨達到相互的層間分離，而得到 ITO膜1〇8配置於最上層之通道保護型主動式矩陣基板。相 較於習用技術至少可以節省一道光罩之製程步驟。而且，
478156 五、發明說明（42) 只要變更光罩之定義圖樣即可，不會額外增加光罩之數 目；貯存電容部1 8之蓄積容量相較於第5實施例係為增 加0 又’本實施例中如同第5貫施例，不僅是沒極端子部 15，對於閘極端子部14亦能夠以同一步驟形成ιΤ0膜1〇8。 - 亦即，如同第5實施例，能夠如第3 1圖所示步驟形成閘極 : 端子部，以及能夠如第3 2圖所示步驟形成汲極端子部。藉 -此，如第34圖所示，能夠實現將相異配線層以I TO膜進行 接續。藉此，保護單元部與各閘極端子部及各汲極端子部 之接續也得以同時實現。 讀^ [實施例9 ] _ 本發明第9實施例之通道保護型主動矩陣基板及其製 造方法，將參照第56圖至第61圖來進行說明。第56圖顯示 本發明第9實施例相關之液晶顯示裝置用之主動式矩陣基 板之電路圖。第57圖至第60圖顯示本發明第9實施例之主 一 動式矩陣基板製造流程之佈局圖，僅顯示單一晝素。第61 圖顯示本發明第9實施例主動式矩陣基板之製造流程剖面 圖’亦即第57至60圖中之Μ-Μ，線標示處之剖面。 本實施例與第5實施例之差異點，係為在本實施例之 製造方法係適用於橫電場方式之主動式矩陣基板；其中，· 上述主動式矩陣基板，係使用櫛齒狀共通電極（共電極）和 畫素電極之間的電場，控制液晶的配向。而基本之製造方 法則與前述第5實施例相同。 、· 本實施例之主動式矩陣基板，除了與第4實施例第丨丨
2083-3520-P.ptd 第46頁 478156 五、發明說明（43) 圖所示電路有相同構造外，如第56圖所示更具備有：保護 匯流排（共匯流排）23 ’係與閘極匯流排！及汲極匯流排^ 別地平行，配置於透明絕緣基板1 〇 1之周邊部；保護單元 部22 ’形成於前述保護匯流排22、各個閘極7端子部^14及70各 個沒極端子部1 5之間；以及，保護端子部24，用以提供電 位給保護單元部23。保護單元部22係由二極體接續 (diode-connected)之一對電晶體所構成，在各閘灵極端子 部14及個汲極端子部丨5與保護匯流排23之間，分別以二極 體之順向及逆向進行耦接。此保護單元22之電晶體， 製造顯示區域之電晶體部16之際，同時予以形成。、 ^實施例之主動式矩陣基板之製造方法’將象昭第 η，价皮：了先在玻璃等透明絕緣基板 炼雷ϊί 沈積Cr、Ti、Μο等底層金屬和A1而得之閘 及H主〇2道㈣（氮化石夕膜）等之閑極絕緣膜103 ;以 成為半導體層之a-Si層1〇4。 在此使2 f1光罩’定義形成具有階梯狀剖面之光阻膜。 二：^，為問極匯流排^閉極電極層m上方部*光阻 極電極層1 〇 2上方,Λ I 而作為間極電極2之閘 面成為ϋ /Λ 阻膜厚度係較厚。光阻膜之剖 方1二 吏成為共電極之閘極電極層102之區域上4 以階二=:;!'較薄，並形成於™上i 調㈤1卜t〇ne)曝光法^^膜而’得如同第5實施例，係使用半 接著，未被光阻膜覆蓋二極電極層102、閘極絕緣
2083-352〇.p.ptd 第47頁 478156 五、發明說明（44) ---------- :1J3及a Si層1 04 :則以乾式蝕刻法去除。接著，將此透 土板10 1以02電聚進行處理，以讓光阻膜之厚度減小， ^作為閘極匯流排1之閘極電極層丨〇2及作為共電極丨3之閘 極電極層102各別區域上方之薄光阻膜去除，而露出&一^ fl〇4。此外’將殘留之光阻膜作為遮罩，以乾式餘刻法 方除&-^層1〇4及閘極絕緣層1〇3，以形成配置於複數閘極 匯流排1間之梅齒狀共電極13。&時，作為閘極電極2之電 極電極層102之上，殘留有閘極絕緣膜1〇3和3 —^層1〇4， 在此而形成積層體。之後，如第61圖（&)，去除光阻膜。 接著，使用電漿CVD法等，全面形成SiNx等之第i保護_ 膜105，於透明絕緣基板101上，以覆蓋閘極匯流排i、共 包極13及上述積層體，以及形成由鍍鍍法等所沈積以、
Ti、Mo等底層金屬和Ai而得之汲極電極層ι〇6 ;成膜後， 如第58圖及第61圖（b)所示，使用第2光罩形成汲極匯流排 4及畫素電極11。汲極匯流排4 ,係與閘極匯流排丨交差之 方向而延伸，在閘極匯流排1和共電極13間之第i保護膜 105上分歧並延伸至閘極電極2之近傍。晝素電極η係配置 於複數汲極匯流排4之間，並呈現櫛齒狀。 接著，形成Si〇2等之第2保護膜107於透明絕緣基板 101上。再如第59圖及第61圖（c)所示，使用第3光罩，以_ 形成a-S 1層1 〇4上部之源極開口部7和汲極開口部6、以及 沒極匯流排4和晝素電極上部之接觸孔洞5。 接著’為得到與a-Si層1 04之歐姆接觸，如同前述實 · 施例，將透明絕緣基板丨〇1置於充滿Pij3電漿之環境中，讓 ：
2083-3520-P.ptd 第48頁 478156 五、發明說明（45) 磷（P)擴散進入a-Si層104中，而在a-Si層104之表面形成 n+層。之後’形成作為畫素電極11之I το膜丨〇 8於透明絕緣 基板101上，如第60圖所示，使用第4光罩，讓畫素電極n 透過源極開口部7及接觸孔洞5而耦接a-Si層104，並使汲 、 極匯流排4透過汲極開口部6及接觸孔洞5而與a — Si層1〇4耦 -接，以形成既定之配線。藉上述方式，能夠製造而得如第 61圖（d)所示構造之主動式矩陣基板。 · 此外’在使用本實施例製造方法之場合中，第56圖電 路所不之電路接點A、B及C部分之構造，係如第5實施例第 · 34圖所示。電路接點A、B、c，係採用形成於第2保護膜钃匕 107上之I TO膜1〇8，所形成之接續構造。藉上述方式，在 主動式矩陣基板中，用以接續閘極電極電極層丨〇 2同層面 之配線以及没極電極層1〇6同層面之配線之所在，如第34 圖所示’係採用透過IT0膜108而進行接續之構造。 曰依據本實施例之製造方法，對於應用於橫電場方式液 - 曰曰”員卞裝置之主動式矩陣基板’亦僅使用4道光罩即能夠 - 得以製造。相較於習用技術至少可以節省一道光罩之製程 步驟。 此外’本實施例中，如同第5及第6實施例，不僅是汲 極端子部1 5，對於閘極端子部14亦能夠以同一步驟形成 I TO膜1〇8 :亦即，藉此，和前述實施例同樣地，能夠使用 第1圖所示之製造步驟’來形成閘極端子部1 4，也能夠使 用第32圖所示之製造步驟，來形成汲極端子部15。藉此，· 如第34圖所示能夠實現將相異配線層以IT0膜108進行接 、
478156 五、發明說明（46) 閘極端子部i 4及各汲極端子 續。藉此，保護單元部22與各 部15之接續也得以同時實現 此外’本實施例之主動 和共電極13上係覆#右笛式矩陣基板上，閘極匯流排1 及閘極絕緣膜103 藉此，膜105，並去除3_以層1以 近之第1保護膜m之日平拍性上於/j實施例，共電極13附 "，係成於用以增進平。梅齒狀晝素電極 夠提高櫛齒狀電極之長期，1保護膜105之上，所以能 或拓P鱼装4c 士 肩1罪度。又，由於能夠提昇主動 :矩陣基板衣面之平坦度1以能夠提昇液晶配向之控制 述第2實施例’透過加厚第j、第2保護膜之厚 二瞄適=地變化Si〇2之成膜條件，沈積而得具有相異材質 之膜’藉此而達到平坦化之目的。 以上，雖係針對本發明較佳之實施形態進行說，但本 發明並非限定於此，在未脫離出本發明主旨之範圍内，當 可能進行適當之變形及變更。例如，在前述實施例中，^ 係記載透明畫素電極之使用，除了 IT〇膜之外，亦可以使 用ΖηΟ，亦即對於將ΙΤΟ中之Sn成分以ΖηΟ取代後之化合物 等，亦能使用作為畫素電極。 【發明之效果】 如上所述5依據本實施例之主動式矩陣基板，閘極電 極、>及極電極及畫素電極係利用絕緣膜而成為層間分離之 配置，同時積層體之a-Si層之表面及侧壁，均為第1保護 謨和第2保護膜所覆蓋。因此，傳統技術中a —S i層之侧面
2083-3520-P.ptd 第50頁 478156
ΓΓΛΓ成接：之問題能夠予以防止，i且能夠提高薄 ::曰曰體及此薄膜電晶體所形成之主動式矩陣基板之長期 β罪度。此外，作為液晶顯示裝置構成之場合中，避免了 a-S 1層之侧面和I το膜形成接觸之問題。 又，依據本發明之製造方法，僅使用4道光罩即能夠 使閘極電&、汲極電極及晝素電極藉著絕緣膜來達到相互 的層間刀離，並且，a - S i層1 〇 4之表面及側壁均為第j保護 膜105及第2保護膜1〇7所覆蓋，故能夠形成通道保護型主 動式矩陣基板之目的，並能實現主動式矩陣基板之低價
^原因在於，將閘極電極層、閘極絕緣膜及a-Si層以連 續方式製成膜，使用同一遮罩一併進行蝕刻，並且以晝素 電極膜作為遮罩對a-Si層和閘極絕緣膜進行蝕刻，所以能 夠減少製程步驟，而且因為第i和第2保護膜能夠將a —“層 完全覆蓋之故。 此外’依據本發明之製造方法，使用像“％之無機絕 緣膜與像丙稀樹脂之有機絕緣膜所構成之積層構造作為第 2保護膜’藉此方式能夠將薄膜電晶體部之不平坦性（段 差）予以減小；藉此，能夠讓對向基板間之液晶配向狀態 達到均一之效果。又依據本發明，不僅可用以製造縱電場 方式之主動式矩陣基板，亦可用以製造橫電場方式之主動 式矩陣基板。 於透明絕緣基板1(Π上，使用電漿CVD法等形成SiNx等 之第1保護膜105，以及使用濺鍍法等形成由沈積Cr、Ti、
^/〇lJO 五、發明說明（48)
Mo等底層金屬和八丨的 後，如第10圖（b)所-、3棋而得到之没極電極層106。之 之金屬予以乾蝕刻法吏用第2光罩將汲極匯流排4以外 護膜107。 除’接著在基板上全面形成第2保 在第1實施例中，脾货 係為〇·2 在第2 2保護膜107用以保護，其厚度 了有機層間膜l〇h K例中，第2保護膜107之上更沈積 以同時對基板進行平坦化。 τ Β模1〇7a，例如係使用丙烯樹脂、BCB(笨並環 A , c)所不，藉此達成平坦化基板之目的。藉 羋1二立碑層間膜107a之設置，可以避免肇始於TFT之不 一一生液晶配向狀態不均一之問題。 亦即’藉由上述有機層間膜107a之設置，能夠減輕 之不平坦’讓液晶配向狀態達到均一。 【圖式之簡單說明】 第1圖顯示本發明第1實施例相關之TN方式液晶顯示裝 置所使用之主動矩陣基板之電路圖。 第2圖顯示本發明第1實施例之主動矩陣基板製造流程 之第1佈局圖。 第3圖顯示本發明第1實施例之主動矩陣基板製造流程 之第2佈局圖。 第4圖顯示本發明第1實施例之主動矩陣基 造流程 之苐3佈局圖。 第5圖顯示本發明第丨實施例之主動矩陣基板製造流程
2083-3520-P.ptd 第52頁
之第4佈局圖。 第6圖（a)〜（d)顯示本發明第1實施例之主動矩陣基板 之製造流程剖面圖，亦即第2圖至第5圖中之a — a，線標示處 之剖面。 第7圖（a)〜（d)顯示本發明第1實施例中主動矩陣基板 之閘極端子部之製造流程剖面圖。 第8圖（a)〜（d)顯示本發明第1實施例中主動矩陣基板 之汲極端子部之製造流程剖面圖。 第9圖（a )〜（d )顯示本發明第1實施例中主動矩陣基板 之貯存電容部之製造流程剖面圖（B — B，間）。 土 第1 〇圖（a)〜（d)顯示本發明第2實施例之主動矩陣基板 之製造流程剖面圖（相當於A-A，間）。 第11圖顯示本發明第3實施例之主動矩陣基板製造流 程之第1佈局圖。 ；
第1 2圖顯示本發明第3實施例之主動矩陣基板製造流 程之第2佈局圖。 L 第1 3圖顯示本發明第3實施例之主動矩陣基板製造流 程之第3佈局圖。 ” 第1 4圖顯示本發明第3實施例之主動矩陣基板製造流 程之第4佈局圖。 第15圖（a)〜（d)顯示本發明第3實施例之主動矩陣基板 之製造流程剖面圖（C-C，間）。 第1 6圖（a)〜（d)顯示本發明第3實施例中主動矩陣基板 之貯存電容部之製造流程剖面圖（D-D，間）。 土
89121918 ..... 修正 第17圖顯示本發明第4實施例之丨PS方式液晶顯示裝置 所使用之主動矩陣基板之電路圖。 第1 8圖顯示本發明第4實施例之主動矩陣基板製造流 程之第1佈局圖。 第1 9圖顯示本發明第4實施例之主動矩陣基板製造流 程之第2佈局圖。 第2 0圖顯示本發明第4實施例之主動矩陣基板製造流 私之第3佈局圖。 第21圖顯示本發明第4實施例之主動矩陣基板製造流 程之第4佈局圖。 第2 2圖（a)〜（d)顯示本發明第4實施例之主動矩陣基板 之製造流程剖面圖（E-E，間）。 第2 3圖顯示本發明第5實施例之，方式液晶顯示裝置 所使用之主動矩陣基板之電路圖。 第24圖顯示本發明第5實施例之主動矩陣基板製造流 程之第1佈局圖。 第2 5圖顯示本發明第5實施例之主動矩陣基板製造流 程之第2佈局圖。 第2 6圖顯示本發明第5實施例之主動矩陣基板製造流 程之第3佈局圖。 第2 7圖顯示本發明第5實施例之主動矩陣基板製造流 程之第4佈局圖。 第2 8圖（a)〜（c)顯示本發明第5實施例之主動矩陣基板 之製造流程剖面圖（H-H，間）。
2083-3520-PFl.ptc 第54頁
69121918 修正 曰 ±3 第2 9圖（a )〜（b )顯示本發明第5實施例中主動矩陣基板 之閘極匯流排及閘極電極之製造流程剖面圖（H_H，間）。 第30圖（a)〜（d)顯示本發明第5實施例中主動矩陣基板 之製造流程剖面圖（F-F，間）。 第31圖（a)〜（d)顯示本發明第5實施例中主動矩陣基板 之閘極端子部之製造流程剖面圖。 第32圖（a)〜（d)顯示本發明第5實施例中主動矩陣基板 之汲極端子部之製造流程剖面圖。 第33圖（a)〜（d)顯示本發明第5實施例中主動矩陣基板 之貯存電容部之製造流程剖面圖（G — g，間）。 第3 4圖顯示本發明第5實施例中主動矩陣基板之閘極一 汲極接續部之構造剖面圖。 第35圖顯示本發明第6實施例之主動矩陣基板製造流 程之第1佈局圖。 第36圖顯示本發明第6實施例之主動矩陣基板製造流程 之第2佈局圖。
第37圖顯示本發明第6實施例之主動矩陣基板製造流 程之第3佈局圖。 土 ；，L
第38圖顯示本發明第6實施例之主動矩陣基板製造流 程之第4佈局圖。 土 /；，L 第3 9圖（a)〜（d)顯示本發明第6實施例之主動矩陣基板 之製造流程剖面圖（I - I，間）。 土 第40圖（a)〜U)顯示本發明第6實施例主動矩陣基板之 貯存電容部之製造流程剖面圖（j —j，間）。
2083-3520-PFl.ptc 第55頁
平 月_ 日 修正 第4 1圖|員示本一 程之第1佈局圖。 第7貫把例之主動矩陣基板製造流 流 程之ίί佈圖局顯圖不本發明第7實施例之主動矩陣基板製造 程之^佈®^示本發明第7實施例之主動矩陣基板製造流 第4 4圖顯示本發明箆 程之第4佈局圖。 ""I主動矩陣基板製造流 第4 5圖顯示本發明篦 流程之第5佈局圖。第7實把例之主動矩陣基板之製造 流程之第6佈局圖。 實“列中主動矩陣基板之製造 第47圖（a)〜（d)顯示本發明第7實 之製造流程剖面圖（Κ-Γ間）。（前半） 第48圖（a)~(b)顯示本發明第7實施例中主動矩陣基板 之製造流程剖面圖（K-K，間）。（後半） 第49圖（a)〜（d)顯示本發明第7實施例中主動矩陣基板 之閘極端子部之製造流程剖面圖。（前半） 第50圖（a)〜（b)顯示本發明第7實施例中主動矩陣基板 之閘極端子部之製造流程剖面圖。（後半） 第51圖（a)〜（d )顯示本發明第7實施例中主動矩陣基板 之汲極端子部之製造流程剖面圖。（前半） 第5 2圖（a)〜（b )顯示本發明第7實施例中主動矩陣基板 之汲極端子部之製造流程剖面圖。（後半）
2083-3520-PFl.ptc 第56頁
^53，（a)〜（d)顯示本發明第7實施例中主動矩陣基板 之貝丁存電容部之製造流程剖面圖(L —L，間）。（前半卜 夕目〜I!0顯示本發明第7實施例中主動矩陣基板 之財存電合。P之製造流程剖面圖(L — L，間）。（後半卜 第Μ圖顯示本發明第7實施例中主動矩陣基板之閘極一 汲極接縯部之構造剖面圖。 第56圖顯示本發明第9實施例之液晶暴頁示裝置所使用 之主動矩陣基板之電路圖。 第5 7圖顯示本發明第9實施例之主動㈣基板製造流 程之第1佈局圖。 第5 8圖顯示本發明第9實施例之主動㈣基板製造流 程之第2佈局圖。 第5 9圖顯示本發明第9實施例之主動矩陣基板製造流 程之第3佈局圖。 第60圖顯示本發明第9實施例之主動矩陣基板製造流 程之第4佈局圖。 第61圖（a)〜（d)顯示本發明第9實施例之主動矩陣基板 之製造流程剖面圖（Μ-M’間）。 第62圖（a)〜（d)顯示習知技術中主動矩陣基板製造方 法之流程剖面圖。 7〜源極開口部 8〜狹長切口；
符號說明】 1〜閘極匯流排 3〜島； 5〜接觸孔洞； 2〜閘極電極； 4〜汲極匯流排； 6〜汲極開口部； 2083-3520-PFl.ptc 第57頁 478156 五、發明說明（54) 9〜汲極電極； 11〜晝素電極； 12〜貯存電容器用開口部； 1 3〜共電極； 1 5〜汲極端子部； 1 7〜液晶， 19〜共電極電位提供端子； 2 1〜黑矩陣； 2 3〜保護匯流排（共匯流排） 1 0 1〜透明絕緣基板； I 0 3〜閘極絕緣膜； 105〜第1保護膜； 107〜第2保護膜； 108〜ITO 膜； 110〜容量電極層（蓄積容量 111〜光阻層； 12〜彩色濾光片層（色層）； II 3〜黑矩陣； 1 0〜源極電極； 1 4〜閘極端子部； 1 6〜電晶體部； 1 8〜貯存電容部； 2 0〜彩色濾光片層 22〜保護單元部； ;24〜保護端子部； 1 0 2〜閘極電極層； 104〜a-Si 膜； 1 0 6〜 >及極電極層， 107a〜有機層間膜 109〜n+ 型a-Si 膜； 電極）； 11 4〜平坦化膜
2083-3520-P.ptd 第58頁
Claims (1)
- 478156 六、申請專利範圍 I 一種主動式矩陣基板，包括·· 厗、5 ^ Γ基板上，從基板之法線方向上，具有閘極電極 二播I 、毛緣層及非晶矽半導體層以大體上重疊之堆積方 之積層體，並形成有閘極電極、閘極 膜 電晶體區域； ^叹得膜 沌筮:及上配線/及用以覆蓋上述積層體之第1保護膜；上 述第保濩膜係介於汲極配線和上述基板之間； 第2保護膜，形成於上述汲極配線及上述第丨保護膜之 上詹， ㈣源Ϊ’汲極開口部’貫通上述第1保護膜和上述第2保 濃膜而到達上述非晶矽半導體層； 1 ^卩，貝通上述第2保護膜，而到達上述汲極配 線； ，置於上述第2保護膜上之晝素電極膜；以及 之配ϊ Ϊ上述畫素電極膜形成之通過上述開口部用以接續 2. —種縱電場型主動式矩陣基板，包括： 2緣基板上’從基板之法線方向上，具有閘極電極 極絕緣層及非晶石夕半導體層以大體上重疊之堆積方 式構成之積層體，並形成有閘極電極、閘極配 · 電晶體區域； & 4膜 ^ /及極配線、及用以覆蓋上述積層體之第1保護膜；上 述第1保護膜係介於汲極配線和上述基板之間；、 第2保濩膜，形成於上述汲極配線及上述第1保護膜之 Ml 第59頁 2083-3520-P.ptd 478156六、申請專利範圍 上層； 護膜_膜和上述第2保 q連上述非晶矽半導體層； 線；開口部’貫通上述第2保護膜’而到達上述沒極配 二置於上述第2保護膜上之晝素電極膜； 之配2上ΐίΐ電極膜形成之通過上述開口部用以接續 蓄二…f接、戈上述源極開口部之晝素電極；以及 積夺置部’設置於上述畫素電極 =開：Γ面形成之電極層之間包夾有及第;罐 保產膜構成上述蓄積容量部。 ’ 3 · 一種縱電場型主動式矩陣基板，包括： 在絕緣基板上，從基板之法線方向上，且 I構Z極絕緣層及非晶石夕半導體層以大體上重疊之堆積方 “日體ίϊ層體’並形成有閘極電極、閘極配線、及薄膜 、求签:及上配線、及用以覆蓋上述積層體之第1保護膜，·上 ; y、濩膜係介於汲極配線和上述基板之間； 第2保濩膜’形成於上述汲極配線及上述第“ 上清； ' 1膜源n極開口冑，貫通上述第1保護膜和上述第2保 護膜，而到達上述非晶矽半導體層； ^ °卩貝通上述第2保護膜，而到達上述汲極配 線；八、申請專利範圍 於上述第2保護膜上之畫素電極膜； 猎由上述畫素電極膜形成之s 之配線層、及；&痒f*、s & 通述開口部用以接續 Z接續上述源極開口部之畫素電極；以及 電極谷！部，言史置於上述畫素電極上；接續於該畫素 極芦之門$::曰矽半導體層和同上述閘極同層面形成之電 4 i;!亡述第1保護膜，構成上述蓄積容量部。 •種板電场型主動式矩陣基板，包括： 層、ΐ ί:ί ί上’從基板之法線方向上，具有閘極電極 ” 並形成有閘極電極、問極配線、櫛齒狀 ，、電極、及溥膜電晶體區域； 、十、势/及極配線、及用以覆蓋上述積層體之第1保護膜；上 述第1保護膜係介於汲極配線和上述基板之間； 上層第2保護膜，形成於上述汲極配線及上述第1保護膜之 源極/汲極開口部，貫通上述第1保護膜和上述第2保 蠖膜，而到達上述非晶矽半導體層； 開口。卩’貝通上述第2保護膜，而到達上述没極配 線； ，置於上述第2保護膜上之畫素電極膜； 藉由上述畫素電極膜形成之通過上述開口部用以接續 之配線層、及接續上述源極開口部之畫素電極。 、 5· —種主動式矩陣基板，包括： 在絕緣基板上，從基板之法線方向上，具有閘極電極 478156 六、申請專利範圍 層、閘極絕緣層及非晶矽半導體層以大體上重疊之堆積方 式構成之積層體，並形成有閘極電極、閘極配線、櫛齒狀 共電極、及薄膜電晶體區域； 汲極配線、及用以覆蓋上述積層體之第1保護膜；上 述第1保δ蔓膜係介於〉及極配線和上述基板之間； 第2保護膜，形成於上述汲極配線及上述第丨保護膜之 上層； ^ 源極/汲極開口部，貫通上述第1保護膜和上述第2保 護膜，而到達上述非晶矽半導體層； 開口部，貝通上述第2保護膜，而到達上述汲極配 線； 藉由上述晝素電極膜形成通過上述開口部用以接續之 配線層、及接續上述源極開口部之畫素電極；上述畫素電 極膜係以櫛齒狀形成位在前述共電極上方之前述第1保護 膜之上，且為上述第2保護膜所覆蓋。 D·如甲滑导利範圍第1項至第5項中任一項所述之主 式矩陣基S，上述第2㈣膜之表面係#質地、予以平坦 化，而在此平坦化之表面上設置上述畫素電極膜。 7. 如申請專利範圍第2項或第3項所述之主動式 ^伴上:膜電Λ層，透過在未留存有前述第“呆護膜之前到 第2保濩膜之上所形成之開口部而接續上述書 8. 如申請專利範圍第丨項至第5項中任素電極膜。 式矩陣基板，上述第2保護膜係選擇盥前、乂之主 層和前述開極絕緣膜具有高姓刻選擇、二非2083-3520-P.ptd 第62頁 六、申請專利範圍 述第^保^申^係專選利擇範自圍=項所述之主動 間膜構成之積層1。聽膜、或切氧化膜及有機層 種主動式矩陣基板，包括： 在絕緣基板上，從基板之法線方向上，呈有間炻φ 式構成之積；it?:以大體上重疊之堆積方 電晶體區； 形成有間極電極、閑極配線、及薄嗅 n配線、及用以覆蓋上述積層體及閘極配線之 、，上述保護膜係介於汲極配線和上述基板之間；、类 …、矩陣，在位於上述閘極配線、 極配線上方之前述保護臈之上形成；21積層體及上迷及 色層，形成於被上述黑矩陣所包圍之區域上； 平坦化膜，覆蓋上述保護膜及上述黑矩陣； 、源極/汲極開口部，貫通上述保護膜、上述黑矩列及 上述平坦化膜，而到達上述非晶石夕半導體層； •開口部，貝通黑矩陣及平坦化膜，而到達上述汲極配 線； 設置於上述平坦化膜上之畫素電極膜；以及 藉由上述晝素電極膜形成之通過上述開口邬用以接接 之配線層。 β 11 ·如申請專利範圍第丨0項所述之主動式矩陣基板， 更包括： 1 由上述畫素電極膜形成之接續上述源極開口部之晝素2083-3520-P.ptd 第63頁 478156形成位於前述閘極配線上之保護膜之 六、申請專利範圍 電極； 容量電極層 上； 上述容量電極層透過形成於上述黑陣列及平坦化膜 開口部而接續上述晝素電極。 、 12·如申請專利範圍第1〜5、10、π項中之任一項所 述之主動式矩陣基板，其中，上述閘極電極係從上述閘極 配線分政而出。 13·如申請專利範圍第1〜5、l〇、U項中之任一項所 述之主動式矩陣基板，其中，上述畫素電極係由透明電極# 膜所形成，上述晝素電極之一端係延伸至上述閘極配線之 上方。 ' 14. 如申請專利範圍第1〜5、1〇 ^丨項中之任一項所 述之主動式矩陣基板，其中，在上述開口中露出之非晶矽 半導體廣之表層上，掺入磷而形成n+層，上述汲極配^曰或 晝素電極透過上述n+層而接續上述非晶矽半導體層。 15. —種主動式矩陣基板之製造方法，包括如^下步 驟：層 極 (a)在絕緣基板上，依序形成閘極電極層、閘極絕緣 、及非晶矽（a-Si)層，使用第1光罩形成閘極電極、閘 配線、及薄電晶體區域； (b)形成第1保護膜及汲極電極層於上述閘極電極上 使用第2光罩去除位於既定區域之上述汲極電極層，而形 成沒極配線；478156 六、申請專利範圍 μ.如申請專利範圍第15項至第18 =矩陣基板之製造方法，在完成上述(二=之 ^^(d)步驟之前，更進行將前述第2保護臈之表面予以實 ίΐίϊίί驟；ί述⑷步驟中，上述透明電極層係形 成於上述經平坦化後之第2保護膜上。 2〇·如申請專利範圍第15項至第18項之任一項 式矩陣基板之製造方法，在上述(a)步驟中，一 J ΐ : = 上之前述間極絕緣膜及上述非晶石夕 i非晶5Γ。 極配線上之前述閘極絕緣膜及上 • 21· —禮主動式矩陣基板之製造方法，包括如下步 驟· (a) 在絕緣基板上，依序形成閘極 :、及非晶石夕層’使用第!光罩形成問極電極、緣 線、及薄電晶體區域； 一 (b) 形成保護膜及汲極電極層於上述閘極電極上， 用第2光罩去除位於既定區域之上述汲極電 汲極配線； ^I成 (c) 形成黑矩陣於位在上述閘極配線和上述汲極配 ^之上述保護膜上，並且在上述保護膜上形成之黑矩陣 包圍之區域上，形成色層； (d) 形成平坦化膜，覆蓋上述黑矩陣及上述色層； (e) 使用第3光罩，用以形成接續源極/汲極電&之 口部，上述源極/汲極電極開口部係貫穿在前述非晶矽:2083-3520-P.ptd 第67頁 478156 六、申請專利範圍 =形成之保護膜；並且形成開口，，貫穿位 佶用第4‘置明電極層於上述平坦化膜及開口部上層， 搞用Η 口之韭曰形成汲極配線用以接續露出於上述汲極電 J f : &非曰曰矽層，並且將由前述透明電極層得來之佥 :電極、與露出於上述沒極電極用開口之非晶二 制、告方沐如，V月專利範圍第21項所述之主動式矩陣基板之 衣=f4 #上述（b)步驟中，形成上述汲極配線時，也 一同形成蓄積容晋雷# i , U ββ , 、 和於上述閘極配線上之上述保護膜 i之2i(e)步驟中’使用第3光罩形成用以接續畫素電 上：；：：部係貫穿上述平坦化膜和位於上述 #果，陣；在上述⑴步驟中，使用前述第4 d由削述透明電極層得來之畫素電極與露 口部之容量電極膜。 、、23·如申請專利範圍第15〜18、21、22項之任一項中 所ί之主動式矩陣基板之製造方法，在上述（d)步驟或(、f) 步f之形成透明電極層之前，在由上述開口部露出之上述 非SS夕層上進行形成歐姆接觸層之步驟，將上述透明電極 透過上述歐姆接觸層而接續上述非晶矽層。 、24·如申請專利範圍第15〜18、21、22項之任一項中 所述=主動式矩陣基板之製造方法，上述第2保護膜係選 擇與别述非晶矽半導體層和前述閘極絕緣膜具有高蝕刻選 擇比之材料而構成。478156 六、申請專利範圍 25·如申請專利範圍第24項所述之主動式矩陣基板之 製造方法，上述第2保護膜係選擇自矽氧化膜、或由矽氧 化膜及有機層間膜構成之積層體。 ❿2083-3520-P.ptd 第69頁
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30468399 | 1999-10-26 | ||
| JP2000308262A JP3391343B2 (ja) | 1999-10-26 | 2000-10-06 | アクティブマトリクス基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW478156B true TW478156B (en) | 2002-03-01 |
Family
ID=26564004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089121918A TW478156B (en) | 1999-10-26 | 2000-10-19 | Active matrix substrate and the manufacturing method therefor |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6674093B1 (zh) |
| JP (1) | JP3391343B2 (zh) |
| KR (1) | KR100393293B1 (zh) |
| TW (1) | TW478156B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102714220A (zh) * | 2009-11-25 | 2012-10-03 | 夏普株式会社 | 移位寄存器和显示装置 |
| TWI395307B (zh) * | 2006-08-17 | 2013-05-01 | Mitsubishi Heavy Ind Ltd | Semiconductor element module and manufacturing method thereof |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3716755B2 (ja) * | 2001-04-05 | 2005-11-16 | 株式会社日立製作所 | アクティブマトリクス型表示装置 |
| KR100776768B1 (ko) * | 2001-07-21 | 2007-11-16 | 삼성전자주식회사 | 액정표시패널용 기판 및 그 제조방법 |
| JP2004219991A (ja) | 2002-12-27 | 2004-08-05 | Sharp Corp | 表示装置用基板およびこれを有する液晶表示装置 |
| KR100598737B1 (ko) * | 2003-05-06 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7119411B2 (en) * | 2004-02-17 | 2006-10-10 | Au Optronics Corp. | Interconnect structure for TFT-array substrate and method for fabricating the same |
| JP4073890B2 (ja) * | 2004-04-22 | 2008-04-09 | シャープ株式会社 | 薄膜回路基板、及びそれを備えた圧電式スピーカ装置及び表示装置並びに音源内蔵型表示装置 |
| JP4066986B2 (ja) * | 2004-08-31 | 2008-03-26 | セイコーエプソン株式会社 | 減圧加熱による液晶抽出処理装置及びその方法 |
| KR101172666B1 (ko) * | 2005-09-29 | 2012-08-08 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| TWI297953B (en) * | 2006-02-22 | 2008-06-11 | Au Optronics Corp | Method for manufacturing a bottom substrate of a liquid crystal display device |
| US7952099B2 (en) * | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
| CN100454558C (zh) * | 2006-09-11 | 2009-01-21 | 北京京东方光电科技有限公司 | 一种tft矩阵结构及其制造方法 |
| CN100454559C (zh) * | 2006-09-11 | 2009-01-21 | 北京京东方光电科技有限公司 | 一种tft矩阵结构及其制造方法 |
| CN100461433C (zh) | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| TWI331401B (en) * | 2007-04-12 | 2010-10-01 | Au Optronics Corp | Method for fabricating a pixel structure and the pixel structure |
| TWI328788B (en) * | 2008-03-11 | 2010-08-11 | Au Optronics Corp | Gate driver-on-array and method of making the same |
| WO2010044289A1 (ja) * | 2008-10-14 | 2010-04-22 | シャープ株式会社 | 液晶表示装置 |
| EP2460183A4 (en) * | 2009-07-31 | 2015-10-07 | Semiconductor Energy Lab | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| CN102696112A (zh) * | 2009-12-21 | 2012-09-26 | 夏普株式会社 | 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法 |
| TWI469356B (zh) * | 2010-03-03 | 2015-01-11 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
| WO2011132376A1 (ja) * | 2010-04-21 | 2011-10-27 | シャープ株式会社 | 薄膜トランジスタ基板 |
| JP5609791B2 (ja) * | 2011-06-29 | 2014-10-22 | 凸版印刷株式会社 | 液晶表示用の対向基板及び液晶表示装置 |
| JP6076038B2 (ja) * | 2011-11-11 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US8829528B2 (en) * | 2011-11-25 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including groove portion extending beyond pixel electrode |
| JP6033071B2 (ja) | 2011-12-23 | 2016-11-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9099892B2 (en) * | 2012-03-28 | 2015-08-04 | Humless, Llc | Portable power systems |
| JP5838119B2 (ja) | 2012-04-24 | 2015-12-24 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びそれを用いた表示装置 |
| US8900938B2 (en) * | 2012-07-02 | 2014-12-02 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of array substrate, array substrate and LCD device |
| KR101942489B1 (ko) * | 2012-10-17 | 2019-01-28 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치 |
| JP6501514B2 (ja) | 2014-12-24 | 2019-04-17 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| JP2016076712A (ja) * | 2015-11-09 | 2016-05-12 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びそれを用いた表示装置 |
| CN108663864B (zh) * | 2018-07-19 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、工作方法和显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2801104B2 (ja) * | 1992-01-29 | 1998-09-21 | シャープ株式会社 | アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法 |
| DE69332575T2 (de) * | 1992-09-18 | 2003-11-20 | Hitachi, Ltd. | Flüssigkristall-Anzeigevorrichtung |
| US6211928B1 (en) * | 1996-03-26 | 2001-04-03 | Lg Electronics Inc. | Liquid crystal display and method for manufacturing the same |
| KR100223153B1 (ko) * | 1996-05-23 | 1999-10-15 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
| JPH1031231A (ja) * | 1996-07-15 | 1998-02-03 | Sony Corp | 反射型ゲストホスト液晶表示装置及びその製造方法 |
| KR100229613B1 (ko) * | 1996-12-30 | 1999-11-15 | 구자홍 | 액정 표시 장치 및 제조 방법 |
| KR100697903B1 (ko) * | 1997-04-11 | 2007-03-20 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
-
2000
- 2000-10-06 JP JP2000308262A patent/JP3391343B2/ja not_active Expired - Lifetime
- 2000-10-19 TW TW089121918A patent/TW478156B/zh not_active IP Right Cessation
- 2000-10-24 KR KR10-2000-0062610A patent/KR100393293B1/ko active IP Right Grant
- 2000-10-25 US US09/695,321 patent/US6674093B1/en not_active Expired - Lifetime
-
2003
- 2003-07-11 US US10/617,035 patent/US6891196B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI395307B (zh) * | 2006-08-17 | 2013-05-01 | Mitsubishi Heavy Ind Ltd | Semiconductor element module and manufacturing method thereof |
| CN102714220A (zh) * | 2009-11-25 | 2012-10-03 | 夏普株式会社 | 移位寄存器和显示装置 |
| CN102714220B (zh) * | 2009-11-25 | 2015-04-08 | 夏普株式会社 | 移位寄存器和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6891196B2 (en) | 2005-05-10 |
| US6674093B1 (en) | 2004-01-06 |
| JP2001196595A (ja) | 2001-07-19 |
| KR100393293B1 (ko) | 2003-08-09 |
| KR20010051213A (ko) | 2001-06-25 |
| US20040084672A1 (en) | 2004-05-06 |
| JP3391343B2 (ja) | 2003-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW478156B (en) | Active matrix substrate and the manufacturing method therefor | |
| TW519763B (en) | Active matrix LCD panel | |
| TWI356962B (en) | Substrate for display device, manufacturing method | |
| KR100868771B1 (ko) | 액정표시장치 | |
| US9356052B2 (en) | Thin film transistor with integrated connecting portion | |
| JP5240964B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| TW533327B (en) | Active matrix substrate and manufacturing method thereof | |
| CN104423107B (zh) | 液晶显示装置及其制造方法 | |
| JP5190593B2 (ja) | 薄膜トランジスタ基板及びこの製造方法、並びに薄膜トランジスタ基板これを備えた液晶表示パネル | |
| CN106409845A (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
| US9368523B2 (en) | Semiconductor device, method for manufacturing semiconductor device, and display device | |
| US20070058097A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| TW201611252A (zh) | 半導體裝置、液晶顯示裝置及半導體裝置的製造方法 | |
| TWI406420B (zh) | 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法 | |
| KR101474774B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| WO2012117695A1 (ja) | 半導体装置及びその製造方法並びに表示装置 | |
| JP2012018970A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 | |
| JP2780673B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR20100034545A (ko) | 액정표시장치 및 그 제조방법 | |
| CN109661729A (zh) | 有源矩阵基板及其制造方法 | |
| JPWO2011132353A1 (ja) | 表示装置及びその製造方法 | |
| CN103137555B (zh) | 薄膜晶体管液晶显示器件及其制造方法 | |
| KR102188067B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| TW200527097A (en) | Liquid crystal display and fabricating the same | |
| JP2006126255A (ja) | 電気光学装置、液晶表示装置及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |