TW474012B - Semiconductor substrate and its production method, semiconductor device containing this substrate and its production method - Google Patents

Semiconductor substrate and its production method, semiconductor device containing this substrate and its production method Download PDF

Info

Publication number
TW474012B
TW474012B TW088116672A TW88116672A TW474012B TW 474012 B TW474012 B TW 474012B TW 088116672 A TW088116672 A TW 088116672A TW 88116672 A TW88116672 A TW 88116672A TW 474012 B TW474012 B TW 474012B
Authority
TW
Taiwan
Prior art keywords
silicon layer
substrate
semiconductor substrate
patent application
layer
Prior art date
Application number
TW088116672A
Other languages
English (en)
Inventor
Takashi Morishita
Masahiro Matsui
Original Assignee
Asahi Chemical Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Ind filed Critical Asahi Chemical Ind
Application granted granted Critical
Publication of TW474012B publication Critical patent/TW474012B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76278—Vertical isolation by selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

4 經濟部智慧財產局員工消費合作社印製 7 4 A7 _____B7____ 五、發明説明（1 ) 技術領域 本發明係有關於一種SOI ( Silcon· on· insulator )或S〇S ( Silicon· on· sapphive )等之半導體基板之 製造方法，而是有關於具有轉位及缺陷少，而具有表面平 坦性良好之矽層的半導體基板以及其製造方法。又，本發 明是有關於形成在上述半導體基板上的半導體裝置及其製 造方法。 背景技術 以往已知有具有在絕緣物上形成單結晶矽半導體層之 構造，而作爲基板材料的SO I或SOS。此外，在本說 明書中，也將總稱包含上述SO I基板以及SOS基板在 內，而在絕緣物上形成有單結晶矽半導體層的半導體基板 者稱之爲S 0 I基板。該些的基板材料則廣泛地被應用在 元件製作上，而在以下各點則較通常的基板爲優越。 (1 )、由於減低寄生電容，因此高速性優越。 (2 )、對軟體錯誤（soft error )的解決能力強。 (3 )、沒有latch up之情形。 (4 )、可以省略掉阱（well )工程。 爲了要實現該些元件在特性上的優點，S 0 I基板之 製造方法，以往則有以下的方法。 (1 )、貼合法：在利用熱處理或是接著劑，將矽單 結晶基板貼合在已經將表面作熱氧化之其他的矽單結晶基 板上後，利用機械的硏磨或是化學蝕刻等，將一側的矽層 本紙張尺度適用中國國家標準（CNS ) A4規格< 210X297公釐） · 4 - — (請先閲讀背面之注意事項再填寫本頁)
B7 (2 ) 薄膜化的方法。 (請先閲讀背面之注意事項再填寫本頁} 、S IMOX ( separation· by ·各 η · implanted· oxide )法：在將氧離子注入到矽基板後進行熱 處理，而在矽基板中製作埋入S i〇2 (氧化矽層）的方法 〇 (3 )、固相磊晶成長法：在使矽基板的表面氧化後 ，在氧化膜的一部分開窗，而讓矽基板露出，在其上讓非 晶矽成長。接著則實施熱處理，從與露出的矽相接的部分 出發，藉由橫方向的固相磊晶成長，而使非晶矽結晶化的 方法。 (4)、異質磊晶成長法：當在絕緣性的氧化物基板 或是矽基板上堆積好結晶性的氧化物或氟化物的層後，在 其上以C VD法等讓單結晶矽層成長的方法。 然而該些方法各自有利弊，對於生產性、品質方面依 然會有問題。例如在貼合法中，必須要使矽基板本身薄膜 化，而很難使矽基板精度到達1 // m以下，且很難均勻地 進行蝕刻或是硏磨。 經濟部智慧財產局員工消費合作社印製 又，S I MOX法雖然是經過長時間被硏究出來，但 是爲了要在矽基板中形成S i 〇2的埋入氧化膜，則不得不 打入大量的氧雜子，除了在生產性以及成本上會有問題外 ，在矽層中的結晶缺陷也會多，而導致會有在埋入氧化膜 中存在有被稱爲管（pipe )之缺陷的問題。 再加上，貼合在一起的SOI基板或是SIMOX基 板，由於在其上所製作之元件（例如場效電晶體）的snap 本紙張尺度適用中國國家揉準（CNS ) A4规格< 210X297公釐) ΖζΙ一" 一 47401 A7 B7_ 五、發明説明（3 ) (請先閲讀背面之注意事項再填寫本頁) back耐壓低，因此，在電流電壓特性容易出現扭斷（ kink )情形，更者會有容易因爲自我加熱（selfheating )而引起負性電氣傳導的缺點，而成爲品質上的問題。所 謂的快速回收（snap back )耐壓是指當元件爲FET( 場效電晶體）時，在當作F E T動作之際，在本體部與汲 極部之接合部所產生的熱載體會積蓄在本體部，而造成在 汲極部與源極部之間流動的汲極電流激增，導致耐壓降低 的情形。又，J5斷（kink )的情形則也是導因於熱載體積 蓄在本體部。負性電氣傳導，雖然是一電流會隨著電壓的 增加而減少的現象，而此是因爲由於作爲絕緣性之基底的 矽氧化物的熱傳導率低，因此，隨著閘極電壓或汲極電壓 變高，FET因爲本身發熱會積蓄熱，而使得溫度上昇， 導致矽層之移動度降低所造成。 另一方面，S 0 I技術的前身則已知有S 0 S技術。 經濟部智慧財產局員工消費合作社印製 S 0 S基板，到目前爲止，則被應用在必須要有耐放射線 性的元件上。SOS基板，除了寄生電容小等之SOI基 板的特長外，由於具有厚的絕緣層，因此具有通過基板之 雜訊小等的特長。又，SOS基板，由於在矽層與藍寶石 界面之載體的生存時間（life time )會變短，因此在 F E T動作之際，在本體部與汲極部之接合部所發生的熱 載體會立刻再度結合，而難以積蓄在本體部。因此，在汲 極部與本體部與源極部之間的流動的電流不會激增，而耐 壓不會降低。亦即，snap back耐壓高，而較不會出現扭 斷情形則成爲S 0 S基板之一大特長。更者，由於藍寶石 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） JT] 一 47401 A7 _B7_ 五、發明説明（4 ) 的熱傳導率高，因此S 0 S基板會有較難引起負性電氣傳 導的特徵。然而，SOS基板，爲了要使矽在藍寶石基板 上作異質磊晶成長，因此，會因爲矽層與藍寶石基板 (α — A 1 2〇3)的格子常數以及熱膨脹係數的差異，而 產生多數的結晶缺陷或大的表面粗度的問題。 解決此之手段，則已知有在將矽離子注入到該矽層內 ，而使矽層深度非結晶化後，藉由退火而再結晶化的方法 (USP5416043)。然而即使是用該方法，當相 較於bulk silicon時，其結晶缺陷密度依然高。 又，在矽基板上，讓氧化物層或氟化物層等的中間層 ，更者，則在其上讓結晶矽層作磊晶成長的S 0 I基板， 則已知例如中間層使用r 一 A 1 2 0 3 (特開平 1 一 2 6 1300號）。對於該些的SOI基板，同樣地 ，在矽層與中間層之界面處的熱載體的生存時間變短，而 得到與S〇S同等高的snap back耐壓，雖然是能夠期待 較不會出現箱斷（kink )的情形之效果，但還是會因爲格 子常數以及熱膨脹係數的差異，而會有矽層的結晶性降低 以及表面粗度增加的問題。 又，位在該些SO S基板或SO I基板中的矽層，會 有愈接近與絕緣性之基底的界面，則結晶缺陷密度會變得 愈高，而結晶性降低的問題。因此，當在該些基板上製作 例如高速·低消耗電力用的裝置時，則對於厚度薄到 0 . 05〜0 · 3//m的矽層而言，會包含許多的結晶缺 陷，而導致結晶性變差。 本紙張尺度適用中國國家標準（CNS ) Α4规格（210X297公釐） --------— (請先W讀背面之注意Ϋ項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 47401 A7 _B7_ 五、發明説明（6 ) (請先閲讀背面之注意事項再填寫本頁) 基板上讓氧化物層或氟化物層等的中間層，更者，在其上 讓單結晶矽層作磊晶成長之S 0 I基板而言，藉著改善矽 層的結晶性以及表面平坦性，可以製作出以往因爲漏電流 大、載體再結合速度快、光亂射等顯著的理由，而在該些 半導體基板上難以實現的光學裝置。 本發明即是要解決以往的SOS基板、或是在矽基板 上堆積氧化物層或是氟化物層等的中間層，而在其上讓矽 層作磊晶成長之S 0 I基板的問題，而提供一結晶性以及 表面平坦性良好，結晶缺陷密度在深度方向一樣低之 S O I基板等的半導體基板，藉著在其上形成半導體裝置 ，可以實現高速·低閃爍雜訊、低漏電流、高snap back 耐壓等具有以往無法獲得之優越性能及信賴性之電子裝置 或是光學裝置等的半導體裝置。 發明之揭露 經濟部智慧財產局員工消費合作社印製 在上述之狀況下，本發明人等，對於當在藍寶石基板 上讓矽層成長，而製作S 0 S基板，或是在矽基板上堆積 氧化物層或氟化物層作爲中間層，且在其上讓矽層成長而 製作S 0 I基板時之半導體基板的製造方法，則是在讓矽 層成長後，在將矽離子注入到該矽層，而使矽層深度非結 晶化後，藉由退火進行再結晶化來改善結晶，此外，藉著 在其上再度讓矽層作均質磊晶成長，而能夠形成缺陷少、 且高結晶性的矽層，更者，在將矽離子注入到該矽層，而 使矽層深部非結晶化後，藉著退火進行再結晶化，發現可 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 47401 A7 B7 五、發明説明（7 ) 以形成缺陷極少，且高結晶性的矽層，因此產生了本發明 。又，在進行完最初的再結晶化後，則在氧化性的環境下 進行熱處理，而使矽層之表面側的一部分氧化，當藉由氟 酸等進行蝕刻而除去該的氧化物層時，之後則留下缺陷少 ，且高配向性的矽層，此外，則將該矽層作爲種子（seed )層，藉著在其上再度讓矽層作均質磊晶成長，也發現可 以得到缺陷少，且高結晶性的矽層。 更者，本發明人等發現當在例如藉由上述的製造方法 所製作出之缺陷少，且結晶性及表面平坦性良好之半導體 基板上形成Μ 0 S F E T時，相較於以往，可以達成提高 動作速度、減低閃爍雜訊、減低漏電流等之顯著的提升裝 置的性能之效果，而實現由以往之S 0 I基板所無法實現 的裝置，遂產生本發明。 亦即，本發明之申請專利範圍第1項之半導體基板， 其主要是針對一由絕緣性之基底與在其上呈磊晶成長之結 晶矽層所構成，而上述絕緣性的基底係由單結晶氧化物基 板、或由矽基板與堆積在其上之結晶性的氧化物層或氟化 物層所構成之積層基板而構成的半導體基板，其特徵在於 藉由以測量因浸漬在碘系蝕刻液而形成之每單位面積 之坑槽數的缺陷密度測量方法所評估之上述結晶矽層的缺 陷密度，乃沿著整個深度方向在7 X 1 06個/cm2以下 ，且該結晶矽層之表面粗度在2nm以下、〇·〇5nm 以上。 ir ---------— (請先閲讀背面之注意事項再填寫本頁 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格< 210X297公釐） · 1〇 · 47401： A7 B7 五、發明説明（8) 本發明之申請專利範圍第2項之半導體基板，係在申 請專利範圍第1項之半導體基板，上述結晶矽層之相對於 基板面呈平行之矽（0 0 4 )峰的X線繞射鎖定曲線（ locking curve )半値幅在0 · 24度以下、0 · 03度以 上，而相對於基板面呈垂直之矽（0 0 4 )峰的X線繞射 鎖定曲線半値幅在0·18度以下、0·03度以上。 本發明之申請專利範圍第4項之半導體基板，係在申 請專利範圍第1項之半導體基板，上述結晶矽層之相對於 基板面呈垂直的矽（0 4 0 )峰的X線繞射鎖定曲線半値 幅爲小。 本發明之申請專利範圍第4項之半導體基板，係在申 請專利範圍第1項之半導體基板，上述結晶矽層之相對於 基板面呈垂直的矽（0 4 0 )峰的X線繞射鎖定曲線半値 時，則沿著整個深度方面大約一定，是在幅在0 . 1 8度 以下、0 · 0 3度以上。 本發明之申請專利範圍第5項之半導體基板，係在申 請專利範圍第1項之半導體基板，在使結晶矽層之一部分 熱氧化，而在該結晶矽層上形成矽氧化物層後，藉由充電 擊發（charge pumping )法所測得的界面位準密度是在3 xlOH/cm2 以下、lxl〇9/cm2 以上。 本發明之申請專利範圍第6項之半導體基板，係在申 請專利範圍第1項之半導體基板，上述結晶矽層的厚度在 0 · 03//m 以上、〇 · 7//m 以下。 本發明之申請專利範圍第7項之半導體基板，係在申 本紙張尺度適用中國國家標準（CNS > A4規格< 210X297公釐） ~ --------— (請先閲讀背面之注意事項再填寫本頁) 、tr 經濟部智慧財產局員工消費合作社印製 47401 A7 B7 五、發明説明（9) 請專利範圍第1項之半導體基板，上述絕緣性的基底是上 述單結晶氧化物基板，而該單結晶氧化物基板是藍寶石基 板。 本發明之申請專利範圍第8項之半導體基板，係在申 請專利範圍第1項之半導體基板，上述絕緣性的基底是上 述積層基底，而被堆積在作爲該基板之矽基板上的結晶性 的上述氧化物層係由α_Α12〇3、 r一Al2〇3、、 0 — Al2〇3、MgO· AI2O3、Ce〇2、 S r T i Ο 3 . (Zr1-x，Yx)〇Y、Pb(Zr， Ti)〇3、 LiTa〇3、LiNb〇3之其中任一者所 成，而上述氟化物層是由C a F2所構成。 本發明之申請專利範圍第9項之半導體基板之製造方 法，其主要是針對一在絕緣性之基底之上形成缺陷密度低 的矽層而形成之半導體基板之製造方法，其特徵在於：具 有： (a )、在上述絕緣性之基底之上形成第1矽層的過 程； (b) 、將第1離子注入上述第1矽層，使界面深部 非結晶化，且將該經非結晶化的層，藉由第1熱處理而再 結晶化的過程； (c) 、在第1矽層之上，讓矽層作磊晶成長，而形 成第2矽層的過程及； (d) 、將第2離子注入上述第2矽層，使界面深度 非結晶化，且將該經非結晶化的層，藉由第2熱處理而再 本紙張尺度適用中國國家標準（CNS ) A4規格{ 210X297公嫠） .-|2 - --------— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 47401 A7 B7 五、發明説明（1〇) 結晶化的過程。 又，本發明之申請專利範圍第1 0項之半導體基板之 製造方法，其主要是針對一在絕緣性之基底之上形成缺陷 密度低的矽層而形成之半導體基板之製造方法，其特徵在 於：具有： (a )、在上述絕緣性之基底之上形成第1矽層的過 程； (b)、將第1離子注入上述第1矽層，使界面深部 非結晶化，且將該經非結晶化的層，藉由第1熱處理而再 結晶化的過程； (c )、將上述經再結晶化的第1矽層，，在氧化性 環境中進行熱處理，而使表面側的一部分氧化的過程； (d )、藉著蝕刻而除去在上述過程（c )中所形成 之矽氧化膜的過程； (e )、在剩下來之第1矽層之上，讓矽層作磊晶成 長，而形成第2矽層的過程及； (f )、將第2離子注入上述第2矽層，使界面深部 作非結晶化，而將該經非結晶化的層，由第2熱處理作再 結晶化的過程。 又，本發明之申請專利範圍第1 1項之半導體基板之 製造方法，係在申請專利範圍第1 0項之半導體基板之製 造方法，在將上述剩下來的第1矽層設成一定的厚度之際 ，乃將上述過程（c )〜（d)反覆地作2次以上。 又，本發明之申請專利範圍第1 2項之半導體基板之 本紙張尺度適用中國國家標準（CNS ) A4規格{ 210X297公嫠) ·彳3· ---------I! (請先閲讀背面之注意事項再填寫本頁 訂 經濟部智慧財產局員工消費合作社印製 47401 A7 __B7 五、發明説明（12) 本發明之申請專利範圍第15項之半導體基板之製造 方法，係在申請專利範圍第1 3項至第1 4項之任一項之 半導體基板之製造方法，在上述過程（e )中所形成之砂 層，則視爲在上述過程（a )中所形成之第1矽層，而將 上述過程（b )〜（e )反覆2次以上。 本發明之申請專利範圍第16項之半導體基板之製造 方法，係在申請專利範圍第1 0項至第1 5項之任一項之 半導體基板之製造方法，上述氧化性環境包含氧與氫的混 合氣體或水蒸氣。 本發明之申請專利範圍第17項之半導體基板之製造 方法，係在申請專利範圍第1 〇項至第1 6項之任一項之 半導體基板之製造方法，在上述氧化性環境中之熱處理的 溫度是在6 0 0 °C以上、1 3 0 0 °C以下。 本發明之申請專利範圍第18項之半導體基板之製造 方法，係在申請專利範圍第1 0項至第1 6項之任一項之 半導體基板之製造方法，在上述氧化性環境中之熱處理， 係由在高溫下進行之高溫熱處理與接下來在低溫下進行之 低溫熱處理之改變溫度的2個階段的熱處理所構成。 本發明之申請專利範圍第19項之半導體基板之製造 方法，係在申請專利範圍第1 8項之半導體基板之製造方 法，在上述氧化性環境下之高溫熱處理的溫度是在8 0 0 °C以上、1 2 0 0 °C以下，而在上述氧化性環境下之低溫 熱處理的溫度是在700 °C以上、1100 °C以下。 本發明之申請專利範圍第2 0項之半導體基板之製造 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -15- 47401 A7 __ B7_ 五、發明説明（13) (請先閲讀背面之注意事項再填寫本頁) 方法，係在申請專利範圍第9項至第1 5項之任一項之半 導體基板之製造方法，在上述第1矽層之上，讓矽層作磊 晶成長，而形成第2矽層的溫度是在5 5 0 °C以上、 1 0 5 0 °C 以下。 本發明之申請專利範圍第21項之半導體基板之製造 方法，係在申請專利範圍第9項至第1 5項之任一項之半 導體基板之製造方法，在進行在上述第1矽層之上，讓矽 層作磊晶成長，而形成第2矽層之過程之前，將該第1矽 層在氫環境中或是真空中作加熱處理。 本發明之申請專利範圍第22項之半導體基板之製造 方法，係在申請專利範圍第9項至第1 5項之任一項之半 導體基板之製造方法，將在上述第1矽層之上，讓矽層作 磊晶成長，而形成第2矽曾之際所使用的裝置的成長室的 基本（base )壓力設在1 0_7T〇 r r以下。 經濟部智慧財產局員工消費合作社印製 本發明之申請專利範圍第2 3項之半導體基板之製造 方法，係在申請專利範圍第9項至第1 5項之任一項之半 導體基板之製造方法，在上述第1矽層之上，讓矽層作磊 晶成長，而形成第2矽層的方法是UHV — CVD法或 Μ B E 法。 本發明之申請專利範圍第2 4項之半導體基板之製造 方法，係在申請專利範圍第9項至第1 5項之任一項之半 導體基板之製造方法，當在上述第1矽層之上，讓矽層作 磊晶成長，而形成第2矽層時，只在成長初期，將成長溫 度設定較高。 本紙張尺度適用中國國家標準（CNS ) Α4规格< 210X297公釐） · 16 47401； A7 B7 五、發明説明（14) 本發明之申請專利範圍第2 5項之半導體基板之製造 方法，係在申請專利範圍第2 4項之半導體基板之製造方 法’在上述第1矽層之上，讓矽層作磊晶成長，而形成第 2矽層之方法是A P CVD法或L PCVD法。 本發明之申請專利範圍第2 6項之半導體基板之製造 方法，係在申請專利範圍第9項至第1 5項之任一項之半 導體基板之製造方法，在將離子注入到上述第2矽層，而 使界面深部非結晶化，將該經非結晶化的層，藉由熱處理 作再結晶化的過程之後，或是在讓上述矽層作磊晶成長， 而形成第2矽層之過程之後，具有在氫氣中進行熱處理的 過程。 本發明之申請專利範圍第2 7項之半導體基板之製造 方法，係在申請專利範圍第2 6項之半導體基板之製造方 法’在上述氫氣中之熱處理的溫度是在8 0 0。(3以上、 1 2 0 0 °C 以下。 本發明之申請專利範圍第2 8項之半導體基板之製造 方法，係在申請專利範圍第9項至第1 5項之任一項之半 導體基板之製造方法，在將離子注入到上述第2矽層，而 使界面深部非結晶化，將該經非結晶化的層，藉由熱處理 作再結晶化的過程後，讓矽層的表面平坦化。 本發明之申請專利範圍第2 9項之半導體基板之製造 方法，係在申請專利範圍第2 8項之半導體基板之製造方 法，使上述矽層之表面平坦化的方法是一化學的或是機械 硏磨處理。 本紙張尺度適用中國國家標準（CNS ) Α4规格< 210X297公釐） (請先閲讀背面之注意事項再填寫本頁) ,ιτ 經濟部智慧財產局員工消費合作社印製 -17- 474012 A7 B7 五、發明説明（15) 本發明之申請專利範圍第3 0項之半導體基板之製造 方法，係在申請專利範圍第9項至第2 9項之任一項之半 導體基板之製造方法，在上述絕緣性之基底之上形成第1 矽層的過程是一在絕緣性之基底之上，讓第1矽層作磊晶 成長的過程。 本發明之申請專利範圍第31項之半導體基板之製造 方法，係在申請專利範圍第9項至第3 0項之任一項之半 導體基板之製造方法，上述絕緣性的基底是單結晶氧化物 基板。 本發明之申請專利範圍第32項之半導體基板之製造 方法，係在申請專利範圍第3 1項之半導體基板之製造方 法，上述絕緣性之基底是一藍寶石基板。 本發明之申請專利範圍第3 3項之半導體基板之製造 方法，係在申請專利範圍第9項至第3 0項之任一項之半 導體基板之製造方法，上述絕緣性的基底是一由堆積在作 爲基板之矽基板上的結晶性的氧化物層或是氟化物層所構 成的積層基板。 本發明之申請專利範圍第3 4項之半導體基板之製造 方法，係在申請專利範圍第3 3項之半導體基板之製造方 法，上述結晶性的氧化物層係由α — A 1 2〇3、 T ~ A 1 2 0 3 . 、 0 — Al2〇3、 Mg〇· A 1 2 Ο 3 , C e Ο 2 χ SrTi〇3、 （Ζγι-χ，Υχ)〇υ、
Pb ( Z r ，Ti)〇3、 L i T a 0 3 . LiNb〇3 之 任一者所構成，上述結晶性的氟化物層係由C a F 2所構成 本紙張尺度適用中國國家揉準（CNS ) A4規格{ 210X297公釐） · 18 - {請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 474012 A7 B7 五、發明説明（16 ) 〇 又，本發明之申請專利範圍第3 5項之半導體基板， 其特徵在於·係由上述第9項至弟3 4項之任一項的製造 方法所製成。 本發明之申請專利範圍第3 6項之半導體基板，係在 申請專利範圍第1項至第8項之任一項之半導體基板，其 特徵在於：係由上述第9項至第3 4項之任一項的製造方 法所製成。 又，本發明之申請專利範圍第3 7項之半導體裝置， 其主要係針對一使用半導體基板作爲基板之半導體基板， 其特徵在於： 上述半導體基板使用第1項至第8項之任一項之半導 體基板，藉此提高裝置的特性。 本發明之申請專利範圍第3 8項之半導體裝置，係在 申請專利範圍第3 7項之半導體裝置，上述半導體裝置是 MOSFET，藉著使用第1項至第8項之任一項之半導 體基板作爲其半導體基板所提高之裝置的特性則是相互電 導（conductance )、遮斷頻率、閃爍雜訊、電氣靜態放 電（electorstatic discharge )、汲極耐壓、絕緣破壞電荷 量、漏電流特性中的至少其中一者。 本發明之申請專利範圍第3 9項之半導體裝置，係在 申請專利範圍第3 8項之半導體裝置，上述M〇S F E T 是一使用第1項至第8項之任一項之半導體基板作爲半導 體基板，而被形成在結晶矽層的厚度在0· 0 3 /zm以上 本纸張尺度適用中國國家標準（CNS ) A4規格< 210X297公釐） ，卜 -------- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 47401 2 A7 B7 五、發明説明（17) (請先閱讀背面之注意事項再填寫本頁) 、0 · 7//m以下之半導體基板上的MOSFET，具有 電流一電壓特性來出現扭斷（kink )，當閘極長度爲 0 . 8//m時的汲極耐壓爲7V以上，而表示閃爍雜訊之 輸入閘電壓頻諳密度（input gate voltage spectrum density )，在測量頻率 1 0 0 H z 下，是 3 x 1 0 — 1 2 V2/Hz以下的特性。 本發明之申請專利範圍第4 0項之半導體裝置，係在 申請專利範圍第3 7項之半導體裝置，上述半導體裝置是 雙埠型電晶體，而藉著使用第1項至第8項之任一項的半 導體基板作爲其半導體基板所提高之裝置的特性，則是相 互電導、遮斷頻率、集極電流、漏電流、電流增益中的至 少其中一者。 本發明之申請專利範圍第4 1項之半導體裝置，係在 申請專利範圍第3 7項之半導體裝置，上述半導體裝置是 二極體，而藉著使用第1項至第8項之任一項之半導體基 板所提高的裝置的特性，則是逆偏壓漏電流、順偏壓、二 極體因子中的至少其中一者。 經濟部智慧財產局員工消費合作社印製 本發明之申請專利範圍第4 2項之半導體裝置，係在 申請專利範圍第4 1項之半導體裝置，上述二極體是一使 用第1項至第8項之任一項之半導體基板作爲其半導體基 板，而被形成在結晶砂層的厚度在0 . 0 3 //m以上、 0 · 7//m以下之半導體基板上的p i η光二極體，具有 在P i η領域的寬度各1 //m，且施加2V之逆偏壓的條 件下所測得的暗電流在1 0 — 1 1 A以下，而在波長8 5 0 本纸張尺度適用中國國家標準（CNS ) A4規格{ 210X297公釐) 〇0 - 474012 A7 B7 五、發明説明（18) nm、強度爲lW/cm2之光照射下的光電流則在 10_1GA以上的特性。 (請先閱讀背面之注意事項再填寫本頁) 本發明之申請專利範圍第4 3項之半導體裝置，係在 申請專利範圍第3 7項之半導體裝置，上述半導體裝置是 半導體積體電路，而藉由使用第1項至第8項之任一項的 半導體基板所提高之裝置的特性，則是頻率特性、雜訊特 性、增幅特性、消耗電力特性中的至少其中一者。 又，本發明之申請專利範圍第4 4項之半導體裝置，其主 要係針對一使用半導體基板作爲基板之半導體基板，其特 徵在於： 上述半導體基板使用第9項至第3 4項之任一項之半 導體基板，藉此提高裝置的特性。 經濟部智慧財產局員工消費合作社印製 本發明之申請專利範圍第4 5項之半導體裝置，係在 申請專利範圍第4 4項之半導體裝置，上述半導體裝置是 MOSFET，上述裝置的特性則是相互電導（ conductance )、遮斷頻率、閃爍雜訊、電氣靜態放電（ electorstatic discharge )、汲極耐壓、絕緣破壞電荷量、 漏電流特性中的至少其中一者。 本發明之申請專利範圍第4 6項之半導體裝置，係在 申請專利範圍第4 5項之半導體裝置，上述MO S F ε 了 是一使用第9項至第3 4項之任一項之半導體基板作爲其 半導體基板，而被形成在結晶矽層的厚度在〇 . 〇 3 //m 以上、0 · 7// m以下之半導體基板上的MOSFET , 具有電流-電壓特性來出現扭斷（kink )，當閘極長度爲 21 本紙張尺度適用中國國家標準（CNS ) A4规格{ 210X297公釐 474012 A7 _B7_ 五、發明説明（19 ) 0 · 時的汲極耐壓爲7V以上，而表示閃爍雜訊之 輸入閘電壓頻諸密度（input gate voltage spectrum density )，在測量頻率100Hz下，是3X1012 V2/Hz以下的特性。 本發明之申請專利範圍第4 7項之半導體裝置，係在 申請專利範圍第4 4項之半導體裝置，上述半導體裝置是 雙埠型電晶體，上述裝置的特性，則是相互電導、遮斷頻 率、集極電流、漏電流、電流增益中的至少其中一者。 本發明之申請專利範圍第4 8項之半導體裝置，係在 申請專利範圍第4 4項之半導體裝置，上述半導體裝置是 二極體，上述裝置的特性，則是逆偏壓漏電流、順偏壓、 二極體因子中的至少其中一者。 本發明之申請專利範圍第4 9項之半導體裝置，係在 申請專利範圍第4 8項之半導體裝置，上述二極體是一使 用第9項至第3 4項之任一項之半導體基板作爲其半導體 基板，而被形成在結晶矽層的厚度在0 · 0 3 //m以上、 0 · 7//m以下之半導體基板上的p i η光二極體，具有 在P i η領域的寬度各1 /zm，且施加2V之逆偏壓的條 件下所測得的暗電流在1 0 _ 1 1 A以下，而在波長8 5 0 n m、強度爲1 W/ c m 2之光照射下的光電流則在 1 0 _ 1 Q A以上的特性。 本發明之申請專利範圍第5 0項之半導體裝置，係在 申請專利範圍第4 4項之半導體裝置，上述半導體裝置是 半導體積體電路，上述裝置的特性，則是頻率特性、雜訊 本紙張尺度適用中國國家標準（CNS ) A4规格{ 210X297公嫠) .22 - --------φ^ι — (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 47401 A7 B7 五、發明説明（2〇) 特性、增幅特性、消耗電力特性中的至少其中一者。 (請先閲讀背面之注意事項再填寫本頁) 又，本發明之申請專利範圍第5 1項之半導體基板之 製造方法，其主要是針對一在由絕緣性的基底與在其上所 形成之矽層所構成的半導體基板上製造半導體裝置之方法 ，其特徵在於··具有： (a )、在上述絕緣性之底層之上形成第1矽層的過 程； (b)、將第1離子注入到上述第1矽層，而使界面 深部非結晶化，且將該經非結晶化的層，藉由第1熱處理 而再結晶化的過程； (c )、在第1矽層之上，讓矽層作磊晶成長，而形 成第2矽層的過程； (d)、將第2離子注入到上述第二矽層，而使界面 深部非結晶化，且將該經非結晶化的層，藉由第2熱處理 而再結晶化的過程及； 經濟部智慧財產局員工消費合作社印製 (e )、使在上述過程（e )中所形成之矽層在氧化 性環境中進行熱處理，在使表面側的一部分氧化後，藉由 蝕刻來除去所形成的矽氧化膜，而將上述矽層調整到所希 望之厚度的過程。 又，本發明之申請專利範圍第5 2項之半導體基板之 製造方法，其主要是針對一在由絕緣性的基底與在其上所 形成之矽層所構成之半導體基板上製造半導體裝置之方法 ，其特徵在於：具有： (a )、在上述絕緣性之基底之上形成第1矽層的過 • 23 - 本紙張尺度適用中國國家橾準（CNS ) A4规格< 210X29*7公釐） 474012 A7 _B7_ 五、發明説明（21 ) 程； (請先閲讀背面之注意事項再填寫本頁) (b)、將第1離子注入上述第1矽層，使界面深部 非結晶化，且將該經非結晶化的層，藉由第1熱處理而再 結晶化的過程； (c )、將上述經再結晶化的第1矽層，，在氧化性 環境中進行熱處理，而使表面側的一部分氧化的過程； (d)、藉著蝕刻而除去在上述過程（c )中所形成 之矽氧化膜的過程； (e )、在剩下來之第1矽層之上，讓矽層作磊晶成 長，而形成第2矽層的過程； (ί )、將第2離子注入上述第2矽層，使界面深部 作非結晶化，而將該經非結晶化的層，由第2熱處理作再 結晶化的過程及； (g )、在上述過程（ί )中所形成之矽層在氧化性 環境中進行熱處理，在使表面側的一部分氧化後，藉由蝕 刻來除去所形成之矽氧化膜，將上述矽層調整到所希望之 厚度的過程。 經濟部智慧財產局員工消費合作社印製 本發明之申請專利範圍第5 3項之半導體基板之製造 方法，係在申請專利範圍第5 2項之半導體基板之製造方 法，在將上述剩下來的第1矽層設成一定的厚度之際，乃 將上述過程（c )〜（d )反覆地作2次以上。 本發明之申請專利範圍第5 4項之半導體基板之製造 方法，係在申請專利範圍第5 2項至第5 3項之任一項之 半導體基板之製造方法，在上述過程（f )中所形成之矽 本紙張尺度適用中國國家標準（CNS ) A4規格{ 210X297公釐） · 24 - 474012 A7 B7 五、發明説明（22 ) 層，則視爲在上述過程（b )中所形成之經再結晶化的第 1矽層，而將上述過程（c )〜（f )反覆2次以上。 本發明之申請專利範圍第5 5項之半導體裝置之製造 方法，其主要是針對一在由絕緣性之基底與在其上所形成 之矽層所構成之半導體基板上製造半導體裝置之方法，其 特徵在於：具有： (a )、在上述絕緣性之基底之上形成第1矽層的過 程； (b )、將上述經再結晶化的第1矽層，，在氧化性 環境中進行熱處理，而使表面側的一部分氧化的過程； (c)、藉著蝕刻而除去在上述過程（c)中所形成 之矽氧化膜的過程； (d )、在剩下來之第1矽層之上，讓矽層作磊晶成 長，而形成第2矽層的過程； (e )、將第2離子注入上述第2矽層，使界面深部 作非結晶化，而將該經非結晶化的層，由第2熱處理作再 結晶化的過程及； (f )、使在上述過程（e )中所形成之矽層在氧化 性環境中進行熱處理，在使表面側的一部分氧化後，藉由 蝕刻來除去所形成之矽氧化膜，將上述矽層調整成所希望 之厚度的過程。 本發明之申請專利範圍第5 6項之半導體基板之製造 方法，係在申請專利範圍第5 5項之半導體基板之製造方 法，在將上述剩下來的第1矽層設成一定的厚度之際，乃 本^張尺度適用中國國家標準（CNS ) A4规格< 210X29*7公嫠) -25 - "~" -------- (讀先閲讀背面之注意事項再填寫本頁 訂 經濟部智慧財1局員工消費合作社印製 47401 A7 ___B7_ 五、發明説明（23 ) 將上述過程（b )〜（c )反覆地作2次以上。 (請先閲讀背面之注意事項再填寫本頁) 本發明之申請專利範圍第5 7項之半導體基板之製造 方法，係在申請專利範圍第5 5項至第5 6項之任一項之 半導體基板之製造方法，在上述過程（e )中所形成之矽 層，則視爲在上述過程（a )中所形成之第1矽層，而將 上述過程（b )〜（e )反覆地作2次以上。 本發明之申請專利範圍第5 8項之半導體基板之製造 方法，係在申請專利範圍第5 1項至第5 7項之半導體基 板之製造方法，在將離子注入到上述第2矽層，而使界面 深部非結晶化，且將該經非結晶化的層，藉由熱處理而再 結晶化的過程之後，或是在讓上述矽層作磊晶成長，而形 成第2矽層之過程之後，更具有在氫氣中進行熱處理的過 程。 經濟部智慧財產局員工消費合作社印製 本發明之申請專利範圍第5 9項之半導體基板之製造 方法，係在申請專利範圍第5 1項至第5 7項之任一項之 半導體基板之製造方法，在將離子注入到上述第2矽層， 而使界面深部作非結晶化，且將該經非結晶化的層，藉由 熱處理而再結晶化之過程之後，藉由化學的及/或機械的 硏磨而使矽層的表面平坦化。 實施發明之最佳形態 以下則詳細地說明本發明。 本發明之絕緣性的基底乃使用藍寶石等的單結晶氧化 物基板，或是堆積在作爲基板之矽基板的a- A 1 2〇3、 本紙張尺度適用中國國家標牟（CNS > A4规格（210X297公釐） _ 26 - 經濟部智慧財產局員工消費合作社印製 47401 A7 _B7 _ 五、發明説明（24) 7 — A I2 〇 3、 、 0— AI2O3、 MgO· A 1 2 Ο 3 ^
Ce〇2、 SrTi〇3、 （Ζγι-χ，Υχ)〇υ、 P b ( Z r ，丁 i)〇3、 LiTa〇3、 LiNb〇3 等 之結晶性的氟化物層或是C a F 2等之結晶性的氟化物層。 又，在本發明中，絕緣性的底層則可以採用非晶質的材料 ，例如玻璃基板、或是在作爲基板之矽基板上的S i 02等 。此外，在本發明中，有關在矽基板上讓氧化物層或氟化 物層成長的方法，並未特別限制，但是通常是使用減壓化 學氣相成長法（LPCVD法）、超真空化學氣相成長法 (UHV — CVD法）、分子線磊晶法（MBE法）、噴 濺法、雷射Μ B E法等。當爲S i〇2時，則也可以將矽基 板在氧化性環境中作熱氧化處理。 第1圖係表本發明之第1 0項之發明之具體的半導體 基板之S 0 S基板的製作順序。 在本發明中，首先，利用常壓化學氣相法（ APCVD法）、減壓化學氣相法（LPCVD法）、超 高真空化學氣相法（UHV - CVD法）、分子線磊晶法 (MBE法）、電子束（EB)蒸鍍法等。其中特別是磊 晶成長法最好。此時，雖然對於第1矽層的厚度未特別限 制，但是例如在0 · 0 3 // m到1 // m的範圍即實用。 在讓第1矽層2作磊晶成長後，第1離子注入則是注 入的離子，使其深部2作磊晶成長後，第1離子注入則是 注入矽離子，使其深部3作非結晶化（b )、而第1熱處 理，則是實施退火處理，而從表層形成已再結晶化的矽層 本紙張尺度適用中國國家標準（CNS ) A4規格< 210X297公釐） . 27- " {請先閱讀背面之注意事項再填寫本頁)
474012 Α7 Β7 五、發明説明（25) (請先閲讀背面之注意事項再填寫本頁) 4(c)。矽離子注入條件，雖然是根據矽層的膜厚而改 變，最好是注入離子以使得從與絕緣性之基底的界面開始 之矽層的8 0%左右被非結晶化。在再結晶之際，爲了要 減小因爲矽層與絕緣性之基底的熱膨脹率的差異所造成之 熱應力的影響，首先最好是進行先在比較低的溫度下進行 退火，之後，接下來則在比較高的溫度下進行退火，而改 變溫度的2階段的退火。接著，使經再結晶化的矽層4在 氧化性環境中進行熱處理，而在表面形成矽氧化物層 5(d)，藉由該熱處理使得原子再度配列，而使得在作 磊晶成長後之第1矽層中多數產生之因爲界面格子之不整 合所造成之轉位或是積層缺陷減少、或是使得配向性不同 的部分消失。 經濟部智慧財產局員工消費合作社印製 在本發明中，在氧化性環境中之熱處理的溫度，則是 在500 °C以上、1 350 °C以下，最好是在600 °C以 上、1 3 0 0 °C以下。當溫度過低時，則原子的再配列的 效果會變小，另一方面，當溫度過高時，則會有基底的構 成元素擴散侵入到矽層中的問題。又，當在氧化性環境中 之熱處理的溫度高時，則在矽層中會產生施體（donor ) 性的缺陷，例如在Μ〇S F E T，由於會有動作開始的電 壓，亦即，閾値電壓發生偏差等問題，因此，最好是進行 在高溫下進行氧化性環境中之熱處理的高溫熱處理、以及 接下來在較低溫下進行氧化性環境中之低溫熱處理之改變 溫度的2階段的熱處理，而在本發明之半導體基板上形成 更高信賴性的半導體裝置。當進行改變溫度的2階段的熱 本紙張尺度適用中國國家揉準（CNS > Α4規格{ 210X297公嫠） .28- 474012 A7 _B7_ 五、發明説明（26) 處理時，則高溫熱處理的最好的溫度是8 0 0°C以上、 (請先閲讀背面之注意事項再填寫本頁) 1 2 0 0°C以下，而低溫熱處理的最好的溫度則是在 7 0 0 °C 以上、1 1 0 0 °C 以下。 又，有關熱處理的環境，則只要是氧化性環境，並未 特別限制，通常是使用〇2、〇2 + Η 2、Η 2〇、N 2〇等 之氧化性氣體、或是以Ν2Αγ等的惰性氣體來稀釋該些的 氧化性氣體之氣體的環境。但是當爲〇2 + Η2混合氣體、 或是含有Η 2 0的氣體時，由於可以得到減低結晶缺陷以及 提高結晶性等之更大的效果，因此，最好在氧化性環境中 的熱處理時，除了原子的再配列效果外，在矽層被氧化， 而形成矽氧化物層之際，則在矽層之表面附近會產生格子 間的原子，而此會擴散到矽層中，藉著掩埋矽空洞，具有 可以消除積層缺陷等的效果。而當熱處理的環境爲〇2 + Η2混合氣體、或是含有Η2〇的氣體時，由於在矽層之表 面附近的格子間的原子的產生速度會變快，因此推測可以 得到減低結晶缺陷以及提高結晶性等之更大的效果。 經濟部智慧財產局員工消費合作社印製 接著，則藉由氟酸或緩衝氟酸（BHF )等進行蝕刻 而除去的氧化物層5 ( e )。在此，則使第1矽層殘留到 一定的厚度時，則當反覆地進行以下之過程2次以上時， 亦即使矽層4在氧化性環境中進行熱處理，而在表面形成 矽氧化物層5的過程（d )、以及進行蝕刻而除去矽氧化 物層5的過程（e )時，則氧化性氣體與矽層之表面發生 接觸的機會會增加，由於在矽層表面附近之格子間矽原子 的產生速度會變快，因此，與上述同樣地，可以得到減低 本紙張尺度適用中國國家標準（CNS ) A4規格< 210X297公釐） · 29 - 474012 A7 _B7_ 五、發明説明（27) 結晶缺陷以及提高結晶性等之更大的效果。 (請先閲讀背面之注意事項再填寫本頁) 之後，則將留下來的矽層6當作種子（seed )層，而 再度在其上讓矽層7作均質磊晶成長（f )。此時的成長 法，則與第1矽層同樣地，可以使用A P C V D法、 CPCVD 法、UHV — CVD 法、MBE 法、EB 蒸鍍 法等，但是不需要是一與第1矽層2相同的方法。該堆積 乃與在矽單結晶基板上，讓矽層堆積之均質磊晶成長相同 ，而不受到因爲格子常數之不同所造成的影響。除此之外 ，也具有可以降低成長溫度的效果，相較於以往由異質磊 晶成長所形成之矽層，可以改善結晶性以及表面平坦性。 當讓矽層7作均質磊晶成長時，在成長初期，最重要的是 在種子層表面不應存在且產生會阻礙到矽之磊晶成長之矽 氧化物層。因此，在成長環境中最好水分以及氧氣要儘量 的少，而成長法最好是採用如UHV — CVD法、MB E 法等般之在不供給原料之狀態下的基本（base )壓力在 l〇_7To r r以下，而矽層能夠在超真空環境下成長的 方法。 經濟部智慧財產局員工消費合作社印製 又，在矽層7在進行均質磊晶成長之前，爲了要除去 位在種子層6上之自然氧化膜以及化學氧化物，則最好是 在氫氣環境或是真空中進行加熱處理。 有關矽層7進行磊晶成長的溫度，通常是在4 0 0°C 以下、2 0 0 °C以上，而最好是在5 5 0 °C以上1 0 5 0 °C以下。而在種子層表面產生矽氧化物層，則是根據在成 長環境中之水分及氧氣的存在量與成長溫度來決定，而在 Ϊ紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -30-~ — 474012 A7 B7 五、發明説明（28) 成長環境中之水分或氧氣的存在量愈少，則即使是在低溫 下，也難以產生矽氧化物層。因此，對於如UHV -CVD法或MB E法般之在超高真空環境下可以讓矽層成 長的方法而言，雖然在比較低的溫度下能夠進行磊晶成長 ，但是此時，由於熱應變會變小，因此容易得到高品質的 結晶矽層。又，在APCVD法或LPCVD等中，當基 本壓力在10_7Tor r以上時，在成長初期，爲了要抑 制矽氧化物層的產生，因此設成提高成長溫度，而從途中 降低成長溫度的溫度曲線，可以有效且良好地作磊晶成長 〇 在本發明中，對於讓矽層7作均質磊晶成長之種子層 6的厚度雖然未特別限制，但是最好是在5 n m以上、 1 " m以下。 接著，再度進行第2離子注入，而將矽離子注入到第 2矽層（6+7)，而使其深部作非結晶化，第2熱處理 則進行退火處理，而形成從表面作再結晶化的矽層8 ( h )。在本發明中，在使矽層作非結晶化後，當藉由第2熱 處理作再結晶化時，由於會從矽層表面朝著與絕緣層的界 面方向進行再結晶化，因此，表面矽層的結晶性愈優良， 則所再結晶化之矽層的結晶性也會變高。藉著在氧化性環 境中進行熱處理而在種子層上作磊晶成長的矽層，由於其 結晶性較第1磊晶矽層爲高，因此在使第2矽層作非結晶 化後，則藉著再結晶化來形成結晶性高的矽層。此外，在 第1圖中，藉著將（d )到（h )的過程反覆地作2次以 本紙張尺度適用中國國家標準（CNS ) A4规格< 210X297公釐） :31 . --------φ^ι — (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 474012 A7 __B7 _ 五、發明説明（29) 上，對於減低結晶缺陷密度、提高結晶性、減低表面粗度 等可以達成更加顯著的效果。 在本發明中，當對第1矽層2、或是上述已再結晶化 之矽層8，在氫氣環境下進行加熱處理時，則矽原子會在 表面上遷移，而使得結晶作再配列，由於能夠減低結晶缺 陷以及提高表面平坦性，因此更好。此時，在氫氣環境中 已加熱處理的溫度，當過低時，則矽原子無法充分地在表 面上遷移，而當過高時，則基底的構成元素（例如當爲藍 寶石時則爲A 1 )會大量地擴散侵入到矽層，而導致矽層 之結晶性降低、或是改變載體密度，因此需在7 0 0 °C以 上、1300 °C以下，而最好是在800 °C以上、 1 2 0 0 °C 以下。 又，在進行加熱處理時之氫氣的分壓，則可以在1 To r r到760To I* r的範圍內作選擇，但是此時， 調整分壓的方法，可以藉由真空泵作真空抽取、或是利用 惰性氣體來稀釋。 在氫氣中進行加熱處理的時間，雖然是可以任意地選 擇，但是最好是在2分鐘到5小時，又更好是在5分鐘到 3小時。 又，在進行第2熱處理的退火處理而作再結晶化後， 當藉著實施使矽層8的表面平坦化的處理時，則可以對裝 置的性能以及信賴性帶來更好的效果。此時，平坦化處理 的方法，則最好是與上述同樣的在氫氣環境中的加熱處理 、或是化學的及/或機械的硏磨處理β (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格< 210X297公釐） · 32 · 474012 A7 B7 五、發明説明（3〇) (請先閲讀背面之注意事項再填寫本頁) 作爲本發明所製作之半導體基板之以藍寶石等單結晶 氧化物基板、或是由矽基板與堆積在其上之α - A 1 2〇3 、7 ~ A 1 2 0 3 . 、 0 — Al2〇3、 Mg〇· A 1 2 Ο 3 、Ce〇2、 SrTi〇3、 （Ζγι-χ，Υχ)〇υ、 P b ( Z r ，丁 i)〇3、 L i T a 0 a . LiNb〇3等 之結晶性氧化物層，或是C a F 2等之結晶性的氟化物層所 構成之積層基板等作爲絕緣性之基底的S 0 I基板，則在 浸漬在已經混合了 I 2、K I、H F、甲醇、水之蝕刻液中 而形成坑槽後，當利用掃描型電子顯微鏡（S ΕΜ)來測 量每單位面積之坑槽，而求取矽層之結晶缺陷密度時，則 即使是矽層之厚度小到0 · 0 3 // m〜〇 · 7 # m的情形 ，沿著矽層之整個深度方向，也可得到7 X 1 06個/ c m 2以下的値。 又，同時，矽層之相對於基板面呈平行之矽（0 0 4 )峰的X線繞射鎖定曲線半値幅，則在〇 . 2 4度以下、 0.03度以上，而相對於基板面呈垂直之矽（040) 峰的X線繞射鎖定曲線半値幅則在〇 . 1 8度以下、 經濟部智慧財產局員工消費合作社印製 0 · 03度以上，更者，則具有較（040)峰的X線繞 射鎖定曲線半値幅爲小的特性。又，矽層之相對於基板面 呈垂直之矽（0 4 0 )峰的X線繞射鎖定曲線半値幅（ half breadth )，則沿著整個深度方向大約爲一定，而是一 在0 · 1 8度以下、0 · 0 3以上的値。 在本發明中，所謂的表面粗度，係利用原子間力顯微 鏡，而求取在1 0 /zmx 1 〇 //m之範圍內的平均2次方 本紙張尺度適用中國國家揉準（CNS ) A4规格< 210X297公釐） · 33 - 47401： A7 B7 五、發明説明（31) 粗度R r m s，作爲由本發明所製作之半導體基板的 S〇I基板的表面粗度則均在2 nm以下。 根據本發明，由於在藍寶石等之單結晶氧化物基板、 堆積在作爲基板之砂基板上的- A 1 2〇3、？"一 A 1 2 0 3 X 、0 — AI2O3、MgO· AI2O3、
Ce〇2、 SrTi〇3、 （Ζγι-χ，Υχ)〇υ、
Pb ( Ζ r，Ti)〇3、L i T a Ο 3 . LiNb〇3 等 之結晶性的氧化物層或C a F2等之結晶性的氟化物層之上 ，可以製造出結晶缺陷極少，且表面平坦性良好的矽層， 因此，能夠在該S 0 I基板上形成具有在由以往同樣之材 料所構成之S 0 I基板無法獲得之優良性能的半導體裝置 〇 本發明之半導體裝置，如第5 1項至第5 9項所記載 ，在製造方法中，前工程乃包括用來改善作爲半導體基板 之S 0 I基板的結晶性以及表面平坦性之基板高品質化的 工程，至於以後的過程，則也可以使用習知的技術。 所謂本發明之半導體裝置，其種類未特別限制，其可 以是Μ 0 S F E T、雙埠型電晶體、將兩種組合在一起的 B i CMOS電晶體、薄膜電晶體（TFT)、二極體、 太陽電池等的元件全部。又也可以是以MO S F E T爲首 之由上述裝置所構成的積體電路。 例如當將MO S F E T形成在S 0 S基板上時，在本 發明中，已形成MO S F E T的矽層，由於結晶缺陷密度 以及表面粗度小，因此，在載體於通道移動之際，很難接 --------— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消资合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格{ 210X297公釐） .34 - 4 7 4 A7 B7 五、發明説明（32) 受到散亂效果而使得實效移動度以及相互電導變高。 又，有關閃爍雜訊，移動載體，其中因爲在被矽層中 之結晶缺陷所散亂時之搖動度的變化、以及在具有表面粗 度之矽層與形成在其上之閘極氧化物之界面上所產生之陷 阱（trap )，而使移動載體捕獲與脫離的過程，則成爲一 主要的原因，而藉著減少矽層的結晶缺陷以及表面粗度， 可以降低閃爍雜訊。 又，當藉由矽層的熱氧化來製作構成MO S F E T的 閘極氧化膜時，如以往般，當結晶缺陷密度以及表面粗度 大時，則在經熱氧化後之S i 0 2膜的厚度會變得不均勻， 而由於在膜中含有針孔（pin hole )或是脆弱點（weak spot )，因此會導致耐絕緣性降低。在本發明中，形成有 Μ〇S F E T的矽層，由於結晶缺陷密度低，且表面粗度 也低，因此，在經熱氧化後的S i 0 2膜的缺陷會變少，而 具有相當高的閘極絕緣耐性。 又，藉著減低形成有Μ 0 S F E T之矽層的結晶缺陷 密度，由於經由缺陷之電流的路徑少，因此，在當 Μ〇S F Ε Τ處於〇 f f狀態時，可以減低流經源極與汲 極之間的漏電流，而能夠得到高的靜電破壞耐壓（電氣靜 電放電）之性能。 再加上，如上所述，在本發明中作爲對象之S 0 I構 造，相較於以往砂層之基底爲S i〇2的貼合SO I基板或 是S IMOX基板，雖然MOSFET的snap back耐壓 高，但是藉由本發明可以減低矽層的結晶缺陷，而減少源 本紙張尺度適用中國國家標準（CNS ) A4规格{ 210X297公釐> :35: ---------I·1 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 47401 A7 B7 五、發明説明（33 ) 極部與汲極之間的漏電流，更者，在高溫之加熱處理中， (請先閲讀背面之注意事項再填寫本頁) 作爲基底之構成元素的A 1會擴散到矽層中，而在界面附 近形成熱載體（hot carrier )的殺手（killer )位準， 由於熱載體會變得難以積蓄在本體（body )部，因此可 以得到高的snap back耐壓。 在本發明中，當在矽層的厚度在〇 . 〇3//m以上、 0 . 7;/m以下之作爲半導體基板的SO I基板上形成閘 極長度0 · 8/zm的M0SFET時，則在電流一電壓特 性不會出現扭斷（kink )現象，而汲極耐壓爲7V以上， 而表示閃爍雜訊之輸入閘電壓頻譜密度，則得到在測量頻 率爲1 0 ΟΜΗ z下爲3 X 1 〇-13V2/H z以下的特性 〇 經濟部智慧財產局員工消費合作社印製 如上所述，由在S 0 S基板上具有高性能、高信賴性 之MO S F E T所構成之積體電路，在相同的設計規範下 ，可以發揮高動作速度、低雜訊、良好的放大特性、高信 賴性等之相較於以往極爲優越的特性。因此，可以應用在 移動體通信用高頻零件、光傳送用L S I、類比數位混載 L S I等的各種應用上，可說是非常有用的裝置。 又，當在S 0 S基板上形成光二極體、光導波路、各 種光影像感測器等之光學裝置時，在本發明中，藉著減低 已形成光學裝置之矽層的結晶缺陷密度或是表面粗度，由 於例如經過結晶缺陷之電流的路徑小，另一方面，很難因 爲光吸收而產生之電子或正孔般的載體的再結合，因此， 對於光二極體或是光影像感測器而言，在未照射光時的暗 本紙張尺度適用中國國家橾準（CNS ) A4規格{ 210X297公釐） · 36: 47401 A7 B7__ 五、發明説明（34) 電流會低，而在照射光時的光電流則高β更者，由於因爲 結晶缺陷或是表面粗度所造成之光亂射情形少，因此，光 導波路的傳送損失也會少。 在本發明中，當在矽層的厚度在0 · 0 3 以上、 0 . 7/im以下之作爲半導體基板的SOI基板上形成 p i η領域的寬度各1 //m的p i η光二極體時，則可以 得到在施加2 V之逆偏壓的條件下所測得的暗電流在 10-11Α以下，而在波長850nm、強度lW/cm 之光照射下的光電流則在1 0 _ 1 ^ A以上的特性。如此， 以往在S 0 I基板，雖然無法製作出足以實用的光二極體 ，但是根據本發明，可以減少暗電流與增加光電流，而可 以在S 0 I基板上得到足以實用的光二極體。 (實施例1 ) 藉著以單矽烷（S i H4)氣體作爲原料之LPCVD 法，或在長溫度爲9 5 0 °C之情形下，在R面藍寶石基板 上堆積出厚度爲2 8 0 nm的第1矽層。進行第1離子注 入，一邊將基板溫度維持在0 °C，而一邊以1 9 0 K e V 的能量，根據1 X 1 016/cm2注入矽離子到該第1矽 層，而使與藍寶石的界面側非結晶化。之後，則實施第1 熱處理，在氮氣環境下，在溫度5 5 0 °C下進行3 0分鐘 ，接下來，則在溫度9 0 0°C下進行6 0分鐘的加熱處理 ，而使得矽層再結晶化。接著，則將其導入到氧化爐內， 在1 0 0 0°C下進行6 0分鐘的水蒸氣氧化。此外，在浸 本紙張尺度適用中國國家揉準（CNS ) A4规格{ 210X297公釐) 「37- ________1· (請先閲讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 47401 A7 B7 五、發明説明（35) 入BHF內而除去氧化膜後，再度在9 〇 〇。(：下進行5 0 分鐘的水蒸氣氧化。雖然是除去該氧化膜，但是除去後的 砍層的膜厚爲1 0 0 nm ^ 接著’藉著以單矽烷作爲原料之L P CVD法，在成 長溫度爲9 5 0 °C之情形下，在剩下來矽層上堆積出矽層 ，而形成第2矽層。在此，當時第2矽層的總膜厚進行測 量時，則爲2 8 0 nm。進行第2離子注入，一邊將基板 溫度維持在0°C，而一邊以1 9 OK e V的能量，根據1 X 1 016/cm2注入矽離子到該第2矽層，而使與藍寶 石的界面側非結晶化。之後，則實施第2熱處理，在氮氣 環境下，在溫度5 5 0 °C下進行3 0分鐘，接下來，則在 溫度9 0 0°C下進行6 0分鐘的加熱處理，而使得矽層再 結晶化。接著，則將其導入到氧化爐內，在1 〇 〇 〇。<：下 進行6 0分鐘的水蒸氣氧化。此外，在浸入b H F內而除 去氧化膜後，再度在9 0 0 °C下進行5 0分鐘的水蒸氣氧 化。雖然是除去該氧化膜，但是除去後的矽層的膜厚爲 1 0 0 n m。 爲了要評估作爲所製作之半導體基板的SOS基板的 結晶性，在依據以下的順序來處理該基板而形成蝕刻坑槽 (etch pit )後，利用掃描型電子顯微鏡（s E Μ )來測 量每單位面積的坑槽數，而求取結晶缺陷密度。 (1 )、將基板在甲醇中作超音波洗淨。 (2)、利用2%HF水溶液來除去表面的自然氧化 膜。 本紙張尺度適用中國國家揉準（CNS ) A4规格< 210X297公釐） ---------—^1 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -38· 474012 A7 ___B7_ 五、發明説明（36 ) (3 )、以純水作 overflow 。 (4 )、將基板浸入到以I 2 ( 4 g ) + K I ( 1 2 g )+ 甲醇（40cc) + H2〇 （40cc) + HF (3 c c )的比例的混合的蝕刻液中4 5秒。 (5 )、在以純水作溢流（overflow )後，反覆之前 的（2 )、（ 3 )。 結果，結晶缺陷密度爲5·OxlO6個/cm2。 首先，利用高解析力X線繞射裝置，針對所製作出的 5 0 S基板來測量相對於基板呈平行的（〇 〇 4 )面與呈 垂直的（040)面的鎖定曲線的半値幅。 結果，可以得到第2圖所示的曲線，而根據此所求得 之（004)面的半値幅爲〇 · 182度，而（040) 面的半値幅爲0 · 126。首先，铷第3圖所示，（ 0 4 0 )面的半値幅爲〇 · 1 2 6。又，如第3圖所示， (0 4 0 )面的半値幅，則在深度方向爲一定，而結晶性 ，則在矽層之深度方向爲均勻。 又，當藉由原子間力顯微鏡來測量矽層之表面粗度（ Rrms)時，則爲1·4nm。 接著，利用CMOS製程，在所製作出的S 0 S基板 上製作閘極寬度爲50微米、閘極長度爲〇·8微米的η 型MO SFET、第4圖係表裝置的斷面圖。此時，在元 件分離時利用L 0 C 0 S ( Local Oxidation )，而將閘極 氧化膜的寬度設爲8 nm。而以3 5 K e V的能量，依據 6 · 〇xl〇12/cm2注入BF2 +到通道內。 ^紙張尺度適用中國國家標準（CNS ) A4規格{ 210X29*7公釐） Γ39 . 一 --------— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消费合作社印製 47401 A7 B7 五、發明説明（37 ) (請先閲讀背面之注意事項再填寫本頁) 該η型MOSFET的閎値電壓爲〇 · 7V，而由第 5圖之電流一電壓曲線可知，未看到汲極電流因爲扭斷（ kink )而產生變動。又，汲極耐壓爲7 · 5V。閃爍雜訊 特性，則如第6圖所示，是根據輸入閘電壓頻譜密度（S v g )來進行評估。在以測量頻率1 Ο Ο Η z、閘極電壓 的閾値電壓爲+ 0 · 3 V、汲極電壓爲1 V的條件來測量 時，則 Svg 爲 1 · 〇ΧΐΟ·12ν2/Ηζ。 又，藉由以利用三角形脈衝的頻率掃描的充電擊發（ charge pumping )法來測量界面位準密度N s s的結果爲 1· lxlO^/cm2。 經濟部智慧財產局員工消費合作社印製 更者，在所製作之S 0 S基板上製作光二極體。第7 圖係表裝置的斷面圖。元件，在基板水平方向是由p — i 一 η構造而形成，i型領域的尺寸爲長7 5微米、寬1微 米。在η型領域，則以3 5 K e V的能量注入2 · Ο X 1 0 1 5 / c m 2的A s +。又，在p型領域，則以3 5 KeV的能量注入2·0xl015/cm2的BF2+。當 在η型領域施加2V的偏壓時，則暗電壓爲2 · 7x 1 0-12Α，而在以波長8 5 0 nm、強度lW/cm2之 光照射下的光電流則是4 · 8 X 1 0 _ 1 ^ A。 (比較例1 )
藉著以單矽烷氣體作爲原料之L P CVD法，或在長 溫度爲9 5 0 °C之情形下，在R面藍寶石基板上堆積出厚 度爲2 8 0 nm的第1矽層。一邊將基板溫度維持在0°C 本紙張尺度適用中國國家標準（CNS ) A4规格{ 21 OX297公釐） -40· 4 經濟部智慧財產局員工消費合作社印製 7 4 A7 _B7_ 五、發明説明（38 ) ，而一邊以1 9 OK eV的能量，根據1 X 1 〇16/cm: 注入矽離子到該第1矽層，而使與藍寶石的界面側非結晶 化。之後，則在氮氣環境下，在溫度5 5 0 t下進行3 0 分鐘，接下來，則在溫度9 0 0 °C下進行6 0分鐘的加熱 處理，而使得矽層再結晶化。接著，則將其導入到氧化爐 內，在1 000 °C下進行6 0分鐘的水蒸氣氧化。此外， 在浸入BHF內而除去氧化膜後，再度在9 0 0 °C下進行 5 0分鐘的水蒸氣氧化。雖然是除去該氧化膜，但是除去 後的矽層的膜厚爲100nm。 而當根據與實施例1同樣的方法，針對此測量結晶缺 陷密度與鎖定曲線的半値幅時，則結晶缺陷密度爲4 . 3 X108個/cm2,而如第2圖所示，（004)面的半 値幅爲0 · 2 7 0度，而（0 4 0 )面的半値幅則爲 0.278度。又，如第3圖所示，（040)面的半値 幅，則是愈接近矽層與藍寶石的界面變得愈大。更者，矽 層的表面粗度（Rrms)爲2 · 5nm。 利用該基板，與實施例1同樣地製作η型 Μ〇S F Ε Τ，當測量電晶體特性時，閾値電壓爲〇 . 7 V，而未見到汲極電流因爲扭斷效果而發生變動，汲極電 壓爲7 · 3 V。又，與實施例1同樣地，當測量閃爍雜訊 與界面位準密度時，則分別S ν g爲3 . 2 X 1 0 — 1 1 V2/Hz，Nss，如第 6 圖所示爲 5.0X1011/ c m 2 〇 更者，則與實施例1同樣地製作光二極體，同樣地， 本紙張尺度適用中國國家標準（CNS ) A4规格{ 210X297公釐） ΑΛ ~ (請先閲讀背面之注意事項再填寫本頁) 47401 A7 B7 _ 五、發明説明（39 ) 當測量暗電流與光電流時，暗電流爲1 · 4 X 1 0 - 1 1 A ，光電流爲9·2Χ10_11Α。 (比較例2 ) 使用矽層之膜厚爲1 0 0 nm之市面上貼賣的貼合 S〇I基板，而根據與實施例1同樣的條件來製作η型 MOSFET，評估電晶體特性。閾値電壓雖然是〇 · 7 V，但是由第5圖之電流-電壓曲線可知，可觀察到汲極 電流會因爲扭斷效果而發生變動。此時的汲極耐壓則降低 到4 · 1 V。更者，當測量閃爍雜訊時，S ν g爲3 · 7 xlO 一 12V2/Hz。 (實施例2 ) 在形成第2矽層之際，除了是藉由以單矽烷作爲原料 的UHV — CVD法，在成長溫度7 5 0 °C下來堆積矽層 外，其他則與實施例1同樣而製作S 0 S基板。 當根據與實施例1同樣的方法來測量結晶缺陷密度與 鎖定曲線的半値幅時，則結晶缺陷密度爲2 · 5 X 1 0 6個 /cm2，（004)面的半値幅爲0.167度，（ 04 0)面的半値幅爲0.120度。（004)面的半 値幅，在深度方向爲一定，且結晶性在矽層的深度方向均 勻。又，砂層的表面粗度（Rrms)爲1 · Onm。 利用該基板，與實施例1同樣地來製作η型 Μ〇S F Ε Τ，當評估電晶體特性時，閾値電壓爲〇 · 7 本紙張尺度適用中國國家橾準（CNS ) Α4规格{ 210X297公嫠） -42: 一 --------— (請先W讀背面之注意事項再填寫本頁) ,ιτ 經濟部智慧財產局員工消资合作社印製 47401 A7 B7 五、發明説明（4〇) V，而未見到汲極電流會因爲扭斷效果而發生變動，汲極 耐壓爲7 · 7 V。又，與實施例1同樣地，當測量閃爍密 度與界面位準密度時，則S v g爲9 · 2 X 1 0 _ 1 3 V2/Hz、Nss 爲 7.5xl010/cm2。 更者，則與實施例1同樣地製作光二極體，當根據同 樣的條件來測量暗電流與光電流時，則分別爲1 · 0 X 10_12A 與 6·1Χ10-10Α。 (實施例3 ) 在藉由第1熱處理而再結晶化後，在使矽層氧化之際 ，取代在1 0 0 Ot下進行6 0分鐘的水蒸氣氧化，而改 採在氧氣環境下進行1 0個小時的氧化處理，至於其他則 與實施例1同樣與製作S 0 S基板。 當根據與實施例1同樣的方法來測量結晶缺陷密度與 鎖定曲線的半値幅時，則結晶缺陷密度爲6 . 8 X 1 0 6個 /cm2，（ 004)面的半値幅爲0.205度，（ 040)面的半値幅爲0·140度。（004)面的半 値幅，在深度方向爲一定，且結晶性在矽層的深度方向均 勻。又，砂層的表面粗度（Rrms)爲1 . 5nm。 利用該基板，與實施例1同樣地來製作η型 Μ〇S F Ε Τ，當評估電晶體特性時，閾値電壓爲0 · 7 V，而未見到汲極電流會因爲扭斷效果而發生變動，汲極 耐壓爲7 · 5 V。又，與實施例1同樣地，當測量閃爍密 度與界面位準密度時，則S ν g爲2 · 0 X 1 0 — 1 2 本紙張尺度適用中國國家標準（CNS ) A4规格（210X 297公釐） · 43 - ---------- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 47401 A7 _B7^___ 五、發明説明（41 ) V2/Hz、Ns s 爲 1 · exlO^/cm2。 (請先閱讀背面之注意事項再填寫本頁) 更者，則與實施例1同樣地製作光二極體，當根據同 樣的條件來測量暗電流與光電流時’則分別爲4 · Ο X l〇-12A 與 4·〇ΧΐΟ-10Α。 (實施例4 ) 經濟部智慧財產局員工消費合作社印製 藉著以單矽烷氣體作爲原料之L P C VD法，在成長 溫度爲9 5 0 °C之情形下，在R面藍寶石基板上堆積出厚 度爲2 8 0 nm的第1矽層。一邊將基板溫度維持在0°C ，而一邊以1 9 OKeV的能量，根據1 X 1 〇16/cm2 注入矽離子到該第1矽層，而使與藍寶石的界面側非結晶 化。之後，則在氮氣環境下，在溫度5 5 0 °C下進行3 0 分鐘，接下來，則在溫度9 0 0 °C下進行6 0分鐘的加熱 處理，而使得矽層再結晶化。接著，則將其導入到氧化爐 內，在1 0 0 0°C下進行6 0分鐘的水蒸氣氧化。此外， 在浸入BHF內而除去氧化膜後·，再度在9 0 0°C下進行 5 0分鐘的水蒸氣氧化。雖然是除去該氧化膜，但是除去 後的矽層的膜厚爲2 0 0 nm。 接著，則將其導入到氧化爐內，在1 〇 〇 〇 °C下進行 2 1分鐘水蒸氣氧化。在將此浸入BHF內，而除去氧化 膜後，再度在9 0 0 °C下進行5 0分鐘的水蒸氣氧化。而 除去該氧化膜後之矽層的膜厚爲1 0 0 nm。 接著，藉由以單矽烷作爲原料之L P CVD法，在成 長溫度9 5 0 °C下，在剩下來的矽層之上堆積矽層，而形 -44 - 本紙張尺度適用中國國家標準（CNS ) A4规格< 210X297公釐） 經濟部智慧財產局員工消費合作社印製 474012 A7 B7 五、發明説明（42 ) 成第2矽層。在此，當測量第2矽層的總膜厚時，則爲 2 8 Ο n m 〇 第2離子注入，則是一邊將基板溫度維持在0°C，而 一邊以1 9 OKeV的能量，根據1 X 1 〇16/cm2注 入矽離子到該第2矽層，而使與藍寶石的界面側非結晶化 。之後，則進行第2熱處理，在氮氣環境下，在溫度 5 5 0 °C下進行3 0分鐘，接下來，則在溫度9 0 0°C下 進行6 0分鐘的加熱處理，而使得矽層再結晶化。接著， 則將其導入到氧化爐內，在1 0 0 0 °C下進行6 0分鐘的 水蒸氣氧化。此外，在浸入BHF內而除去氧化膜後，再 度在9 0 0 °C下進行5 0分鐘的水蒸氣氧化。雖然是除去 該氧化膜，但是除去後的矽層的膜厚爲1 0 0 nm。 當根據與實施例1同樣的方法來測量結晶缺陷密度與 鎖定曲線的半値幅時，則結晶缺陷密度爲1 . 5 X 1 0 6個 /cm2，（004)面的半値幅爲0.168度， (040)面的半値幅爲0.120度。（004)面的 半値幅，在深度方向爲一定，且結晶性在矽層的深度方向 均勻。又，矽層的表面粗度（Rrms)爲1 · 3nm。 利用該基板，與實施例1同樣地來製作η型 MOSFET，當評估電晶體特性時，閾値電壓爲〇 . 7 V，而未見到汲極電流會因爲扭斷效果而發生變動，汲極 耐壓爲7 . 8 V ^又，與實施例1同樣地，當測量閃燦密 度與界面位準密度時，則S ν g爲9 . 2 X 1 0 _ 1 3 V2/Hz、Nss 爲 9 · lxl010/cm2。 本紙張尺度適用中國國家標準（CNS ) A4规格< 210X297公釐） -45- ~" (請先閲讀背面之注意事項再填寫本頁)
474012 A7 B7 五、發明説明（43) (請先閲讀背面之注意事項再填寫本頁) 更者，則與實施例1同樣地製作光二極體，當根據同 樣的條件來測量暗電流與光電流時，則分別爲9 . 3 X 1〇-13Α 與 6·5Χ10_10Α。 (實施例5 ) 除了在藉由實施例1中的第2熱處理而使矽層再結晶 化後，將其在壓力爲8 OTo r r的氫氣環境中，在 1 1 0 0°C下進行3 0分鐘的加熱處理外，其他則與實施 例1同樣而製作SOS基板。 當根據與實施例1同樣的方法來測量結晶缺陷密度與 鎖定曲線的半値幅時，則結晶缺陷密度爲2 . 1 X 1 0 6個 /cm2，（〇〇4)面的半値幅爲0.165度，（ 040 )面的半値幅爲0.121度。（004 )面的半 値幅，在深度方向爲一定，且結晶性在矽層的深度方向均 勻。又，矽層的表面粗度（Rrms)爲〇 · 7nm。 經濟部智慧財產局員工消費合作社印製 利用該基板，與實施例1同樣地來製作η型 Μ Ο S F Ε Τ，當評估電晶體特性時，閾値電壓爲〇 . 7 V，而未見到汲極電流會因爲扭斷效果而發生變動，汲極 耐壓爲7 · 8 V。又，與實施例1同樣地，當測量閃爍密 度與界面位準密度時，則Svg爲8·8xl0_13 V2/Hz、Ns s 爲 6 · 〇xl010/cm2。 更者，則與實施例1同樣地製作光二極體，當根據同 樣的條件來測量暗電流與光電流時，則分別爲9 . 6 X 10-13A 與 6·〇ΧΐΟ-10Α。 本纸張尺度適用中國國家揉準（CNS ) Α4規格{ 210Χ297公釐） -46 - ' 474012 Α7 Β7 五、發明説明（44) (實施例6 ) 除了基板不採用R面藍寶石，而改採利用以三甲基鋁 與氧氣作爲原料之UHV — CVD法，在基板溫度8 8 0 °C下堆積出r 一 A 1 2 0 3的基板外，其他則與實施例1同 樣地而製作SOS基板。 當根據與實施例1同樣的方法來測量結晶缺陷密度與 鎖定曲線的半値幅時，則結晶缺陷密度爲6 . 7 X 1 0 6個 /cm2，（004)面的半値幅爲0.202度，（ 0 4 0)面的半値幅爲0 . 143度。（004)面的半 値幅，在深度方向爲一定，且結晶性在矽層的深度方向均 勻。又，矽層的表面粗度（Rrms)爲1 . 5nm。 利用該基板，與實施例1同樣地來製作η型 Μ〇S F Ε Τ，當評估電晶體特性時，閾値電壓爲〇 . 7 V，而未見到汲極電流會因爲扭斷效果而發生變動，汲極 耐壓爲7 · 3 V。又，與實施例1同樣地，當測量閃爍密 度與界面位準密度時，則S ν g爲1 · 8 X 1 0 _ 1 2 V2/Hz、Nss 爲 1 · SxlOH/cm2。 更者，則與實施例1同樣地製作光二極體，當根據同 樣的條件來測量暗電流與光電流時，則分別爲3 · 9 X 10 一 12A 與3·8Χ10_10Α。 (比較例3 ) 除了基板不採用R面藍寶石’而改採利用三甲基鋁與 ^^—9 ϋΗ— ml ml m mi ϋϋ #n (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4规格（2Η)Χ297公釐） -47 - 47401 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（45) 氧氣作爲原料之UHV - CVD法，在基板溫度8 8 0°C 下堆積出7 — a 1 2 〇 3的基板外，其他則與比較例i同樣 地而製作SOS基板。 當根據與實施例1同樣的方法針對此測量結晶缺陷密 度與鎖定曲線的半値幅時，則結晶缺陷密度爲4 · 8 X 1〇8個/cm2， （004)面的半値幅爲0.276度 ，而（040)面的半値幅爲0.282度。又，（ 0 4 0 )面的半値幅，則是愈接近矽層與藍寶石的界面變 得愈大。更者，矽層的表面粗度（Rrms)爲2·8 n m ° 利用該基板，與實施例1同樣地來製作η型 Μ〇S F Ε 丁，當測量電晶體特性時，閎値電壓爲〇 · 7 V，而未見到汲極電流會因爲扭斷效果而發生變動，汲極 耐壓爲7 · 1 V。又，與實施例1同樣地，當測量閃爍密 度與界面位準密度時，則S ν g爲6 · 6 X 1 0 _ 1 1 V 2 / Hz、Ns s 爲 8 · gxlOH/cm2。 更者，則與實施例1同樣地製作光二極體，同樣地， 當測量暗電流與光電流時，暗電流爲1 · 8 X 1 0 _ 1 1 A 光電流爲δ.ΙΧΙΟ-^Α。 產業上之可利用性 根據本發明，可以在藍寶石等之單結晶氧化基板、或 是矽基板與堆積在其上之結晶性的上述氧化物層爲 CL 一 A 1 2 0 3 ^ 7 一 A 1 2 0 3 ^ 、 〇 一 Al2〇3、 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -48 - -------- (請先閲讀背面之注意事項再填寫本頁) 訂 474012 A7 B7_ 五、發明説明（46) (請先閲讀背面之注意Ϋ項再填寫本頁) M g 0 · A 1 2 Ο 3 ^ Ce〇2、 SrTi〇3、 (Zri-x，Yx)〇Y、Pb(Zr，Ti)〇3、 LiTa〇3、 LiNb〇3等之結晶性的氧化物層或是 C a F 2等之結晶性的氟化物層上，形成結晶缺陷極少，且 表面平坦性地也良好的矽層。因此，本發明之半導體基板 藉著改善在以往之S 0 S基板等中成爲問題之閃爍雜訊， 提高動作速度，減低漏電流，以及提高閘極氧化膜耐壓， 可以將具有以往從未有之高的裝置性能以及信賴性的電子 裝置或是光學裝置等的半導體裝置實現在S 0 I基板上。 圖面之簡單說明： 第1 A圖至第1 Η圖係表本發明之申請專利範圍第 1 0項之發明之半導體基板之製作順序，在製作過程中的 SOS基板的斷面圖。 第2圖係表在本發明之實施例1以及比較例1中所製 作出之S 0 S基板之矽層相對於基板面呈平行的矽（ 經濟部智慧財產局員工消費合作社印製 0 0 4 )峰（peak )與相對於基板面呈垂直之矽（ 040)峰的X線繞射鎖定曲線的說明圖。 第3圖係表在本發明之實施例1以及比較例中所製作 出之S 0 S基板之矽層相對於基板面呈垂直的矽（〇 4 0 )峰的X線繞射鎖定曲線之半値幅在深度方向上之變化的 說明圖。 第4圖係表利用本發明之實施例1所製作出的S〇S 基板而製作之MO S F E T的斷面構成圖。 本紙張尺度適用中國國家標準（CNS ) A4規格{ 210X297公釐） _ 49 · " ' 47401 A7 ____B7__ 五、發明説明（47 ) 第5圖係表利用本發明之實施例1所製作出的S〇S 基板以及在比較例2中在市面上所販賣之貼合S Ο I基板 而製作之M〇S F E T的電流一電壓特性的說明圖。 第6圖係表利用本發明之實施例1以及比較例1所製 作出之S〇S基板而製作之NM〇S F E 丁的閃爍雜訊特 性的說明圖。 第7圖係表利用本發明之實施例1所製作之S 0 S基板 而製作之p i η光二極體的斷面構成圖。 主要元件對照表 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 藍寶石基板 2 第1矽層 3 深部 4 砂層 5 矽氧化物層 6 種子層上 7 矽層 8 矽層 本紙張尺度適用中國國家標率（CNS ) Α4規格（210Χ297公釐） -50 -

Claims (1)

  1. 47401： A8 B8 C8 D8 六、申請專利範圍 / 1 · 一種半導體基板，其主要是針對一由絕緣性之基 (請先閱讀背面之注意事項再填寫本頁) 底與在其上呈磊晶成長之結晶矽層所構成，而上述絕緣性 的基底係由單結晶氧化物基板、或由矽基板與堆積在其上 之結晶性的氧化物層或氟化物層所構成之積層基板而成的 半導體基板，其特徵在於： 藉由以測量因浸漬在碘系蝕刻液而形成之每單位面積 之坑槽數的缺陷密度測量方法所評估之:h述結晶矽層的缺 陷密度，乃沿著整個深度方向在7 X 1 06個/cm2以下 ，且該結晶矽層之表面粗度在2nm以下、0.05nm 以上。 -2 ·如申請專利範圍第1項之半導體基板，上述結晶 矽層之相對於基板面呈平行之矽（0 0 4 )峰的X線繞射 鎖定曲線（locking curve )半値幅在0 · 2 4度以下、 0 · 03度以上，而相對於基板面呈垂直之矽（004) 峰的X線繞射鎖定曲線半値幅在0.18度以下、 0 . 0 3度以上。 經濟部智慧財產局員工消費合作社印製 3 ·如申請專利範圍第1項之半導體基板，上述結晶 矽層之相對於基板面呈垂直的矽（0 4 0 )峰的X線繞射 鎖定曲線半値寬，則較相對於基板面呈平行之矽（0 0 4 )峰的X線繞射鎖定曲線半値幅爲小。 / 4 .如申請專利範圍第1項之半導體基板，上述結晶 矽層之相對於基板面呈垂直的矽（0 4 0 )峰的X線繞射 鎖定曲線半値幅，則沿著整個深度方面大約一定，是在 0 · 1 8度以下、0 · 0 3度以上。 -51 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 47401 A8 B8 C8 D8 六、申請專利範圍 - 5 ·如申請專利範圍第1項之半導體基板，在使上述 (請先閱讀背面之注意事項再填寫本頁) 結晶矽層之一部分熱氧化，而在該結晶矽層上形成矽氧化 物層後，藉由充電擊發（charge pumping )法所測得的界 面位準密度是在SxlO^/cm2以下、1X109/ c m 2以上。 6 .如申請專利範圍第1項之半導體基板，上述結晶 矽層的厚度在0 · 03//m以上、0 . 7//m以下。 7 ·如申請專利範圍第1項之半導體基板，上述絕緣 性的基底是上述單結晶氧化物基板，而該單結晶氧化物基 板是藍寶石基板。 8 .如申請專利範圍第1項之半導體基板，上述絕緣 性的基底是上述積層基底，而被堆積在作爲該基板之矽基 板上的結晶性的上述氧化物層係由α — A 1 2〇3、 T ~ A 1 2 0 3 . 、 0 — Al2〇3、 Mg〇· A 1 2 Ο 3 ^ Ce〇2、 SrTi〇3、 （Zi*i-x，Yx)〇y、 P b ( Z r ，Ti)〇3、 LiTa〇3、 LiNb〇3 之 其中任一者所成，而上述氧化物層是由C a F 2所構成。 經濟部智慧財產局員工消費合作社印？衣 , 9 . 一種半導體基板之製造方法，其主要是針對一在 絕緣性之基底之上形成缺陷密度低的砂層而形成之半導體 基板之製造方法，其特徵在於：具有： (a )、在上述絕緣性之基底之上形成第1矽層的過 程； (b)、將第1離子注入上述第1矽層，使界面深部 非結晶化，且將該經非結晶化的層，藉由第1熱處理而再 •52· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 47401； A8 B8 C8 D8 六、申請專利範圍 結晶化的過程； (C)、在第1矽層之上，讓矽層作磊晶成長，而形 成第2矽層的過程及； (d)、將第2離子注入上述第2矽層，使界面深度 非結晶化，且將該經非結晶化的層，藉由第2熱處理而再 結晶化的過程。 10·—種半導體基板之製造方法\其主要是針對一 在絕緣性之基底之上形成缺陷密度低的矽層而形成之半導 體基板之製造方法，其特徵在於：具有： (a )、在上述絕緣性之基底之上形成第1矽層的過 程； (b)、將第1離子注入上述第1矽層，使界面深部 非結晶化，且將該經非結晶化的層，藉由第1熱處理而再 結晶化的過程； (c )、將上述經再結晶化的第1矽層，，在氧化性 環境中進行熱處理，而使表面側的一部分氧化的過程； (d )、藉著蝕刻而除去在上述過程（c )中所形成 之矽氧化膜的過程； (e )、在剩下來之第1矽層之上，讓矽層作磊晶成 長，而形成第2矽層的過程及； (f )、將第2離子注入上述第2矽層，使界面深部 作非結晶化，而將該經非結晶化的層，由第2熱處理作再 結晶化的過程。 / 1 1 ·如申請專利範圍第1 0項之半導體基板之製造 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -53- 47401； A8 B8 C8 D8 六、申請專利範圍 方法，在將上述剩下來的第1矽層設成一定的厚度之際， 乃將上述過程（C )〜（d )反覆地作2次以上。 / 1 2 .如申請專利範圍第1 〇項至第1 1項之任一項 之半導體基板之製造方法，在上述過程（f )中所形成之 矽層，則視爲在上述過程（b )中所形成之經再結晶化的 第1矽層，而將上述過程（c )〜（f )反覆2次以上。 13·—種半導體基板之製造方法、其主要是針對一 在絕緣性之基底之上形成缺陷密度低的矽層而形成之半導 體基板之製造方法，其特徵在於：具有： (a )、在上述絕緣性之基底之上形成第1矽層的過 程； (b )、將上述經再結晶化的第1矽層，，在氧化性 環境中進行熱處理，而使表面側的一部分氧化的過程； (c )、藉著蝕刻而除去在上述過程（b )中所形成 之矽氧化膜的過程； (d )、在剩下來之第1矽層之上，讓矽層作磊晶成 長，而形成第2矽層的過程及； (e )、將第2離子注入上述第2矽層，使界面深部 作非結晶化，而將該經非結晶化的層，由第2熱處理作再 結晶化的過程。 I 14 ·如申請專利範圍第13項之半導體基板之製造 方法，在將上述剩下來的第1矽層設成一定的厚度之際， 乃將上述過程（b)〜（c)反覆地作2次以上。 ’ 1 5 ·如申請專利範圍第1 3項至第1 4項之任一項 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填窵本頁) J-------訂· -------線\ 經濟部智慧財產局員工消費合作社印制衣 -54· 47401； A8 B8 C8 D8 六、申請專利範圍 <請先Mtt背面之注意事項再填寫本頁) 之半導體基板之製造方法，在上述過程（e )中所形成之 矽層，則視爲在上述過程（a )中所形成之第1矽層，而 將上述過程（b)〜（e )反覆2次以上。 〆 16·如申請專利範圍第1〇、 1；L、 ；L3、 14項 之任一項之半導體基板之製造方法，上述氧化性環境包含 氧與氫的混合氣體或水蒸氣。 〆 1 7 ·如申請專利範圍第1 〇、1 1、13、1 4項 之任一項之半導體基板之製造方法，在上述氧化性環境中 之熱處理的溫度是在6 0 0 °C以上、1 3 0 0。(：以下。 , 18·如申請專利範圍第1〇、11、13、14項 之任一項之半導體基板之製造方法，在上述氧化性環境中 之熱處理’係由在商溫下進行之高溫熱處理與接下來在低 溫下進行之低溫熱處理之改變溫度的2個階段的熱處理所 構成。 r 19·如申請專利範圍第18項之半導體基板之製造 方法，在上述氧化性環境下之高溫熱處理的溫度是在 8 0 0 °C以上、1 2 0 0 °C以下，而在上述氧化性環境下 經濟部智慧財產局員工消費合作社印製 之低溫熱處理的溫度是在7 0 0 °C以上、ll〇〇°C以下 〇 , 2 0 ·如申請專利範圍第9、1 0、11、13、 1 4項之任一項之半導體基板之製造方法，在上述第1矽 層之上，讓矽層作磊晶成長，而形成第2矽層的溫度是在 5 5 0 °C以上、 1 0 5 0 °C 以下。 -55- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 474012 A8 B8 C8 D8 六、申請專利範圍 2 1 ·如申請專利範圍第9、10、11、13、 <請先閱讀背面之注意事項再填寫本頁) 1 4項之任一項之半導體基板之製造方法，在進行在上述 第1矽層之上，讓矽層作磊晶成長，而形成第2矽層之過 程之前，將該第1矽層在氫環境中或是真空中作加熱處理 〇 22·如申請專利範圍第9、 10、 11、 13、 1 4項之任一項之半導體基板之製造方法，將在上述第1 矽層之上，讓矽層作磊晶成長，而形成第2矽曾之際所使 用的裝置的成長室的基本（base )壓力設在1 CK 7 丁 〇 r r以下。 、 2 3 ·如申請專利範圍第9、10、11、13、 1 4項之任一項之半導體基板之製造方法，在上述第1矽 層之上，讓矽層作磊晶成長，而形成第2矽層的方法是V HV—CVD法或MBE法。 24.如申請專利範圍第9、 10、 11、 13、 1 4項之任一項之半導體基板之製造方法，當在上述第1 矽層之上，讓矽層作磊晶成長，而形成第2矽層時，只在 成長初期，將成長溫度設定較高。 經濟部智慧財產局員工消費合作社印 、 2 5 .如申請專利範圍第2 4項之半導體基板之製造 方法，在上述第1矽層之上，讓矽層作磊晶成長，而形成 第2矽層之方法是A P C VD法或L P CVD法。 • 26.如申請專利範圍第9、 10、 11、 13、 1 4項之任一項之半導體基板之製造方法，在將離子注入 到上述第2矽層，而使界面深部非結晶化，將該經非結晶 -56- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 474012 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 化的層’藉由熱處理作再結晶化的過程之後，或是在讓上 述矽層作磊晶成長，而形成第2矽層之過程之後，具有在 氫氣中進行熱處理的過程。 ' 2 7 ·如申請專利範圍第2 6項之半導體基板之製造 方法’在上述氫氣中之熱處理的溫度是在8 0 0°C以上、 1 2 0 0 °C 以下。 、 2 8 ·如申請專利範圍第9、1 0 \ 11、13、 1 4項之任一項之半導體基板之製造方法，在將離子注入 到上述第2矽層，而使界面深部非結晶化，將該經非結晶 化的層，藉由熱處理作再結晶化的過程後，讓矽層的表面 平坦化。 2 9 ·如申請專利範圍第2 8項之半導體基板之製造 方法，使上述矽層之表面平坦化的方法是一化學的或是機 械硏磨處理。 卜 3 0 ·如申請專利範圍第9、10、11、13、 1 4項之任一項之半導體基板之製造方法，在上述絕緣性 之基底之上形成第1矽層的過程是一在絕緣性之基底之上 ，讓第1矽層作磊晶成長的過程。 " 3 1 ·如申請專利範圍第9、1 G、11、13、 1 4項之任一項之半導體基板之製造方法，上述絕緣性的 基底是單結晶氧化物基板。 ~ 3 2 ·如申請專利範圍第3 1項之半導體基板之製造 方法，上述絕緣性之基底是一藍寶石基板。 „ 3 3 ·如申請專利範圍第9、10、11、13、 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 7ξγΖ -----------· --------^---------^ (請先閱讀背面之注意事項再填寫本頁) 47401： A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1 4項之任一項之半導體基板之製造方法，上述絕緣性的 基底是一由堆積在作爲基板之矽基板上的結晶性的氧化物 層或是氟化物層所構成的積層基板。 ' 34 ·如申請專利範圍第3 3項之半導體基板之製造 方法’上述結晶性的氧化物層係由α 一 A丨2〇3、 T ~ A 1 2 0 3 . 、 0 — Al2〇3、 Mg〇· A 1 2 Ο 3 , Ce〇2、 SrTi〇3、 （Ζγι-χ，Υχ)〇υ、 Pb(Zr，Ti)〇3、 LiTa〇3、 LiNb〇3 之 任一者所構成，上述結晶性的氟化物層係由C a F2所構成 ο 3 5 · —種半導體裝置，其主要係針對一使用半導體 基板作爲基板之半導體基板，其特徵在於·· 上述半導體基板使用第1項至第8項之任一項之半導 體基板，藉此提高裝置的特性。 〜 3 6 ·如申請專利範圍第3 5項之半導體裝置，上述 經濟部智慧財產局員工消費合作社印製 半導體裝置是MO S F Ε Τ，藉著使用第1項至第8項之 任一項之半琴體基板作爲其半導體基板所提高之裝置的特 性則是相互電導（conductance )、遮斷頻率、閃爍雜訊 、電氣靜態放電（electorstatic discharge )、汲極耐壓、 絕緣破壞電荷量、漏電流特性中的至少其中一者。 ' 3 7 ·如申請專利範圍第3 6項之半導體裝置，上述 MO S F ET是一使用第1項至第8項之任一項之半導體 基板作爲半導體基板，而被形成在結晶矽層的厚度在 0 · 03/zm以上、〇 · 7//m以下之半導體基板上的 -58- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 47401 A8 B8 C8 D8 六、申請專利範圍 MO S F E T，具有電流一電壓特性來出現扭斷（kink ) ’當閘極長度爲〇 · 8 /zm時的汲極耐壓爲7V以上，而 表不閃爍雜訊之輸入閘電壓頻譜密度（input gate voltage spectrum density )，在測量頻率 100Hz 下，是 3x 10_12V2/Hz以下的特性。 3 8 ·如申請專利範圍第3 5項之半導體裝置，上述 半導體裝置是雙埠型電晶體，而藉著使用第1項至第8項 之任一項的半導體基板作爲其半導體基板所提高之裝置的 特性’則是相互電導、遮斷頻率、集極電流、漏電流、電 流增益中的至少其中一者。 、 39·如申請專利範圍第35項之半導體裝置，上述 半導體裝置是二極體，而藉著使用第1項至第8項之任一 項之半導體基板所提高的裝置的特性，則是逆偏壓漏電流 、順偏壓、二極體因子中的至少其中一者。 、 40·如申請專利範圍第39項之半導體裝置，上述 二極體是一使用第1項至第8項之任一項之半導體基板作 爲其半導體.基板，而被形成在結晶矽層的厚度在0 · 03 //m以上、〇 · 7/zm以下之半導體基板上的p i η光二 極體，具有在p i η領域的寬度各1 //m，且施加2V之 逆偏壓的條件下所測得的暗電流在1 〇 - 1 1 A以下，而在 波長8 5 0 nm、強度爲lW/cm2之光照射下的光電流 則在1 0 _ 1 Q A以上的特性。 ^ 41·如申請專利範圍第35項之半導體裝置’上述 半導體裝置是半導體積體電路，而藉由使用第1項至第8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -59 · -. ----I--------· Ί I--I--訂· — ！！ — ·線- (請先Mit背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 47401 A8 B8 C8 D8 ^、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 項之任一項的半導體基板所提高之裝置的特性，則是頻率 特性、雜訊特性、增幅特性、消耗電力特性中的至少其中 一者。 4 2 · —種半導體裝置，其主要係針對一使用半導體 基板作爲基板之半導體基板，其特徵在於： 上述半導體基板使用第9項至第3 4項之任一項之半 導體基板之製造方法，藉此提高裝置的特性。 4 3 ·如申請專利範圍第4 2項之半導體裝置，上述 半導體裝置是Μ 0 S F E T，上述裝置的特性則是相互電 導（conductance )、遮斷頻率、閃爍雜訊、電氣靜態 放電（electorstatic discharge )、汲極耐壓、絕緣破壞 電荷量、漏電流特性中的至少其中一者。 經濟部智慧財產局3工消費合作社印製 4 4 .如申請專利範圍第4 3項之半導體裝置，上述 M〇S F E T是一使用第9項至第3 4項之任一項之半導· 體基板之製造方法所製造之半導體基板，而被形成在結晶 矽層的厚度在0·03#m以上、0·7#m以下之半導 體基板上的MO S F E T，具有電流一電壓特性來出現扭 斷（kink )，當閘極長度爲0 · 8 # m時的汲極耐壓 爲7 V以上，而表示閃爍雜訊之輸入閘電壓頻諳密度（ input gate voltage spectrum density )，在測量頻率 1 〇 0 H z下，是3 x 1 0 一 1 2 V 2 / H z以下的特性。 45 ·如申請專利範圍第42項之半導體裝置，上述 半導體裝置是雙埠型電晶體，上述裝置的特性，則是相互 電導、遮斷頻率、集極電流、漏電流、電流增益中的至少 -60- 本紙張尺度逋用中國國家揉準（CNS ) A4规格（210X297公釐） 474012 A8 B8 C8 D8 、申請專利範圍 其中〜者。 4 6 _如申請專利範圍第4 2項之半導體裝置，上述 /半導體裝置是二極體，上述裝置的特性，則是逆偏壓漏電 流、順偏壓、二極體因子中的至少其中一者。 4 7 .如申請專利範圍第4 6項之半導體裝置，上述 Z極體是一使用第9項至第34項之任一項之半導體基板之 _ ^方法所製造之半導體基板，而被形成在結晶矽層的厚 度在〇 · 0 3/zm以上、0 · 7/zm以下之半導體基板上 的P i η光二極體，具有在p i n領域的寬度各i/zm， 且施加2 V之逆偏壓的條件下所測得的暗電流在1 〇 — 1 1 A以下，而在波長8 5 0 nm、強度爲lW/cm2之光 照射下的光電流則在1 〇 - 1 G A以上的特性。 4 8 ·如申請專利範圍第4 2項之半導體裝置，上述 半導體裝置是半導體積體電路，上述裝置的特性，則是頻· 率特性、雜訊特性、增幅特性、消耗電力特性中的至少其 中一者。 4 9 · 一種半導體裝置之製造方法，其主要是針對一 在由絕緣性的基底與在其上所形成之矽層所構成的半導體 基板上製造半導體裝置之方法，其特徵在於：具有： (a )、在上述絕緣性之底層之上形成第1矽層的過 程； (b )、將第1離子注入到上述第1矽層，而使界面 深部非結晶化，且將該經非結晶化的層，藉由第1熱處理 而再結晶化的過程； 本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局工消黄合作社印製 ,言
    -61 - 47401； A8 B8 C8 D8 六、申請專利範圍 (c)、在第1矽層之上，讓矽層作磊晶成長，而形 成第2矽層的過程； (d )、將第2離子注入到上述第二矽層，而使界面 深部非結晶化，且將該經非結晶化的層，藉由第2熱處堙 而再結晶化的過程及； (e)、使在上述過程（e)中所形成之矽層在氧化 性環境中進行熱處理，在使表面側的一部分氧化後，藉由 蝕刻來除去所形成的矽氧化膜，而將上述矽層調整到所希 望之厚度的過程。 50·—種半導體裝置之製造方法，其主要是針對一 在由絕緣性的基底與在其上所形成之矽層所構成之半導體 基板上製造半導體裝置之方法，其特徵在於：具有： (a )、在上述絕緣性之基底之上形成第1矽層的過 程； (b)、將第1離子注入上述第1矽層，使界面深部 非結晶化，且將該經非結晶化的層，藉由第1熱處理而再 結晶化的過程： (c )、將上述經再結晶化的第1矽層，，在氧化性 環境中進行熱處理，而使表面側的一部分氧化的過程； (d )、藉著蝕刻而除去在上述過程（c )中所形成 之矽氧化膜的過程； (e )、在剩下來之第1矽層之上，讓矽層作磊晶成 長，而形成第2矽層的過程； (f )、將第2離子注入上述第2矽層，使界面深部 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂·----— — ·線 <請先Μ讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -62- 4740 丄, A8 B8 C8 D8 /、、申請專利範圍 丫乍非結晶化，而將該經非結晶化的層，由第2熱處理作再 結晶化的過程及； (請先閱讀背面之注意事項再填寫本頁) (g)、在上述過程（f )中所形成之矽層在氧化性 環境中進行熱處理，在使表面側的一部分氧化後，藉由蝕 亥！I來除去所形成之矽氧化膜，將上述矽層調整到所希望之 厚度的過程。 、 5 1 ·如申請專利範圍第50項之半導體裝置之製造 方法，在將上述剩下來的第1矽層設成一定的厚度之際， 乃將上述過程（c )〜（d)反覆地作2次以上。 5 2 ·如申請專利範圍第5 0項或第5 1項之半導體 裝置之製造方法，在上述過程（f )中所形成之矽層，則 視爲在上述過程（b )中所形成之經再結晶化的第1矽層 ，而將上述過程（c )〜（f )反覆2次以上。 、 5 3 · —種半導體裝置之製造方法，其主要是針對一 在由絕緣性之基底與在其上所形成之矽層所構成之半導體 基板上製造半導體裝置之方法，其特徵在於：具有： (a )、在上述絕緣性之基底之上形成第1矽層的過 經濟部智慧財產局員工消費合作社印製 程； (b )、將上述經再結晶化的第1矽層，，在氧化性 環境中進行熱處理，而使表面側的一部分氧化的過程； (c )、藉著蝕刻而除去在上述過程（c )中所形成 之矽氧化膜的過程； (d )、在剩下來之第1矽層之上，讓矽層作磊晶成 長，而形成第2矽層的過程； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -63 - 47401 A8 B8 C8 D8 夂、申請專利範圍 (e )、將第2離子注入上述第2矽層，使界面深部 作非結晶化，而將該經非結晶化的層，由第2熱處理作再 結晶化的過程及； (ί )、使在上述過程（e )中所形成之矽層在氧化 性環境中進行熱處理，在使表面側的一部分氧化後，藉由 倉虫刻來除去所形成之矽氧化膜，將上述矽層調整成所希望 之厚度的過程。 * 、 54·如申請專利範圍第53項之半導體裝置之製造 方法，在將上述剩下來的第1矽層設成一定的厚度之際， 乃將上述過程（b)〜（c)反覆地作2次以上。 5 5 ·如申請專利範圍第5 3項或第5 4項之任一項 之半導體裝置之製造方法，在上述過程（e )中所形成之 矽層，則視爲在上述過程（a )中所形成之第1矽層，而 將上述過程（b )〜（e )反覆地作2次以上。 56·如申請專利範圍第49、 50、 51、 53、 5 4項之半導體裝置之製造方法，在將離子注入到上述第 2矽層，而使界面深部非結晶化，且將該經非結晶化的層 ，藉由熱處理而再結晶化的過程之後，或是在讓上述矽層 作嘉晶成長’而形成第2砂層之過程之後，更具有在氫氣 中進行熱處理的過程。 5 7 ·如申請專利範圍第4 9、50、51、53、 ' j 5 4項之任一項之半導體裝置之製造方法，在將離子注入 到上述第2矽層’而使界面深部作非結晶化，且將該經非 結晶化的層’藉由熱處理而再結晶化之過程之後，藉由化 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — — — — — — · 11 I I I I I I ·11111111 <請先Mit背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -64- 474012 A8 B8 C8 D8 六、申請專利範圍 學的及/或機械的硏磨而使矽層的表面平坦化 -#1 (請先閱讀背面之注意事項再填寫本頁) :-------訂---------線一 經濟部智慧財產局員工消費合作社印製 -65- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW088116672A 1998-09-25 1999-09-27 Semiconductor substrate and its production method, semiconductor device containing this substrate and its production method TW474012B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27212698 1998-09-25

Publications (1)

Publication Number Publication Date
TW474012B true TW474012B (en) 2002-01-21

Family

ID=17509462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088116672A TW474012B (en) 1998-09-25 1999-09-27 Semiconductor substrate and its production method, semiconductor device containing this substrate and its production method

Country Status (8)

Country Link
US (1) US6768175B1 (zh)
EP (1) EP1120818A4 (zh)
KR (1) KR20010079918A (zh)
CN (1) CN1319252A (zh)
AU (1) AU5760199A (zh)
CA (1) CA2345122A1 (zh)
TW (1) TW474012B (zh)
WO (1) WO2000019500A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU6004101A (en) * 2000-04-24 2001-11-07 Beijing Normal University Method for fabricating silicon-on-insulator
WO2002004935A1 (fr) * 2000-07-06 2002-01-17 Asahi Kasei Kabushiki Kaisha Détecteur de molécules
CN100432721C (zh) * 2001-02-02 2008-11-12 英特尔公司 提供光学质量硅表面的方法
US6890450B2 (en) 2001-02-02 2005-05-10 Intel Corporation Method of providing optical quality silicon surface
US6852575B2 (en) * 2001-07-05 2005-02-08 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
US6933566B2 (en) * 2001-07-05 2005-08-23 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6844203B2 (en) * 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
KR100434914B1 (ko) * 2001-10-19 2004-06-09 주식회사 실트론 고품질 웨이퍼 및 그의 제조방법
KR100467909B1 (ko) * 2001-11-30 2005-02-02 모새닷컴(주) 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법
US6900122B2 (en) 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
JP4100953B2 (ja) * 2002-04-18 2008-06-11 キヤノン株式会社 Ｓｉ基板上に単結晶酸化物導電体を有する積層体及びそれを用いたアクチュエーター及びインクジェットヘッドとその製造方法
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
DE10231964A1 (de) * 2002-07-15 2004-02-19 Infineon Technologies Ag Halbleiterbauelement mit stressaufnehmender Halbleiterschicht sowie zugehöriges Herstellungsverfahren
KR100504163B1 (ko) * 2002-09-12 2005-07-27 주성엔지니어링(주) Ｓｏｉ 기판 및 그 제조방법
TW575926B (en) * 2002-11-28 2004-02-11 Au Optronics Corp Method of forming polysilicon layer and manufacturing method of polysilicon thin film transistor using the same
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
US6800887B1 (en) * 2003-03-31 2004-10-05 Intel Corporation Nitrogen controlled growth of dislocation loop in stress enhanced transistor
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
KR101009002B1 (ko) * 2003-06-10 2011-01-19 주식회사 포스코 게이트형 슬리브 인출장치
US6825102B1 (en) * 2003-09-18 2004-11-30 International Business Machines Corporation Method of improving the quality of defective semiconductor material
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
WO2005050712A2 (en) * 2003-11-18 2005-06-02 Halliburton Energy Services, Inc. High-temperature memory systems
US20050118802A1 (en) * 2003-12-02 2005-06-02 Chang-Sheng Tsao Method for implementing poly pre-doping in deep sub-micron process
US6972247B2 (en) * 2003-12-05 2005-12-06 International Business Machines Corporation Method of fabricating strained Si SOI wafers
JP4400281B2 (ja) 2004-03-29 2010-01-20 信越半導体株式会社 シリコンウエーハの結晶欠陥評価方法
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7402465B2 (en) * 2004-11-11 2008-07-22 Samsung Electronics Co., Ltd. Method of fabricating single-crystal silicon film and method of fabricating TFT adopting the same
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
TWI260747B (en) * 2005-08-24 2006-08-21 Quanta Display Inc A method for forming a thin film transistor, and a method for transforming an amorphous layer into a poly crystal layer of a single crystal layer
FR2892855B1 (fr) * 2005-10-28 2008-07-18 Commissariat Energie Atomique Procede de fabrication d'une structure en couches minces et structure en couches minces ainsi obtenue
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
KR100703986B1 (ko) 2006-05-22 2007-04-09 삼성전자주식회사 동작 특성과 플리커 노이즈 특성이 향상된 아날로그트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
FR2902233B1 (fr) * 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
JP2007329392A (ja) * 2006-06-09 2007-12-20 Oki Electric Ind Co Ltd Ｓｏｓ基板及びｓｏｓデバイスの製造方法
JP4943172B2 (ja) * 2007-02-06 2012-05-30 ラピスセミコンダクタ株式会社 シリコンエピタキシャル膜を有するｓｏｓ基板の形成法
FR2913283A1 (fr) * 2007-03-02 2008-09-05 St Microelectronics Crolles 2 Augmentation de la capacite d'un dispositif capacitif par micromasquage.
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
TWI379430B (en) * 2009-04-16 2012-12-11 Atomic Energy Council A method of fabricating a thin interface for internal light reflection and impurities isolation
CN102956444B (zh) * 2011-08-16 2015-09-23 中国科学院微电子研究所 高压器件的外延层制造方法
US9559160B2 (en) * 2011-12-23 2017-01-31 Intel Corporation Common-substrate semiconductor devices having nanowires or semiconductor bodies with differing material orientation or composition
RU2497231C1 (ru) * 2012-04-19 2013-10-27 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Способ изготовления структуры кремний-на-изоляторе
CN103117208B (zh) * 2012-07-03 2016-03-23 上海华力微电子有限公司 一种去除晶圆上SiGe薄膜的方法
US9835570B2 (en) * 2013-09-13 2017-12-05 The United States Of America As Represented By The Administrator Of Nasa X-ray diffraction (XRD) characterization methods for sigma=3 twin defects in cubic semiconductor (100) wafers
US9905607B2 (en) * 2015-07-28 2018-02-27 General Electric Company Radiation detector fabrication
JP2019151922A (ja) * 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
CN112420915B (zh) * 2020-11-23 2022-12-23 济南晶正电子科技有限公司 复合衬底的制备方法、复合薄膜及电子元器件
WO2023288004A2 (en) * 2021-07-14 2023-01-19 University Of Southern California Method of fabricating least defective non-planar bipolar heterostructure transistors

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012775B2 (ja) 1975-01-09 1985-04-03 工業技術院長 異質基板上への単結晶半導体層形成方法
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
JPS57159013A (en) * 1981-03-27 1982-10-01 Toshiba Corp Manufacture of semiconductor thin film
JPS5828855A (ja) 1981-07-27 1983-02-19 Nec Corp 半導体基板の熱処理方法
JPS5822359U (ja) 1981-08-07 1983-02-12 日本精工株式会社 調節可能なシ−トベルト用アンカ−装置
JPS5982744A (ja) 1982-11-02 1984-05-12 Nec Corp Ｓｏｓ基板の製造法
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates
JPS62176145A (ja) * 1986-01-29 1987-08-01 Sharp Corp 半導体用基板の製造方法
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
JPH05235312A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
US5300443A (en) * 1993-06-30 1994-04-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating complementary enhancement and depletion mode field effect transistors on a single substrate
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US5698885A (en) * 1994-03-17 1997-12-16 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
DE69513469T2 (de) * 1994-06-16 2000-07-06 Nec Corp Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
KR20010013993A (ko) * 1997-06-19 2001-02-26 야마모토 카즈모토 Ｓｏｉ 기판과 그 제조 방법, 및 반도체 디바이스와 그제조 방법
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
EP1120818A1 (en) 2001-08-01
EP1120818A4 (en) 2005-09-14
KR20010079918A (ko) 2001-08-22
AU5760199A (en) 2000-04-17
CA2345122A1 (en) 2000-04-06
US6768175B1 (en) 2004-07-27
WO2000019500A1 (fr) 2000-04-06
CN1319252A (zh) 2001-10-24

Similar Documents

Publication Publication Date Title
TW474012B (en) Semiconductor substrate and its production method, semiconductor device containing this substrate and its production method
US6528387B1 (en) SOI substrate and process for preparing the same, and semiconductor device and process for preparing the same
TWI293478B (en) Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
US7915148B2 (en) Method of producing a tensioned layer on a substrate
JP4950047B2 (ja) ゲルマニウムの成長方法及び半導体基板の製造方法
JP3970011B2 (ja) 半導体装置及びその製造方法
TWI246116B (en) Process for growing ZnSe Epitaxy layer on Si substrate and semiconductor structure thereby
CN105684132B (zh) 缓和应力的无定形SiO2中间层
KR20060107755A (ko) 실리콘게르마늄-온-절연체 기판 및 게르마늄-온-절연체기판을 제조하기 위한 방법
JP2004507084A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6429466B2 (en) Integrated circuit substrate that accommodates lattice mismatch stress
EP1810320B1 (en) Method of forming a relaxed SiGe layer
EP2216803B1 (en) Manufacturing method for laminated substrate
JPH10256169A (ja) 半導体装置の製造方法
JP2004103805A (ja) 半導体基板の製造方法、半導体基板及び半導体装置
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
US20070111468A1 (en) Method for fabricating dislocation-free stressed thin films
JP3901957B2 (ja) 半導体基板の製造方法及びその方法により製造された半導体装置
JP3933405B2 (ja) 半導体基板、半導体装置及びそれらの製造方法
KR20190122872A (ko) 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법
TWI252514B (en) Strained germanium field effect transistor and manufacturing method thereof
KR102045989B1 (ko) 상호 확산을 사용한 반도체 소자 및 이를 제조하는 방법
WO2007116238A1 (en) METHOD OF MANUFACTURING A GaN MOSFET
JP4581332B2 (ja) ベータ鉄シリサイド領域の作製方法
JP2011134983A (ja) シリコン半導体基板の製造方法