TW471071B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW471071B
TW471071B TW089109114A TW89109114A TW471071B TW 471071 B TW471071 B TW 471071B TW 089109114 A TW089109114 A TW 089109114A TW 89109114 A TW89109114 A TW 89109114A TW 471071 B TW471071 B TW 471071B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor
insulating film
layer
mentioned
Prior art date
Application number
TW089109114A
Other languages
English (en)
Inventor
Yasuo Yamaguchi
Hidekazu Yamamoto
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW471071B publication Critical patent/TW471071B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Description

47107^ r H 、. 案號89109114 _年__ 月日 铬π：__ 五、發明說明（1) [發明所屬之技術領域] 本發明有關於使用有SOI(Silicon On Insulator)基板 之半導體裝置之構造及製造方法。 [習知之技術] 使用有SOI基板之半導體裝置因為可以減小源極—汲極區· 域之接合電容和可以減小基板偏壓效應，所以可以使動作w 咼速化和減小消耗電流。另外，在使用有S 0 I基板之半導 體裝置中，因為利用絕緣層使半導體元件和基板互相分 離，所以可以提高軟體誤差之耐性和基板雜訊之耐性，因 此可以提南半導體裝置之可靠度。隨著近年來之半導體裝 置之微細化，在使用有大型（bulk)基板之半導體裝置中， 要提高各種性能會有困難，所以可以預測使用有S〇!基板 之半導體裝置將成為裝置構造之主流。 圖1 9是剖面圖，用來表示使用有so I基板之習知之半導 體裝置100之構造。該半導體裝置10〇具備有S(H基板1(π， ^ _ 具有矽基板102，埋入氧化膜丨〇3，和SOI層1〇4依序積層之 積層構造。另外，該半導體裝置100具備有M〇s電晶體 11 0，形成在SOI基板1 〇1之元件形成區域。該M〇s電晶體 110具有：通道形成區域1〇5，選擇性的形成在s〇i層1〇4之 主面内；閘絕緣膜106，形成在通道形成區域丨05上；閘極 電極1 0 7 ’形成在閘絕緣膜丨〇 6上；和汲極區域丨和源極 區域109 ’鄰接通道形成區域1〇5，形成在S(H層丨04之主面 内。 另外’半導體裝置1 〇 〇具備有：元件分離絕緣膜丨π，形 成在SOI基板101之元件分離區域之S(H層1〇4之主面内；
89109114.ptc 第5頁修正買 471071 五、發明說明（2) 1 和層間絕緣膜11 2，形成在M〇s電晶體n 〇和元件分離絕緣 膜ill上。另外，該半導體裝置10()具備有··接觸孔113，在 層間纟巴緣膜1 1 2之上面和汲極區域1 〇 8之上面之間，形成穿 通層間絕緣膜112，以導體充填其内部；汲極配線114，形 成在設有接觸孔11 3之部份之層間絕緣膜〗丨2之上面上；接 觸孔11 5，在層間％緣膜11 2之上面和源極區域1 〇 9之上面 之間，形成穿通層間絕緣膜112，以導體充填其内部；和 源極配線116，形成在設有接觸孔115之部份之層間絕緣膜 112之上面上。 [發明所欲解決之問題] 阳9所示之半導體裝置經由各種工程而製成。經由該等 工’鐵、鎳、銅等之重金屬不純物會附著在s 〇 ^層】〇 4之 表面上，和混入到SOI層1 〇4之内部。例如，經由蝕刻工程 時，重金屬不純物會附著在SC)I層1()4之表面上，經由離子 注入工程時，重金屬不純物會混入到s〇!層丨〇 4之内部。 例如，當考慮到該等重金屬不純物對閘絕緣膜1〇6之影 響時，在實行用以形成閘絕緣膜106之熱氧化工程之前， 經由使用酸或鹼對S(H層104之表面進行洗淨，可以除去附 著在SOI層104之表面上之重金屬不純物。另外一方面，混 入到SOI層1 04之内部之重金屬不純物不能以洗淨除去。大 型（bulk)基板可以在基板之背面形成除氣現場（geUering site)藉以除去重金屬不純物，與此不同的，在S(H基板 因為有埋入氧化膜103之存在’所以不能在背面形成除氣 現場。因此，混入到SOI層1 04之内部之重金屬不純物會被
89109l]4.ptd 第6頁 471071 五、發明說明（3) =入2問絕緣膜1 〇 6内，成為引起閘絕緣膜1 0 6之耐壓和可 #度降低之原因。在使用此種S0 I基板之習知之半導體裝 置中’不此利用除氣藉以除去混入到S01層之内部之重金 屬不純物為其問題。 士發明用來解決此種問題’其目的是獲得半導體裝置之 、=和製造方法，對於使用有S(H基板之半導體裝置，可 二1 :除，用來除去混人到SQI層之内部之重金屬不純 ’精以貫現耐壓和可靠度之提高。 [解決問題之手段] 本㈣之半導體裝置，具備有：s〇I基板，具有半導體基 板，％緣層，和半導體芦之/六 ' 土 μ , ^ ^ 4 *㈢之依序積層之積層構造；電晶 形成在0基板之元件形成區域，具有：通道形成區 域，選擇性的形成在半導體 > 品 在通道形成區域上；閉之开主問絕緣膜’形成 托^ ^ r- ^ ^ 尾枝形成在閘絕緣膜上；和源 極-汲極區域，鄰接通道形成 面内；層間絕緣膜，形成在電Λ成夕在，導體層之主 域，在形成有源極-沒極區V之Β; = r, r£ ^ , Λ " Φ 孔，在層間絕緣膜之上面和多結s曰丰、t =形成，和接觸 間’穿通層間絕緣膜的形成，二曰V:區域之上面之 填。 其内部以多結晶半導體充 另外，本發明之半導體裝置，且 導體基板，絕緣層，和半導體声^彳：01基板，具有半 電晶體，形成在训基板之元件曰开序積層之積層構造； 仟形成區域，具有：通道形成
89109114.ptd 471071 五、發明說明（4) 區域’ 4擇性的形成在半導體層之主面内，·閘絕緣膜，形 成在通這形成區域上；閘極電極，形成在閘絕緣膜上；和 源極-汲極區域，鄰接通道形成區域，形成在半導體層之 主面内’和夕結晶半導體區域，在形成有源極—汲極區域 之口 IM刀之半$體層之主面上，以不接觸閑絕 擇性的形成。 另1，本發明之半導體裝置，較佳者係更具備有：層間 I，彖膜$成在電晶體上；和接觸孔，在層間絕緣膜之上 面和：結晶半導體區域之上面之間，f通層間絕緣膜而形 成，其内部以多結晶半導體充填。 另外，本發明之半導體裝置較佳者係更具備有元件分離 絕緣膜，形成在SOI基板之元件分離區域之半導鈐層之主 面内，多結晶半導體區域形成亦不與元件分離絕;象曰膜接 觸。 另外’本發明之半導體裝置，具備有：S0I基板，具有 導體基板，絕緣層，和半導體層之依序積層之 電晶體，形成在SOI基板之元件形成區域，呈有' 占 區域，選擇性的形成在半導體層之主面内；、閉絕 1 成在通道形成區域上：閑極電極，形成在閘絕緣膜上，7 源極-汲極區域’鄰接通道形成區域，形成在’和 主面内；和第i多結晶半導體區域，在源極_ =之 方之絕緣層之上面和絕緣層之底面之門 £成之下 緣層而形成。 &面之間’選擇性的穿通絕 另外，本發明之半導體裳置，較佳者係更具備有第2多
IBil 89109114.ptd 第8頁 471071
結晶半導體區域，選擇性的形成在源極—汲極區域内， 接第1多結晶半導體區域。 另外，本發明之半導體裝置，較佳者係更具備有多結』 半導體層’形成在半導體基板和絕緣層之間， 結晶半導體區域。 受户 、另外，本發明之半導體裝置，具備有：S0I基板，具 導體基板，絕緣層，和半導體層之依序積層之積層 溝道型元件分離絕緣膜，在S0I基板之元件分離區域，以 未達到絕緣層之方式形成在半導體層之主面内；和έ 陷區域，，I基板之元件分離區域’局部的形成在未曰曰形、 成有元件分離絕緣膜之部份之半導體層内。 右另〔1在stiVl之：導體裝置之製造方法’所具備之工程 繼域形成元件分離絕緣膜， 该SOI基板具有+導體基板，絕緣層’和 積層之積層構造；（b)在S0I基板之元件層之依序 晶體，該電晶體具有：通道形成區域， " I成广 導體層之主面内；閘構造，設在通道邢 、> ;半 -汲極區域’鄰接通道形成區域，形成"y'體上声=極 内，和（c)在工程（a)和（b)之後實行，_ == 和閘構造所規定之源極-汲極區域上 ^为離絕緣膜 成長多結晶半導體層。 仃主合的選擇性 法’所具備之工程 ’避開閘絕緣膜之 該SOI基板具有半 另外，本發明之半導體裝置之製造方 有：（a)在SOI基板之半導體層之主面上 預定形成區域的形成多結晶半導體層， 五、發明說明（6) 二體基板，絕緣層’和半導體層之依序積層之積層構造； 之後實行’經由進行熱處理，用來將混入到 + V·胜層之内部之不純物除氣到多結晶半導體層内；和 (C)在工程（b)之後實行，用來除去多結晶半導體層。 另夕二本發明之半導體裝置之製造方法，所具備之工程 有·（ a)在S ο ί基板之半導體層之主、^ ^ ^ ^ ^ ^ ^ f東艇，遠SOI基板具有半導體基板，絕緣層，和半導體 層ίϊ層構造；(b)在工程⑷之後實行，在絕 之動作臨界值電壓。 子注入’用來調整電晶體 [發明之實施形態]
實施形態;L 圖1是剖面圖’用來表示本發明之實施形態i之半 置50之構造。該半導體裝置50具備 化膜具有1〇〇〜500nm程度之膜厚)和咖層4(半導體/， 具有30〜20〇nm程度之膜厚）依此順序積層之積層構造^ sol—基板。另外，該半導體裝置50具備有形成在s〇i基板i 之元件形成區域之M0S電晶體1〇。M0S電晶體1〇具有：通道 形成區域5，選擇性的形成在S〇i層4之主面内，被導入有j X 1〇17〜lx lO^/cm3)程度之不純物（在NM〇s電晶體為]?型 不純物）；閘絕緣膜6，形成在通道形成區域5上，具有5nm 程度之膜厚，閘極電極7，形成在閘絕緣膜6上，具有〇. 2 // m程度之閘極長度；汲極區域8和源極區域9，形成在與 通道形成區域5鄰接之SOI層4之主面内，被導入有ixi 〇〗9
89109114.ptd 第10頁 471071 五'發明說明（7) --—---- 1 X 1 〇 (/cm )程度之不純物（在NM〇s電晶體時為η 純 物）。 、另外，該半導體裝置5〇具備有：元件分離絕緣膜η，形 成在SOI基板1之元件分離區域之s〇i層4之主面内，·和層間 絕緣膜W、，/形成在M0S電晶體10和元件分離絕緣膜上曰。 另外，該半導體裝置50具備有··聚矽區域17，在形 f區之部份之s〇I層4之主面内，以不接觸閑極絕緣膜6 和兀，分離絕緣膜n之方式，選擇性的埋入形成，具有作 為除氣現場之功能；和聚矽區域18，在形成有源極區域9 之部份之SOI層4之主面内，以不接觸閘絕緣膜6和元件分 離絕緣膜11之方式，選擇性的埋入形《，具有作為除氣現 另外，半導體裝置50具備有：接觸孔13，在層間絕緣膜 12之上面和聚矽區域17之上面之間，形成穿通層間絕緣膜 1 2 ’利用具有作為除氣現場之功能之摻雜聚矽插頭充填其 内部，和汲極配線I 4，形成在設有該接觸孔丨3之部彳八二^ 間絕緣膜12之上面。另外，半導體裝置5〇具備有··接~觸 15 ’在層間絕緣膜12之上面和聚矽區域18 4 成牙通層間絕緣膜1 2，利用具有作為除氣現場之功能之 雜聚矽插頭充填其内部；和源極配線〗6，形成在設=，多 觸孔1 5之部份之層間絕緣膜1 2之上面。 又5玄接 依照此種方式之本實施形態1之半導體裝置5 〇時，、 極區域8内，埋入矽形成聚矽區域1 7，和在源極區域9在内及， 埋入的形成聚矽區域1 8。另外，在接觸孔1 3内，〇 “ ’ n M摻雜聚
89109114.ptd 第11頁 — ^案魏！ 89109114 修正 曰 主、發明說明（8) 矽插頭充填，和在接觸孔1 5内，以摻雜聚石夕插 此，在半導體裝置5〇之製造工程中，即使在有重H = 物混入到SOI層4之内部之情況時，因為聚矽區域17、18和 充填在接觸孔1 3、1 5内之摻雜聚矽插頭分別具有作為除氣 現場之功能，所以可以利用除氣將重金屬不純物除去;;” 特別是最好在實行用以形成閘絕緣膜6之熱氧化工程之 前，預先形成聚矽區域17、18。利用這種方式，在有重金 屬不純物混入到SOI層4之内部以除氣將其除去之後，可以 _ 形成閘絕緣膜6，可以防止重金屬不純物被取入到閘絕 膜6内。 另外，因為以不接觸閘絕緣膜6之方式形成聚矽區域 17、18，所以可以避免因為熱膨脹係數之不同造成聚矽區 域17、18對閘絕緣膜6之端部施加應力，因而在閘絕緣膜6 之端部下方之接合部產生洩漏電流。亦即，聚矽區域丄7、 18不會影響到閘絕緣膜6之電特性，可以防止閘絕緣膜6之 耐壓和可靠度之降低。 另外，因為以不接觸元件分離絕緣膜u之方式形成聚石夕 區域1 7 1 8所以可以避免因為熱膨脹係數不同造成聚矽 區域1 7、1 8對兀件分離絕緣膜以之端部施加應力因而在元 件分離絕緣膜11之端下方之接合部產生浪漏電流。亦即， 聚矽區域1 7、1 8不會影響到元件分離絕緣膜11之分離特 性，可以防止元件分離絕緣膜u之分離特性之降低。 實施形態2. 圖2疋」面圖用來表不本發明之實施形態2之半導體裝
11111 89109114.ptc
^ 12頁 修正頁 mm- 修 89109114 年月日 修正 1五_>發明說明· (gy一 置51之構造。該半導體裝置51，與圖1所示之上述實施形 態1之半導體裝置50同樣的，具備有SOI基板1，MOS電晶體 1 0 ’層間絕緣膜1 2，元件分離絕緣膜1 1，汲極配線1 4，和 源極配線1 6。 另外’該半導體裝置5 i具備有：聚矽區域丨9，在形成有 汲極區域8之部份之SOI層4上之主面上，以不接觸閘絕緣 膜6和元件分離絕緣膜丨丨之方式選擇性的形成，具有作為 除氣現場之功能；和聚矽區域2 〇，在形成有源極區域9之 部份之SO I層4之主面上，以不接觸閘絕緣膜6和元件分離 f緣膜11之方式選擇性的形成，具有作為除氣現場之功 月&。聚石夕區域1 9、20之形成是利用CVD法在SOI層4之主面 上之全面堆積聚矽膜之後，利用照相製版法在聚矽膜上形 成具有指定之開口圖型之抗蝕劑，然後，以該抗蝕劑作為 遮罩，對聚矽膜進行蝕刻而形成。 ^ 另外’半導體裝置5 1具備有：接觸孔2 1，在層間絕緣臈 12之上面和聚矽區域19之上面之間，形成穿通層間絕緣膜 1 2 ’利用鋁等之金屬插頭充填其内部；和接觸孔2 2，在岸 間絕緣膜12之上面和聚矽區域20之上面之間，形成穿^ 間絕緣膜1 2，利用鋁等之金屬插頭充填其内部。 曰 依照此種方式之本實施形態2之半導體裝置51時，在汲 極區域8上形成聚矽區域19，和在源極區域9上形成聚石/ 域20。因此，在半導體裝置51之製造工程中，即使在: 金屬不混物混入到S0I層4之内部之情況時，因為 ： 1 9、20分別具有作為除氣現場之功能，所以可以利用除= 89109114.ptc 第丨3頁修正頁 471071 89109114
1魏 將重金屬不物除去。 特別是最好在實行用以形成閑絕緣膜6之埶氧化工 前，預先形成聚矽區域19、20。利用這種方式，在 屬不純物混入到SOI層4之内部以除氣將苴除去之重金 形成問絕緣膜6 ’可以防止重金屬不純物被取入到 膜δ内。 ⑺、、色緣 另外’因為以不接觸間絕緣膜6之方式形成聚矽區 19、2〇 ’所以聚石夕區域19、20不會影響到閘絕緣膜6 = 特性’可以防止閘絕緣膜6之耐壓和可靠度之降低。《 另外，因為以不接觸元件分離絕緣膜丨丨之方式形成 區域1 9、2G ’所以聚碎區域！ 9、2{)不會影響到元離 離特性，可以防止元件分離絕緣膜"之分離： 半Γ體是二圖二來表示本發明之實施形態2之變化例^ 半導體裝置52以圖2所示之半導體 二，形成有接觸孔13、15，以具有作為除氣現 功能之推雜聚石夕插頭充填其内部，用來代替以金屬插 ;充填内部之接觸孔21 種方式，函爲可以在 ....、20所具加摻雜聚放插通所具 ^ 高裝晉令體之險氣 JB力 。 實施形態3. 圖4是剖面圖’用來表示本發明之實施形態3之半導體裝 f 3之構造。該半導體裝置53，肖圖i所示之上述實施形 ㈣請0同仏’具備有so!基板i，M0S電晶體 471071 年/)月V? 修正 曰 Ά 89109114 、發明 五 1〇 :=緣膜】2，元件分離絕緣膜u，沒極配線“，和 源極配線1 6。 之下方之里人乳化則之上面和埋入氧化膜 間’選擇性的穿通埋入氧化膜3,埋入的形成，且：： 除氣現場之功能。 八令作马 *另外’該半導體裝置53具備有：接觸孔21，在層 膜12之上面和汲極區域8之上面之間，穿通層間絕緣膜 的形成，以鋁等之金屬插頭充填其内部；和孔、 層間絕緣膜12之上面和源極區域9之上面之間，穿通声在 絕緣膜12内的形成，以銘等之金屬插頭充填a "。曰 依照此種方式之本實施形態3之半導體裝置53時，在埋 ίϊί2膜 =里：的形成聚矽區域23用來進行汲極區域8和 :’即使在有重金屬不純物混人聊丨層4之内部之情^ 2U : ί入Ϊ重金屬不純物可以謂1層4經由聚矽區域 到石夕基板2，因此可以除去S〇1層4内之重金屬不 之ί t二Ϊ沒極區域8之下方形成有作為除氣現場之功能 开/ =域23。因此’當與穿通埋入氧化膜之聚石夕區域是 規J在SOI基板之元件分離區域之情況比較時，除 現％和閘極區域之w雜㈣ ^ 絲4之距離父紐，所以可以提高除氣之效果。 ^ 疋敢子在貫行用以形成閘絕緣膜6之熱氧化工程之 :内區域23。利用這種方 --J屬不純物被到矽基板2後可以形成閘絕 tw;m 89109114.ptc 第I5頁修正頁
471071 修爲 號.89109114 pi '發明說 ) 緣膜6 ’可以防止重金屬不純物被取入到閘絕緣膜6内。 圖5疋剖面圖，用來表不本發明之實施形態3之變化例之 半導體裝置54之構造。該半導體裝置54以圖4所示之半導 體裝置53為基礎，在汲極區域8内選擇的埋入形成與聚矽 區域23連接之聚矽區域24。利用這種方式，因為可以在聚 石夕區域23所具有之除去能力附加聚矽區域24所且有之除氣 能力，所以可以更進一步的提高袈置全體之除&能力。” 圖6是剖面圖，用來表示本發明之實施形態3之另一變化 例之半導體裝置55之構造。該半導體裝置55以圖4所示之 半導體裝置53或圖5所示之半導體裝置54為基礎，在矽基 板2和埋入氧化膜3之間，以層狀形成有與聚矽區域23連接 之聚石夕層25。利用這種方式，因為可以在聚⑦區域23所具 有之除去能力附加聚矽層25所具有之除氣能力，所以可以 更進一步的提高裝置全體之除氣能力。另外，可以使被除 氣到聚矽區域23内之重金屬不純物遠離閘區域，藉以防止 重金屬不純物從聚矽區域23再擴散到§〇1層4。另外，代替 聚石夕層25者，亦可以利用離子注人形成照射損傷區域，在 這種情況亦可以獲得與上述者同樣之效果。 實施形態4. 圖7、8是剖面圖，分別表示本發明之實施形態4之半導 體裝置56、57之構造。帛導體裝置56、5?，與圖i所示之 上述實施形態1之半導體裝置5◦同樣的，具備有如基板 [，MOS電晶體1〇 ’層間絕緣膜12，汲極配線“，和源極配
另夕卜’ I I胃裝置5 6、5 7具備有部份溝道型元件分離絕
471071 五、發明說明（13) 緣膜26 ’在SOI基板1之元件分離區域，以未達到埋入氧化 膜3之上面之方式，形成在s〇I層4之主面内。另 體裝置57具備有：本體區域28，選擇性的形成在元件分離 Γ或，層5主面内；配線3。’形成在本體區域28之上 :豆區域28i口酉己線3〇之方式，在層間絕緣㈣内選 成，以鋁寺之金屬插頭充填其内部。 裝置56、57具備有結晶缺陷區域27，在 ?1基板1之70件分離區域，局部的形成在未 =元件分離絕緣膜26之部份之_層4 二 5置56之結晶缺陷區域27局部的形成在部份G型以 =絕緣？26:底面和埋入氧化膜3之上 刀 内。另外，半導體裝置57之砝曰缺卩，p +^7 層 本體區域28内。該結晶缺=部的形成在 入成為照射損傷區域。 如7之猹传亦可以以離子注 ，外，半導體裝置56、57具備有：接觸孔21 、毒馭1 2之上面和汲極區域δ 曰”、ε Μ的形成，利用紹等之金屬扞：二’牙通層間絕緣膜 22岛在層間絕緣膜12之上面和源 接蜀孔 :層間絕請2的形成，利用”之金屬插頭面充了其内牙 在二=種方式之本實施形態4之半導體裝置56、57時， 在SOI基板1之兀件分離區域， 離絕緣膜26之部份之501#4内於未：有心溝這型元件分 切之⑽增4 Μ，形成結晶缺陷區域27。因 m Μ 第17頁 891093 14^ 471071 五、發明說明（14) 裳/56、57之製造工程中’即使有重金屬不 且有作A s 4之内部之情況時，因為結晶缺陷區域27 純物】去：虱現場之功能’戶"可以利用除氣將重金屬不 ：為部份溝道型元件分離絕緣膜以之元件分離特 士义所以即使在使半導體裝置56、57微細化之情況 ::力了以保持高位準之元件分離特性’因此可以提高除氣 乂特別疋最好在實行用以形成閘絕緣膜6之熱氧化工程之 :將：ί 曰缺陷區域27。#用這種方式’在利用除 士此怊01層4之内部之重金屬不純物除去之後，可以 丄成内閘絕緣膜6 ’可以防止重金屬不純物被取入到閘絕緣 實施形態5. 之Γ導〜置剖之面制圖心程步驟表示本發明之實施形態5 ςπτ . ^ 4置衣仏方汰。首先，利用習知之方法，在 絕緣區：形成由嫩膜構成之元件分離 -^ „ inos Λ MIC ：： . f：1 t # ^ ^ 之SfH 具有：通遏形成區5，在由矽構成 通、f /之主面内，選擇性的形成；間絕緣膜6，形成在 綱5上；閉極電極7,形成在問絕緣膜6上；和 層4之扣主面m區域9，鄰接通道形成區域5，形成在如 之主面内（圖9)。 其次，利用⑽法在全面推積石夕氧化膜之後，利用咖基 89J093]4.ptd
第18胃 471071 五、發明說明（15) 板1之深度方向之蝕刻率較高之異方 氧化膜進行蝕刻，用來在閘％ $ "刈法，對矽 # m艇b和閘極電極7夕加二 上，形成由矽氧化膜構成之側壁31 (圖1 〇)。 | 其次，以在矽氧化膜上不成長， 聚：選擇性的成長’用來在沒極區域8和源極;之二吏； :層聰”行整合的形成(圖⑴。聚砍層32因 為除虱現％之功能，所以在半導體裝置之制& '、、'，、有 使有重金屬不純物混入到S〇I層4•之内部之情°程中，即 利用除氣將重金屬不純物除去。 / T ’亦可以 依如、本貫施形悲5之半導體裝置之势迭方法日卞 汲極區域8和源極區域9上自行整合的形°成聚可以在 32之情況比較時，可以使製造工程簡化。 战4v矽層 實施形態6. 圖〜15是剖面圖，以工程步驟表示本發明之實 6之半導體裝置之製造方法。首先，利用習知之方 y SO I基板1之元件分離區域形成元件分離絕緣膜丨/ ,在 CVD法在SOI層4之主面上之全面，依序的堆積矽：用 和矽氮化膜34(圖12)。 嗎^ 其次’利用照相製版法在矽氮化膜34上形成具有扑… 開口圖型之抗姓劑後，以該抗蝕劑作為遮罩，&序=疋之 氮化膜34和矽氧化膜33進行乾式蝕刻，鈥後在^ ]對砂 極區域8和源極區域9之區域之上方’分別'形成開：：^及 36(圖13) 。 ° 、
Sihi 89109114.ptd 第19頁 471071
蠢號 89109114
唭次'，1Γ用CVD法，在入；祕蚀日士 L 处在王堆積具有作為除氣現場之功 月匕^ ^ 。然後，進行熱處理，利用除氣將混 入到S01層4之内部之重金屬不純物除去。用除乱 其次’利用熱氧化法對聚矽膜37進行埶氧化用來形成矽 氧化膜38(圖15)。然後，以蚀雨翁“丁 ，化用來形成石夕 氧化膜38。然後，在利用、、式㈣，除去石夕 Θ 6 ^ 0 用濕式蝕刻-專除去殘留在S01層4 之石夕乳化膜33和石夕鼠化膜34之後，利用習知之方法，在 SOI基板1之兀件形成區域形成M〇s電晶體1〇。 _ 另外，在以上之說明中所說明者是在301層4上形成矽氧 ，膜33和⑼氮化膜34之複合膜之情況，但是亦可以形成石夕 氧化膜之皁層膜用來代替複合膜。 ，外]在以上之5兒明中所說明者是將聚矽膜3 7熱氧化成 矽氧化膜38之後’除去該矽氧化膜38之情況，但是亦可以 以使用氨和過氧化氫之濕式姓刻法’或以使用仏電聚之 乾式蝕刻法，直接將聚矽膜3 7除去。 依照本實施形態6之半導體裝置之製造方法時，因為在 將混合到SOI層4之内部之重金屬不純物除氣到聚矽膜37内 後，將聚矽膜37除去，所以可以將混入到s〇I層4之内部之 重金屬不純物排出到晶圓之外部。因此，可以防止重金屬 不純物被取入到其後形成之M0S電晶體之閘絕緣膜内。“ 另外，聚矽膜3 7形成只接合在s〇 I層4之主面上之預定形 成汲極區域8和源極區域9之區域之上方，不形成在預定形 成間絕緣膜6之區域之上方。因此，在聚矽膜3 7之 工 程中，即使SOI層4之主面受到損傷時，因為預定形成閘絕 89309114.ptc
第2〇頁修正頁 471071 五、發明說明（17) 緣T之部份之SOI層4之主面不會受到損·，所以可以避 免閘絕緣膜6之耐壓和可靠度之降低。 實施形態7. — 能7圖i 6丰〜導圖^士是剖面圖’以工程步驟表示本發明之實施形 s:i m 衣置Λ製造方法。首先’利用習知之方法在 / 70件分離區域形成元件分離絕緣膜11之後，利 η*，在㈣板1之元件形成區域之s〇i層4之主 面上，&擇性的形成閘絕緣膜6和閘極電極7(圖16)。 雪ΐ':口進行通道摻雜用來調整M0S電晶體之動作臨界值 電[。例如，以加速電壓為20keV，濃度為5x 1〇12(/cin2) …跨越閘極電極7將離子(在關電晶體之製造時為 石朋_子）39>主入·内（圖17)。或是 5心…濃度為lx i俨(/cm2)之條件，從對心：主為面 線方向成為6 〇度程度之傾斜方向，將離子 (圖Μ) °然後，利用離子注入法和熱擴散法，在 bUl屬4内形成汲極區域8和源極區域9。 依照本實施形態7之半導體裝置之製造方法時，在閘絕 緣膜6之形成工程後之工程進行通道摻雜。因此，即使在 由方、通道摻雜而有重金屬不純物混入到S 01層4之内部時， 亦可以防止該重金屬不純物在閘絕緣膜6之形 ° 取入到閉絕緣膜6内。另外，在進行通道摻雜ί;;日1 為閘絶緣膜6已經形成，所以即使由於通道摻 =部產生結晶缺陷之情況時，經由以該結 i屬不純物可以避免閘絕緣膜6之耐壓和可靠度降低之問
89109114.ptd 第21頁 471071 五、發明說明（18) 題。 [發明之效果] 依照本發明時，因為 内之多結晶半導體分別 半導體裝置之製造工程 導體層之内部之情況時 物除去。另外，因為以 半導體區域，所以多結 之電特性，可以防止閘 另外，依照本發明時 除氣現場之功能，所以 有重金屬不純物混入到 利用除氣將該重金屬不 絕緣膜之方式形成多結 區威不會影響到閘絕緣 耐歷和可靠度之降低。 另外，依照本發明時 具有之除氣能力，附加 具有之除氣能力，所以 氣能力。 另外，依照本發明時 爭導體區域進行接觸， 性之降低。 另外依心本發明時 多結晶半 具有作為 中，即使 ，亦可以 不接觸閘 晶半導體 絕緣膜之 ，因為多 在半導體 半導體層 純物除去 晶半導體 膜之電特 導體區域和 除氣現場之 有重金屬不 利用除氣將 絕緣膜之方 區域不會影 耐壓和可靠 結晶半導體 裝置之製造 之内部之情 。另夕卜，因 區域，所以 性’可以防 充填在接觸孔 功能’所以在 純物混入到半 該重金屬不純 式形成多結晶 響到閘絕緣膜 度之降低。 區域具有作為 工程中，即使 況時，亦可以 為以不接觸閘 多結晶半導體 止閘絕緣膜之 充支因為可以在多結晶半導體區域戶j 支、在接觸孔内之多結晶半導體片 尺進一步的提高裝置全體之岛 5 細由你 ''工田使元件分離絕緣膜和多結曰气 防止元件分離絕緣膜之分離相 因為第丨多結晶半導體區域具有
89]09]】4.Ptd 第22頁 471071 五、發明說明（19) 作為除氣現場之功能，所以在半導體裝置之製造工程中， 即使有重金屬不純物混入到半導體層之内部之情況時，該 重金屬不純物可以從半導體層經由第1多結晶半導體區域 被拉拔到半導體基板，利用這種方式可以除去半導體層内 之重金屬不純物。 另外，依照本發明時，因為可以在第1多結晶半導體區 域所具有之除氣能力，附加第2多結晶半導體區域所具有 之除氣能力，所以可以更進一步的提高裝置全體之除氣能 力。 另外，依照本發明時，因為可以在第1多結晶半導體區 域所具有之除氣能力，附加多結晶半導體層所具有之除氣 能力，所以可以更進一步的提高裝置全體之除氣能力。 另外，依照本發明時，因為結晶缺陷區域具有作為除氣 現場之功能，所以在半導體裝置之製造工程中，即使有重 金屬不純物混入到半導體層之内部之情況時，亦可以利用 除氣將該重金屬不純物除去。 另外，依照本發明時，經由自行整合的選擇性成長，可 以使具有作為除氣現場之功能之多結晶半導體層很簡單的 形成在源極-汲極區域上。 另外，依照本發明時，因為在將混入到半導體層之内部 之不純物除氣到多結晶半導體層内之後，除去多結晶半導 體層，所以可以將混入到半導體層之内部之不純物排出到 半導體裝置之外部。 另外，依照本發明時，在閘絕緣膜之形成後，進行離子
89109114.ptd 第23頁 471071 五、發明說明（20) 注入用來調整電晶體之動作臨界值電壓。因此，即使在由 於離子注入使重金屬不純物混入到半導體層之内部之情況 時，亦可以防止該重金屬不純物在閘絕緣膜之形成工程時 被取入到閘絕緣膜内。另外，因為在進行離子注入之時刻 已經形成閘絕緣膜，所以即使由於離子注入在半導體層之 内部產生結晶缺陷之情況時，因為該結晶缺陷將重金屬不 純物取入，所以可以避免閘絕緣膜之耐壓和可靠度降低之 問題。 [元件編號之說明] 1 SOI基板 2 ί夕基板 3 埋入氧化膜 4 SOI層 5 通道形成區域 6 閘絕緣膜 7 閘極電極 8 汲極區域 9 源極區域 10 M0S電晶體 11 元件分離絕緣膜 12 層間絕緣膜 13、15 接觸孔 17 〜20 、2 3、2 4 聚矽區 25 ^ 32 聚矽層
891091]4.ptd 第24頁 471071
891091]4.ptd 第25頁 471071 圖式簡單說明 圖1是剖面圖，用來表示本發明之實施形態1之半導體裝 置之構造。 圖2是剖面圖，用來表示本發明之實施形態2之半導體裝 置之構造。 圖3是剖面圖，用來表示本發明之實施形態之變化例2之 半導體裝置之構造。 圖4是剖面圖，用來表示本發明之實施形態3之半導體裝 置之構造。 圖5是剖面圖，用來表示本發明之實施形態3之變化例之 半導體裝置之構造。 圖6是剖面圖，用來表示本發明之實施形態3之另一變化 例之半導體裝置之構造。 圖7是剖面圖，用來表示本發明之實施形態4之半導體裝 置之構造。 圖8是剖面圖，用來表示本發明之實施形態4之半導體裝 置之另一構造。 圖9是剖面圖，以工程步驟表示本發明之實施形態5之半 導體裝置之製造方法。 圖1 0是剖面圖，以工程步驟表示本發明之實施形態5之 半導體裝置之製造方法。 圖11是剖面圖，以工程步驟表示本發明之實施形態5之 半導體裝置之製造方法。 圖1 2是剖面圖，以工程步驟表示本發明之實施形態6之 半導體裝置之製造方法。
89109114.ptd 第26頁 471071 圖式簡單說明 圖1 3是剖面圖，以工程步驟表示本發明之實施形態6之 半導體裝置之製造方法。 圖1 4是剖面圖，以工程步驟表示本發明之實施形態6之 半導體裝置之製造方法。 圖1 5是剖面圖，以工程步騍表示本發明之實施形態6之 半導體裝置之製造方法。 圖1 6是剖面圖，以工程步驟表示本發明之實施形態7之 半導體裝置之製造方法。 圖1 7是剖面圖，以工程步驟表示本發明之實施形態7之 半導體裝置之製造方法。 圖1 8是剖面圖，以工程步驟表示本發明之實施形態7之 半導體裝置之製造方法。 圖1 9是剖面圖，用來表示習知之半導體裝置之構造。
89109114,ptd 第27頁

Claims (1)

  1. 471071 六、申請專利範圍 種半導體裝置，其特徵是具備有： 1. Y^及 穴Ί认^ ^ . S 0 I基板，具有半導體基板，絕緣層，和半導體層之仿 序積層之積層構造； \ 電晶體，形成在上述之SOI基板之元件形成區域，具 通道形成區域，選擇性的形成在上述之半導體層之主、* 内；間絕緣膜，形成在上述之通道形成區域上；間極$ 極’形成在上述之閘絕緣膜上；和源極-汲極區域，鄰接 上述之通道形成區域，形成在上述之半導體層之上、十、、 内； 工现主面 絕緣膜，形成在上述之電晶體上； 部：：：；：=;之之…極區域之 緣膜之”，選擇；主：内，以不接觸上述之閑絕 導體】Ϊ之：士：二層f絕緣膜之上面和上述之多結晶半 内部以多結晶充；通上述之層間絕緣膜的形成，其 m ϊ專利範圍第1項之半導體裝置，其中 分離區膜’形成在上述训基板之元件 上丰導體層之上述主面内； 緣膜接觸：日半導體區域形成亦不與上述之元件分離絕 結3晶作V，導體裝置，其中上述之多 ‘.-種半導艘裝置，其特；；功能…區域。 m 89109114.ptd 第28頁 士_ _~-—，修正 補 案號 8910Q1U 年 月 日 申請ΐ利範圍 SOI基板，具有半導體基板 序積層之積層構造； 絕緣層 _修正__ 和半導體層之依 、電晶體，形成在上述之SOI基板之元件形成區域，具有： 通道形成區域，選擇性的形成在上述之半導體層之主面 内；閘絕緣膜，形成在上述之通道形成區域上；閘極電 - 極、，形成在上述之閘絕緣膜上；和源極—汲極區域，鄰接. 上述之通道形成區域，形成在上述之半導體層之上述主面 内；和 夕結晶半導體區域，在形成 一伤之上述半導體層之上述主 緣臈之方式，選擇性的形成。 有上述之源極- >及極區域之 面上，以不接觸上述之閘絕 5·如申請專利範圍第4項之半導體裝置，其中更具備 層間絕緣膜’形成在上述之電晶體上；和 接觸孔，在上述之層間絕緣膜之上面和上述之多結曰 體區域之上面之間，穿通上述之層間絕緣膜而形成曰,日 内部以多結晶半導體充填。 ，、 元件 6，如申請專利範圍第4項之半導體裝置，其中 更具備有元件分離絕緣膜，形成在上述s〇i基板之 分離區逄之上述半導體層之上述主面内； 元件分離絕 上述之多結晶半導體區域形成亦不與上述之 緣膜接觸。 7.如申請專利範圍第4項之半導體裝置，其中上 結晶半導體區域是具有作為除氣現碭功能之聚矽區夕 8· —種半導體裝置，其特徵是具備有： —。
    471071 六、申請專利範圍 SOI基板，具有半導體基板，絕緣層，和半導體層之依 序積層之積層構造； 溝道型元件分離絕緣膜，在上述之so I基板之元件分離 區域，以未達到上述絕緣層之方式形成在上述之半導體層 之主面内；和 結晶缺陷區域，在上述之S0 I基板之上述元件分離區 域，局部的形成在未形成有上述元件分離絕緣膜之部份之 上述半導體層内。 9.如申請專利範圍第8項之半導體裝置，其中上述之結 晶缺陷區域形成在上述元件分離絕緣膜之底面和上述絕緣 層之上面之間之上述半導體層内。 1 0.如申請專利範圍第8項之半導體裝置，其中 更具備有本體區域，在上述SOI基板之上述元件分離區 域，選擇性的形成在上述半導體層之上述主面内； 上述之結晶缺陷區域局部的形成在上述本體區域内。 11.如申請專利範圍第8項之半導體裝置，其中上述之結 晶缺陷區域是利用離子注入而產生之照射損傷區域。
    89109114.ptd 第30頁
TW089109114A 1999-07-12 2000-05-12 Semiconductor device TW471071B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19736099A JP4437570B2 (ja) 1999-07-12 1999-07-12 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW471071B true TW471071B (en) 2002-01-01

Family

ID=16373205

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089109114A TW471071B (en) 1999-07-12 2000-05-12 Semiconductor device

Country Status (5)

Country Link
US (2) US6271541B2 (zh)
JP (1) JP4437570B2 (zh)
KR (1) KR100336596B1 (zh)
DE (1) DE10025216A1 (zh)
TW (1) TW471071B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
JP4785258B2 (ja) * 2000-03-10 2011-10-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US6495401B1 (en) * 2000-10-12 2002-12-17 Sharp Laboratories Of America, Inc. Method of forming an ultra-thin SOI MOS transistor
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6958264B1 (en) * 2001-04-03 2005-10-25 Advanced Micro Devices, Inc. Scribe lane for gettering of contaminants on SOI wafers and gettering method
US6521949B2 (en) * 2001-05-03 2003-02-18 International Business Machines Corporation SOI transistor with polysilicon seed
JP2003174035A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置とその製造方法
WO2004068574A1 (de) * 2003-01-30 2004-08-12 X-Fab Semiconductor Foundries Ag Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
JP2005129559A (ja) * 2003-10-21 2005-05-19 Oki Electric Ind Co Ltd 半導体ウェーハの不純物除去方法及び半導体装置
JP2007258326A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 発光素子
JP4479729B2 (ja) 2007-01-11 2010-06-09 ソニー株式会社 固体撮像装置、電子モジュール及び電子機器
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) * 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101030027B1 (ko) * 2008-12-18 2011-04-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101733196B1 (ko) * 2010-09-03 2017-05-25 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
US8664746B2 (en) * 2011-09-20 2014-03-04 Stmicroelectronics Pte. Ltd. Gettering method for dielectrically isolated devices
WO2015151337A1 (ja) * 2014-03-31 2015-10-08 株式会社 東芝 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法
JP2017183403A (ja) * 2016-03-29 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN113948579B (zh) * 2020-07-17 2023-06-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和显示装置
CN111952186A (zh) * 2020-08-21 2020-11-17 中国科学院上海微***与信息技术研究所 基于空腔包围结构的场效应晶体管及制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172203A (en) * 1983-12-23 1992-12-15 Sony Corporation Semiconductor device with polycrystalline silicon active region and method of fabrication thereof
US5441899A (en) * 1992-02-18 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing substrate having semiconductor on insulator
JP2935446B2 (ja) * 1992-02-28 1999-08-16 カシオ計算機株式会社 半導体装置
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
JP3070501B2 (ja) 1997-01-20 2000-07-31 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP4437570B2 (ja) 2010-03-24
US6271541B2 (en) 2001-08-07
JP2001024200A (ja) 2001-01-26
US6399460B1 (en) 2002-06-04
KR100336596B1 (ko) 2002-05-16
KR20010014961A (ko) 2001-02-26
DE10025216A1 (de) 2001-02-01
US20010002704A1 (en) 2001-06-07

Similar Documents

Publication Publication Date Title
TW471071B (en) Semiconductor device
US6855969B2 (en) Semiconductor device having a plurality of gate electrodes and manufacturing method thereof
TWI324386B (en) Semiconductor device and method for manufacturing the same
TW441128B (en) Semiconductor device and method for producing the same
TW400550B (en) Field-effect transistor with a trench isolation structure and a method for manufacturing the same
JP2002237575A (ja) 半導体装置及びその製造方法
JPH09298195A (ja) 半導体装置及びその製造方法
JP2009033173A (ja) 半導体素子およびその製造方法
JP3725465B2 (ja) 半導体装置及びその製造方法
KR100276953B1 (ko) 반도체장치 및 그 제조방법
JP2002076113A (ja) 半導体装置およびその製造方法
TWI236065B (en) Method for providing an integrated active region on silicon-on-insulator devices
JP2008244229A (ja) 半導体装置の製造方法及び半導体装置
JPH09252049A (ja) 多層埋め込みトレンチアイソレーション
JP2010141102A (ja) 半導体装置およびその製造方法
TW200525729A (en) Semiconductor device and manufacturing method thereof
JP4989921B2 (ja) 半導体装置
JP2008244230A (ja) 半導体装置の製造方法及び半導体装置
JP2004079645A (ja) 半導体装置およびその製造方法
JP4170612B2 (ja) 半導体装置およびその製造方法
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
JP2011049603A (ja) 半導体装置およびその製造方法
JP2000031489A (ja) 半導体装置の製造方法
JP2723539B2 (ja) マスタースライス型半導体装置
JP2004119549A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees