JP2004119549A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004119549A JP2004119549A JP2002278560A JP2002278560A JP2004119549A JP 2004119549 A JP2004119549 A JP 2004119549A JP 2002278560 A JP2002278560 A JP 2002278560A JP 2002278560 A JP2002278560 A JP 2002278560A JP 2004119549 A JP2004119549 A JP 2004119549A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- semiconductor device
- effect transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】ポリプラグとゲート電極の間の寄生容量を低下させ、ポリプラグ自身の抵抗を低下させて、半導体装置の動作の高速化を図る。
【解決手段】半導体基板１上に絶縁ゲート型電界効果トランジスタのゲート絶縁膜３およびゲート電極４を形成する。次に、ゲート電極４の側面上に複数の側壁絶縁膜６，７を積層形成する。次に、半導体基板１中に絶縁ゲート型電界効果トランジスタのソース領域およびドレイン領域８を形成する。次に、ソース領域またはドレイン領域に接続される第１の電極９を積層された複数の側壁絶縁膜６，７の最外層の側壁絶縁膜７に接するように形成する。次に、複数の側壁絶縁膜６，７のうちゲート電極の側面と直接接していない側壁絶縁膜７を選択的に除去して空間部１０を形成する。次に、ゲート電極４上面、側壁絶縁膜６上面および第１の電極９上面に層間絶縁膜１２を形成し、空間部１４を内蔵させる。
【選択図】 図１
【解決手段】半導体基板１上に絶縁ゲート型電界効果トランジスタのゲート絶縁膜３およびゲート電極４を形成する。次に、ゲート電極４の側面上に複数の側壁絶縁膜６，７を積層形成する。次に、半導体基板１中に絶縁ゲート型電界効果トランジスタのソース領域およびドレイン領域８を形成する。次に、ソース領域またはドレイン領域に接続される第１の電極９を積層された複数の側壁絶縁膜６，７の最外層の側壁絶縁膜７に接するように形成する。次に、複数の側壁絶縁膜６，７のうちゲート電極の側面と直接接していない側壁絶縁膜７を選択的に除去して空間部１０を形成する。次に、ゲート電極４上面、側壁絶縁膜６上面および第１の電極９上面に層間絶縁膜１２を形成し、空間部１４を内蔵させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型電界効果トランジスタを含む半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の高速化が進むにつれて、コンタクト部分の低抵抗化、低容量化が必要になってきている。
【０００３】
図２５は絶縁ゲート型電界効果トランジスタを含む半導体装置の概略断面図である。従来例のポリプラグ構造を有する半導体装置は、図２５に示すように、第１導電型半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３およびゲート電極４を有し、第１導電型半導体基板１表面上に第２導電型拡散層８を有し、第１導電型半導体基板１上に第２導電型拡散層８と電気的に接続されている第１の電極（ポリプラグ）９を有し、ゲート電極４と第１の電極９との間に第１の側壁絶縁膜６を有し、第１の電極９の上部とゲート電極４の上部に金属シリサイド層１１を有する構造である。金属シリサイド層１１の上面には、層間絶縁膜１２が設けられ、さらにゲート電極４および第１の電極９に接続するためのコンタクト開口１３が設けられている。（例えば、特許文献１参照）。
【０００４】
以下、従来の半導体装置の製造方法について、図２６〜図３０を参照しながら説明する。
【０００５】
図２６に示すように、第１導電型半導体基板１上に素子分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４および絶縁膜５を形成する。
【０００６】
つぎに、図２７に示すように、第１導電型半導体基板１に第２導電型の低濃度不純物を注入した後、ゲート電極４の側面に第１の側壁絶縁膜６を形成し、さらに第１導電型半導体基板１に第２導電型の不純物を注入することによりソース領域およびドレイン領域となる第２導電型拡散層８を形成する。
【０００７】
つぎに、図２８に示すように、全面に第１の電極材料を堆積しエッチバックすることにより、第２導電型拡散層８上に第１の電極９を形成する。
【０００８】
つぎに、図２９に示すように、絶縁膜５を選択的に除去した後に、ゲート電極４の上面および第１の電極９の上面に金属シリサイド層１１の形成を行う。
【０００９】
つぎに、図３０に示すように、金属シリサイド層１１の上に層間絶縁膜１２を形成し、層間絶縁膜１２にゲート電極４および第１の電極９と接続するためのコンタクト開口１３を形成する。
【００１０】
つぎに、図示は省略しているが、金属配線形成工程、保護膜形成工程、ワイヤボンディング工程を行う。
【００１１】
【特許文献１】
特開平５−０２９２４６号公報（第２頁段落０００９〜第３頁段落００１８、第１図）
【００１２】
【発明が解決しようとする課題】
しかしながら、従来の装置、製造方法では、半導体装置の微細化に伴い、第１の電極９とゲート電極４との間の寄生容量が大きくなるという課題がある。
【００１３】
また、図２９に示したように、第１の電極９の金属シリサイド化により抵抗低減を行っているが、第１の電極９の上面部にしか金属シリサイド層の形成を行うことができない。したがって、半導体装置の微細化に伴って第１の電極９のアスペクト比が大きくなるに従い、第１の電極９の抵抗値が増大するという課題がある。
【００１４】
本発明の目的は、ソース領域またはドレイン領域に接続される電極とゲート電極との間の寄生容量を低下させ、動作の高速化を容易に実現することができる半導体装置およびその製造方法を提供することである。
【００１５】
本発明の他の目的は、ソース領域またはドレイン領域に接続される電極の抵抗を低下させ、動作の高速化を容易に実現することができる半導体装置およびその製造方法を提供することである。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の半導体装置は、半導体基板上に絶縁ゲート型電界効果トランジスタが形成されているもので、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域内に空間層を有することを特徴とする。
【００１７】
このような構成とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、半導体装置の動作の高速化が容易になる。
【００１８】
また、本発明の第２の半導体装置は、半導体基板上に絶縁ゲート型電界効果トランジスタが形成されているもので、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域を有し、電極の上面および少なくとも側面の一部に金属シリサイド層を有することを特徴とする。
【００１９】
このような構成とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化が容易になる。
【００２０】
また、本発明の第３の半導体装置は、半導体基板上に絶縁ゲート型電界効果トランジスタが形成されているもので、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域内に空間層を有し、かつ、上記の電極の上面および少なくとも側面の一部に金属シリサイド層を有することを特徴とする。
【００２１】
このような構成とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、かつ絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化がさらに容易になる。
【００２２】
また、本発明の第１の半導体装置の製造方法は、半導体基板上に絶縁ゲート型電界効果トランジスタのゲート絶縁膜およびゲート電極を形成する工程と、ゲート電極の側面上に複数層の側壁絶縁膜を積層形成する工程と、半導体基板中に絶縁ゲート型電界効果トランジスタのソース領域およびドレイン領域を形成する工程と、ソース領域またはドレイン領域に接続される電極を複数層の側壁絶縁膜の最外層に接するように形成する工程と、複数層の側壁絶縁膜のうちゲート電極の側面と直接接していない側壁絶縁膜のうちの少なくとも１層を選択的に除去して空間層を形成する工程とを含む。
【００２３】
このような方法とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、半導体装置の動作の高速化が容易になる。
【００２４】
また、本発明の第２の半導体装置の製造方法は、半導体基板上に絶縁ゲート型電界効果トランジスタのゲート絶縁膜およびゲート電極を形成する工程と、ゲート電極の側面上に複数層の側壁絶縁膜を積層形成する工程と、半導体基板中に絶縁ゲート型電界効果トランジスタのソース領域およびドレイン領域を形成する工程と、ソース領域またはドレイン領域に接続される電極を複数層の側壁絶縁膜の最外層に接するように形成する工程と、複数層の側壁絶縁膜のうちの最外層を選択的に除去して空間層を形成する工程と、少なくとも電極上面および電極の空間層に面した側面の一部分を金属シリサイド化する工程とを含む。
【００２５】
このような方法とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化が容易になる。
【００２６】
また、本発明の第２の半導体装置の製造方法において、少なくとも電極上面および電極の空間層に面した側面の一部分を金属シリサイド化する工程の後においても空間層を残存させることが好ましい。
【００２７】
このような方法とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、かつ絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化がさらに容易になる。
【００２８】
【発明の実施の形態】
（第１の実施の形態）
図１に、本発明の半導体装置の第１の実施の形態を示す。この半導体装置は、第１導電型半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３およびゲート電極４を有し、第１導電型半導体基板１表面上に第２導電型拡散層８を有し、第１導電型半導体基板１上に第２導電型拡散層８と電気的に接続されている第１の電極９を有し、ゲート電極４の側面に第１の側壁絶縁膜６を有し、第１の電極９と第１の側壁絶縁膜６との間に空間部１４を有する構造である。
【００２９】
以下に、本発明の半導体装置の第１の実施の形態の製造方法について、図２〜図６を参照しながら説明する。
【００３０】
まず、図２に示すように、第１導電型半導体基板１上に素子分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４および二酸化珪素膜による絶縁膜５を形成する。なお、絶縁膜５は窒化珪素膜でも良い。
【００３１】
つぎに、図３に示すように、第１導電型半導体基板１に第２導電型の低濃度不純物を注入した後、ゲート電極４の側面に二酸化珪素膜５０ｎｍによる第１の側壁絶縁膜６および窒化珪素膜５０ｎｍによる第２の側壁絶縁膜７を形成し、さらに第１導電型半導体基板１に第２導電型の不純物を注入することによりソース領域およびドレイン領域となる第２導電型拡散層８を形成する。
【００３２】
なお、第１の側壁絶縁膜６および第２の側壁絶縁膜７は、それぞれ、例えば窒化珪素膜５０ｎｍおよび二酸化珪素膜５０ｎｍでも良い。
【００３３】
つぎに、図４に示すように、全面に第１の電極材料を堆積しエッチバックすることにより、第２導電型拡散層８上に第１の電極９を形成する。第１の電極材料としては、例えば第２導電型ポリシリコンを用いる。
【００３４】
つぎに、図５に示すように、フッ化水素酸を用いて絶縁膜５を除去しゲート電極４の上面を露出させ、リン酸を用いて第２の側壁絶縁膜７を選択的に除去し空間層１０の形成を行う。
【００３５】
なお、絶縁膜５が窒化珪素膜の場合には、第２の側壁絶縁膜７と絶縁膜５とを同時にリン酸により除去することができる。また、絶縁膜５が二酸化珪素膜であり、第１の側壁絶縁膜６が窒化珪素膜であり、第２の側壁絶縁膜７が二酸化珪素膜であるときは、第２の側壁絶縁膜７と絶縁膜５とを同時にフッ化水素酸を用いて除去することができる。
【００３６】
つぎに、図６に示すように、ゲート電極４および第１の電極９上に層間絶縁膜１２を形成し、層間絶縁膜１２にゲート電極４および第１の電極９と接続するためのコンタクト開口１３を形成する。層間絶縁膜１２をＣＶＤ法によって形成することにより、第１の電極９とゲート電極４との間に空間部１４を形成する。この場合、空間部１４は、内蔵され、密封された状態となる。
【００３７】
なお、空間部１４内には、層間絶縁膜１２を形成する際の雰囲気ガスが存在すると考えられる。ＣＶＤ法で用いるガスによって、空間部１４内に存在するガスの種類は異なると考えられるが、例えば、窒素ガスが雰囲気ガスとして使用されることが多いので、その場合に例えば常圧の窒素ガスなどが空間部１４内に存在する可能性が高いと考えられる。
【００３８】
層間絶縁膜１２の形成工程においては、例えばボロンおよびリンを含む二酸化珪素膜を、幅の狭い部分に堆積物が入り込みにくいように例えば常圧ＣＶＤ法によって形成する。
【００３９】
つぎに、図示は省略しているが、金属配線形成工程、保護膜形成工程、ワイヤボンディング工程を行う。
【００４０】
この実施の形態の効果は、従来の半導体装置に比べ、ゲート電極４と第１の電極９との間の寄生容量がより小さくなることにより、半導体装置の動作の高速化が容易になることである。
【００４１】
（第２の実施の形態）
図７に、本発明の半導体装置の第２の実施の形態を示す。この半導体装置は、第１導電型半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３およびゲート電極４を有し、第１導電型半導体基板１表面上に第２導電型拡散層８を有し、第１導電型半導体基板１上に第２導電型拡散層８と電気的に接続されている第１の電極９を有し、ゲート電極４と第１の電極９との間に第１の側壁絶縁膜６を有し、第１の電極９の上面、側面およびゲート電極４の上面に金属シリサイド層１１を有する構造である。金属シリサイド層１１の上面には、層間絶縁膜１２が設けられ、さらにゲート電極４および第１の電極９に接続するためのコンタクト開口１３が設けられている。
【００４２】
以下に、本発明の半導体装置の第２の実施の形態の製造方法について、図２、図８〜図１２を参照しながら説明する。
【００４３】
まず、図２に示すように、第１導電型半導体基板１上に素子分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４および二酸化珪素膜による絶縁膜５を形成する。なお、絶縁膜５は窒化珪素膜でも良い。
【００４４】
つぎに、図８に示すように、第１導電型半導体基板１に第２導電型の低濃度不純物を注入した後、ゲート電極４の側面に二酸化珪素膜１００ｎｍによる第１の側壁絶縁膜６および窒化珪素膜５０ｎｍによる第２の側壁絶縁膜７を形成し、さらに第１導電型半導体基板１に第２導電型の不純物を注入することによりソース領域およびドレイン領域となる第２導電型拡散層８を形成する。
【００４５】
なお、第１の側壁絶縁膜６および第２の側壁絶縁膜７は、それぞれ、例えば窒化珪素膜１００ｎｍおよび二酸化珪素膜５０ｎｍでも良い。
【００４６】
つぎに、図９に示すように、全面に第１の電極材料を堆積しエッチバックすることにより、第２導電型拡散層８上に第１の電極９を形成する。第１の電極材料としては、例えば第２導電型ポリシリコンを用いる。
【００４７】
つぎに、図１０に示すように、フッ化水素酸を用いて絶縁膜５を除去しゲート電極４の上面を露出させ、リン酸を用いて第２の側壁絶縁膜７を選択的に除去し空間層１０の形成を行う。
【００４８】
なお、絶縁膜５が窒化珪素膜の場合には、第２の側壁絶縁膜７と絶縁膜５とを同時にリン酸により除去することができる。また、絶縁膜５が二酸化珪素膜であり、第１の側壁絶縁膜６が窒化珪素膜であり、第２の側壁絶縁膜７が二酸化珪素膜であるときは、第２の側壁絶縁膜７と絶縁膜５とを同時にフッ化水素酸を用いて除去することができる。
【００４９】
つぎに、図１１に示すように、ゲート電極４の上面、第１の電極９の上面および第１の電極９の側面に金属シリサイド層１１の形成を行う。第１の電極９の側面に形成された金属シリサイド層１１により、空間層１０は埋め込まれる。
【００５０】
つぎに、図１２に示すように、金属シリサイド層１１の上に層間絶縁膜１２を形成し、層間絶縁膜１２にゲート電極４および第１の電極９と接続するためのコンタクト開口１３を形成する。
【００５１】
つぎに、図示は省略しているが、金属配線形成工程、保護膜形成工程、ワイヤボンディング工程を行う。
【００５２】
この実施の形態の効果は、従来の半導体装置に比べ、第１の電極９の抵抗がより小さくなることにより、半導体装置の動作の高速化が容易になることである。
【００５３】
（第３の実施の形態）
図１３に、本発明の半導体装置の第３の実施の形態を示す。この半導体装置は、第１導電型半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３およびゲート電極４を有し、第１導電型半導体基板１表面上に第２導電型拡散層８を有し、第１導電型半導体基板１上に第２導電型拡散層８と電気的に接続されている第１の電極９を有し、ゲート電極４の側面に第１の側壁絶縁膜６を有し、第１の側壁絶縁膜６と第１の電極９との間に空間部１４を有し、第１の電極９の上面、側面およびゲート電極４の上面に金属シリサイド層１１を有する構造である。金属シリサイド層１１の上面には、層間絶縁膜１２が設けられ、さらにゲート電極４および第１の電極９に接続するためのコンタクト開口１３が設けられている。
【００５４】
以下に、本発明の半導体装置の第３の実施の形態の製造方法について、図２、図１４〜図１８を参照しながら説明する。
【００５５】
まず、図２に示すように、第１導電型半導体基板１上に素子分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４および二酸化珪素膜による絶縁膜５を形成する。なお、絶縁膜５は窒化珪素膜でも良い。
【００５６】
つぎに、図１４に示すように、第１導電型半導体基板１に第２導電型の低濃度不純物を注入した後、ゲート電極４の側面に二酸化珪素膜５０ｎｍによる第１の側壁絶縁膜６および窒化珪素膜１００ｎｍによる第２の側壁絶縁膜７を形成し、さらに第１導電型半導体基板１に第２導電型の不純物を注入することによりソース領域およびドレイン領域となる第２導電型拡散層８を形成する。ここで、第２の側壁絶縁膜７の厚さを調節し、図１７において第１の電極９の側面に金属シリサイド層１１を形成した後にも、第１の電極９とゲート電極４との間に空間層１０が残るようにしている。
【００５７】
なお、第１の側壁絶縁膜６および第２の側壁絶縁膜７は、それぞれ、例えば窒化珪素膜５０ｎｍおよび二酸化珪素膜１００ｎｍでも良い。
【００５８】
つぎに、図１５に示すように、全面に第１の電極材料を堆積しエッチバックすることにより、第２導電型拡散層８上に第１の電極９を形成する。第１の電極材料としては、例えば、第２導電型ポリシリコンを用いる。
【００５９】
つぎに、図１６に示すように、フッ化水素酸を用いて絶縁膜５を除去しゲート電極４の上面を露出させ、リン酸を用いて第２の側壁絶縁膜７を選択的に除去し空間層１０の形成を行う。
【００６０】
なお、絶縁膜５が窒化珪素膜の場合には、第２の側壁絶縁膜７と絶縁膜５とを同時にリン酸により除去することができる。また、絶縁膜５が二酸化珪素膜であり、第１の側壁絶縁膜６が窒化珪素膜であり、第２の側壁絶縁膜７が二酸化珪素膜であるときは、第２の側壁絶縁膜７と絶縁膜５とを同時にフッ化水素酸を用いて除去することができる。
【００６１】
つぎに、図１７に示すように、ゲート電極４の上面、第１の電極９の上面および第１の電極９の側面に金属シリサイド層１１の形成を行う。第２の実施の形態と比べて、第２の側壁絶縁膜７の膜厚を厚くすることにより、第２の側壁絶縁膜７を除去した後の空間層１０の幅が広くなっているため、金属シリサイド層１１の形成の後にも空間層１０が埋め込まれてしまうことなく残る。
【００６２】
つぎに、図１８に示すように、金属シリサイド層１１の上に層間絶縁膜１２を形成し、層間絶縁膜１２にゲート電極４および第１の電極９と接続するためのコンタクト開口１３を形成する。層間絶縁膜１２をＣＶＤ法によって形成することにより、第１の電極９とゲート電極４との間に空間部１４を形成する。この場合、空間部１４は、内蔵され、密封された状態となる。
【００６３】
層間絶縁膜１２の形成工程においては、例えばボロンおよびリンを含む二酸化珪素膜を、幅の狭い部分に堆積物が入り込みにくいように例えば常圧ＣＶＤ法によって形成する。
【００６４】
つぎに、図示は省略しているが、金属配線形成工程、保護膜形成工程、ワイヤボンディング工程を行う。
【００６５】
この実施の形態の効果は、従来の半導体装置に比べ、ゲート電極４と第１の電極９との間の寄生容量がより小さくなり、かつ、第１の電極９の抵抗がより小さくなることにより、半導体装置の動作の高速化がさらに容易になることである。
【００６６】
（第４の実施の形態）
図１９に、本発明の半導体装置の第４の実施の形態を示す。この半導体装置は、第１導電型半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３およびゲート電極４を有し、第１導電型半導体基板１表面上に第２導電型拡散層８を有し、第１導電型半導体基板１上に第２導電型拡散層８と電気的に接続されている第１の電極９を有し、ゲート電極４の側面に第１の側壁絶縁膜６を有し、第１の電極の側面に第２の側壁絶縁膜７を有し、第１の側壁絶縁膜６と第２の側壁絶縁膜７との間に空間部１４を有し、第１の電極９の上面およびゲート電極４の上面に金属シリサイド層１１を有する構造である。金属シリサイド層１１の上面には、層間絶縁膜１２が設けられ、さらにゲート電極４および第１の電極９に接続するためのコンタクト開口１３が設けられている。
【００６７】
以下に、本発明の半導体装置の第４の実施の形態の製造方法について、図２、図２０〜図２４を参照しながら説明する。
【００６８】
まず、図２に示すように、第１導電型半導体基板１上に素子分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４および二酸化珪素膜による絶縁膜５を形成する。なお、絶縁膜５は窒化珪素膜でも良い。
【００６９】
つぎに、図２０に示すように、第１導電型半導体基板１に第２導電型の低濃度不純物を注入した後、ゲート電極４の側面に二酸化珪素膜３０ｎｍによる第１の側壁絶縁膜６、窒化珪素膜４０ｎｍによる第３の側壁絶縁膜１５および二酸化珪素膜３０ｎｍによる第２の側壁絶縁膜７を形成し、さらに第１導電型半導体基板１に第２導電型の不純物を注入することによりソース領域およびドレイン領域となる第２導電型拡散層８を形成する。
【００７０】
なお、第１の側壁絶縁膜６、第３の側壁絶縁膜１５および第２の側壁絶縁膜７は、それぞれ、例えば窒化珪素膜３０ｎｍ、二酸化珪素膜４０ｎｍおよび窒化珪素膜３０ｎｍでも良い。
【００７１】
つぎに、図２１に示すように、全面に第１の電極材料を堆積しエッチバックすることにより、第２導電型拡散層８上に第１の電極９を形成する。第１の電極材料としては、例えば、第２導電型ポリシリコンを用いる。
【００７２】
つぎに、図２２に示すように、フッ化水素酸を用いて絶縁膜５を除去しゲート電極４の上面を露出させ、リン酸を用いて第３の側壁絶縁膜１５を選択的に除去し空間層１０の形成を行う。
【００７３】
なお、絶縁膜５が窒化珪素膜の場合には、第３の側壁絶縁膜１５と絶縁膜５とを同時にリン酸により除去することができる。また、絶縁膜５が二酸化珪素膜であり、第１の側壁絶縁膜６が窒化珪素膜であり、第３の側壁絶縁膜１５が二酸化珪素膜であり、第２の側壁絶縁膜７が窒化珪素膜であるときは、第３の側壁絶縁膜１５と絶縁膜５とを同時にフッ化水素酸を用いて除去することができる。
【００７４】
つぎに、図２３に示すように、ゲート電極４の上面、第１の電極９の上面に金属シリサイド層１１の形成を行う。
【００７５】
つぎに、図２４に示すように、金属シリサイド層１１の上に層間絶縁膜１２を形成し、層間絶縁膜１２にゲート電極４および第１の電極９と接続するためのコンタクト開口１３を形成する。層間絶縁膜１２をＣＶＤ法によって形成することにより、第１の側壁絶縁膜６と第２の側壁絶縁膜７との間に空間部１４を形成する。この場合、空間部１４は、内蔵され、密封された状態となる。
【００７６】
層間絶縁膜１２の形成工程においては、例えばボロンおよびリンを含む二酸化珪素膜を、幅の狭い部分に堆積物が入り込みにくいように例えば常圧ＣＶＤ法によって形成する。
【００７７】
つぎに、図示は省略しているが、金属配線形成工程、保護膜形成工程、ワイヤボンディング工程を行う。
【００７８】
この実施の形態の効果は、従来の半導体装置に比べ、ゲート電極４と第１の電極９との間の寄生容量がより小さくなることにより、半導体装置の高速化が容易になり、また、第１の実施の形態に対してゲート電極４および第１の電極９の抵抗が小さく、半導体装置の高速化が容易になることである。
【００７９】
【発明の効果】
本発明の第１の半導体装置によれば、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域内に空間層を有するので、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、半導体装置の動作の高速化が容易になる。
【００８０】
本発明の第２の半導体装置によれば、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域を有し、電極の上面および少なくとも側面の一部に金属シリサイド層を有するので、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化が容易になる。
【００８１】
本発明の第３の半導体装置によれば、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域内に空間層を有し、かつ、上記の電極の上面および少なくとも側面の一部に金属シリサイド層を有するので、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、かつ絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化がさらに容易になる。
【００８２】
本発明の第１の半導体装置の製造方法によれば、絶縁ゲート型電界効果トランジスタのゲート電極の側面上に複数層の側壁絶縁膜を積層形成し、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域に接続される電極を複数層の側壁絶縁膜の最外層に接するように形成し、複数層の側壁絶縁膜のうちゲート電極の側面と直接接していない側壁絶縁膜のうちの少なくとも１層を選択的に除去して空間層を形成するので、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、半導体装置の動作の高速化が容易になる。
【００８３】
本発明の第２の半導体装置の製造方法によれば、絶縁ゲート型電界効果トランジスタのゲート絶縁膜の側面上に複数層の側壁絶縁膜を積層形成し、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域に接続される電極を複数層の側壁絶縁膜の最外層に接するように形成し、複数層の側壁絶縁膜のうちの最外層を選択的に除去して空間層を形成し、少なくとも電極上面および電極の空間層に面した側面の一部分を金属シリサイド化するので、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化が容易になる。
【００８４】
本発明の第２の半導体装置の製造方法において、少なくとも電極上面および電極の空間層に面した側面の一部分を金属シリサイド化する工程の後においても空間層を残存させることにより、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、かつ絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化がさらに容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の概略断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図７】本発明の第２の実施の形態に係る半導体装置の概略断面図である。
【図８】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図９】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１３】本発明の第３の実施の形態に係る半導体装置の概略断面図である。
【図１４】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１５】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１６】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１７】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１８】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１９】本発明の第４の実施の形態に係る半導体装置の概略断面図である。
【図２０】本発明の第４の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２１】本発明の第４の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２２】本発明の第４の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２３】本発明の第４の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２４】本発明の第４の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２５】従来の技術に係る半導体装置の概略断面図である。
【図２６】従来の技術に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２７】従来の技術に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２８】従来の技術に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２９】従来の技術に係る半導体装置の製造方法を示す工程順概略断面図である。
【図３０】従来の技術に係る半導体装置の製造方法を示す工程順概略断面図である。
【符号の説明】
１ 第１導電型半導体基板
２ 素子分離絶縁膜
３ ゲート絶縁膜
４ ゲート電極
５ 絶縁膜
６ 第１の側壁絶縁膜
７ 第２の側壁絶縁膜
８ 第２導電型拡散層
９ 第１の電極
１０ 空間層
１１ 金属シリサイド層
１２ 層間絶縁膜
１３ コンタクト開口
１４ 空間部
１５ 第３の側壁絶縁膜
【発明の属する技術分野】
本発明は、絶縁ゲート型電界効果トランジスタを含む半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の高速化が進むにつれて、コンタクト部分の低抵抗化、低容量化が必要になってきている。
【０００３】
図２５は絶縁ゲート型電界効果トランジスタを含む半導体装置の概略断面図である。従来例のポリプラグ構造を有する半導体装置は、図２５に示すように、第１導電型半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３およびゲート電極４を有し、第１導電型半導体基板１表面上に第２導電型拡散層８を有し、第１導電型半導体基板１上に第２導電型拡散層８と電気的に接続されている第１の電極（ポリプラグ）９を有し、ゲート電極４と第１の電極９との間に第１の側壁絶縁膜６を有し、第１の電極９の上部とゲート電極４の上部に金属シリサイド層１１を有する構造である。金属シリサイド層１１の上面には、層間絶縁膜１２が設けられ、さらにゲート電極４および第１の電極９に接続するためのコンタクト開口１３が設けられている。（例えば、特許文献１参照）。
【０００４】
以下、従来の半導体装置の製造方法について、図２６〜図３０を参照しながら説明する。
【０００５】
図２６に示すように、第１導電型半導体基板１上に素子分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４および絶縁膜５を形成する。
【０００６】
つぎに、図２７に示すように、第１導電型半導体基板１に第２導電型の低濃度不純物を注入した後、ゲート電極４の側面に第１の側壁絶縁膜６を形成し、さらに第１導電型半導体基板１に第２導電型の不純物を注入することによりソース領域およびドレイン領域となる第２導電型拡散層８を形成する。
【０００７】
つぎに、図２８に示すように、全面に第１の電極材料を堆積しエッチバックすることにより、第２導電型拡散層８上に第１の電極９を形成する。
【０００８】
つぎに、図２９に示すように、絶縁膜５を選択的に除去した後に、ゲート電極４の上面および第１の電極９の上面に金属シリサイド層１１の形成を行う。
【０００９】
つぎに、図３０に示すように、金属シリサイド層１１の上に層間絶縁膜１２を形成し、層間絶縁膜１２にゲート電極４および第１の電極９と接続するためのコンタクト開口１３を形成する。
【００１０】
つぎに、図示は省略しているが、金属配線形成工程、保護膜形成工程、ワイヤボンディング工程を行う。
【００１１】
【特許文献１】
特開平５−０２９２４６号公報（第２頁段落０００９〜第３頁段落００１８、第１図）
【００１２】
【発明が解決しようとする課題】
しかしながら、従来の装置、製造方法では、半導体装置の微細化に伴い、第１の電極９とゲート電極４との間の寄生容量が大きくなるという課題がある。
【００１３】
また、図２９に示したように、第１の電極９の金属シリサイド化により抵抗低減を行っているが、第１の電極９の上面部にしか金属シリサイド層の形成を行うことができない。したがって、半導体装置の微細化に伴って第１の電極９のアスペクト比が大きくなるに従い、第１の電極９の抵抗値が増大するという課題がある。
【００１４】
本発明の目的は、ソース領域またはドレイン領域に接続される電極とゲート電極との間の寄生容量を低下させ、動作の高速化を容易に実現することができる半導体装置およびその製造方法を提供することである。
【００１５】
本発明の他の目的は、ソース領域またはドレイン領域に接続される電極の抵抗を低下させ、動作の高速化を容易に実現することができる半導体装置およびその製造方法を提供することである。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の半導体装置は、半導体基板上に絶縁ゲート型電界効果トランジスタが形成されているもので、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域内に空間層を有することを特徴とする。
【００１７】
このような構成とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、半導体装置の動作の高速化が容易になる。
【００１８】
また、本発明の第２の半導体装置は、半導体基板上に絶縁ゲート型電界効果トランジスタが形成されているもので、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域を有し、電極の上面および少なくとも側面の一部に金属シリサイド層を有することを特徴とする。
【００１９】
このような構成とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化が容易になる。
【００２０】
また、本発明の第３の半導体装置は、半導体基板上に絶縁ゲート型電界効果トランジスタが形成されているもので、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域内に空間層を有し、かつ、上記の電極の上面および少なくとも側面の一部に金属シリサイド層を有することを特徴とする。
【００２１】
このような構成とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、かつ絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化がさらに容易になる。
【００２２】
また、本発明の第１の半導体装置の製造方法は、半導体基板上に絶縁ゲート型電界効果トランジスタのゲート絶縁膜およびゲート電極を形成する工程と、ゲート電極の側面上に複数層の側壁絶縁膜を積層形成する工程と、半導体基板中に絶縁ゲート型電界効果トランジスタのソース領域およびドレイン領域を形成する工程と、ソース領域またはドレイン領域に接続される電極を複数層の側壁絶縁膜の最外層に接するように形成する工程と、複数層の側壁絶縁膜のうちゲート電極の側面と直接接していない側壁絶縁膜のうちの少なくとも１層を選択的に除去して空間層を形成する工程とを含む。
【００２３】
このような方法とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、半導体装置の動作の高速化が容易になる。
【００２４】
また、本発明の第２の半導体装置の製造方法は、半導体基板上に絶縁ゲート型電界効果トランジスタのゲート絶縁膜およびゲート電極を形成する工程と、ゲート電極の側面上に複数層の側壁絶縁膜を積層形成する工程と、半導体基板中に絶縁ゲート型電界効果トランジスタのソース領域およびドレイン領域を形成する工程と、ソース領域またはドレイン領域に接続される電極を複数層の側壁絶縁膜の最外層に接するように形成する工程と、複数層の側壁絶縁膜のうちの最外層を選択的に除去して空間層を形成する工程と、少なくとも電極上面および電極の空間層に面した側面の一部分を金属シリサイド化する工程とを含む。
【００２５】
このような方法とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化が容易になる。
【００２６】
また、本発明の第２の半導体装置の製造方法において、少なくとも電極上面および電極の空間層に面した側面の一部分を金属シリサイド化する工程の後においても空間層を残存させることが好ましい。
【００２７】
このような方法とすることで、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、かつ絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化がさらに容易になる。
【００２８】
【発明の実施の形態】
（第１の実施の形態）
図１に、本発明の半導体装置の第１の実施の形態を示す。この半導体装置は、第１導電型半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３およびゲート電極４を有し、第１導電型半導体基板１表面上に第２導電型拡散層８を有し、第１導電型半導体基板１上に第２導電型拡散層８と電気的に接続されている第１の電極９を有し、ゲート電極４の側面に第１の側壁絶縁膜６を有し、第１の電極９と第１の側壁絶縁膜６との間に空間部１４を有する構造である。
【００２９】
以下に、本発明の半導体装置の第１の実施の形態の製造方法について、図２〜図６を参照しながら説明する。
【００３０】
まず、図２に示すように、第１導電型半導体基板１上に素子分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４および二酸化珪素膜による絶縁膜５を形成する。なお、絶縁膜５は窒化珪素膜でも良い。
【００３１】
つぎに、図３に示すように、第１導電型半導体基板１に第２導電型の低濃度不純物を注入した後、ゲート電極４の側面に二酸化珪素膜５０ｎｍによる第１の側壁絶縁膜６および窒化珪素膜５０ｎｍによる第２の側壁絶縁膜７を形成し、さらに第１導電型半導体基板１に第２導電型の不純物を注入することによりソース領域およびドレイン領域となる第２導電型拡散層８を形成する。
【００３２】
なお、第１の側壁絶縁膜６および第２の側壁絶縁膜７は、それぞれ、例えば窒化珪素膜５０ｎｍおよび二酸化珪素膜５０ｎｍでも良い。
【００３３】
つぎに、図４に示すように、全面に第１の電極材料を堆積しエッチバックすることにより、第２導電型拡散層８上に第１の電極９を形成する。第１の電極材料としては、例えば第２導電型ポリシリコンを用いる。
【００３４】
つぎに、図５に示すように、フッ化水素酸を用いて絶縁膜５を除去しゲート電極４の上面を露出させ、リン酸を用いて第２の側壁絶縁膜７を選択的に除去し空間層１０の形成を行う。
【００３５】
なお、絶縁膜５が窒化珪素膜の場合には、第２の側壁絶縁膜７と絶縁膜５とを同時にリン酸により除去することができる。また、絶縁膜５が二酸化珪素膜であり、第１の側壁絶縁膜６が窒化珪素膜であり、第２の側壁絶縁膜７が二酸化珪素膜であるときは、第２の側壁絶縁膜７と絶縁膜５とを同時にフッ化水素酸を用いて除去することができる。
【００３６】
つぎに、図６に示すように、ゲート電極４および第１の電極９上に層間絶縁膜１２を形成し、層間絶縁膜１２にゲート電極４および第１の電極９と接続するためのコンタクト開口１３を形成する。層間絶縁膜１２をＣＶＤ法によって形成することにより、第１の電極９とゲート電極４との間に空間部１４を形成する。この場合、空間部１４は、内蔵され、密封された状態となる。
【００３７】
なお、空間部１４内には、層間絶縁膜１２を形成する際の雰囲気ガスが存在すると考えられる。ＣＶＤ法で用いるガスによって、空間部１４内に存在するガスの種類は異なると考えられるが、例えば、窒素ガスが雰囲気ガスとして使用されることが多いので、その場合に例えば常圧の窒素ガスなどが空間部１４内に存在する可能性が高いと考えられる。
【００３８】
層間絶縁膜１２の形成工程においては、例えばボロンおよびリンを含む二酸化珪素膜を、幅の狭い部分に堆積物が入り込みにくいように例えば常圧ＣＶＤ法によって形成する。
【００３９】
つぎに、図示は省略しているが、金属配線形成工程、保護膜形成工程、ワイヤボンディング工程を行う。
【００４０】
この実施の形態の効果は、従来の半導体装置に比べ、ゲート電極４と第１の電極９との間の寄生容量がより小さくなることにより、半導体装置の動作の高速化が容易になることである。
【００４１】
（第２の実施の形態）
図７に、本発明の半導体装置の第２の実施の形態を示す。この半導体装置は、第１導電型半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３およびゲート電極４を有し、第１導電型半導体基板１表面上に第２導電型拡散層８を有し、第１導電型半導体基板１上に第２導電型拡散層８と電気的に接続されている第１の電極９を有し、ゲート電極４と第１の電極９との間に第１の側壁絶縁膜６を有し、第１の電極９の上面、側面およびゲート電極４の上面に金属シリサイド層１１を有する構造である。金属シリサイド層１１の上面には、層間絶縁膜１２が設けられ、さらにゲート電極４および第１の電極９に接続するためのコンタクト開口１３が設けられている。
【００４２】
以下に、本発明の半導体装置の第２の実施の形態の製造方法について、図２、図８〜図１２を参照しながら説明する。
【００４３】
まず、図２に示すように、第１導電型半導体基板１上に素子分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４および二酸化珪素膜による絶縁膜５を形成する。なお、絶縁膜５は窒化珪素膜でも良い。
【００４４】
つぎに、図８に示すように、第１導電型半導体基板１に第２導電型の低濃度不純物を注入した後、ゲート電極４の側面に二酸化珪素膜１００ｎｍによる第１の側壁絶縁膜６および窒化珪素膜５０ｎｍによる第２の側壁絶縁膜７を形成し、さらに第１導電型半導体基板１に第２導電型の不純物を注入することによりソース領域およびドレイン領域となる第２導電型拡散層８を形成する。
【００４５】
なお、第１の側壁絶縁膜６および第２の側壁絶縁膜７は、それぞれ、例えば窒化珪素膜１００ｎｍおよび二酸化珪素膜５０ｎｍでも良い。
【００４６】
つぎに、図９に示すように、全面に第１の電極材料を堆積しエッチバックすることにより、第２導電型拡散層８上に第１の電極９を形成する。第１の電極材料としては、例えば第２導電型ポリシリコンを用いる。
【００４７】
つぎに、図１０に示すように、フッ化水素酸を用いて絶縁膜５を除去しゲート電極４の上面を露出させ、リン酸を用いて第２の側壁絶縁膜７を選択的に除去し空間層１０の形成を行う。
【００４８】
なお、絶縁膜５が窒化珪素膜の場合には、第２の側壁絶縁膜７と絶縁膜５とを同時にリン酸により除去することができる。また、絶縁膜５が二酸化珪素膜であり、第１の側壁絶縁膜６が窒化珪素膜であり、第２の側壁絶縁膜７が二酸化珪素膜であるときは、第２の側壁絶縁膜７と絶縁膜５とを同時にフッ化水素酸を用いて除去することができる。
【００４９】
つぎに、図１１に示すように、ゲート電極４の上面、第１の電極９の上面および第１の電極９の側面に金属シリサイド層１１の形成を行う。第１の電極９の側面に形成された金属シリサイド層１１により、空間層１０は埋め込まれる。
【００５０】
つぎに、図１２に示すように、金属シリサイド層１１の上に層間絶縁膜１２を形成し、層間絶縁膜１２にゲート電極４および第１の電極９と接続するためのコンタクト開口１３を形成する。
【００５１】
つぎに、図示は省略しているが、金属配線形成工程、保護膜形成工程、ワイヤボンディング工程を行う。
【００５２】
この実施の形態の効果は、従来の半導体装置に比べ、第１の電極９の抵抗がより小さくなることにより、半導体装置の動作の高速化が容易になることである。
【００５３】
（第３の実施の形態）
図１３に、本発明の半導体装置の第３の実施の形態を示す。この半導体装置は、第１導電型半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３およびゲート電極４を有し、第１導電型半導体基板１表面上に第２導電型拡散層８を有し、第１導電型半導体基板１上に第２導電型拡散層８と電気的に接続されている第１の電極９を有し、ゲート電極４の側面に第１の側壁絶縁膜６を有し、第１の側壁絶縁膜６と第１の電極９との間に空間部１４を有し、第１の電極９の上面、側面およびゲート電極４の上面に金属シリサイド層１１を有する構造である。金属シリサイド層１１の上面には、層間絶縁膜１２が設けられ、さらにゲート電極４および第１の電極９に接続するためのコンタクト開口１３が設けられている。
【００５４】
以下に、本発明の半導体装置の第３の実施の形態の製造方法について、図２、図１４〜図１８を参照しながら説明する。
【００５５】
まず、図２に示すように、第１導電型半導体基板１上に素子分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４および二酸化珪素膜による絶縁膜５を形成する。なお、絶縁膜５は窒化珪素膜でも良い。
【００５６】
つぎに、図１４に示すように、第１導電型半導体基板１に第２導電型の低濃度不純物を注入した後、ゲート電極４の側面に二酸化珪素膜５０ｎｍによる第１の側壁絶縁膜６および窒化珪素膜１００ｎｍによる第２の側壁絶縁膜７を形成し、さらに第１導電型半導体基板１に第２導電型の不純物を注入することによりソース領域およびドレイン領域となる第２導電型拡散層８を形成する。ここで、第２の側壁絶縁膜７の厚さを調節し、図１７において第１の電極９の側面に金属シリサイド層１１を形成した後にも、第１の電極９とゲート電極４との間に空間層１０が残るようにしている。
【００５７】
なお、第１の側壁絶縁膜６および第２の側壁絶縁膜７は、それぞれ、例えば窒化珪素膜５０ｎｍおよび二酸化珪素膜１００ｎｍでも良い。
【００５８】
つぎに、図１５に示すように、全面に第１の電極材料を堆積しエッチバックすることにより、第２導電型拡散層８上に第１の電極９を形成する。第１の電極材料としては、例えば、第２導電型ポリシリコンを用いる。
【００５９】
つぎに、図１６に示すように、フッ化水素酸を用いて絶縁膜５を除去しゲート電極４の上面を露出させ、リン酸を用いて第２の側壁絶縁膜７を選択的に除去し空間層１０の形成を行う。
【００６０】
なお、絶縁膜５が窒化珪素膜の場合には、第２の側壁絶縁膜７と絶縁膜５とを同時にリン酸により除去することができる。また、絶縁膜５が二酸化珪素膜であり、第１の側壁絶縁膜６が窒化珪素膜であり、第２の側壁絶縁膜７が二酸化珪素膜であるときは、第２の側壁絶縁膜７と絶縁膜５とを同時にフッ化水素酸を用いて除去することができる。
【００６１】
つぎに、図１７に示すように、ゲート電極４の上面、第１の電極９の上面および第１の電極９の側面に金属シリサイド層１１の形成を行う。第２の実施の形態と比べて、第２の側壁絶縁膜７の膜厚を厚くすることにより、第２の側壁絶縁膜７を除去した後の空間層１０の幅が広くなっているため、金属シリサイド層１１の形成の後にも空間層１０が埋め込まれてしまうことなく残る。
【００６２】
つぎに、図１８に示すように、金属シリサイド層１１の上に層間絶縁膜１２を形成し、層間絶縁膜１２にゲート電極４および第１の電極９と接続するためのコンタクト開口１３を形成する。層間絶縁膜１２をＣＶＤ法によって形成することにより、第１の電極９とゲート電極４との間に空間部１４を形成する。この場合、空間部１４は、内蔵され、密封された状態となる。
【００６３】
層間絶縁膜１２の形成工程においては、例えばボロンおよびリンを含む二酸化珪素膜を、幅の狭い部分に堆積物が入り込みにくいように例えば常圧ＣＶＤ法によって形成する。
【００６４】
つぎに、図示は省略しているが、金属配線形成工程、保護膜形成工程、ワイヤボンディング工程を行う。
【００６５】
この実施の形態の効果は、従来の半導体装置に比べ、ゲート電極４と第１の電極９との間の寄生容量がより小さくなり、かつ、第１の電極９の抵抗がより小さくなることにより、半導体装置の動作の高速化がさらに容易になることである。
【００６６】
（第４の実施の形態）
図１９に、本発明の半導体装置の第４の実施の形態を示す。この半導体装置は、第１導電型半導体基板１上に素子分離絶縁膜２、ゲート絶縁膜３およびゲート電極４を有し、第１導電型半導体基板１表面上に第２導電型拡散層８を有し、第１導電型半導体基板１上に第２導電型拡散層８と電気的に接続されている第１の電極９を有し、ゲート電極４の側面に第１の側壁絶縁膜６を有し、第１の電極の側面に第２の側壁絶縁膜７を有し、第１の側壁絶縁膜６と第２の側壁絶縁膜７との間に空間部１４を有し、第１の電極９の上面およびゲート電極４の上面に金属シリサイド層１１を有する構造である。金属シリサイド層１１の上面には、層間絶縁膜１２が設けられ、さらにゲート電極４および第１の電極９に接続するためのコンタクト開口１３が設けられている。
【００６７】
以下に、本発明の半導体装置の第４の実施の形態の製造方法について、図２、図２０〜図２４を参照しながら説明する。
【００６８】
まず、図２に示すように、第１導電型半導体基板１上に素子分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４および二酸化珪素膜による絶縁膜５を形成する。なお、絶縁膜５は窒化珪素膜でも良い。
【００６９】
つぎに、図２０に示すように、第１導電型半導体基板１に第２導電型の低濃度不純物を注入した後、ゲート電極４の側面に二酸化珪素膜３０ｎｍによる第１の側壁絶縁膜６、窒化珪素膜４０ｎｍによる第３の側壁絶縁膜１５および二酸化珪素膜３０ｎｍによる第２の側壁絶縁膜７を形成し、さらに第１導電型半導体基板１に第２導電型の不純物を注入することによりソース領域およびドレイン領域となる第２導電型拡散層８を形成する。
【００７０】
なお、第１の側壁絶縁膜６、第３の側壁絶縁膜１５および第２の側壁絶縁膜７は、それぞれ、例えば窒化珪素膜３０ｎｍ、二酸化珪素膜４０ｎｍおよび窒化珪素膜３０ｎｍでも良い。
【００７１】
つぎに、図２１に示すように、全面に第１の電極材料を堆積しエッチバックすることにより、第２導電型拡散層８上に第１の電極９を形成する。第１の電極材料としては、例えば、第２導電型ポリシリコンを用いる。
【００７２】
つぎに、図２２に示すように、フッ化水素酸を用いて絶縁膜５を除去しゲート電極４の上面を露出させ、リン酸を用いて第３の側壁絶縁膜１５を選択的に除去し空間層１０の形成を行う。
【００７３】
なお、絶縁膜５が窒化珪素膜の場合には、第３の側壁絶縁膜１５と絶縁膜５とを同時にリン酸により除去することができる。また、絶縁膜５が二酸化珪素膜であり、第１の側壁絶縁膜６が窒化珪素膜であり、第３の側壁絶縁膜１５が二酸化珪素膜であり、第２の側壁絶縁膜７が窒化珪素膜であるときは、第３の側壁絶縁膜１５と絶縁膜５とを同時にフッ化水素酸を用いて除去することができる。
【００７４】
つぎに、図２３に示すように、ゲート電極４の上面、第１の電極９の上面に金属シリサイド層１１の形成を行う。
【００７５】
つぎに、図２４に示すように、金属シリサイド層１１の上に層間絶縁膜１２を形成し、層間絶縁膜１２にゲート電極４および第１の電極９と接続するためのコンタクト開口１３を形成する。層間絶縁膜１２をＣＶＤ法によって形成することにより、第１の側壁絶縁膜６と第２の側壁絶縁膜７との間に空間部１４を形成する。この場合、空間部１４は、内蔵され、密封された状態となる。
【００７６】
層間絶縁膜１２の形成工程においては、例えばボロンおよびリンを含む二酸化珪素膜を、幅の狭い部分に堆積物が入り込みにくいように例えば常圧ＣＶＤ法によって形成する。
【００７７】
つぎに、図示は省略しているが、金属配線形成工程、保護膜形成工程、ワイヤボンディング工程を行う。
【００７８】
この実施の形態の効果は、従来の半導体装置に比べ、ゲート電極４と第１の電極９との間の寄生容量がより小さくなることにより、半導体装置の高速化が容易になり、また、第１の実施の形態に対してゲート電極４および第１の電極９の抵抗が小さく、半導体装置の高速化が容易になることである。
【００７９】
【発明の効果】
本発明の第１の半導体装置によれば、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域内に空間層を有するので、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、半導体装置の動作の高速化が容易になる。
【００８０】
本発明の第２の半導体装置によれば、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域を有し、電極の上面および少なくとも側面の一部に金属シリサイド層を有するので、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化が容易になる。
【００８１】
本発明の第３の半導体装置によれば、絶縁ゲート型電界効果トランジスタのゲート電極と、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域内に空間層を有し、かつ、上記の電極の上面および少なくとも側面の一部に金属シリサイド層を有するので、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、かつ絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化がさらに容易になる。
【００８２】
本発明の第１の半導体装置の製造方法によれば、絶縁ゲート型電界効果トランジスタのゲート電極の側面上に複数層の側壁絶縁膜を積層形成し、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域に接続される電極を複数層の側壁絶縁膜の最外層に接するように形成し、複数層の側壁絶縁膜のうちゲート電極の側面と直接接していない側壁絶縁膜のうちの少なくとも１層を選択的に除去して空間層を形成するので、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、半導体装置の動作の高速化が容易になる。
【００８３】
本発明の第２の半導体装置の製造方法によれば、絶縁ゲート型電界効果トランジスタのゲート絶縁膜の側面上に複数層の側壁絶縁膜を積層形成し、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域に接続される電極を複数層の側壁絶縁膜の最外層に接するように形成し、複数層の側壁絶縁膜のうちの最外層を選択的に除去して空間層を形成し、少なくとも電極上面および電極の空間層に面した側面の一部分を金属シリサイド化するので、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化が容易になる。
【００８４】
本発明の第２の半導体装置の製造方法において、少なくとも電極上面および電極の空間層に面した側面の一部分を金属シリサイド化する工程の後においても空間層を残存させることにより、従来の半導体装置に比べ、絶縁ゲート型電界効果トランジスタのゲート電極と絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極との間の寄生容量がより小さくなり、かつ絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極の抵抗がより小さくなり、半導体装置の動作の高速化がさらに容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の概略断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図７】本発明の第２の実施の形態に係る半導体装置の概略断面図である。
【図８】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図９】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１３】本発明の第３の実施の形態に係る半導体装置の概略断面図である。
【図１４】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１５】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１６】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１７】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１８】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図１９】本発明の第４の実施の形態に係る半導体装置の概略断面図である。
【図２０】本発明の第４の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２１】本発明の第４の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２２】本発明の第４の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２３】本発明の第４の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２４】本発明の第４の実施の形態に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２５】従来の技術に係る半導体装置の概略断面図である。
【図２６】従来の技術に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２７】従来の技術に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２８】従来の技術に係る半導体装置の製造方法を示す工程順概略断面図である。
【図２９】従来の技術に係る半導体装置の製造方法を示す工程順概略断面図である。
【図３０】従来の技術に係る半導体装置の製造方法を示す工程順概略断面図である。
【符号の説明】
１ 第１導電型半導体基板
２ 素子分離絶縁膜
３ ゲート絶縁膜
４ ゲート電極
５ 絶縁膜
６ 第１の側壁絶縁膜
７ 第２の側壁絶縁膜
８ 第２導電型拡散層
９ 第１の電極
１０ 空間層
１１ 金属シリサイド層
１２ 層間絶縁膜
１３ コンタクト開口
１４ 空間部
１５ 第３の側壁絶縁膜
Claims (11)
- 半導体基板上に絶縁ゲート型電界効果トランジスタが形成された半導体装置であって、
前記絶縁ゲート型電界効果トランジスタのゲート電極と、前記絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域内に空間層を有することを特徴とする半導体装置。 - 半導体基板上に絶縁ゲート型電界効果トランジスタが形成された半導体装置であって、
前記絶縁ゲート型電界効果トランジスタのゲート電極と、前記絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域を有し、前記電極の上面および少なくとも側面の一部に金属シリサイド層を有することを特徴とする半導体装置。 - 半導体基板上に絶縁ゲート型電界効果トランジスタが形成された半導体装置であって、
前記絶縁ゲート型電界効果トランジスタのゲート電極と、前記絶縁ゲート型電界効果トランジスタのソース領域またはドレイン領域と接続された電極とを絶縁分離する絶縁領域内に空間層を有し、かつ、前記電極の上面および少なくとも側面の一部に金属シリサイド層を有することを特徴とする半導体装置。 - 前記絶縁領域は、前記ゲート電極の側面に接して形成された第１の絶縁体層と、前記電極の側面に接して形成された第２の絶縁体層と、前記第１および第２の絶縁体層に挟まれた前記空間層とからなることを特徴とする請求項１または３に記載の半導体装置。
- 前記金属シリサイド層を前記ゲート電極の上面にも有していることを特徴とする請求項２，３，４のうちいずれか１つに記載の半導体装置。
- 前記空間層は、前記ゲート電極の側壁絶縁膜の側面に沿って形成されていることを特徴とする請求項１、３、４、５のうちいずれか１つに記載の半導体装置。
- 半導体基板上に絶縁ゲート型電界効果トランジスタのゲート絶縁膜およびゲート電極を形成する工程と、
前記ゲート電極の側面上に複数層の側壁絶縁膜を積層形成する工程と、
前記半導体基板中に前記絶縁ゲート型電界効果トランジスタのソース領域およびドレイン領域を形成する工程と、
前記ソース領域またはドレイン領域に接続される電極を前記複数層の側壁絶縁膜の最外層に接するように形成する工程と、
前記複数層の側壁絶縁膜のうち前記ゲート電極の側面と直接接していない側壁絶縁膜のうちの少なくとも１層を選択的に除去して空間層を形成する工程とを含む半導体装置の製造方法。 - 前記ゲート電極上面および前記電極上面を金属シリサイド化する工程をさらに含む請求項７に記載の半導体装置の製造方法。
- 半導体基板上に絶縁ゲート型電界効果トランジスタのゲート絶縁膜およびゲート電極を形成する工程と、
前記ゲート電極の側面上に複数層の側壁絶縁膜を積層形成する工程と、
前記半導体基板中に前記絶縁ゲート型電界効果トランジスタのソース領域およびドレイン領域を形成する工程と、
前記ソース領域またはドレイン領域に接続される電極を前記複数層の側壁絶縁膜の最外層に接するように形成する工程と、
前記複数層の側壁絶縁膜のうちの最外層を選択的に除去して空間層を形成する工程と、
少なくとも前記電極上面および前記電極の前記空間層に面した側面の一部分を金属シリサイド化する工程とを含む半導体装置の製造方法。 - 少なくとも前記電極上面および前記電極の前記空間層に面した側面の一部分を金属シリサイド化する工程の後においても、前記空間層を残存させることを特徴とする請求項９に記載の半導体装置の製造方法。
- 前記空間層を形成した後に、さらに前記ゲート電極上面、前記側壁絶縁膜上面および前記電極上面に層間絶縁膜を形成し、前記空間層を内蔵させる工程を含む請求項７，８，９，１０のうちいずれか１つに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278560A JP2004119549A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278560A JP2004119549A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119549A true JP2004119549A (ja) | 2004-04-15 |
Family
ID=32273809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002278560A Pending JP2004119549A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119549A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006045722A1 (de) * | 2004-10-28 | 2006-05-04 | Infineon Technologies Ag | Halbleiterbauelement sowie zugehöriges herstellungsverfahren |
| CN103390644A (zh) * | 2012-05-08 | 2013-11-13 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN106104807A (zh) * | 2014-03-10 | 2016-11-09 | 高通股份有限公司 | 其中限定有间隙的半导体器件 |
-
2002
- 2002-09-25 JP JP2002278560A patent/JP2004119549A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006045722A1 (de) * | 2004-10-28 | 2006-05-04 | Infineon Technologies Ag | Halbleiterbauelement sowie zugehöriges herstellungsverfahren |
| CN103390644A (zh) * | 2012-05-08 | 2013-11-13 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN106104807A (zh) * | 2014-03-10 | 2016-11-09 | 高通股份有限公司 | 其中限定有间隙的半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7612405B2 (en) | Fabrication of FinFETs with multiple fin heights | |
| US8492803B2 (en) | Field effect device with reduced thickness gate | |
| US6841452B2 (en) | Method of forming device isolation trench | |
| JP2004128508A (ja) | 多重チャンネルを有するモストランジスター及びその製造方法 | |
| JP2003037272A (ja) | ゲートオールアラウンド構造トランジスタを有する半導体装置形成方法 | |
| JP2010192588A (ja) | 半導体装置およびその製造方法 | |
| JPH1117166A (ja) | 半導体装置の製造方法 | |
| US20180233401A1 (en) | Local trap-rich isolation | |
| US7498246B2 (en) | Method of manufacturing a semiconductor device having a stepped gate structure | |
| JP2003303830A (ja) | 半導体装置及びその製造方法 | |
| US20030107082A1 (en) | Semiconductor device and method of forming the same | |
| JP2011003710A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW583769B (en) | Semiconductor device and method of manufacturing the same | |
| JP2008244229A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002076113A (ja) | 半導体装置およびその製造方法 | |
| JP2004119549A (ja) | 半導体装置およびその製造方法 | |
| JP4360413B2 (ja) | 半導体装置の製造方法 | |
| JP2001313396A (ja) | 半導体装置およびその製造方法 | |
| JP2000077678A (ja) | 半導体素子とその製造方法 | |
| JP4065797B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009170523A (ja) | 半導体装置およびその製造方法 | |
| JP2007243174A (ja) | 基板から離間した単結晶半導体膜部分の形成 | |
| JPH02201965A (ja) | 半導体装置およびその製造方法 | |
| JP2002083957A (ja) | 半導体装置およびその製造方法 | |
| JPH0945913A (ja) | 半導体集積回路及びその製造方法 |