JPS6084845A - 封止半導体装置 - Google Patents
封止半導体装置Info
- Publication number
- JPS6084845A JPS6084845A JP58193174A JP19317483A JPS6084845A JP S6084845 A JPS6084845 A JP S6084845A JP 58193174 A JP58193174 A JP 58193174A JP 19317483 A JP19317483 A JP 19317483A JP S6084845 A JPS6084845 A JP S6084845A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- recess
- sealed
- resin
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、能動電子部品（半導体、ＩＣ，ＬＳｌ）の
樹脂封止構造を改善した封止半導体装置に関する。
樹脂封止構造を改善した封止半導体装置に関する。
トランジスタ、ＩＣ，ＬＳＩなどの半導体素子に対して
は、温度・湿度などの外部環境から保護し、機械的な振
動・衝撃などによる破損やデバイス特性の変化を防止す
るため、金属・セラミックを用いる気密封止か、エポキ
シ樹脂やシリコン樹脂を用いる樹脂封止が行なわれてい
る。封止の信頼性では、水を全く通さない気密封止が優
れているが、量産性に冨みかつ安価であるという点から
、現在では約８０％程度の素子が樹脂封止されている。
は、温度・湿度などの外部環境から保護し、機械的な振
動・衝撃などによる破損やデバイス特性の変化を防止す
るため、金属・セラミックを用いる気密封止か、エポキ
シ樹脂やシリコン樹脂を用いる樹脂封止が行なわれてい
る。封止の信頼性では、水を全く通さない気密封止が優
れているが、量産性に冨みかつ安価であるという点から
、現在では約８０％程度の素子が樹脂封止されている。
樹脂を用いる封止法としては、■粉体樹脂を熔解し、圧
力によって金型に注入し封止する低圧トランスファー成
形法、■ボッティング、キャスティングと呼ばれる注型
法および■冷間成形されたＢステージ状樹脂りブレツト
を加熱溶融する方法が知られているが、量産性に優れて
いることから、殆どの半導体素子は■の低圧トランスフ
ァー成形方式で封止されている。
力によって金型に注入し封止する低圧トランスファー成
形法、■ボッティング、キャスティングと呼ばれる注型
法および■冷間成形されたＢステージ状樹脂りブレツト
を加熱溶融する方法が知られているが、量産性に優れて
いることから、殆どの半導体素子は■の低圧トランスフ
ァー成形方式で封止されている。
この低圧トランスファー成形方式で封止された半導体素
子では、■樹脂の硬化収縮応力や温度サイクルによる膨
張収縮応力などの外力が半導体素子やボンディング部に
かかるため、素子やバツシヘーション膜にクラックが入
る、■湿気が樹脂ノ１ルクおよびリード線と朴１脂の界
面を通って拡散しへｌ配線を腐食する、などの問題があ
るほか、■金型の値段が高い、■金型と完成品との離型
が悪い、■ランナ一部分において樹脂のロスが発生ずる
、などの改善すべき課題をもっている。
子では、■樹脂の硬化収縮応力や温度サイクルによる膨
張収縮応力などの外力が半導体素子やボンディング部に
かかるため、素子やバツシヘーション膜にクラックが入
る、■湿気が樹脂ノ１ルクおよびリード線と朴１脂の界
面を通って拡散しへｌ配線を腐食する、などの問題があ
るほか、■金型の値段が高い、■金型と完成品との離型
が悪い、■ランナ一部分において樹脂のロスが発生ずる
、などの改善すべき課題をもっている。
一方、注型法や樹脂タブレツ１−を加熱溶融する方法は
■〜■の問題はなく、ハイブリット川Ｃやチップオンボ
ードの素子封止に用いられているが、樹脂封止に伴う前
記■、■の問題を有している状況は変わらない。
■〜■の問題はなく、ハイブリット川Ｃやチップオンボ
ードの素子封止に用いられているが、樹脂封止に伴う前
記■、■の問題を有している状況は変わらない。
また、パワートランジスタ、パワーＩＣには数Ｗから数
十Ｗと消費電力の大きい素子が使用されているが、近年
、高集積化技術の著しい進歩により、メモリ素子の領域
においてもＩＷ程度の素子が開発されている。そこで、
素子動作時の発熱による温度上昇を低減させるために、
熱放散効果の高い封止設計が重要な課題となっている。
十Ｗと消費電力の大きい素子が使用されているが、近年
、高集積化技術の著しい進歩により、メモリ素子の領域
においてもＩＷ程度の素子が開発されている。そこで、
素子動作時の発熱による温度上昇を低減させるために、
熱放散効果の高い封止設計が重要な課題となっている。
放熱性を良くする方法としては、封止樹脂に熱電導率の
良い充填材を添加する方法があるが、充填材の混入量に
限りがあるうえ、低応力化など力学的性質上マイナスの
影響がでてくるといった問題がある〔発明の目的〕 この発明は、従来の樹脂封止の欠点であった樹脂の膨張
・収縮による応力や湿気の侵入を防ぐことができ、熱放
散性に優れた安価で信頼性の高い封止半導体装置を提供
することを目的とする。
良い充填材を添加する方法があるが、充填材の混入量に
限りがあるうえ、低応力化など力学的性質上マイナスの
影響がでてくるといった問題がある〔発明の目的〕 この発明は、従来の樹脂封止の欠点であった樹脂の膨張
・収縮による応力や湿気の侵入を防ぐことができ、熱放
散性に優れた安価で信頼性の高い封止半導体装置を提供
することを目的とする。
上記目的を達成するために、この発明はつぎのように構
成されている。すなわち、表面に回路パターンを有する
金属基板に凹みが形成されていて、ダイボンド部と回路
のボンディング部がこの凹み内に配設され、前記ダイボ
ンド部に固定された半導体素子がワイヤで前記ポンチ９
イング部と結合されてなる半導体チップが、回路パター
ンを有する平らな基板上に反転載置され、金属基板と回
路基板の接触導電部分が接合されているのである。
成されている。すなわち、表面に回路パターンを有する
金属基板に凹みが形成されていて、ダイボンド部と回路
のボンディング部がこの凹み内に配設され、前記ダイボ
ンド部に固定された半導体素子がワイヤで前記ポンチ９
イング部と結合されてなる半導体チップが、回路パター
ンを有する平らな基板上に反転載置され、金属基板と回
路基板の接触導電部分が接合されているのである。
以下にこれを、その実施例をあられす図面に基づいて詳
しく述べる。
しく述べる。
第１．２図は、この発明にがかる封止半導体装置の一実
施例を示すもので、第１図は、かかる封止半導体装置の
一部を構成する半導体チップＡであり、凹み１ａを有す
る金属基板１は、表面に銅箔２が回路パターン状に形成
されていて、金属層ｌｂと絶縁層ＩＣからなる。凹みｌ
ａにはダイボンド部３が配設され、銅箔回路２のボンデ
ィング部２ａもこの凹みｌａに臨んでいる。ダイホント
部３には半導体素子４が接着固定され、この半導体素子
とボンディング部２ａとはワイヤ５で結合されている。
施例を示すもので、第１図は、かかる封止半導体装置の
一部を構成する半導体チップＡであり、凹み１ａを有す
る金属基板１は、表面に銅箔２が回路パターン状に形成
されていて、金属層ｌｂと絶縁層ＩＣからなる。凹みｌ
ａにはダイボンド部３が配設され、銅箔回路２のボンデ
ィング部２ａもこの凹みｌａに臨んでいる。ダイホント
部３には半導体素子４が接着固定され、この半導体素子
とボンディング部２ａとはワイヤ５で結合されている。
半導体素子４．ワイヤ５およびボンディング部２ａは、
シリコンゴムあるいはシリコンゲルなどの柔らかい樹脂
６でバツファーコ−１・されている。第２図は、第１図
の半導体チップＡを用いた封止半導体装置であり、銅回
路パターン２′を有する平らな基板７上に半導体チップ
Ａが反転載置され、金属基板ｌと回路基板７との接触導
電部分８がハンダあるいは熱溶着により接合されている
。
シリコンゴムあるいはシリコンゲルなどの柔らかい樹脂
６でバツファーコ−１・されている。第２図は、第１図
の半導体チップＡを用いた封止半導体装置であり、銅回
路パターン２′を有する平らな基板７上に半導体チップ
Ａが反転載置され、金属基板ｌと回路基板７との接触導
電部分８がハンダあるいは熱溶着により接合されている
。
第３．４図は、別の実施例を示すもので、第３図は、金
属基板１の凹み１ａ全体にエポキシ樹脂６′が充填され
ている半導体チップＢである。第４図は、第３図の半導
体チップＢを用いた封止半導体装置であり、第２図と同
様に、銅回路パターン２′を有する平らな基板７上に半
導体チップＢが反転載置され、金属基板１と回路基板７
との接触導電部分８がハンダあるいは熱溶着により接合
されている。第３．４図中、第１，２図と同一の符号部
分は同一部分をあられす。
属基板１の凹み１ａ全体にエポキシ樹脂６′が充填され
ている半導体チップＢである。第４図は、第３図の半導
体チップＢを用いた封止半導体装置であり、第２図と同
様に、銅回路パターン２′を有する平らな基板７上に半
導体チップＢが反転載置され、金属基板１と回路基板７
との接触導電部分８がハンダあるいは熱溶着により接合
されている。第３．４図中、第１，２図と同一の符号部
分は同一部分をあられす。
第５図および第６図はこの発明にかかる封止半導体装置
の表面電路の引出し構造を示す。第５図の場合は、平ら
な回路基板７上の表面電路部２′に電路引出しのための
リード脚９が取り付けられている。第６図の場合は、封
止半導体装置の平らな回路基板７上の表面電路部２′に
、周囲に導通部１０が形成されたスルーボール孔１１が
設けられ、表面電路部２′はこの孔を通して裏面の下部
電極へと導通されるようになっている。
の表面電路の引出し構造を示す。第５図の場合は、平ら
な回路基板７上の表面電路部２′に電路引出しのための
リード脚９が取り付けられている。第６図の場合は、封
止半導体装置の平らな回路基板７上の表面電路部２′に
、周囲に導通部１０が形成されたスルーボール孔１１が
設けられ、表面電路部２′はこの孔を通して裏面の下部
電極へと導通されるようになっている。
上にみたように、この発明の封止半導体装置では、金属
基板と平らな回路基板の接触部がハンダあるいは熱溶着
により接・合されていて、半導体素子が金属基板により
実質上気密封止されることになり、湿気の侵入を防ぐこ
とができる。素子やボンディング部は金属基板に担持さ
れた上から１剥脂封止されているため、素子やワイヤに
樹脂の膨張・収縮応力がかからない。また、半導体素子
が金属基板に直接接合されていＣ１かつこの金属基板が
外部に対向した構造を有しているため、放熱性に優れて
いるという利点がある。さらに、凹み部にマウントされ
た半導体素子に樹脂封止（バッファーコートを含む）が
なされるので、加熱硬化時に樹脂が流れ出ずのを防止す
るための枠体が不要である。
基板と平らな回路基板の接触部がハンダあるいは熱溶着
により接・合されていて、半導体素子が金属基板により
実質上気密封止されることになり、湿気の侵入を防ぐこ
とができる。素子やボンディング部は金属基板に担持さ
れた上から１剥脂封止されているため、素子やワイヤに
樹脂の膨張・収縮応力がかからない。また、半導体素子
が金属基板に直接接合されていＣ１かつこの金属基板が
外部に対向した構造を有しているため、放熱性に優れて
いるという利点がある。さらに、凹み部にマウントされ
た半導体素子に樹脂封止（バッファーコートを含む）が
なされるので、加熱硬化時に樹脂が流れ出ずのを防止す
るための枠体が不要である。
第１図から第６図はこの発明の実施例を示すもので、第
１． ３図は半導体チップの断面図、第２．４図は封止
半導体装置の断面図、第５図および第６図は表面電路部
の引出し構造を示すＷ１面図である。 ■・・・金属基板 １ａ・・・凹み １ｂ・・・金属層
１ｃ・・・絶縁層 ２．２′・・・銅回路パターン ２
ａ・・・ボンディング部 ３・・・ダイボンド部 ４・
・・半導体素子 ５・・・ボンディングワイヤ ６・・
・バッファーコート ６′・・・エポキシ樹脂 ７・・
・回路基板８・・・両回路接触導電部分 ９・・・リー
ド脚 １ｏ・・・導通部 １１・・・スルーホール孔
Ａ、Ｂ川［１チツプ 代理人 弁理士 松 本 武 彦 第５図 第６図 第３図 第４図
１． ３図は半導体チップの断面図、第２．４図は封止
半導体装置の断面図、第５図および第６図は表面電路部
の引出し構造を示すＷ１面図である。 ■・・・金属基板 １ａ・・・凹み １ｂ・・・金属層
１ｃ・・・絶縁層 ２．２′・・・銅回路パターン ２
ａ・・・ボンディング部 ３・・・ダイボンド部 ４・
・・半導体素子 ５・・・ボンディングワイヤ ６・・
・バッファーコート ６′・・・エポキシ樹脂 ７・・
・回路基板８・・・両回路接触導電部分 ９・・・リー
ド脚 １ｏ・・・導通部 １１・・・スルーホール孔
Ａ、Ｂ川［１チツプ 代理人 弁理士 松 本 武 彦 第５図 第６図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 （ｌ） 表面に回路パターンを有する金属基板に凹みが
形成されていて、グイボンド部と回路のボンディング部
がこの凹み内に配設され、前記グイボンド部に固定され
た半導体素子がワイヤで前記ボンディング部と結合され
てなる半導体チップが、回路パターンを有する平らな基
板上に反転載置され、金属基板と回路基板の接触導電部
分が接合されている封止半導体装置。 （２） 半導体チップが、柔らかい樹脂でバッファーコ
ートされている特許請求の範囲第１項記載の封止半導体
装置。 （３） 半導体チップが、金属基板の凹み全体に充填さ
れているエポキシ樹脂により封止されている特許請求の
範囲第１項記載の封止半導体装置。 （４） 平らな回路基板上の表面電路部に電路引出しの
ためのリード脚が取り付けられている特許請求の範囲第
１項から第３項までのいずれかに記載の封止半導体装置
。 （５）平らな回路基板上の表面電路部に電路引出しのた
めの、周囲に導通部の形成されたスルーポール孔が設け
られていて、表面電路部はこの孔を通して裏面の下部電
極に導通されるようになっている特許請求の範囲第１項
から第３項までのいずれかに記載の封止半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58193174A JPS6084845A (ja) | 1983-10-14 | 1983-10-14 | 封止半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58193174A JPS6084845A (ja) | 1983-10-14 | 1983-10-14 | 封止半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084845A true JPS6084845A (ja) | 1985-05-14 |
Family
ID=16303528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58193174A Pending JPS6084845A (ja) | 1983-10-14 | 1983-10-14 | 封止半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084845A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364077U (ja) * | 1986-06-02 | 1988-04-27 | ||
| JPH01132147A (ja) * | 1987-08-08 | 1989-05-24 | Toshiba Corp | 半導体装置 |
| JPH0412673U (ja) * | 1990-05-23 | 1992-01-31 | ||
| JPH04275481A (ja) * | 1991-03-04 | 1992-10-01 | Rohm Co Ltd | レーザダイオード |
| JPH04276679A (ja) * | 1991-03-05 | 1992-10-01 | Rohm Co Ltd | レーザダイオード |
| KR100256293B1 (ko) * | 1995-11-07 | 2000-05-15 | 모기 쥰이찌 | 반도체장치 및 그 제조방법 |
| DE10146854B4 (de) * | 2001-09-24 | 2009-05-20 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip |
| WO2012064708A1 (en) * | 2010-11-12 | 2012-05-18 | Apple Inc. | Unitary housing for electronic device |
-
1983
- 1983-10-14 JP JP58193174A patent/JPS6084845A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364077U (ja) * | 1986-06-02 | 1988-04-27 | ||
| JPH01132147A (ja) * | 1987-08-08 | 1989-05-24 | Toshiba Corp | 半導体装置 |
| JPH0412673U (ja) * | 1990-05-23 | 1992-01-31 | ||
| JPH04275481A (ja) * | 1991-03-04 | 1992-10-01 | Rohm Co Ltd | レーザダイオード |
| JPH04276679A (ja) * | 1991-03-05 | 1992-10-01 | Rohm Co Ltd | レーザダイオード |
| KR100256293B1 (ko) * | 1995-11-07 | 2000-05-15 | 모기 쥰이찌 | 반도체장치 및 그 제조방법 |
| DE10146854B4 (de) * | 2001-09-24 | 2009-05-20 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip |
| WO2012064708A1 (en) * | 2010-11-12 | 2012-05-18 | Apple Inc. | Unitary housing for electronic device |
| US8730656B2 (en) | 2010-11-12 | 2014-05-20 | Apple Inc. | Unitary housing for electronic device |
| US10118560B2 (en) | 2010-11-12 | 2018-11-06 | Apple Inc. | Unitary housing for electronic device |
| US10696235B2 (en) | 2010-11-12 | 2020-06-30 | Apple Inc. | Unitary housing for electronic device |
| US11505131B2 (en) | 2010-11-12 | 2022-11-22 | Apple Inc. | Unitary housing for electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100365804C (zh) | 封装集成电路元件及其制造方法 | |
| US6537856B2 (en) | Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| US6177725B1 (en) | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same | |
| US5043534A (en) | Metal electronic package having improved resistance to electromagnetic interference | |
| JP3316714B2 (ja) | 半導体装置 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JPH02246125A (ja) | 半導体装置及びその製造方法 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JPS6084845A (ja) | 封止半導体装置 | |
| JPH1056098A (ja) | 半導体装置及びその製造方法 | |
| JPS6077446A (ja) | 封止半導体装置 | |
| JPS6089945A (ja) | 封止半導体装置 | |
| JP3052899B2 (ja) | 半導体装置 | |
| JP4277168B2 (ja) | 樹脂封止型半導体装置及びその製法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| CN217334014U (zh) | 半导体器件 | |
| JPS59208763A (ja) | 樹脂封止型電子装置 | |
| JPS6066836A (ja) | 封止半導体装置 | |
| JPH10321661A (ja) | 樹脂封止型半導体装置及びその製造方法並びにリードフレーム | |
| JPS635253Y2 (ja) | ||
| JP2001210769A (ja) | 半導体装置 | |
| JPH06334106A (ja) | 樹脂封止型半導体装置 | |
| JPH1056122A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材 | |
| JPS63250164A (ja) | ハイパワ−用混成集積回路基板とその集積回路 | |
| JPH0786497A (ja) | インテリジェントパワーモジュール |