TW465080B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW465080B TW465080B TW089128030A TW89128030A TW465080B TW 465080 B TW465080 B TW 465080B TW 089128030 A TW089128030 A TW 089128030A TW 89128030 A TW89128030 A TW 89128030A TW 465080 B TW465080 B TW 465080B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- teeth
- layer
- electrodes
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000004020 conductor Substances 0.000 claims description 33
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000005611 electricity Effects 0.000 claims 1
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
4 6 5 Ο 8 〇 五、發明 — " — --- 發明背景 1 · 發明領域 本發明是有關於半導體裝置 2.相關技藝 在半導體裝置上形成的電容元件,必須在 =到大的電容…達到這個目的,所使用的一 是在一般MOS電晶體形成的同時,形成一電容元件。然 而’隨著半導體裝置設計習慣縮小的進展,閉極氧化層的 厚度變得愈薄,如果將上述方法用於形成—加入的電容元 件以達成均勻平板端電容的目的,則ESD (電子靜態放 電)承受電壓就會變小,由於這個原因,對於在小表面積 範圍内形成具有足夠ESD承受電壓的電容元件,仍有其需 要。 … 因此’本發明的目的是要改善上述先前技藝的缺點, 提供一新穎的半導體裝置’其可在小表面積範圍内形成具 有足夠ESD承受電壓的電容元件。 發明概述 為了達到上述目的’本發明採取以卞基本的技術組 成。 特別地,本發明半導體裝置的第一形態是半導體裝
2137-3681-P.ptiJ 第5頁 46 50 8 Ο 五、發明說明(2) 置,包括:一第一内連層,包括具有複數齒狀物的第一電 極及第二電極,以及用以連接該複數齒狀物的一連接部 份,該第一電極及第二電極是以互相交錯的方式配置在相 反的方向;一第二内連層,包括具有複數齒狀物的第三電 極及第四電極,以及用以連接該複數齒狀物的一連接部 份,該第三電極及第四電極是以互相交錯的方式配置在相 反的方向;以及配置在該第一内連層及第二内連層之間的 一***内層;其中第一内連層之第一電極的齒狀物,經由 該***内層,而與第二内連層之第三電極齒狀物或第四電 極齒狀物部份重疊,以及連接這些電極使得在部份重疊的 齒狀物上的電位勢是不同的,藉由該四個電極而形成一電 容元件。 在本發明的第二形態中,第一内連層的電極以及第二 内連層的電極,是藉由在每個電極中的連接部份所提供之 接觸孔而連接。 在本發明的第三形態中,第一電極或第二電極的齒狀 物之寬度,是不同於第三電極或第四電極的齒狀物之寬 度。 在本發明的第四形態中,第一電極或第二電極的齒狀 物之寬度,是,相同於第三電極或第四電極之寬度。 在本發明的第五形態中,在第一電極的齒狀物及第二 電極的齒狀物之間的間隔,是小於第一電極及第三電極或 第四電極之間的間隔。 在本發明的第六形態中,在第三電極的齒狀物及第四
2137-3681-P.ptd 第6頁 4 6 5 0 8 0 五、發明說明(3) 電極的齒狀物之間的間隔,是小於第一電極及第三電 第四電極之間的間隔。 ^ 本發明半導體裝置的苐七形態是半導體裝置,包括: 一第一内連層,包括具有複數齒狀物的第一電極及第二心 極,以及用以連接該複數齒狀物的一連接部份,該第 極及第二電極是以互相交錯的方式配置在相反的方向;— 第二内連層’包括具有複數齒狀物的第三電極及第四電 極,以及用以連接該複數齒狀物的一連接部份,該第^ 極及第四電極是以互相交錯的方式配置在相反的方向了以 及配置在該第一内連層及第二内連層之間的一***内屉 其中第一内連層之第一電極的齒狀物,經由該***内^ : 而與第二内連層之第三電極齒狀物或第四電極齒狀物部份 重疊配置,以及第一内連層的電極及第二内連層的電梓, 是藉由在每個電極的齒狀物中所提供之複數接觸孔而^ 接,一電容元件藉由該四個電極而形成= 在本發明的第八形態中’第一内連層的電極以及第二 内連層的電極’是藉由在每個電極中的連接部份所提供之 接觸孔而連接。 ' 在本發明的第九形態中,在連接第一電極的齒狀物及 第四電極的齒狀物之接觸孔,以及連接第二電極的齒狀物 及第三電極的齒狀物之接觸孔之間的間隔,是小於在第一 電極及第三電極或第四電極之間的間隔。 圖示之簡單說明
2137-3681-P.ptd 第7頁 465080 五、發明說明(4) 第1圖是本發明半導體的第一具體實施例之平面圖。 第2圖是第1圖之剖面圖。 第3圖是顯示第一具體實施例的一比較例之平面圖。 第4圖是本發明半導體裝置的第二具體實施例之平面 圖。 第5圖是苐4圖之剖面圖。 第6圖是顯示第二具體實施例的一比較例之平面圖。 第7圖是顯示第二具體實施例的變化之平面圖。 參考標號之說明 1、2 :内連層; 3、4 :***内層; 10、20、30、40 :電極; 11 '21、31、41:齒狀物; 12、22、32、42 :連接部份; 33、35、43、45 :接觸孔; 4 7 :接觸。 較佳具體實施例之詳細說明 本發明之半導體裝置的較佳具體實施例詳細說明如 下,參考附隨之相關圖示。 第1圖是顯示本發明半導體裝置的第一具體實施例之 建構的平面圖,以及第2圖是其沿著A-A’線剖面之剖面 圖。
2137-3681-P.ptd 第8頁 465080 五、發明說明(5) 這些圖示顯示半導體裝置,其提供具有第一電極10及 第二電極20的一第一内連層},以及具有第三電極3〇及第 四電極40的一第二内連層2。第一電極1〇具有複數的齒狀 物11以及用以連接複數齒狀物】1的—連接部份12,第二電 極20具有複數的齒狀物21以及同以連接複數齒狀物21的一 連接部份22,配置第一電極及第二電極2〇,以便相反方 向的互相交錯。 第三電極30具有複數的齒狀物31以及用以連接複數齒 狀物31的一連接部份32,第四電極4〇具有複數的齒狀物41 以及用以連接複數齒狀物41的一連接部份42'配置第三電 極30及第四電極4〇,以便相反方向的互相交錯。 第一内連層1之第一電極10的齒狀物丨丨,經由一*** 内層3,而與第二内連層2之第三電極3〇之齒狀物31或第四 電極40之齒狀物41部份重疊,連接這些電極使得每個部份 重疊的齒狀物之電位勢是不同的,藉由四個電極Η到Μ而 形成一電容元件。 第内連層1之第一電極10的連接部份12以及第二内 連層2之第四電極4〇的連接部份42,是藉甴在連接部份 12、42所提供之接觸孔而連接。 第一内連,層1之第二電極2〇的連接部份22以及第二内 連層2之第三電極30的連接部份32,是藉由在連接部份 22、32所提供之接觸孔33而連接。 第—電極10的齒狀物11及21之寬度,是不同於苐三 電極30及第四電極40的齒狀物31及41之寬度W2。
2137-3681-P,ptd 第9頁 46 50 8 0 五、發明說明(6) 此外’在第一電極10的齒狀物n及第二電極2〇的齒狀 物21之間的間隔SA,是小於第一電極10及第三電極3〇或第 四電極40之間的間隔D ’以及在第三電極3〇的齒狀物31及 第四電極40的齒狀物41之間的間隔SB ’是小於第一電極10 及第三電極30或第四電極40之間的間隔d。 本發明的第一具體實施例將進一步說明如下。 顯示於第1圖及第2圖的半導體裝置,具有兩個形成於 相同層的導體30及40 ’在其上提供已平坦化處理之内層 3,並且在内層3上形成兩個導體1〇及2〇,藉此組成一電容 元件C1。 導體10到40具有齒狀物’以及導體10及20是相反方向 的互相父錯’以及導體30及40是相反方向的互相交錯。為 了使導體10、20及導體30、40互相平行地形成,因此提供 它們以便失住具有膜厚度D及平坦化的内層3。此外,將其 連接使得在導體10及40上之電位勢是相同的,以及在導體 20及30上之電位勢是相同的,藉此在這些導體之間形成形 成一電容元件C1。 第2圖是沿著第i圖A-A’線剖面之剖面圖。 導體10及導體40藉由接觸孔43而連接,以及導體20及 導體30藉由接<觸孔33而連接。 當介於導體10及2〇間的内連間隔SA或導體30及40間的 内連間隔SB ’以及導體20及導體30或40間的内連膜厚度乃 之間的關係,是SA SD或SB SD時,電容元件C1的電容,轻 大於具有相同於第1圖表靣積之平板電容元件,如 尺 $ 3圖
465U8 Ο 五、發明說明(7) 所示。 例如,拿近代的DRAM做例子,其中’ D = 0, 6微米, SA = 0, 52微米以及SB = 0. 32微米,如杲導體1〇及30的齒狀物 數目以及導體20及40的齒狀物數目分別是6及5的話,則本 發明的電容元件C1之電容是2i. 1 fF。 另一方面,具有相同表面積平板組成之電容元件C3的 電容,將會是7. 8 fF。 此外’因為内層膜厚度D有數千埃,相較於目前在閘 極氧化層所觀察到的厚度其範圍從數十到將近100埃,這 是足夠的厚了 ,因此,ESD承受電壓是增加的。 此外,雖然上述說明是對於第一電極1 0及第三電極3〇 之間有部份重疊的例子而言,但應了解的是,也可在第— 電極10及第四電極40之間有部份重疊’而在第一電極1〇及 第三電極30上具有相同的電位勢,以及在第二電極2〇及第 四電極4 0上具有相同的電位勢。 此外,雖然上述說明是對於當第一電極10及第二電極 20的齒狀物11及21之寬度W1是不同於第三電極30及第四電 極40的齒狀物31及41之寬度W2的例子而言,但也可以是第 一電極10及第二電極2 0的齒狀物11及21之寬度W1是相同於 第三電極30及第四電極40的齒狀物31及41之寬度W2。 第4圖及第5圖顯示本發明第二具體實施例之組成。 這些圖示顯示半導體裝置,其提供具肩第一電極1〇及 第'一電極20的一第一内連層1 ’以及具有第三電極30及第 四電極4 0的一第二内連層2。第一電極1〇具有複數的齒狀
2137-3681-P.ptd 第11頁 4 6 5 0 8 0 五、發明說明(8) 物11以及用以連接複數齒狀物Π的一連接部份12,第二雷 極20具有複數的齒狀物21以及用以連接複數齒狀物21的一 連接部份22 ’配置第一電極1〇及第二電極2〇,以便相反方 向的互相交錯。 第三電極30具有複數的齒狀物31以及用以連接複數齒 狀物31的一連接部份32,第四電極40具有複數的齒狀物41 以及甩以連接複數齒狀物41的一連接部份4 2,配置第三雪 極30及第四電極40,以便相反方向的互相交錯。 第一内連層1之第一電極10的齒狀物11,經由一*** 内層4 ’而與第二内連層2之第三電極30之齒狀物31或第四 電極40之齒狀物41部份重疊,第一内連層1的齒狀物η與 第二内連層2的齒狀物41,經由接觸孔43及45而連接,第 一内連層1的齒狀物21與第二内連層2的齒狀物31,經由接 觸孔3 3及3 5而連接’藉由四個電極10到40而形成一電容元 件C2。 接觸孔35及45是在電極10到40的齒狀物11到41中提 供,以及接觸孔33及43是在電極1〇到40的連接部份中提 供。 本發明的第二具體實施例將進一步說明如下,參考第 4圖及第5圖。, 在第4圖及第5圖中’導體10到40是齒狀的圖案。配置 導體10及2 0,以便相反方向的互相交錯,以及配置導體3〇 及40,以便相反方向的互相交錯。配置導體1〇、20以及導 體30、40,以便互相平行’夾住具有膜厚度DD的平坦内層
五、發明說明(9) 4,以及導體10及4 0是藉由接觸孔4 3、45而連接,以及導 體20及30是藉由接觸孔33、35而連接。第5圊是沿著第4圖 B-B’線剖面之剖面圖。 如果在導體10、20以及導體30、40之間的内層膜厚度 DD是做的非常大的話,則製造如第一具體實施例之互相$ 同的上及下電極電位勢的效力就會減少。然而,藉由提供 接觸孔以連接上及下電極,如果内層膜厚度DD與在連接導 體40及10的接觸孔及連接導體20及30的接觸孔間的間隔/ 之間的關係’是DD>>S的話,因為接觸側壁開始作為假電 極’以相同於第一具體實施例的方式,可達到大於第6圖 所顯示的平板電容元件C 4之電容。 相似於苐一具體實施例的例子,以近代的DRAM做例 子,其中,DD = 2. 05微米’ SA = 0, 84微米,如果導體10及40 的齒狀物數目以及導體20及30的齒狀物數目分別是5及4的 話,則本發明的電容元件C2之電容是13. 0 iF。相反地, 如第6圖所示之具有相同表面積的平板電容元件C4的電 容,將僅有3. 2 fF。 如第7圖所示,藉由製造接觸孔35及45的形狀,以及 接觸47的矩形,可達到更增強的效果。以此方法,如果接 觸形狀是作成矩形的話,電容將變成13.3 fF。 藉由採取上述的組成,本發明之半導體裝置可在小表 面積内,形成具有充足ESD承受電壓之電容器。 由於這個原因,可減少元件區域,藉此有助於增加半 導體裝置的積集度。
2137-3681-P.ptd 第13頁
Claims (1)
- 46 六、申請專利範圍 1. 一種半導體裝置,包括· 一第一内連層,包括具有複數齒狀物的一第一電極及 一第二電極,以及用以連接該複數齒狀物的一連接部份, 該第一電極及該第二電極是以互相交錯的方式配置在相反 的方向, 一第二内連層,包括具有複數齒狀物的一第三電極及 一第四電極’以及用以連接該複數齒狀物的一連接部份, 該第三電極及該第四電極是以互相交錯的方式配置在相反 的方向;以及 一***内層,配置在該第一内連層及第二内連層之 間, 其中該第一内連層之該第一電極的該齒狀物,經由該 ***内層,而與該第二内連層之該第三電極齒狀物或該第 四電極齒狀物部份重疊,以及連接該等電極使得在該邬份 重疊的齒狀物上的電位勢是不同的,藉由該等四個電極而 形成一電容元件。 2. 如申請專利範圍第丨項所迷之半導體裝置’其中該 第一内連層之該等電極以及該第二内連層之該等電極是 藉由在每個該等電極中的該等連接部份所提供之接觸孔而 連接3 , 3. 如申請專利範圍第丨項所述之半導體裝置,其击該 第:電Ϊ或Ϊ第二電極的該齒狀物之寬度,是不同於該第 三电極或該第四電極的該齒狀物之賀产。 4. 如申請專利範圍第i項所導體裝置,其中該465080 六、申請專利範圍 第一電極或該第二電極的該齒狀物之寬度,是相同於該第 三電極或該第四電極之寬度。 5. 如申請專利範圍第1項所述之半導體裝置,其中在 該第一電極的該齒狀物及該第二電極的該齒狀物之間的間 隔,是小於該第一電極及該第三電極或該第四電極之間的 | 間隔。 6. 如申請專利範圍第1項所述之半導體裝置,其中在 該第三電極的該齒狀物及該第四電極的該齒狀物之間的間 隔,是小於該第一電極及該第三電極或該第四電極之間的 間隔。 7. 一種半導體裝置,包括: 一第一内連層,包括具有複數齒狀物的一第一電極及 一第二電極,以及用以連接該複數齒狀物的一連接部份, 該第一電極及該第二電極是以互相交錯的方式配置在相反 的方向; 一第二内連層,包括具有複數齒狀物的一第三電極及 一第四電極,以及用以連接該複數齒狀物的一連接部份, 該第三電極及該第四電極是以互相交錯的方式配置在相反 的方向;以及 一***内層,配置在該第一内連層及該第二内連層之 間; 其中該第一内連層之該第一電極的該齒狀物,經由該 ***内層,而與該第二内連層之該第三電極齒狀物或該第: 四電極齒狀物部份重疊配置,以及該第一内連層的該等電2137-3681-P.ptd 第15頁 46 50 8 0 六、申請專利範圍 極及該第二内連層的該等電極,是藉由在每個該等電極的 該齒狀物中所提供之複數接觸孔而連接,藉由該等四個電 極而形成一電容元件。 第 圍 範 利 專 請 Φ— 如 8 該是 ώ— , 其極 ’電 置等 裝該 體的 導層 半連 之内 述二 所第 項該 及 以 極 電 等 該 的 層 吾一·*· 内 而 孔 觸 接 之 供 提 所 份 βτ 立口 接 連 等 該 的 中 極 電 等 該 個 每 在。 由接 藉連 第 圍 寿 專 請 申 如 9 在接該 中之的 其物極 ,狀電 置齒三 裝該第 體的該 導極及 半電物 之四狀 述第齒 所該該 項及的 物極 狀電 齒二 該第 的該 極接 電連 一及 第以 該, 接孔 第 該 及 極 電 1 第 該 在 於 \ ο / 是隔 ,間 隔的 間間 的之 間極 之電 孔四 觸第 接該 之或 物極 狀電 齒三2137-3681-P.ptd 第16頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000000491A JP2001189420A (ja) | 2000-01-05 | 2000-01-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW465080B true TW465080B (en) | 2001-11-21 |
Family
ID=18529835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089128030A TW465080B (en) | 2000-01-05 | 2000-12-27 | Semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6445056B2 (zh) |
JP (1) | JP2001189420A (zh) |
KR (1) | KR20010086296A (zh) |
TW (1) | TW465080B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6762203B2 (en) * | 1999-08-03 | 2004-07-13 | Kao Corporation | Oil composition |
US6625006B1 (en) | 2000-09-05 | 2003-09-23 | Marvell International, Ltd. | Fringing capacitor structure |
US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
JP4156827B2 (ja) | 2001-11-21 | 2008-09-24 | 松下電器産業株式会社 | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
JP4371799B2 (ja) * | 2003-12-19 | 2009-11-25 | 株式会社リコー | 容量素子 |
JP2006332290A (ja) * | 2005-05-25 | 2006-12-07 | Elpida Memory Inc | 容量素子、半導体装置及び半導体装置のパッド電極の端子容量設定方法 |
US7548407B2 (en) * | 2005-09-12 | 2009-06-16 | Qualcomm Incorporated | Capacitor structure |
US7768055B2 (en) * | 2005-11-30 | 2010-08-03 | International Business Machines Corporation | Passive components in the back end of integrated circuits |
US7645675B2 (en) * | 2006-01-13 | 2010-01-12 | International Business Machines Corporation | Integrated parallel plate capacitors |
US20070267733A1 (en) * | 2006-05-18 | 2007-11-22 | International Business Machines Corporation | Symmetrical MIMCAP capacitor design |
KR100828948B1 (ko) * | 2006-10-30 | 2008-05-13 | 주식회사 이엠따블유안테나 | 인터디지털 커패시터, 인덕터, 및 이들을 이용한 전송 선로및 결합기 |
US7838919B2 (en) * | 2007-03-29 | 2010-11-23 | Panasonic Corporation | Capacitor structure |
JP2010212629A (ja) * | 2009-03-12 | 2010-09-24 | Panasonic Corp | 半導体装置 |
US8242579B2 (en) * | 2009-05-25 | 2012-08-14 | Infineon Technologies Ag | Capacitor structure |
US9524964B2 (en) * | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
JP2017175146A (ja) * | 2017-05-02 | 2017-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN111009506B (zh) | 2018-10-08 | 2021-08-03 | 精材科技股份有限公司 | 晶片封装体 |
CN113994175A (zh) | 2019-06-07 | 2022-01-28 | 株式会社村田制作所 | 测定器 |
US11355431B2 (en) | 2020-10-07 | 2022-06-07 | United Microelectronics Corporation | Semiconductor structure |
JP7269298B2 (ja) * | 2021-09-24 | 2023-05-08 | 合肥晶合集成電路股▲ふん▼有限公司 | Momデバイス及びmomデバイスの製造方法並びに集積回路 |
WO2023159386A1 (zh) * | 2022-02-23 | 2023-08-31 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61263251A (ja) | 1985-05-17 | 1986-11-21 | Nec Corp | 半導体装置 |
JP2985444B2 (ja) | 1991-10-25 | 1999-11-29 | 株式会社村田製作所 | 積層型バリスタ |
JPH07297675A (ja) * | 1994-04-26 | 1995-11-10 | Fujitsu Ltd | 弾性表面波共振器 |
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
US5789791A (en) * | 1996-08-27 | 1998-08-04 | National Semiconductor Corporation | Multi-finger MOS transistor with reduced gate resistance |
JPH11168173A (ja) | 1997-12-04 | 1999-06-22 | Kawasaki Steel Corp | 半導体装置 |
JP3407020B2 (ja) * | 1998-05-25 | 2003-05-19 | Necエレクトロニクス株式会社 | 半導体装置 |
-
2000
- 2000-01-05 JP JP2000000491A patent/JP2001189420A/ja active Pending
- 2000-12-27 TW TW089128030A patent/TW465080B/zh not_active IP Right Cessation
-
2001
- 2001-01-04 KR KR1020010000355A patent/KR20010086296A/ko not_active Application Discontinuation
- 2001-01-05 US US09/755,862 patent/US6445056B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6445056B2 (en) | 2002-09-03 |
JP2001189420A (ja) | 2001-07-10 |
US20010006256A1 (en) | 2001-07-05 |
KR20010086296A (ko) | 2001-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW465080B (en) | Semiconductor device | |
TWI271754B (en) | Three-dimensional capacitor structure | |
CN101271893B (zh) | 半导体装置 | |
TWI345269B (en) | Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process | |
JP5104872B2 (ja) | 容量素子及び半導体装置 | |
TW461075B (en) | Semiconductor device | |
US8749022B2 (en) | Capacitor device and method of fabricating the same | |
TW200941707A (en) | Semiconductor device | |
TW201140785A (en) | Interdigitated vertical parallel capacitor | |
TW201009863A (en) | Capacitor device and method for manufacturing the same | |
TW200929524A (en) | Capacitor structures | |
JP2005072588A5 (zh) | ||
TWI258865B (en) | Longitudinal plate capacitor structure | |
TW200826278A (en) | Capacitor structure for integrated circuit | |
JP2004228188A (ja) | 半導体装置 | |
TW200540964A (en) | Semiconductor device | |
TW512480B (en) | Capacitor and method for forming same | |
TWI285410B (en) | Interlayer interconnect of three-dimensional memory and method for manufacturing the same | |
TW201110167A (en) | Metal-oxide-metal capacitor having low parasitic capacitor | |
JP2008135675A5 (zh) | ||
TW201244049A (en) | Antifuse element for integrated circuit device | |
CN106252356B (zh) | 一种阵列基板及显示面板 | |
CN101221950B (zh) | 电阻器结构及其形成方法 | |
TW200539200A (en) | Topographically elevated microelectronic capacitor structure | |
JP3677674B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |