JP2985444B2 - 積層型バリスタ - Google Patents
積層型バリスタInfo
- Publication number
- JP2985444B2 JP2985444B2 JP3306892A JP30689291A JP2985444B2 JP 2985444 B2 JP2985444 B2 JP 2985444B2 JP 3306892 A JP3306892 A JP 3306892A JP 30689291 A JP30689291 A JP 30689291A JP 2985444 B2 JP2985444 B2 JP 2985444B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrodes
- varistor
- ceramic layer
- electrode
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電圧非直線性抵抗体と
して機能する積層型バリスタに関し、特に焼成時におけ
る有機物の飛散性を向上して、バリスタ電圧及び静電容
量のばらつきを低減できるとともに、漏れ電流を低減で
きるようにした構造に関する。
して機能する積層型バリスタに関し、特に焼成時におけ
る有機物の飛散性を向上して、バリスタ電圧及び静電容
量のばらつきを低減できるとともに、漏れ電流を低減で
きるようにした構造に関する。
【０００２】
【従来の技術】一般に、バリスタは、印加電圧に応じて
抵抗値が非直線的に変化する抵抗体素子であり、例えば
電子回路に過電圧が加わるのを防止するサージ吸収素子
として使用されている。また、近年、通信機器等の電子
機器の分野においては、電子部品の小型化，集積化が進
んでおり、これに伴ってバリスタにおいても小型化，あ
るいは低電圧化の要求が強くなっている。このような要
求に対応するものとして、従来、図６及び図７に示すよ
うな積層型バリスタがある（特願平１-302496 号参
照）。この積層型バリスタ３０は、複数の半導体セラミ
ック層３１を積層してなる焼結体３２内に一対の内部電
極３３，３３を埋設するとともに、該各内部電極３３の
一端面３３ａのみを上記焼結体３２の左,右端面３２
ａ，３２ｂに形成された外部電極３４，３４に接続して
構成されている。また上記内部電極３３間のセラミック
層３１内には上記外部電極３４に接続されない一対の非
接続内部電極３５，３５が挿入配置されており、この非
接続内部電極３５は焼結体３２内に封入されている。上
記積層型バリスタ３０は、セラミック層３１と内部電極
３３，及び非接続内部電極３５との界面に形成される電
気的障壁により電圧非直線特性を得るものである。
抵抗値が非直線的に変化する抵抗体素子であり、例えば
電子回路に過電圧が加わるのを防止するサージ吸収素子
として使用されている。また、近年、通信機器等の電子
機器の分野においては、電子部品の小型化，集積化が進
んでおり、これに伴ってバリスタにおいても小型化，あ
るいは低電圧化の要求が強くなっている。このような要
求に対応するものとして、従来、図６及び図７に示すよ
うな積層型バリスタがある（特願平１-302496 号参
照）。この積層型バリスタ３０は、複数の半導体セラミ
ック層３１を積層してなる焼結体３２内に一対の内部電
極３３，３３を埋設するとともに、該各内部電極３３の
一端面３３ａのみを上記焼結体３２の左,右端面３２
ａ，３２ｂに形成された外部電極３４，３４に接続して
構成されている。また上記内部電極３３間のセラミック
層３１内には上記外部電極３４に接続されない一対の非
接続内部電極３５，３５が挿入配置されており、この非
接続内部電極３５は焼結体３２内に封入されている。上
記積層型バリスタ３０は、セラミック層３１と内部電極
３３，及び非接続内部電極３５との界面に形成される電
気的障壁により電圧非直線特性を得るものである。
【０００３】
【発明が解決しようとする課題】ところで、上記積層型
バリスタ３０は、図７に示すように、グリーンシート状
のセラミック層３１にＡｇ／Ｐｄペーストを印刷して内
部電極３３，非接続内部電極３５を形成し、これを順次
積層した後、一体焼結して焼結体３２を形成するように
している。しかしながら、上記従来の積層型バリスタ３
０では、焼成時にセラミック層３１からバインダ等の有
機物が飛散する際に、内部電極３３，非接続内部電極３
５が障害となることから、各電極３３，３５とセラミッ
ク層３１との接合面に力が加わり、場合によっては電極
３３，３５が剥離するおそれがある。その結果、この剥
離が生じた部分では電圧非直線特性を得ることができな
いことから、バリスタ電圧や静電容量にばらつきが生じ
るという問題がある。また、上記焼成時に内部電極３３
や非接続内部電極３５の金属の収縮や有機物の蒸発によ
って、焼結後の内部電極３３，非接続内部電極３５に網
目状の孔が生じる場合がある。その結果、この孔を通し
て半導体結晶が生長し、この結晶部分では電圧非直線特
性を得ることができないことから、上述と同様にバリス
タ電圧のばらつきが生じたり，漏れ電流が生じたりする
という問題がある。
バリスタ３０は、図７に示すように、グリーンシート状
のセラミック層３１にＡｇ／Ｐｄペーストを印刷して内
部電極３３，非接続内部電極３５を形成し、これを順次
積層した後、一体焼結して焼結体３２を形成するように
している。しかしながら、上記従来の積層型バリスタ３
０では、焼成時にセラミック層３１からバインダ等の有
機物が飛散する際に、内部電極３３，非接続内部電極３
５が障害となることから、各電極３３，３５とセラミッ
ク層３１との接合面に力が加わり、場合によっては電極
３３，３５が剥離するおそれがある。その結果、この剥
離が生じた部分では電圧非直線特性を得ることができな
いことから、バリスタ電圧や静電容量にばらつきが生じ
るという問題がある。また、上記焼成時に内部電極３３
や非接続内部電極３５の金属の収縮や有機物の蒸発によ
って、焼結後の内部電極３３，非接続内部電極３５に網
目状の孔が生じる場合がある。その結果、この孔を通し
て半導体結晶が生長し、この結晶部分では電圧非直線特
性を得ることができないことから、上述と同様にバリス
タ電圧のばらつきが生じたり，漏れ電流が生じたりする
という問題がある。
【０００４】本発明は上記従来の問題点を解決するため
になされたもので、焼成時における有機物等の飛散性を
向上して、又金属の収縮や有機物の蒸発による孔の発生
を回避して、バリスタ電圧，静電容量のばらつきを低減
できるとともに、漏れ電流を低減できる積層型バリスタ
を提供することを目的としている。
になされたもので、焼成時における有機物等の飛散性を
向上して、又金属の収縮や有機物の蒸発による孔の発生
を回避して、バリスタ電圧，静電容量のばらつきを低減
できるとともに、漏れ電流を低減できる積層型バリスタ
を提供することを目的としている。
【０００５】
【課題を解決するための手段】そこで請求項１の発明
は、半導体セラミック層を積層して一体焼結してなる焼
結体の両端面に外部電極を形成し、上記焼結体内に複数
の内部電極を埋設するとともに、該各内部電極の一端面
のみを上記外部電極に交互に接続してなる積層型バリス
タにおいて、上記内部電極を、半導体セラミック層の厚
み方向に直交する平面上で櫛形状に形成したことを特徴
としている。また、請求項２の発明は、上記内部電極間
の半導体セラミック層に、上記外部電極に接続されない
非接続内部電極を埋設してなる積層型バリスタにおい
て、上記内部電極を櫛形状に形成するとともに、該内部
電極同士をセラミック層の厚さ方向において重なり合わ
ないよう配設したことを特徴としている。
は、半導体セラミック層を積層して一体焼結してなる焼
結体の両端面に外部電極を形成し、上記焼結体内に複数
の内部電極を埋設するとともに、該各内部電極の一端面
のみを上記外部電極に交互に接続してなる積層型バリス
タにおいて、上記内部電極を、半導体セラミック層の厚
み方向に直交する平面上で櫛形状に形成したことを特徴
としている。また、請求項２の発明は、上記内部電極間
の半導体セラミック層に、上記外部電極に接続されない
非接続内部電極を埋設してなる積層型バリスタにおい
て、上記内部電極を櫛形状に形成するとともに、該内部
電極同士をセラミック層の厚さ方向において重なり合わ
ないよう配設したことを特徴としている。
【０００６】
【作用】請求項１の発明に係る積層型バリスタによれ
ば、内部電極を櫛形状にしたので、焼成時におけるセラ
ミック層から飛散した有機物は、内部電極の隙間から放
出されることから飛散性を向上でき、それだけ内部電極
の剥離を防止できる。その結果、内部電極とセラミック
層との界面における電圧非直線特性を確保でき、バリス
タ電圧や静電容量のばらつきを低減できる。また、請求
項２の発明によれば、内部電極間の半導体セラミック層
に非接続内部電極を配設する場合に、内部電極を櫛形状
に形成するとともに、該内部電極が厚さ方向において重
なり合わないようにしたので、内部電極と非接続内部電
極だけが厚さ方向に重なることから、従来の構造に比べ
て重なりを少なくできる。従って、内部電極，非接続内
部電極の収縮や有機物の蒸発による孔を低減でき、それ
だけ孔を通した結晶の生長を低減でき、この場合もバリ
スタ電圧のばらつきを低減できるとともに、漏れ電流を
低減できる。
ば、内部電極を櫛形状にしたので、焼成時におけるセラ
ミック層から飛散した有機物は、内部電極の隙間から放
出されることから飛散性を向上でき、それだけ内部電極
の剥離を防止できる。その結果、内部電極とセラミック
層との界面における電圧非直線特性を確保でき、バリス
タ電圧や静電容量のばらつきを低減できる。また、請求
項２の発明によれば、内部電極間の半導体セラミック層
に非接続内部電極を配設する場合に、内部電極を櫛形状
に形成するとともに、該内部電極が厚さ方向において重
なり合わないようにしたので、内部電極と非接続内部電
極だけが厚さ方向に重なることから、従来の構造に比べ
て重なりを少なくできる。従って、内部電極，非接続内
部電極の収縮や有機物の蒸発による孔を低減でき、それ
だけ孔を通した結晶の生長を低減でき、この場合もバリ
スタ電圧のばらつきを低減できるとともに、漏れ電流を
低減できる。
【０００７】
【実施例】以下、本発明の実施例を図について説明す
る。図１ないし図３は請求項１の発明の一実施例による
積層型バリスタを説明するための図である。図におい
て、１は本実施例の積層型バリスタであり、これは直方
体状の焼結体２内に第１内部電極３，及び第２内部電極
３を埋設するとともに、上記焼結体２の左,右端面２
ａ，２ｂに外部電極４，４を形成して構成されている。
る。図１ないし図３は請求項１の発明の一実施例による
積層型バリスタを説明するための図である。図におい
て、１は本実施例の積層型バリスタであり、これは直方
体状の焼結体２内に第１内部電極３，及び第２内部電極
３を埋設するとともに、上記焼結体２の左,右端面２
ａ，２ｂに外部電極４，４を形成して構成されている。
【０００８】上記焼結体２は複数の半導体セラミック層
５を積層し、この積層体を一体焼結して形成されたもの
で、上記第１，第２内部電極３とセラミック層５との界
面で電圧非直線特性を得るようになっている。
５を積層し、この積層体を一体焼結して形成されたもの
で、上記第１，第２内部電極３とセラミック層５との界
面で電圧非直線特性を得るようになっている。
【０００９】また、上記各内部電極３の一端面３ａは上
記焼結体２の左, 右端面２ａ，２ｂに交互に露出されて
おり、この一端面３ａは上記外部電極４に電気的に接続
されている。さらに上記内部電極３の一端面３ａ以外の
部分は上記セラミック層５の内側に位置しており、これ
により焼結体２内に埋設されている。
記焼結体２の左, 右端面２ａ，２ｂに交互に露出されて
おり、この一端面３ａは上記外部電極４に電気的に接続
されている。さらに上記内部電極３の一端面３ａ以外の
部分は上記セラミック層５の内側に位置しており、これ
により焼結体２内に埋設されている。
【００１０】そして、上記第１，第２内部電極３は所定
の隙間ａをあけて平行に延びる３つの帯状の電極部３ｂ
から構成されており、この各電極部３ｂはセラミック層
５を挟んで対向している。これにより上記各内部電極３
はセラミック層５の厚さ方向に直交する平面上で櫛形状
となっている。
の隙間ａをあけて平行に延びる３つの帯状の電極部３ｂ
から構成されており、この各電極部３ｂはセラミック層
５を挟んで対向している。これにより上記各内部電極３
はセラミック層５の厚さ方向に直交する平面上で櫛形状
となっている。
【００１１】次に本実施例の積層型バリスタ１の製造方
法について説明する。まず、ＺｎＯ（97.9mol ％) を主
成分とし、これにＣｏＣＯ3(1.0 mol ％) ，ＭｎＣＯ3
(0.5mol ％),Ｓｂ2 Ｏ3 (2.0mol ％),Ｂｉ2 Ｏ3 (0.5mo
l ％) をそれぞれ上記モル比で混合してなるセラミック
材料に、Ｂ2 Ｏ3 ，ＳｉＯ2 ，ＰｂＯ，及びＺｎＯから
なるガラス粉末を0.1 重量％加えて調合し、原料粉を作
成する。さらにこの原料粉に有機質バインダを混合し
て、リバースローラ方式により厚さ10μm のセラミック
グリーンシートを形成し、このグリーンシートを矩形状
に切断して複数の半導体セラミック層５を形成する。な
お、最上部と最下部に位置するセラミック層５は上記グ
リーンシートを１０枚重ねてなり、中央部のセラミック
層５は１枚だけで構成している。
法について説明する。まず、ＺｎＯ（97.9mol ％) を主
成分とし、これにＣｏＣＯ3(1.0 mol ％) ，ＭｎＣＯ3
(0.5mol ％),Ｓｂ2 Ｏ3 (2.0mol ％),Ｂｉ2 Ｏ3 (0.5mo
l ％) をそれぞれ上記モル比で混合してなるセラミック
材料に、Ｂ2 Ｏ3 ，ＳｉＯ2 ，ＰｂＯ，及びＺｎＯから
なるガラス粉末を0.1 重量％加えて調合し、原料粉を作
成する。さらにこの原料粉に有機質バインダを混合し
て、リバースローラ方式により厚さ10μm のセラミック
グリーンシートを形成し、このグリーンシートを矩形状
に切断して複数の半導体セラミック層５を形成する。な
お、最上部と最下部に位置するセラミック層５は上記グ
リーンシートを１０枚重ねてなり、中央部のセラミック
層５は１枚だけで構成している。
【００１２】次に、Ｐｔからなる金属粉末に有機ビヒク
ルを混合して電極ペーストを作成し、この電極ペースト
を上記セラミック層５の上面に印刷し、これにより帯状
の電極部３ｂからなる櫛形状の第１，第２内部電極３を
形成する。この場合、各内部電極３の一端面３ａのみが
セラミック層５の端縁まで延び、他の周端面は内側に位
置するよう形成する。
ルを混合して電極ペーストを作成し、この電極ペースト
を上記セラミック層５の上面に印刷し、これにより帯状
の電極部３ｂからなる櫛形状の第１，第２内部電極３を
形成する。この場合、各内部電極３の一端面３ａのみが
セラミック層５の端縁まで延び、他の周端面は内側に位
置するよう形成する。
【００１３】次いで、図１に示すように、上記セラミッ
ク層５と内部電極３とが交互に重なり、かつ各内部電極
３の一端面３ａがセラミック層５の左, 右端縁に交互に
露出するよう積層し、これの厚さ方向に２ｔ／cm2 の圧
力を加えて圧着して積層体を形成し、該積層体を所定寸
法の大きさに切断する。
ク層５と内部電極３とが交互に重なり、かつ各内部電極
３の一端面３ａがセラミック層５の左, 右端縁に交互に
露出するよう積層し、これの厚さ方向に２ｔ／cm2 の圧
力を加えて圧着して積層体を形成し、該積層体を所定寸
法の大きさに切断する。
【００１４】次に、上記積層体を空気中にて1050〜1150
℃の温度で３時間焼成し、焼結体２を得る。そして、こ
の焼結体２の左, 右端面２ａ，２ｂにＡｇ：Ｐｄ＝７：
３の重量比からなる合金ペーストを塗布した後、焼き付
けて外部電極４を形成する。これにより本実施例の積層
型バリスタ１が製造される。
℃の温度で３時間焼成し、焼結体２を得る。そして、こ
の焼結体２の左, 右端面２ａ，２ｂにＡｇ：Ｐｄ＝７：
３の重量比からなる合金ペーストを塗布した後、焼き付
けて外部電極４を形成する。これにより本実施例の積層
型バリスタ１が製造される。
【００１５】
【表１】
【００１６】表１は、本実施例の効果を確認するために
行った試験結果を示す。この試験は、本実施例で説明し
た製造方法により積層型バリスタ１を作成し、これの電
圧−電流特性，静電容量，及び２Ｖを30秒間印加した時
の抵抗値を測定して行った。なお、比較するために内部
電極が矩形状の従来の積層型バリスタについても同様の
測定を行った。表１からも明らかなように、従来試料の
場合は、バリスタ電圧の３ＣＶが 8.5％，静電容量の３
ＣＶが10.2％、また抵抗値が0.92ＭΩとなっており、特
性にばらつきが生じている。これに対して本実施例試料
の場合は、バリスタ電圧の３ＣＶが 1.0％，静電容量の
３ＣＶが3.10％となっており、ばらつきが大幅に低減で
きている。また抵抗値は1.20ＭΩと向上しており、漏れ
電流が低減できていることがわかる。
行った試験結果を示す。この試験は、本実施例で説明し
た製造方法により積層型バリスタ１を作成し、これの電
圧−電流特性，静電容量，及び２Ｖを30秒間印加した時
の抵抗値を測定して行った。なお、比較するために内部
電極が矩形状の従来の積層型バリスタについても同様の
測定を行った。表１からも明らかなように、従来試料の
場合は、バリスタ電圧の３ＣＶが 8.5％，静電容量の３
ＣＶが10.2％、また抵抗値が0.92ＭΩとなっており、特
性にばらつきが生じている。これに対して本実施例試料
の場合は、バリスタ電圧の３ＣＶが 1.0％，静電容量の
３ＣＶが3.10％となっており、ばらつきが大幅に低減で
きている。また抵抗値は1.20ＭΩと向上しており、漏れ
電流が低減できていることがわかる。
【００１７】図４及び図５は請求項２の発明の一実施例
による積層型バリスタを説明するための図である。図
中、図１及び図２と同一符号は同一又は相当部分を示
す。本実施例の積層型バリスタ１０は、焼結体２内に第
１，第２内部電極１１，１１を埋設するとともに、上記
焼結体２の両端面２ａ，２ｂに外部電極４を形成してな
り、基本的構造は上記実施例と略同様である。
による積層型バリスタを説明するための図である。図
中、図１及び図２と同一符号は同一又は相当部分を示
す。本実施例の積層型バリスタ１０は、焼結体２内に第
１，第２内部電極１１，１１を埋設するとともに、上記
焼結体２の両端面２ａ，２ｂに外部電極４を形成してな
り、基本的構造は上記実施例と略同様である。
【００１８】上記第１，第２内部電極１１間のセラミッ
ク層５内には、非接続内部電極１２が配設されており、
この非接続内部電極１２の各端面は上記焼結体２の内側
に位置している。これにより非接続内部電極１２は外部
電極４に電気的に接続されることなく焼結体２内に封入
されている。
ク層５内には、非接続内部電極１２が配設されており、
この非接続内部電極１２の各端面は上記焼結体２の内側
に位置している。これにより非接続内部電極１２は外部
電極４に電気的に接続されることなく焼結体２内に封入
されている。
【００１９】そして、上記第１，第２内部電極１１は所
定の隙間ａをあけて平行に延びる４つの帯状の電極部１
１ｂからなる櫛形状に形成されている。また、この各電
極部１１ｂは上記セラミック層５の厚さ方向において重
なり合わないよう配設されている。
定の隙間ａをあけて平行に延びる４つの帯状の電極部１
１ｂからなる櫛形状に形成されている。また、この各電
極部１１ｂは上記セラミック層５の厚さ方向において重
なり合わないよう配設されている。
【００２０】次に本実施例の積層型バリスタ１０の製造
方法について説明する。本実施例の製造方法は上述した
方法と基本的には同一であり、ＺｎＯを主成分とするセ
ラミック材料にガラス粉末を加えて原料粉を作成し、該
原料粉から厚さ10μm のセラミックグリーンシートを形
成し、このグリーンシートを矩形状に切断して多数の半
導体セラミック層５を形成する。
方法について説明する。本実施例の製造方法は上述した
方法と基本的には同一であり、ＺｎＯを主成分とするセ
ラミック材料にガラス粉末を加えて原料粉を作成し、該
原料粉から厚さ10μm のセラミックグリーンシートを形
成し、このグリーンシートを矩形状に切断して多数の半
導体セラミック層５を形成する。
【００２１】次に、上記各セラミック層５の上面に電極
ペーストを印刷して櫛形状の第１，第２内部電極１１を
形成するとともに、非接続内部電極１２を形成する。こ
の非接続内部電極１２はこれの全周面がセラミック層５
の内側に位置するよう形成する。
ペーストを印刷して櫛形状の第１，第２内部電極１１を
形成するとともに、非接続内部電極１２を形成する。こ
の非接続内部電極１２はこれの全周面がセラミック層５
の内側に位置するよう形成する。
【００２２】次いで、図４に示すように、上記セラミッ
ク層５を順次重ねて積層した後、圧着して積層体を形成
し、該積層体を所定寸法の大きさに切断する。次に、上
記積層体を空気中にて1050〜1150℃の温度で３時間焼成
して焼結体２を形成する。しかる後、この焼結体２の
左, 右端面２ａ，２ｂに外部電極４を焼き付けて形成す
る。これにより本実施例の積層型バリスタ１０が製造さ
れる。
ク層５を順次重ねて積層した後、圧着して積層体を形成
し、該積層体を所定寸法の大きさに切断する。次に、上
記積層体を空気中にて1050〜1150℃の温度で３時間焼成
して焼結体２を形成する。しかる後、この焼結体２の
左, 右端面２ａ，２ｂに外部電極４を焼き付けて形成す
る。これにより本実施例の積層型バリスタ１０が製造さ
れる。
【００２３】
【表２】
【００２４】表２は、本実施例の効果を確認するために
行った試験結果を示す。この試験は、本実施例の積層型
バリスタ１０の電圧−電流特性，静電容量，及び４Ｖを
30秒間印加した時の抵抗値を測定した。なお、比較する
ために内部電極が矩形状で、かつ非接続内部電極が配設
された従来の積層型バリスタについても同様の試験を行
った。表２からも明らかなように、従来試料の場合は、
バリスタ電圧の３ＣＶが 9.5％，静電容量の３ＣＶが9.
60％、また抵抗値が1.50ＭΩとなっており、特性にばら
つきが生じている。これに対して本実施例試料の場合
は、バリスタ電圧の３ＣＶが 1.0％，静電容量の３ＣＶ
が2.50％となっており、ばらつきが大幅に低減できてい
る。また抵抗値は2.10ＭΩと向上しており、漏れ電流が
低減できていることがわかる。
行った試験結果を示す。この試験は、本実施例の積層型
バリスタ１０の電圧−電流特性，静電容量，及び４Ｖを
30秒間印加した時の抵抗値を測定した。なお、比較する
ために内部電極が矩形状で、かつ非接続内部電極が配設
された従来の積層型バリスタについても同様の試験を行
った。表２からも明らかなように、従来試料の場合は、
バリスタ電圧の３ＣＶが 9.5％，静電容量の３ＣＶが9.
60％、また抵抗値が1.50ＭΩとなっており、特性にばら
つきが生じている。これに対して本実施例試料の場合
は、バリスタ電圧の３ＣＶが 1.0％，静電容量の３ＣＶ
が2.50％となっており、ばらつきが大幅に低減できてい
る。また抵抗値は2.10ＭΩと向上しており、漏れ電流が
低減できていることがわかる。
【００２５】
【発明の効果】以上のように請求項１の発明に係る積層
型バリスタによれば、内部電極を櫛形状にしたので、有
機物の飛散性を向上でき、バリスタ電圧，及び静電容量
のばらつきを低減できる効果がある。また、請求項２に
よれば、内部電極間の半導体セラミック層に非接続内部
電極を配設する場合に、櫛形状の内部電極を厚さ方向に
おいて重なり合わないようにしたので、この場合もバリ
スタ電圧のばらつきを低減できるとともに、漏れ電流を
低減できる効果がある。
型バリスタによれば、内部電極を櫛形状にしたので、有
機物の飛散性を向上でき、バリスタ電圧，及び静電容量
のばらつきを低減できる効果がある。また、請求項２に
よれば、内部電極間の半導体セラミック層に非接続内部
電極を配設する場合に、櫛形状の内部電極を厚さ方向に
おいて重なり合わないようにしたので、この場合もバリ
スタ電圧のばらつきを低減できるとともに、漏れ電流を
低減できる効果がある。
【図１】請求項１の発明の一実施例による積層型バリス
タを説明するための分解斜視図である。
タを説明するための分解斜視図である。
【図２】上記実施例の積層型バリスタの断面図である。
【図３】上記実施例の積層型バリスタの斜視図てある。
【図４】請求項２の発明の一実施例による積層型バリス
タを説明するための分解斜視図である。
タを説明するための分解斜視図である。
【図５】上記実施例の積層型バリスタの断面図である。
【図６】従来の積層型バリスタを示す断面図である。
【図７】従来の積層型バリスタを示す分解斜視図であ
る。
る。
１，１０ 積層型バリスタ ２ 焼結体 ３，１１ 内部電極 ３ａ 内部電極の一端面 ４ 外部電極 ５ セラミック層 １２ 非接続内部電極
フロントページの続き (72)発明者 米田 康信 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 (72)発明者 坂部 行雄 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 平５−90062（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01C 7/02 - 7/22
Claims (2)
- 【請求項１】 半導体セラミック層を積層して一体焼結
してなる焼結体の両端面に外部電極を形成し、上記焼結
体内に複数の内部電極を埋設するとともに、該各内部電
極の一端面のみを上記外部電極に交互に接続してなる積
層型バリスタにおいて、上記内部電極を、半導体セラミ
ック層の厚み方向に直交する平面上で櫛形状に形成した
ことを特徴とする積層型バリスタ。 - 【請求項２】 請求項１において、上記内部電極間の半
導体セラミック層に、上記外部電極に接続されない非接
続内部電極を埋設するとともに、上記内部電極同士をセ
ラミック層の厚さ方向において重なり合わないように配
設したことを特徴とする積層型バリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306892A JP2985444B2 (ja) | 1991-10-25 | 1991-10-25 | 積層型バリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306892A JP2985444B2 (ja) | 1991-10-25 | 1991-10-25 | 積層型バリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121207A JPH05121207A (ja) | 1993-05-18 |
| JP2985444B2 true JP2985444B2 (ja) | 1999-11-29 |
Family
ID=17962515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3306892A Expired - Fee Related JP2985444B2 (ja) | 1991-10-25 | 1991-10-25 | 積層型バリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985444B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189420A (ja) | 2000-01-05 | 2001-07-10 | Nec Corp | 半導体装置 |
| DE10235011A1 (de) * | 2002-07-31 | 2004-02-26 | Epcos Ag | Elektrisches Vielschichtbauelement |
| DE10313891A1 (de) * | 2003-03-27 | 2004-10-14 | Epcos Ag | Elektrisches Vielschichtbauelement |
-
1991
- 1991-10-25 JP JP3306892A patent/JP2985444B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121207A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307802B1 (ko) | 모놀리식 바리스터 | |
| JPH05275958A (ja) | ノイズフィルタ | |
| JP2976046B2 (ja) | チップバリスタ | |
| JP3514117B2 (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト | |
| JP2985444B2 (ja) | 積層型バリスタ | |
| JP3945010B2 (ja) | 積層型バリスタおよびその製造方法 | |
| JP2002260949A (ja) | 積層セラミックコンデンサ | |
| JP2779896B2 (ja) | 積層電子部品の製造方法 | |
| JP3008568B2 (ja) | チップバリスタ | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JPH0214501A (ja) | 電圧非直線抵抗器 | |
| JPH05226116A (ja) | 積層型バリスタ | |
| JP2666605B2 (ja) | 積層型バリスタ | |
| JPS62282411A (ja) | 電圧依存性非直線抵抗器 | |
| JP3232713B2 (ja) | ノイズフィルタ | |
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JP3039005B2 (ja) | チップバリスタ | |
| JPH0714704A (ja) | 貫通型バリスタ | |
| JPH08153606A (ja) | 積層バリスタ | |
| JP3008575B2 (ja) | バリスタ | |
| US7639470B2 (en) | Varistor element | |
| JP3099503B2 (ja) | ノイズフィルタ | |
| JP3182844B2 (ja) | ノイズフィルタ | |
| JP2869897B2 (ja) | バリスタ | |
| JP2886724B2 (ja) | 積層型電圧非直線抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |