TW451192B - Low switching field magnetic tunneling junction - Google Patents
Low switching field magnetic tunneling junction Download PDFInfo
- Publication number
- TW451192B TW451192B TW088112229A TW88112229A TW451192B TW 451192 B TW451192 B TW 451192B TW 088112229 A TW088112229 A TW 088112229A TW 88112229 A TW88112229 A TW 88112229A TW 451192 B TW451192 B TW 451192B
- Authority
- TW
- Taiwan
- Prior art keywords
- magnetic
- layer
- magnetoresistive
- switching
- layers
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
451 1 92 at _____B7_______ 五、發明說明(1 ) 此專利申請已於1998年7月20日歸檔爲美國專利申請案 第 09/118,979號。 發明領域 本發明有關記憶體細胞的磁性隧穿接合面,並且更特別 地是有關極高密度陣列記憶體細胞的極小磁性接合面》 發明背景 一磁性隨機存取記憶體(MRAM)爲一非揮發性記憶體, 基本上包括一巨大磁阻(GMR)材.料-或磁性随穿接合面(MTJ) 結構’一感測線和一字線。該MRAM採用磁性向量以錯存 記憶體狀態。當施加超過某一門檻値减強度的磁場至該磁 性材料時,在一或所有GMR材料或MTJ層内的磁性向量非 常快速地從一方向切換到一相反方向。根據該gmr材料或 MTJ内該磁性向量的方向,狀態被儲存,例如,一方向可 被定義爲無施加一磁場。由於該二狀態阻抗間的差異,可 透過將感測電流通過感測線内的細胞來讀取儲存在該GMR 材料或MTJ内的該狀態。 經濟部智慧財產局員工消費合作社印Μ 在非常高密度陣列的磁性記憶體細胞内,個别細胞的大 小變得非常小’若該阵列建構得小到在現今的電子装置内 仍有用。隨著個別細胞的大小變得較小,該縱橫比(長寬 比)一般變得更小。在二層磁性記憶體細胞中,亦即,標 準随穿細胞’隨著該縱橫比小於5,該細胞内的磁性向量 -·. - _ 爲逆平行在非能量的(零磁場)情況。在一共同申請中的專 利申請案標題爲"具有已改良切換特徵的多層磁性記憶體 細胞"’序號爲08/723,159,於1996年9月25日歸樓,並且 -4- 本紙張尺度過用中國國家標準(CNSM4規格(2〗〇χ297公餐) » 451 1 A7 經濟部智慧財產局員工消費合作社印製 ______B7__五、發明說明(2 ) 讓渡給同一受讓人,揭露以逆平行磁性向量讀取細胞之方 法。同時,在一共同申請中的專利申請案標題爲"具有絕 緣及導通層的多層磁性裝置",序號爲08/834,968,於1997 年4月7日歸檔’並且讓渡给同一受讓人,在二磁性層堆疊 中加入一假磁性層並且耦合至該二磁性層之―,以便其它 的磁性層爲一自由層。該假磁性層方法的缺點爲它依賴該 二磁性層間靜磁交互作用的取消,並且此靜磁交互作用強 度視該細胞和該層間空間的幾何學而哀。隨著該重要尺寸 縮小,這些參數也改變。 同時,在兩層磁性記憶體細胞中亦即,標準隧穿細 胞,隨著該縱橫比低於5,切換該細胞狀態所需的磁場量 急遽增加。一般而言,該細胞愈小,該細胞層做得愈薄, 以減少切換該細胞狀態所需磁場的量,由於該磁矩(由材 料決定)乘以該層的厚度決定所需的切換場。也可使用較 軟的磁性材料以減少該磁矩,但超小型記憶體細胞切換場 的減少有限。同時,隨著該細胞愈小,他們變得不穩定, 因爲,例如,當該記憶體細胞的大小爲1〇 nra或更小時, 由於該磁化能量屏障與該細胞的量成比例,該減少的量使 得該磁化能量屏障減少並且接近該熱波動能量,亦即 KT - 據此,十分需要提供能以較少磁場來寫入(儲存的狀態 被切換)的磁性隨機存取記憶^記憶體-細胞,並且有充― 份的量而不會被該熱波動能量影響β -本發明之另一目標爲提供一新且經改良的多態多層磁性 -5- -I I I I I L· I I I I 1 I ^ I (諳先閱讀背面之注意事項本頁) -SJ_ -線
-I 本纸張尺度適用中國國家標準(CNTS)A4規格<210x297公釐) 451 1 92 A7
五、發明說明(3 ) 記憶體細胞,設計成具有鐵磁耦合的磁性層,以 的切換場。 本發明之另一目標爲提供一新且經改良的多態多層磁性 記憶禮細胞’具有鐵磁耗合的磁性層,可製造成非常小且 縱橫比小於5。 . ^ 本發明之另一目標亦爲提供一新且經改良的多態多層磁 性疋憶链細胞,具有已増加的磁化能量屏障。 _ 發明摘要 , 至少已部份解決上述及其它問題,並且上述及其它目的 已實現於一低切換場磁阻隧穿接合面龙憶體細胞内,包括 一反鐵磁核合多層結構’有第一和第二磁性層:_非磁性 導通層位於該成對磁性層間的平行並列内。該反鐵磁耗合 多層結構内的該成對磁阻層,透過具有不同厚度或不同磁 性材料,而建構成在不同磁場切換。同時,該反鐵磁耗合 多層結構中,由於該成對層的反鐵磁耦合和該縱橫比的關 係’成對磁阻層的每一層有一與無施加的磁場逆平行的磁 性向量。該細胞尚包括一磁阻結構,其磁性向量與第二磁 阻層向量的關係固定。電子絕緣材料位於該反鐵磁搞合多 層結構和該磁阻結構間的平行並列内,以形成—磁性隧穿 接合面。 基本上,切換該細胞内狀態所需要的該磁場由該反鐵磁 耦合多層結構中該二磁阻層間的差異所土定。同時,每一-個該第一和第二結構具有,或可建構成具有,較小淨磁 矩’並且因而該記憶體細胞有較小淨磁矩,以便它可位在 -0 * 本纸張尺度这用中國國家標準(CNS)A4規格(21〇 x2g7公发) 請 先 間 讀 背 £ 之 ;ί 意 事 項
線 經濟部智慧財屋局員工消費合作社印製 α51 t 92 a: ---- B7 五、發明說明(4 ) 較接近臨接細胞而不影響臨接細胞的位置。 附圖之簡要敘述 請先閱讀背面之:i意事項本頁 參考以下附圈: 圖1爲如本發明低切換場磁性隧穿接合面記憶體細胞之 簡化側視圖; .. 囷2爲類似於圖1,囷示一不同模式及改良之圖; 圖3到圃9圈示步樣在切換該低切換場場磁性隧穿接合面 記憶體細胞從圖1模式切換至圖2,模式j並且 囷1 0爲如本發明之低切換場磁性隧穿接合面記憶體細胞 陣列的上部平面簡化圖。 _ — 較佳具體實例之敘诚 現在參考附圖’圈1圖示如本發明低切換場磁性随穿接 合面記憶體細胞1 0之放大簡化側視圖。磁性隧穿接合面 10 一般形成於一支撑基趙11上,並且包括一架在基體11 上的磁阻結構12 ; —位於結構12上的電子絕緣材料層 1 3 :以及一位於電子絕緣材料層! 3的磁阻結構1 5 ;以便 將層13夾在磁阻結構12和15的中間並且形成一隧穿接合 面。 經濟部智慧財產局β' Η消費合作社印製 磁阻結構1 5由一反鐵磁耦合多層結構所組成,包括磁阻 層17和18 ; —非磁性導通層19位於磁阻層17和18間之平 行並列内。磁阻層1 7有一沿著平行於基體1 1平坦表面的 較佳磁性軸的磁性向量2 〇,並且磁阻層_丨8有一磁性向量 2 1。由於磁阻層1 7和1 8間的該尽鐵磁耦合以及/或縱橫比 約小於5,磁性向量2 〇和2 1與無施加的磁場逆平行至磁性 乂度適用中國S家標準(CNSM4規格(21ϋ X 297公釐) 451192 Α7 ----Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(5 ) 随穿接合面10。通常,在長寬比約小於4的細胞内,該層 磁性材料(困1内的層17和18)爲反鐵磁耦合的。一般而 言,在此揭露中,該術語”反鐵磁耦合的,,意味著該逆平行 狀態(闺示於圖1和2)之一是穩定的,並且該平行狀態是不 穩定的’並且由於該磁性向量總是傾向於移到一逆平行狀 態(朝向反方向)而的確需要一定磁場。視磁性結構15的笔 構、外形和大小而定,透過外形或磁性晶態各向異性可將 向量20和21限制成橫沿著該較佳磁性^抽。 在細胞外形爲圓形的情況下,例如,可透過單轴晶體場 各向異性(或磁性晶態各向異性)決定篇較佳磁化方向。此 較佳磁化方向於經偏磁場薄膜沉積時或於高磁場(亦即, 數個kOe)提高溫度(亦即,攝氏2〇〇度到3〇〇度)沉積之後將 該薄膜回火而設定《在外形爲方形或菱形的情況下,可沿 著該方形的對角線方向設定該單軸晶體各向異性。在細胞 外形爲橢圓形或長方形的情況下,可沿著該細胞的長軸設 定該單軸晶體各向異性β此處之較佳特色爲最小化該外形 影響,這有助於較窄細胞寬度所需切換場的上升,並且有 助於利用磁晶各向異性以設定一記憶體細胞所需的該較佳 磁化方向。 同時,以不同於磁阻層1 8的磁性向量2 1切換的磁場強 度來建構.磁阻層17,以切換磁性向量20的方向。可以數 • ·· _ _ 種不同方式實現此特色,包括透過將層17做得較層18薄~ (以較少材料),如圖1所示;透過以不同磁化(亦即,以較 層18軟的磁性材料來形成層17),或該大小和磁化的某些 -8- 本紙張尺度適用中®國家標準(CNS>A4規格(2]〇 X 297公爱) i .1 ί I —1 n f Is I I 1·* I Λ ϋ n 入請先閱讚背面之注音?事項4^^本頁) 訂· xi/ c -線. 4S1 1 92 五、發明說明(6 組合來形成層i 7 β 磁阻層17和18每一層可爲單一層的鐵磁性材料,例如 層線、鐵、姑或其合金,包括有紅或白金在内的合金。 或者,層17和18中之一可爲一组合鐵磁性層,例如包含 層始鐵的鎳鐵钻層’或包括钴鐵和錄鐵銘和姑鐵層而以 姑鐵做爲與臨接層的介面的三層結構。適於非磁性導通層 19的材料包括大部份的電子導通材料例如銅等等。 磁阻結構1 2,包括至少一磁性層,一一磁性向量平行於該 較佳磁性軸,該層位於基體1 1上,有電予絕緣材料層1 3 位於結構1 2和1 5間之平行並列内,一以形成場磁性随穿接 合面10。在圖1中,將磁阻結構12圖示爲類似於結構15, 並且包括由一非磁性導通層27分離的磁阻層25和26。在 此應注意到僅層1 7和2 6,臨接於電子絕緣材料層丨3,有 助於該磁阻或磁性隧穿接合面10的模式變換。磁阻層26 有一磁性向量28,通常,在磁性隧穿接合面10的運作 内,是固定在沿較佳磁性軸的一方向内。因而,磁阻結構 12實質上可有任何架構,該架構包括一磁阻層,具有一固 定的磁性向量臨接電子絕緣材料層1 3,以產生一場磁性隧 穿接合面,並且最好有一實質的零磁矩’以在臨接細胞上 產生最小影響》 在一磁性細胞的隧穿接合面類型中,層13爲一屏障或隧 穿層’此層在反鐵磁性層17和26間產生一隧穿接合面, 讓電流垂直地經由層1 3從層1 7流到層2 6 (或反方向)。本 質上,磁性隧穿接合面10出現爲一相當高的阻抗(在此被 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 琦先閱讀背面之注意事項本頁) 裝 -線· 經濟部智慧財產局員工消費合作社印製 451 1 92 A7 B7 經濟部智慧財產局具工消費合作社印製 五、發明說明(7 ) 視爲一阻抗R),與該細胞的方形區域和該電介質結構有 關,一般爲數千歐姆,亦即10到1〇〇〇千歐姆。當層17和 26内的該磁化向量爲逆平行時,如圖1所示,磁性随穿接 合面10的該阻抗R仍維持非常高。當層17和26内的該磁 化向量爲平行時,如囷2所示,磁阻随穿-接合面1〇的該阻 抗R明顯地下降。 在一特殊範例中,層17由約50埃厚的鈷(Co)所形成,層 1 3由約1 5埃厚的氧化鋁(八1203)所_形成,並且層26由約50 埃厚的鎳鐵(NiFe)所形成。層18約60埃厚,在此範例中比 層17厚’並且若出現層25的話,尾度也相當。透過通過 一經由層1 8到層2 5 (或反方向)的感測電流,可相當容易 地感測到磁性隧穿接合面1 0的該狀態。磁性隧穿接合面 10内阻抗的改變很容易讀取爲穿過場磁性隧穿接合面10 的電壓下降的改變,可方便地用於與記憶體陣列的接合面 内等等》 特別參考圖2,以不同模式圖示一類似於圖1該結構的結 構,並且圖示一稍微不同的具體實例,設計以類似元件加 上撇號的類似號碼代表該不同具體實例。在此具體實例 中,結構15'内的層17·和1 8·間的逆平行耦合被加強透過加 入磁通终止材料3(V定位以園繞層17',18'和19’暴露的邊 緣。磁通閉合材料3(V爲任何包圍磁通線的軟性磁性材料, 或在各層之間完成一磁性電路。軟性磁性材料3(V僅分別從 層17,和18,將磁場線導引至一封閉的迴路,以進一步減少 該尾端磁極並且大大地減少雜散磁場。若出現該層,在與 -10- ---------U! — !-裝.-- ·<請先閱讀背面之注意事項本頁) 訂· V/. /1^ 線 本紙張尺度適用中®國家標準(CNS)A4規格(210x297公釐) 451 1 92 A7 B7 五、發明說明(8 ) 層25· ’ 261和27·的共同接合面内可使用類似的磁通閉合材 料。 現在參考圖3到9,圖示從圖1該模式切換低切換場磁性 隨穿接合面記憶體細胞1〇至圖2的模式的數個步驟。特別 地’圖3圖示在圈1逆平行位置之磁阻層4 7向量20和磁阻 層18向量21。在此位置向量2〇也逆平行於磁性層26向章 2 8,以便磁性隧穿接合面記憶體細胞1 〇是在高阻抗模式 内。爲切換磁性隧穿接合面記憶體細胞1 〇至該低阻抗模式 (圖示於圖2中)*施加一足以將向量2〇切換成一如圖4所 示之與向量21的平行位置的起始小磁為至磁性隧穿接合面 1己憶體細胞10。然後施加一較大的正磁場至磁阻隧穿接合 面記憶體細胞10,使向量2〇和21反方向旋轉180度,分別 如圖示於圖5 ’ 6和7的該傳輸狀態所示。最後,向量2〇和 21被切換成圖示於圖8内的反方向並且,當移除該磁場 時’向量20再度假設一圖示於圖9内的逆平行狀態。圖示 於圖9内的該逆平行狀態爲一穩定狀態並且,代表磁性隧 穿接合面記憶體細胞1 〇的低阻抗模式。 經濟部智慧財產局員工消費合作社印製 I kt n Ik n t— It n 1 tt n V * n n -請先閱讀背面之注意事項寫本頁) -線 由於磁阻層17和18的磁性向量20和21反方向旋轉180 度’該磁矩傾向於彼此抵消,並且需要一最小量磁場以執 行該切換運作。執行該切換運作所需的切換磁場的量主要 視磁性層17和18間厚度或材料^差異而定。亦即,由於 向量20和21的穩定模式爲逆平行的,透過形成層17和18~ 之一以便它在一不同於其它的展17和18的磁場強度下切 換’該模式切換導致向量20和21與該所產生的有利的抵 -11 - 本纸張弋度適用中1¾ 0家標準(CNS)A4規格(21ϋ X 297公餐) 4S1 t 92 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(9 ) 消磁矩反方向旋轉* 由本結構所實現的某些額外優點為該逆平行向量20和 2 1使得磁性隧穿接合面記憶體細胞1 〇有非常小的總磁矩 的事實。圖示於圖2的磁通閉合材料3〇_進一步加強此低磁 矩。同時’當該磁阻隧穿接合面記憶體細胞的大小接近1 〇 nm時,該磁化的能量屏陣(與該量成比例)接近該熱波動 能量(KT)。這造成該細胞不穩定。在本發明中可實質上減 少該切換場而不致於將該整體太小減^至一不穩定的程度。 因而,同時有二層以反方向切換的優點為該切換場由該二 切換層間厚度的差異或’更正確地」-厚度和磁化的產物間 的差異所決定。因而,此二層可厚到足以讓該二不同磁性 狀態的能量屏障大於該熱波動能'量。 現在參考圖1 0,圖示如本發明之低切換場磁阻隧穿接 合面記憶體細胞4 6高度陣列4 5的上部平面簡化圖。陣列 45成形於基體結構47上,可包括控制電子和其它週邊設 備,若可行的話。同時,若一反鐵磁性層等等的被包括為 基體結構47的部份,以將結構12的向量28釘在一固定位 置,該層可形成為一掩蔽層以便與每一個細胞46合作。 細胞4 6位在一共同列内,例如,使該上層磁性層連接至 該臨接細胞的底部磁性層,以形成一共同的感測線4 8。 此外’為了如上述將資訊寫入該細胞,以虛線圖示的字線 4 9耦合至位在一共同欄内的細[4 6。由於該零、或本質-上的零、細胞10的磁矩,此類型細胞可被放置得非常接 迓並且可大大增加這些細胞的陣列密度。 ' 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) {請先町讀背面之注意事項 I ·裝 i I 、—^' 本頁) 訂- ο 線· 451 彳 92 A7 ____B7____ 五、發明說明(10 ) 因而,已揭露能以較少磁場窝入(已儲存狀態被切換)的 新且已改良的磁性隨機存取記憶體和記憶體細胞。同時, 具有反鐵磁耦合的磁性層的該新且已改良的多態多層磁性 記憶體細胞能以較少磁場寫入(已儲存狀態被切換)並且其 量足以不被該熱波動能量所影響。此外,·所揭露具有反鐵 磁耦合磁性層的該新且已改良的多態多層磁性記憶體細胞 產生與陣列内的臨接細胞較少的磁***互作用,可被製造 成非常小且縱橫比小於5。此外.,該漸且已改良的多態多 層磁性記憶體細胞較易製造和使用,並且,由於其大小, 導致一高密度陣列細胞。 _ — 在圖示和敘述本發明之特殊具體實例之後,對那些熟於 先前技術的人將能產生進一步的修正和改良。因而,應瞭 解到本發明不僅限於所示之特別型式,並且意圖以所附之 專利申請範圍來涵蓋所有不偏離本發明精神及範蜂之改 良0 — -----Li:-------裝--- X) · (請先肊讀背面之注意事項^^?/寫本頁> 訂· ο -線· 經濟部智慧財產局員工消費合作社印製
Claims (1)
- ABCS 451 1 92 六、申請專利範圍 !•-種低切換場磁性随穿接合面記憶链細胞包括: 第一反鐵磁耦合多層結構,包括第一和第二磁阻層, 具有一第一非磁性導通層位於該第一和第二磁阻層間的 平行並列内;該第一磁阻層有第一磁性向量並且第二磁 阻層有第二磁性向量,該第一和第二磁性向量與無施加 的磁場逆平行,並且將該第—磁阻層建構成以不同於第 二磁阻層第二磁性向量的磁場強度來切換第一磁性向量 的方向; - ^ - 考 及第二結構,包括至少一磁阻層,具有—磁性向量與該 第一反鐵磁耦合多層結構的第一和舅二磁性向量之一平 行:以及 電子絕緣材料,平行並列於-該第一和第二結構之間以 形成一磁阻隧穿接合面β 2. 如申請專利範圍第丨項之低切換場磁性隧穿接合面記憶 體細胞,其中該第一和第二結構長寬比範圍爲丨到5。 3. 如申請專利範圍第1项之低切換場磁性隧穿接合面,其 中該第一和第二磁阻層在不同切換場切換有不同厚度。 4_如申請專利範固第1項之低切換場磁性隧穿接合面記憶 體細胞’其中該第-和第:雜層在不同切換場切㈣ 不同磁化。 5. —種低切換場磁性隧穿接合面記憶體細胞之高密度陣列 包括: _ - - 一有平坦表面之基體:以及 複數個相互連接的低切換場磁阻隧穿接合面記憶體細 -14- 本紙張尺度適用十國國家標準(CNS)A4規格(210 χ 297公釐) l!llil!裝-! 請先閱讀背面之注意事項4^^本頁: 上a_ 線 經濟部智慧財i局貞工消費合作社印製 5 4力、申請專利範圍 胞支持於該基趙的平坦表面上,並且相互連接以形成 圮隐體陣列,該複數個細胞的每一個細胞之縱橫比小 於5 ’並且一上部平面爲圓形’菱形外形的,或橢圓形 的,每一個細胞包括: 第一反鐵磁耦合多層結構,包括第一和第二磁阻 層 第非磁性導通層拉於該第一和第二磁阻層问 的平行並列内;該第—磁性層有第—磁性向量並且第 二磁性層有第二磁性向量,第一> 第二磁性向量與無 施加的磁場逆平行,並且將該第一磁性層建構成以不 同於第二磁阻層第二磁性向量的滅場強度來切換第一 磁性向量的方向; 第二結構,包括至少一磁阻層,具有—磁性向量與 該第一反鐵磁耦合多層結構的第一和第二磁性向量之 一平行;以及 電子絕緣材料,平行並列於該第一反鐵磁耦合 結構和 該第二結構之間,以形成一磁阻隧穿接合面。 6. 如申請專利範圍第5項低切換場磁性隧穿接合面記悻體 細胞之高密度陣列,其中該第一和第二磁阻層在不同切 換場強度切換有不同厚度》 7. 如申請專利範圍第5項低切換場磁性隧穿接合面記情體 細胞之高密度陣列’其中該第一和第二磁性層在不同切-換%強度切換有不同磁化。 8. —種製造一低切換場磁性隧穿接合面記憶體細胞之方法 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210*297公釐) — 裝 I <請先閱讀背面之注意事項本頁) tr- 線* 經濟部智慧財產局員工消費合作社印製 A8B8C8D8 451192 六、申請專利範圍 包括以下該步驟: 提供一有平坦表面的基體; 在該基體上沉積一第一磁阻結構,該第一磁阻結構有 一磁性向量橫沿著平行於該平坦表面的一較佳磁性軸; 在該第一磁性結構上沉積一層電子絕-緣材料;並且 在該電子絕緣層上沉積第二磁性結構,包括 在該電子絕緣層上沉積有第一厚度的第—層磁阻材 料’並且提供該第—層一橫,沿著褒較佳磁性軸的磁性 向量: 在磁阻材料的該第一層上沉一積—第一非磁性導通 層;並且 在第一非磁性導通層上沉&與第一厚度不同的第二 厚度的第二層磁阻材料,並且提供一橫沿著該較佳磁 性轴與第一層磁阻材料磁性軸平行的磁性向量給第二 層,該第一和第二層磁阻材料和第一非磁性導通層定 義一反鐵磁耦合多層結構,在此該第二層磁性向量是 逆平行於無磁場施加的第一層磁性向量;並且 該第一磁阻結構'該層電子絕緣材料和該第二磁阻結 構形成一低切換場磁阻隧穿接合面記憶體細胞。 9.如申請專利範圍第8項製造—低切換場磁性隧穿接合面 記憶體細胞之方法’其中沉積第—和第二磁阻層之該步 驟包括在不同切換場切換以不$厚度沉積第一和第二磁 阻層。 Η),如申請專利範園第8項製造一低切換場磁性隨穿接合面 -16- 本纸張尺度適用t國國家標準(CNS)A4規格(21^ ---ΙΊ — — — — — In Μ --- 請先閲讀背面之注意事項1^1.^本頁) ,\1/ .線‘ 絰濟部智慧財產局員工消费合作社印製 297公釐) 5 經濟部智慧財產局員工消費合作社印製 4 2 9 A8B8C8D8 六、申請專利範圍記憶體細胞之方法,其中沉積第一和第二磁阻層之該步 騍包括在不同切換場切換以不同磁化沉積第一和第二磁 性層。 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (·請先閱讀背面之注意事項本頁)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/118,979 US5953248A (en) | 1998-07-20 | 1998-07-20 | Low switching field magnetic tunneling junction for high density arrays |
Publications (1)
Publication Number | Publication Date |
---|---|
TW451192B true TW451192B (en) | 2001-08-21 |
Family
ID=22381922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088112229A TW451192B (en) | 1998-07-20 | 1999-11-16 | Low switching field magnetic tunneling junction |
Country Status (6)
Country | Link |
---|---|
US (1) | US5953248A (zh) |
EP (1) | EP1038299B1 (zh) |
JP (1) | JP4815051B2 (zh) |
DE (1) | DE69932589T2 (zh) |
TW (1) | TW451192B (zh) |
WO (1) | WO2000004552A1 (zh) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6215695B1 (en) * | 1998-12-08 | 2001-04-10 | Canon Kabushiki Kaisha | Magnetoresistance element and magnetic memory device employing the same |
US6611405B1 (en) * | 1999-09-16 | 2003-08-26 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory device |
DE19946490A1 (de) * | 1999-09-28 | 2001-04-19 | Infineon Technologies Ag | Magnetoresistiver Schreib/Lese-Speicher sowie Verfahren zum Beschreiben und Auslesen eines solchen Speichers |
US6172904B1 (en) * | 2000-01-27 | 2001-01-09 | Hewlett-Packard Company | Magnetic memory cell with symmetric switching characteristics |
DE10106860A1 (de) * | 2000-02-17 | 2001-08-30 | Sharp Kk | MTJ-Element und Magnetspeicher unter Verwendung eines solchen |
US6727105B1 (en) * | 2000-02-28 | 2004-04-27 | Hewlett-Packard Development Company, L.P. | Method of fabricating an MRAM device including spin dependent tunneling junction memory cells |
US6911710B2 (en) * | 2000-03-09 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Multi-bit magnetic memory cells |
US6469926B1 (en) * | 2000-03-22 | 2002-10-22 | Motorola, Inc. | Magnetic element with an improved magnetoresistance ratio and fabricating method thereof |
DE10113853B4 (de) * | 2000-03-23 | 2009-08-06 | Sharp K.K. | Magnetspeicherelement und Magnetspeicher |
US6538921B2 (en) | 2000-08-17 | 2003-03-25 | Nve Corporation | Circuit selection of magnetic memory cells and related cell structures |
US6767655B2 (en) * | 2000-08-21 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistive element |
US6544801B1 (en) | 2000-08-21 | 2003-04-08 | Motorola, Inc. | Method of fabricating thermally stable MTJ cell and apparatus |
FR2817999B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
JP3576111B2 (ja) | 2001-03-12 | 2004-10-13 | 株式会社東芝 | 磁気抵抗効果素子 |
JP4458703B2 (ja) | 2001-03-16 | 2010-04-28 | 株式会社東芝 | 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置 |
US6730949B2 (en) * | 2001-03-22 | 2004-05-04 | Kabushiki Kaisha Toshiba | Magnetoresistance effect device |
JP2002334971A (ja) * | 2001-05-09 | 2002-11-22 | Nec Corp | 磁性メモリ及びその動作方法 |
US6657888B1 (en) | 2001-05-11 | 2003-12-02 | Board Of Regents Of The University Of Nebraska | Application of high spin polarization materials in two terminal non-volatile bistable memory devices |
US6744086B2 (en) | 2001-05-15 | 2004-06-01 | Nve Corporation | Current switched magnetoresistive memory cell |
US6963543B2 (en) | 2001-06-29 | 2005-11-08 | Qualcomm Incorporated | Method and system for group call service |
US6430085B1 (en) | 2001-08-27 | 2002-08-06 | Motorola, Inc. | Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture |
US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
US6633498B1 (en) * | 2002-06-18 | 2003-10-14 | Motorola, Inc. | Magnetoresistive random access memory with reduced switching field |
US6693824B2 (en) * | 2002-06-28 | 2004-02-17 | Motorola, Inc. | Circuit and method of writing a toggle memory |
US6850433B2 (en) * | 2002-07-15 | 2005-02-01 | Hewlett-Packard Development Company, Lp. | Magnetic memory device and method |
JP3837102B2 (ja) * | 2002-08-20 | 2006-10-25 | Tdk株式会社 | 電磁変換素子、薄膜磁気ヘッド、磁気ヘッドアセンブリおよび磁気再生装置、ならびに電磁変換素子の製造方法 |
US6873542B2 (en) | 2002-10-03 | 2005-03-29 | International Business Machines Corporation | Antiferromagnetically coupled bi-layer sensor for magnetic random access memory |
JP2004128237A (ja) * | 2002-10-03 | 2004-04-22 | Sony Corp | 磁気抵抗効果素子および磁気メモリ装置 |
US6870758B2 (en) * | 2002-10-30 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | Magnetic memory device and methods for making same |
JP3863484B2 (ja) * | 2002-11-22 | 2006-12-27 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
DE10258860A1 (de) * | 2002-12-17 | 2004-07-15 | Robert Bosch Gmbh | Magnetoresistives Schichtsystem und Sensorelement mit diesem Schichtsystem |
US6714446B1 (en) * | 2003-05-13 | 2004-03-30 | Motorola, Inc. | Magnetoelectronics information device having a compound magnetic free layer |
JP4253225B2 (ja) | 2003-07-09 | 2009-04-08 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
US6956764B2 (en) * | 2003-08-25 | 2005-10-18 | Freescale Semiconductor, Inc. | Method of writing to a multi-state magnetic random access memory cell |
US7310265B2 (en) * | 2003-10-14 | 2007-12-18 | Agency For Science, Technology And Research | Magnetic memory device |
US6985383B2 (en) * | 2003-10-20 | 2006-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reference generator for multilevel nonlinear resistivity memory storage elements |
JP4581394B2 (ja) * | 2003-12-22 | 2010-11-17 | ソニー株式会社 | 磁気メモリ |
KR100528341B1 (ko) * | 2003-12-30 | 2005-11-15 | 삼성전자주식회사 | 자기 램 및 그 읽기방법 |
US7105372B2 (en) * | 2004-01-20 | 2006-09-12 | Headway Technologies, Inc. | Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy |
US7436700B2 (en) * | 2004-02-06 | 2008-10-14 | Infineon Technologies Ag | MRAM memory cell having a weak intrinsic anisotropic storage layer and method of producing the same |
DE102005004126B4 (de) * | 2004-02-06 | 2008-05-08 | Qimonda Ag | MRAM-Speicherzelle mit schwacher intrinsisch anisotroper Speicherschicht |
FR2869445B1 (fr) * | 2004-04-26 | 2006-07-07 | St Microelectronics Sa | Element de memoire vive magnetique |
US7372116B2 (en) * | 2004-06-16 | 2008-05-13 | Hitachi Global Storage Technologies Netherlands B.V. | Heat assisted switching in an MRAM cell utilizing the antiferromagnetic to ferromagnetic transition in FeRh |
US7477490B2 (en) * | 2004-06-30 | 2009-01-13 | Seagate Technology Llc | Single sensor element that is naturally differentiated |
US7187576B2 (en) * | 2004-07-19 | 2007-03-06 | Infineon Technologies Ag | Read out scheme for several bits in a single MRAM soft layer |
WO2006038193A2 (en) * | 2004-10-05 | 2006-04-13 | Csi Technology, Inc. | Transferring arbitrary binary data over a fieldbus network |
US7599156B2 (en) * | 2004-10-08 | 2009-10-06 | Kabushiki Kaisha Toshiba | Magnetoresistive element having specially shaped ferromagnetic layer |
US7355884B2 (en) * | 2004-10-08 | 2008-04-08 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
JP4388008B2 (ja) * | 2004-11-30 | 2009-12-24 | 株式会社東芝 | 半導体記憶装置 |
JP4012196B2 (ja) * | 2004-12-22 | 2007-11-21 | 株式会社東芝 | 磁気ランダムアクセスメモリのデータ書き込み方法 |
JP2007081280A (ja) * | 2005-09-16 | 2007-03-29 | Fujitsu Ltd | 磁気抵抗効果素子及び磁気メモリ装置 |
TWI307507B (en) * | 2006-10-20 | 2009-03-11 | Ind Tech Res Inst | Magnetic tunnel junction devices and magnetic random access memory |
FR2925747B1 (fr) * | 2007-12-21 | 2010-04-09 | Commissariat Energie Atomique | Memoire magnetique a ecriture assistee thermiquement |
US8242776B2 (en) * | 2008-03-26 | 2012-08-14 | Everspin Technologies, Inc. | Magnetic sensor design for suppression of barkhausen noise |
KR102034210B1 (ko) * | 2013-03-15 | 2019-10-18 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 제조 방법, 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG52781A1 (en) * | 1994-02-21 | 1998-09-28 | Philips Electronics Nv | A method and a device for locally altering the magnetization direction in a body of magnetic material |
US5587943A (en) * | 1995-02-13 | 1996-12-24 | Integrated Microtransducer Electronics Corporation | Nonvolatile magnetoresistive memory with fully closed flux operation |
JP3293437B2 (ja) * | 1995-12-19 | 2002-06-17 | 松下電器産業株式会社 | 磁気抵抗効果素子、磁気抵抗効果型ヘッド及びメモリー素子 |
US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
JP3691898B2 (ja) * | 1996-03-18 | 2005-09-07 | 株式会社東芝 | 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子 |
US5764567A (en) * | 1996-11-27 | 1998-06-09 | International Business Machines Corporation | Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response |
US5745408A (en) * | 1996-09-09 | 1998-04-28 | Motorola, Inc. | Multi-layer magnetic memory cell with low switching current |
US5734605A (en) * | 1996-09-10 | 1998-03-31 | Motorola, Inc. | Multi-layer magnetic tunneling junction memory cells |
US5768183A (en) * | 1996-09-25 | 1998-06-16 | Motorola, Inc. | Multi-layer magnetic memory cells with improved switching characteristics |
US5894447A (en) * | 1996-09-26 | 1999-04-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a particular memory cell block structure |
JP3392657B2 (ja) * | 1996-09-26 | 2003-03-31 | 株式会社東芝 | 半導体記憶装置 |
US5801984A (en) * | 1996-11-27 | 1998-09-01 | International Business Machines Corporation | Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment |
US5729410A (en) * | 1996-11-27 | 1998-03-17 | International Business Machines Corporation | Magnetic tunnel junction device with longitudinal biasing |
US5768181A (en) * | 1997-04-07 | 1998-06-16 | Motorola, Inc. | Magnetic device having multi-layer with insulating and conductive layers |
US5828598A (en) * | 1997-05-23 | 1998-10-27 | Motorola, Inc. | MRAM with high GMR ratio |
-
1998
- 1998-07-20 US US09/118,979 patent/US5953248A/en not_active Expired - Lifetime
-
1999
- 1999-07-19 EP EP99935700A patent/EP1038299B1/en not_active Expired - Lifetime
- 1999-07-19 JP JP2000560586A patent/JP4815051B2/ja not_active Expired - Lifetime
- 1999-07-19 DE DE69932589T patent/DE69932589T2/de not_active Expired - Fee Related
- 1999-07-19 WO PCT/US1999/016314 patent/WO2000004552A1/en active IP Right Grant
- 1999-11-16 TW TW088112229A patent/TW451192B/zh active
Also Published As
Publication number | Publication date |
---|---|
JP2002520873A (ja) | 2002-07-09 |
EP1038299B1 (en) | 2006-08-02 |
JP4815051B2 (ja) | 2011-11-16 |
DE69932589T2 (de) | 2006-12-07 |
DE69932589D1 (de) | 2006-09-14 |
EP1038299A1 (en) | 2000-09-27 |
US5953248A (en) | 1999-09-14 |
WO2000004552A1 (en) | 2000-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW451192B (en) | Low switching field magnetic tunneling junction | |
TW457481B (en) | Low switching field magnetoresistive tunneling junction | |
EP1610341B1 (en) | Magnetic random access memory array with coupled soft magnetic adjacent layer | |
KR101145690B1 (ko) | 자유층 로킹 메커니즘을 가진 자기 랜덤 액세스 메모리어레이 | |
US6958927B1 (en) | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element | |
TWI272610B (en) | Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element | |
EP1622161B1 (en) | Vortex magnetic random access memory | |
TW594725B (en) | Multi-bit magnetic memory cells | |
JP3863536B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
JP4708602B2 (ja) | 磁気的に安定な磁気抵抗メモリ素子 | |
TWI287871B (en) | Synthetic-ferrimagnet sense-layer for high density MRAM applications | |
JP3673347B2 (ja) | 強磁性gmr材料 | |
US20070097734A1 (en) | Thermally assisted integrated MRAM design and process for its manufacture | |
US20050045913A1 (en) | Magnetic memory element utilizing spin transfer switching and storing multiple bits | |
US7067863B2 (en) | Magnetic memory with self-aligned magnetic keeper structure | |
JP2008523589A (ja) | 高度集合組織の磁気抵抗効果素子及び磁気メモリを提供するための方法及びシステム | |
US7132707B2 (en) | Magnetic random access memory array with proximate read and write lines cladded with magnetic material | |
US7425456B2 (en) | Antiferromagnetic stabilized storage layers in GMRAM storage devices | |
JP3977576B2 (ja) | 磁気メモリ装置 | |
US5828598A (en) | MRAM with high GMR ratio | |
JP2001076479A (ja) | 磁気メモリ素子 | |
TW200411660A (en) | Increased magnetic stability devices suitable for use as sub-micron memories |